TW511280B - Semiconductor memory device, method of manufacturing the same and method of driving the same - Google Patents
Semiconductor memory device, method of manufacturing the same and method of driving the same Download PDFInfo
- Publication number
- TW511280B TW511280B TW090126921A TW90126921A TW511280B TW 511280 B TW511280 B TW 511280B TW 090126921 A TW090126921 A TW 090126921A TW 90126921 A TW90126921 A TW 90126921A TW 511280 B TW511280 B TW 511280B
- Authority
- TW
- Taiwan
- Prior art keywords
- source
- insulating film
- drain
- convex portion
- semiconductor memory
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 32
- 238000000034 method Methods 0.000 title description 12
- 238000004519 manufacturing process Methods 0.000 title description 5
- 239000000758 substrate Substances 0.000 abstract description 15
- 230000009977 dual effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 13
- 239000004020 conductor Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
511280 __^-i〇126921__^_月 曰 倐 ϋ·__ 六、申請專利範圍 等帶狀突出部位的相交區域，其中上述突出部位的一表面 區域設置於上述源極區與汲極區之間，且該表面區域由上 述突出部位的其中一側表面經由一上表面延伸至另一侧表 面，形成一通道區域，而在源極區與汲極區上之該對浮置 閘則作為電荷蓄積區域用以蓄積電荷。6 ·如申請專利範圍第5項所述之半導體記憶裝置，其 中该f狀突出部位為藉由上述半導體基板上的一半導體層 所形成。 7 ·如申晴專利範圍第5項所述之半導體記憶裝置，其 中設置於相鄰帶狀突出部位之該等記憶元件共享設置於該 等相鄰帶狀突出部位間之該源極/汲極區。 8 ·如申請專利範圍第5項所述之半導體記憶裝置，其 中一設置於一行帶狀突出部位之該等半導體記憶元件之間 的區域丄該區域扮演一元件隔離層之作用，其一導電雜質 之/辰度间於該等半導體記憶元件形成的區域。
9·如申請專利範圍第5項所述之半導體記憶裝置，其 中該控制閘與源極/汲極區經由一絕緣膜彼此相對，該絕 緣膜位於設置於相鄰帶狀突出部位間之凹部的該等浮置閘 之間的區域，且該絕緣艘；+ @ h 乐r 、冬膜之厗度較位於浮置閘下的絕緣膜 為厚。 10. -種半導體記憶震置之製造方法，包括下列步 用 形成一具有一對相對側表面的突出 遮罩對半導體基板做選擇性蝕刻，· 部位，此步驟係利
2060-4443-PFJ(N).ptc
第37頁 511280 平 月 曰 修正 茶號 90126^1 六、申請專利範圍 遙入：：ί ί於該突出部位兩側的半導體基板之表面區域 m電型雜使得相反導電型源極/汲極區分別 V成；該大出部位的兩側，以使該突出部位位於立間. ::7絕緣膜於該突出部位之上表面、兩側表面以及 該寺源極/；；及極區的表面； 形成一第一導電膜於.整體表面； 非等向蝕刻該第一導電膜以形成一對浮置該 置閘為經由該絕緣膜與該突出部 =朽/ 汲極區相對； i例表面及該#源極/ 形成複數絕緣膜於該等浮置閘的表面，· 形成一第二導電膜於整體表面；以及’ 經由：ϊί=!二導ί膜以形成—控制μ，該控制閘為 :由上述犬出部位之上表面的絕緣膜而盥誃 表面相對，並經由該等浮置間表 =u大出邛位之上 閘相對。 矛面之、，、邑緣膜而與該等浮置 11 · 一種半導體記憶裝置之萝生 =板上以行列方向排列設置有複:方:半： 該方法包括下列步驟： 導體Z 7G件’ (·)於單一導電型之半導體基板上开彡料細彳六— 向排列的帶狀圖形層，每層包含一耐氧^ ^成禝數個依灯 (11)蝕刻上述帶狀圖形層兩側 ^坐 以形成複數個帶狀突出部位，每一帶：f之+導體基板， 對相對的側表面； f狀大出部位並具有一 ⑴i)藉由離子植人形成相反導電型的源極/汲極
I 第38頁 2060-4443-PFl(N).ptc 511280
六、申請專利範圍 區丄該源極/汲極區形成於該等帶 之半導體基板表面層； 大出#位之兩側表面 jlv)暴露上述帶狀圖形層的該等耐氧化膜； V)形成一新的耐氧化膜於整體表面；、’ .} ^ )藉由刀別非等向姓刻該層新的耐夤/μ脫 側邊絕緣膜，該絕緣膜為由該等帶狀』出十=以形成-上的該層新的耐氧化膜所形成的； ^立的兩側表面 上述化/料源極/汲極區的表面，於 擇性氧化為利用上述：/汲極區形成厚的絕緣膜，該選 化膜作為遮罩。…邊、、€緣膜及上述帶狀圖形層的耐氧 及半體2移：；；；，，暴露帶狀突出部位的表面 (ix)形成_ ^後t路的表面上形成一絕緣膜； (X)非耸導電膜於整體表面； 的兩側表面上V成刻:_第：導電膜以於該等帶狀突出部位 經由上述絕緣膜而八S1，弟二導電側邊，該等導電側邊為 ⑴)於上述上述厚絕緣膜的尾端部分重疊； 緣膜，該等絕緣 j厂導電侧邊的表面上形成複數絕 ⑴μ/Λ Λ厚較上述厚絕緣膜之厚度為薄； ⑴⑴利用圖形一Λ電Λ於整體表面； 控制閘，該等帶# = ^第一導電膜而形成複數個帶狀 (X1V)順m λ閑為沿著列方向間隔設置；以及 導電側邊以使元件示目#控制閘間的絕緣膜、第一及第二 並分別於該等控制閘下之帶狀突
511280
曰
出部位的兩側表面上形成第一及第二浮置閘。 ,1 2 ·如申請專利範圍第1丨項所述之半導體記憶裝置之 ‘ k方法其中母一帶狀圖形層為由一下絕緣膜、一耐氧 化膜及一上絕緣膜所組成。 13 ·如申請專利範圍第1 1項所述之半導體記憶裝置之 製造方法，其步驟進一步包含·· =步驟（i i i )之前進一步於帶狀突出部位的側表面上及 平狀突出部位兩側上的半導體基板表面上形成一絕緣膜。 制1 4 ·如申請專利範圍第1 1項所述之半導體記憶裝置之 製造方法，其中於步驟（xi)所述之形成於第一及第二導 f側，的表面上之複數絕緣膜，為由任一三層絕緣膜及— 單層氧化膜所組成，該三層絕緣膜為由一氧化膜、一 膜及一氧化膜積層而得。 大 1 5 ·如申請專利範圍第n項所述之半導體記憶 製造方法，其步驟進一步包含·· 之 * =步驟（xiv )之後，進一步藉由於相鄰控制閘間的 帶狀突$部位植入一導電型雜質，形成複數個元件隔離 層，該等元件隔離層包含較該等控制閘下之帶狀突出部位 高的該導電型雜質濃度。 " 1 6 · —種半導體記憶裝置之驅動方法，驅動之該半導 體=憶元件包含：一單一導電型半導體基板，該基板提供 一突出部位，該突出部位具有一對相對的側表面；一對相 反導電型的源極/汲極區，形成於上述突出部位兩表面上 之半導體基板上；一第一絕緣膜，覆蓋於上述突出部位的
511280 修正 曰 茶號9012R叩1 六、申請專利範圍 複數個第二絕緣膜，覆蓋於上述突出部位的制表 側表面、丄’ 3極區’一對::置閘’設置於上述突出部位的 及；朽m刀別經由上述複數個第二絕緣膜與上述側表面 對；複數個第三絕緣膜，形成於上述淨 突閘，該控制閘分別經由第-絕緣膜與上述 ϊΚΓίΐ面相對’並經由上述第三絕緣膜與該等浮 =對，其中上述突出部位的—表面區域設置於上述源 -：工t f ί之間，且該表面區域由上述突出部位的其中 側=面經由一上表面延伸至另—侧表面，形成一通道區 域，该方法包含下列步驟： 提七、電壓於作為汲極的上述源極區與汲極區及該控制 閘，以於通道内製造高能電荷；以及 ，由該第二絕緣膜將上述高能電荷射人賤極側的該 臨置閘内蓄積電荷，以用於控制半導體記憶 疏^17.、如申請專利範圍第16項所述之半導體記憶裝置之 二莫：法二其步驟在蓄積電荷於該浮置閘内’ α用於控制 + V體§己fe TL件的臨界電壓之後，進一步包含： =卜汲極電流’該沒極電流流經—作為源極的源極 '〇品及另一作為汲極的源極/汲極區；接著 :電流、’該汲極電流流經一作為汲極的源極及二 作為源極的源極/没極區。 1 8 ·如申請專利範圍第1 7項所述之半導體記憶裝置之 驅動方法，其步驟在偵測該汲極電流之後，進一步包含··
第41頁 2060-4443-PFl(N).ptc 511280 修正
案號 90126921 六、申請專利範圍 於該蓄積電荷的浮置鬧你丨的兮 門η裎祖一姑^ ^ 的原極/汲極區及該控制 ”以將蓄積於該浮置閘内的電荷釋放 至^结積電何的汙置閘側的該源極/汲極區。 19.一種半導體記憶裝置之驅動方法 體記憶元件包含：一單一導雷刑主道_ # α勒您忑牛ν -突士邱位，”山r 丰導體基板，該基板提供 大=〇卩位该犬出部位具有一對相背對的側一 相反導電型的源極/汲極區，形成於上述突出部位兩表： 上之丰導體基板上；一第一絕緣膜蓋於上述突出部位 的上表面，複數個第二絕緣膜罗 ^ / 巴、水胰覆盍於上述突出部位的側 表面及源極/汲極區；一對浮置閑，設置於上述突出苦卩: 的側表面上，分別經由上述複數個第二絕緣膜與上述側表 面及源極/汲極區相對；複數個第三絕緣膜，形成於上述 浮置閘上·，一控制閘，該控制閘分別經由第一絕緣膜與上 述突出部位的上表面相對，並經由上述第三絕緣膜盥該 浮置閘相對，其中上述突出部位的一表面區域設置ς上述 源極區與汲極區之間，且該表面區域由上述突出部位的苴 中一側表面經由一上表面延伸至另一側表面， 道
區域，該方法包含下列步驟： H 編程第一位元，該第一位元為第一二位元數值或第二 一位兀數值，其中該第一二位元數值為電荷因受到提供於 該控制閘及一源極/汲極區間的編程電壓而射入或積於 一浮置閘的狀態，其中該第二二位元數值為電荷未蓄積於 該浮置閘的狀態； 、 編程第二位兀，該第一位元為第三二位元數值或第四
2060-4443-PFl(N).ptc 第42頁 511280 90126921 修正 六、申請專利範圍 一位元數值，其中該第二二位元數值為電荷因受到提供於 該控制閘及另一源極/汲極區間的編程電壓而射入或蓄積 於另一浮置閑的狀態，其中該第四二位元數值為電荷未^ 積於該另一浮置閘的狀態； 讀取第一位元，該第一位元為第一二位元數值或第二 二位元數值，該第一二位元數值反映出一第一汲極電流值 丄而該第二二位元數值反映出一大於該第一汲極電流值的 第一汲極電流值，讀取方式為藉由提供一讀取電壓至該另 一作為汲極的源極/汲極區及該作為源極的源極/汲極區 ，以偵測一流經該源極及該汲極的汲極電流； 一讀取第二位元，該第二位元為第三二位元數值或第四 一位元數值，該第二二位元數值反映出一第三汲極電流值 丄而該第四二位元數值反映出一大於該第三汲極電流值的 第四汲極電流值，讀取方式為藉由提供一讀取電壓至該作 為汲極的源極/汲極區及該另一作為源極的源極/汲極區 ，以偵測一流經該源極及該汲極的汲極電流；以及 利用提供一抹除電壓將蓄積於任一浮置閘内的電荷釋 放2而抹除數據，該抹除電壓為經由一控制閘而提供於至 y —源極/汲極區及該半導體基板間。
第43頁
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000342616 | 2000-11-09 | ||
| JP2001114291A JP3283872B1 (ja) | 2001-04-12 | 2001-04-12 | 半導体記憶装置、その製造方法及び半導体記憶装置の駆動方法 |
| JP2001123213A JP3249811B1 (ja) | 2000-11-09 | 2001-04-20 | 半導体記憶装置、その製造方法及び半導体記憶装置の駆動方法 |
| JP2001143920A JP3249812B1 (ja) | 2001-05-14 | 2001-05-14 | 半導体記憶装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW511280B true TW511280B (en) | 2002-11-21 |
Family
ID=27481764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090126921A TW511280B (en) | 2000-11-09 | 2001-10-30 | Semiconductor memory device, method of manufacturing the same and method of driving the same |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6538925B2 (zh) |
| EP (1) | EP1205978B1 (zh) |
| KR (1) | KR100441788B1 (zh) |
| CN (1) | CN1162913C (zh) |
| DE (1) | DE60141670D1 (zh) |
| TW (1) | TW511280B (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4191975B2 (ja) * | 2001-11-01 | 2008-12-03 | イノテック株式会社 | トランジスタとそれを用いた半導体メモリ、およびトランジスタの製造方法 |
| JP2004072060A (ja) | 2001-11-22 | 2004-03-04 | Innotech Corp | トランジスタとそれを用いた半導体メモリ、およびトランジスタの駆動方法 |
| US6795342B1 (en) * | 2002-12-02 | 2004-09-21 | Advanced Micro Devices, Inc. | System for programming a non-volatile memory cell |
| JP2004214495A (ja) * | 2003-01-07 | 2004-07-29 | Innotech Corp | トランジスタとそれを用いた半導体メモリ、および半導体メモリの製造方法 |
| JP4557678B2 (ja) * | 2004-02-13 | 2010-10-06 | イノテック株式会社 | 半導体記憶装置 |
| KR100598049B1 (ko) * | 2004-10-28 | 2006-07-07 | 삼성전자주식회사 | 멀티 비트 비휘발성 메모리 셀을 포함하는 반도체 소자 및그 제조 방법 |
| US7193900B2 (en) * | 2005-01-18 | 2007-03-20 | Mammen Thomas | CACT-TG (CATT) low voltage NVM cells |
| TWI277205B (en) * | 2005-10-05 | 2007-03-21 | Promos Technologies Inc | Flash memory structure and method for fabricating the same |
| KR100724560B1 (ko) * | 2005-11-18 | 2007-06-04 | 삼성전자주식회사 | 결정질 반도체층을 갖는 반도체소자, 그의 제조방법 및그의 구동방법 |
| US9159568B2 (en) | 2006-02-04 | 2015-10-13 | Cypress Semiconductor Corporation | Method for fabricating memory cells having split charge storage nodes |
| US8742486B2 (en) * | 2006-02-04 | 2014-06-03 | Spansion, Llc | Flash memory cells having trenched storage elements |
| WO2007089949A2 (en) * | 2006-02-04 | 2007-08-09 | Spansion Llc | Memory cells having split charge storage nodes and methods for fabricating memory cells having split charge storage nodes |
| US7394702B2 (en) | 2006-04-05 | 2008-07-01 | Spansion Llc | Methods for erasing and programming memory devices |
| US20070247924A1 (en) * | 2006-04-06 | 2007-10-25 | Wei Zheng | Methods for erasing memory devices and multi-level programming memory device |
| CN103794610B (zh) * | 2014-01-28 | 2016-08-17 | 北京芯盈速腾电子科技有限责任公司 | 非挥发性内存单元及其制造方法 |
| CN106952925B (zh) * | 2014-02-25 | 2020-03-17 | 北京芯盈速腾电子科技有限责任公司 | 一种低电场源极抹除非挥发性内存单元的制造方法 |
| US20170345834A1 (en) * | 2016-05-25 | 2017-11-30 | Globalfoundries Inc. | Soi memory device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4380057A (en) * | 1980-10-27 | 1983-04-12 | International Business Machines Corporation | Electrically alterable double dense memory |
| DE69316298T2 (de) * | 1992-10-02 | 1998-04-23 | Matsushita Electric Ind Co Ltd | Nichtflüchtige Speicherzelle |
| DE19612676C2 (de) * | 1996-03-29 | 2002-06-06 | Infineon Technologies Ag | Anordnung von Halbleiter-Speicherzellen mit zwei Floating-Gates in einem Zellenfeld und Verfahren zum Betrieb einer nichtflüchtigen Halbleiter-Speicherzelle |
| JP3253552B2 (ja) * | 1996-05-31 | 2002-02-04 | 三洋電機株式会社 | 半導体装置の製造方法 |
| US5949711A (en) | 1996-09-26 | 1999-09-07 | Waferscale Integration, Inc. | Dual bit memory cell |
| US5780341A (en) * | 1996-12-06 | 1998-07-14 | Halo Lsi Design & Device Technology, Inc. | Low voltage EEPROM/NVRAM transistors and making method |
| JP3070531B2 (ja) * | 1997-06-27 | 2000-07-31 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
| US6768165B1 (en) | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
-
2001
- 2001-10-29 US US09/984,190 patent/US6538925B2/en not_active Expired - Fee Related
- 2001-10-30 TW TW090126921A patent/TW511280B/zh active
- 2001-10-31 EP EP01125407A patent/EP1205978B1/en not_active Expired - Lifetime
- 2001-10-31 DE DE60141670T patent/DE60141670D1/de not_active Expired - Lifetime
- 2001-11-08 KR KR10-2001-0069415A patent/KR100441788B1/ko not_active IP Right Cessation
- 2001-11-09 CN CNB011378654A patent/CN1162913C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1162913C (zh) | 2004-08-18 |
| EP1205978A2 (en) | 2002-05-15 |
| DE60141670D1 (de) | 2010-05-12 |
| KR100441788B1 (ko) | 2004-07-27 |
| CN1363956A (zh) | 2002-08-14 |
| EP1205978B1 (en) | 2010-03-31 |
| US6538925B2 (en) | 2003-03-25 |
| US20020054512A1 (en) | 2002-05-09 |
| KR20020036731A (ko) | 2002-05-16 |
| EP1205978A3 (en) | 2003-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW511280B (en) | Semiconductor memory device, method of manufacturing the same and method of driving the same | |
| KR100207504B1 (ko) | 불휘발성 메모리소자, 그 제조방법 및 구동방법 | |
| KR100197029B1 (ko) | 불휘발성 반도체 기억장치 및 그 제조방법 | |
| US7504688B2 (en) | Semiconductor device with integrated flash memory and peripheral circuit and its manufacture method | |
| KR100348836B1 (ko) | 반도체 장치의 제조 방법, 불휘발성 반도체 메모리 장치및 그 제조 방법 | |
| TWI270977B (en) | Non-volatile memory and manufacturing method and operating method thereof | |
| TW200633147A (en) | Low-voltage, multiple thin-gate oxide and low-resistance gate electrode | |
| JP2006302950A5 (zh) | ||
| JPH0287578A (ja) | 半導体装置 | |
| TWI221030B (en) | Nonvolatile flash semiconductor memory and manufacturing method | |
| EP3982394A1 (en) | Split-gate, twin-bit non-volatile memory cell | |
| KR20030050797A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH02168674A (ja) | 不揮発性半導体記憶装置 | |
| KR910008847A (ko) | 불휘발성 반도체기억장치 및 그 제조방법 | |
| US8648406B2 (en) | Single poly EEPROM having a tunnel oxide layer | |
| TW392356B (en) | Non-volatile semiconductor memory and manufacturing method thereof | |
| JP3148976B2 (ja) | フラッシュメモリ素子及びその製造方法 | |
| TWI241016B (en) | Nonvolatile semiconductor memory | |
| TWI312189B (en) | Memory device and manufacturing method and operating method thereof | |
| TWI251311B (en) | Semiconductor memory device and driving method thereof | |
| CN100372101C (zh) | 非挥发性存储单元及其制造方法 | |
| TW409428B (en) | Non-volatile semiconductor memory apparatus and the manufacture method thereof | |
| JP3669221B2 (ja) | 半導体装置の製造方法 | |
| JP2010141004A (ja) | フラッシュメモリ、およびその製造方法 | |
| JPS63224366A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent |