TW499695B - Electrode structure and its manufacturing method - Google Patents

Electrode structure and its manufacturing method Download PDF

Info

Publication number
TW499695B
TW499695B TW089121919A TW89121919A TW499695B TW 499695 B TW499695 B TW 499695B TW 089121919 A TW089121919 A TW 089121919A TW 89121919 A TW89121919 A TW 89121919A TW 499695 B TW499695 B TW 499695B
Authority
TW
Taiwan
Prior art keywords
layer
scope
patent application
item
electrodes
Prior art date
Application number
TW089121919A
Other languages
English (en)
Inventor
Jueng Gil Lee
Christopher J Spindt
Kishore K Chakravorty
Johan Knall
Mathew A Bonn
Original Assignee
Candescent Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Candescent Tech Corp filed Critical Candescent Tech Corp
Application granted granted Critical
Publication of TW499695B publication Critical patent/TW499695B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/14Manufacture of electrodes or electrode systems of non-emitting electrodes
    • H01J9/148Manufacture of electrodes or electrode systems of non-emitting electrodes of electron emission flat panels, e.g. gate electrodes, focusing electrodes or anode electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/46Arrangements of electrodes and associated parts for generating or controlling the ray or beam, e.g. electron-optical arrangement
    • H01J29/467Control electrodes for flat display tubes, e.g. of the type covered by group H01J31/123

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Electroluminescent Light Sources (AREA)

Description

499695
發明的領域: 本發明係有關於平面顯示 t形成平面顯示裝置用之電極結構之特!是有關 用之電極結構之方法。 種形成平面顯示裝置 習知技術·· 颁不衣置,如平面顯示裝置一妒θ / 上夕哈代# 4生 f . 叙疋使用开> 成在一背相 上之陰極結構,此陰極結構包 Λ ^ ^ ^ ^ ^ ^ 丹匕枯1乍馬%發射極活化區之歹, I極及仃電極。此場發射極發射電子以直接 各別的晝素及次畫素區域。藉由有 ° 而t e k擇的活化列雷極及和 =巧,t子被發射#擊面板之各別的晝素及次晝素區域。 一 fL地,磷是鍍在面板之内側。電子撞擊磷而產生紅、朝 或藍色可見光,而形成可見的顯示裝置。 在習知製程技術中,一般是使用鋁作為列電極及行電 極,然而使用鋁會有形成小丘的情形,小丘的形成會導致 不均勻的平面且引起列及行短路的發生。 在一最近的製程技術中,是將鈕層沉積在鋁層上以減 少小丘的形成。然而,將此種結構應用在大型平面顯示裝 置,其導電性太低,亦即,此製程應用在製造小型平面顯 示裝置是可以的,但應用在製造大型平面顯示震置上,其 列及行之阻值太高並未適合。 在習知製程技術中,使用具有鈕層覆蓋之鋁層,鋁層 之沉積是先將背板置入濺鍍室中,當鋁層沉積完成,將背
1012-3393-FF-ptd 第5頁 499695 五、發明說明(2) 板移出濺鍍 光阻沉積在 刻鋁層以形 之後將 積完成,將 程,更特別 敍刻钽層, 用乾蝕刻製 蝕刻製程蝕 使用兩 用兩分別步 低的製造良 極及行電極 乾蝕刻 離子蝕刻器 刻製程會腐 此外,乾蝕 製程後須要 除製程是昂 板產生小洞 於後續 害,更特別 沉積、介電 餘刻、鉻層 室。再對鋁層施行光罩製程,更 背板上’再曝光光阻。然後使用 成所要的鋁結構。 背板置入第二濺鍍室中以沉積鈕 背板移出第二濺鍍室。再對鈕層 地’是將光阻沉積在背板上,再 由於濕#刻製程無法有效地蝕刻 程,在一最近的製程技術中,是 刻组層。 分別步驟之濺鍍沉積是昂貴及'浪 驟之光罩亦是昂貴及浪費時間, 率及產能。再者,習知製程技術 造成覆蓋纽層裂縫的製程缺陷。 製程是較複雜,由於須要昂貴的 )所以使用乾蝕刻製程是較昂貴 蝕鋁而當鈕層上有小洞時會造成 刻製程會在鈕層内形成聚合物。 =行聚合物去除製程以去除聚合 貝的。且具腐蝕性之乾蝕刻製程 〇 的傳統製程步驟期間,行電極會 地,損害是常起因於離子轟擊、 層沉積、介電層之光罩及蝕刻、 之沉積及蝕刻、聚醯亞胺沉積等 特別地,是將 濕餘刻製程餘 層,當钽層沉 施行光罩製 曝光光阻。再 鈕層,必須使 使用反應離子 費時間,而使 此些因素造成 中陡啤的列電 設備(如反應 5再者,乾蝕 铭層的腐餘。 因此在乾餘刻 物。聚合物去 會導致玻璃背 受到潛在的損 洞蝕刻、錐體 鉬層之沉積及 。這些製程步 鲁
499695 五、發明說明(3) 驟導致短路及開路而造成良率降低及元件損壞。 其他發生在習知技術元件上之問題是行至聚焦格子短 路。=些行至聚焦格子短路造成良率降低及元件損壞。再 者,.習知技術所用之行電極會與玻璃質密封區(frit seal region)之玻璃質密封(frit seal )反應導致行電極間之短 路0
因此’須要一種不會產生小丘之電極結構及一種不會 產生小丘之形成電極結構之方法。還須要符合上述需求之 一種電極結構及一種形成電極結構之方法,但不會在陰極 結構内造成電性短路或開路。尚須要符合上述需求之一種 電極結構及一種形成電極結構之方法,且製造成本低廉亦 不會降低良率。 發明概述: 、本發明提供一種電極結構及一種形成電極結構之方 法,此種電極結構及此種形成電極結構之方法不會產生小 丘。本發明亦提供符合上述需求之一種電極結構及一種形 成電極結構之方法,但不會在陰極結構内造成電性短路或 開路。本發明亦提供符合上述需求之一種電極結構及一種 形成電極結構之方法,且製造成本低廉亦會增加良率及產_ 在本發明之一實施例中,一種平面顯示裝置用之電極 結構,包括下電極及上電極,在本實施例中,下電極是列 電極而上電極是行電極,下電極及上電極是藉由一阻抗層
499695 五、發明說明(4) 及一介電層隔開。在一實施例中,下電 金屬合金來形成。在一實施例中,金 合金。 一種形成平面顯示裝置用之電極結 於一背板上沉積一金屬合金層,再於此 一包覆層,使用濕蝕刻製程以形成電極 濺鍍裝置中接續施行金屬合金層及包覆 程須分別兩次濺鍍製程步驟,可節省成 能。再者,因為只須單一光罩及單一 ^ 製程須兩分別光罩及蝕刻步驟,可大中5 率及產能。 田 、 本發明不使用乾蝕刻製程以形成列 複雜及昂貴的設備來施行乾敍刻製程, 本再者,因為本發明不使用乾餘刻製 面的铭層及損害(小孔)玻璃背板。此外 用乾蝕刻製程所以不需要施行聚合物去 知製程相較本發明更可增加產能及良率 在一實施例中,於上電極上沉積一 例中’使用氮化矽作為鈍態層,之後光 層,所形成之氮化矽結構部分覆蓋在上 程步驟保護上電極。 之後沉積閘極金屬,光罩及蝕刻閘 極結構。鈍態層於沉積、光罩及蝕刻步 之後使用傳統之製程步驟以形成陰極結 極及上電極是由一 合金是銘合金或銀 構之方法,首先, 金屬合金層上沉積 層。藉由在同一的 層沉積,較習知製 本且增加良率及產 餘刻步驟,較習知 節省成本且增加良 電極,由於不需要 因此可大幅節省成 程所以不會腐蝕下 ,因為本發明不使 除製程,如此與習 〇 鈍態層,在本實施 罩及蝕刻氮化矽 電極上,於後續製 極金屬層以形成閘 驟時保護上電極。 構。在本傳統之製
499695 五、發明說明(5) 程步驟之一,施例中,是形成射極及聚焦結構。 例中,此些•焱程步驟包括離子轟擊、洞蝕刻、 貝也 介電層沉ΐ勒光罩及㈣介電層、翻層之沉積及“積% 層之沉積刻、聚醯亞胺沉積等。於這些 二鉻 間,上電極疋以鈍態層保護,因此可防止上電 = 藉由避免上電極之損壞,可減少行短路及開路 2 \ 於較少的=合金露出,可減少行至聚焦格子短路。’ 鋁合金或銀合金之使用提供良好傳導性,此 以用於製造大型平面顯示震置。再者,本發明可習 製程使用鋁而形成小丘。因此,與: *此與習知製程使用紹相較;面覆蓋層。 之方Ξ此此一種電極結構及-種形成電極結構 生極結構之方法不會產 種形成電極結構之方法"上$而求之一種電極結構及一 路或開路。本發明亦提供1:^在^極結構内造成電性短 -種形成電極結構之方法付:土 f::之:種電極結構及 及產能。 衣仏成本低廉亦會增加良率 為了讓本發明之μ、+. 明顯易懂,下文特兴其他目的、特徵、及優點能更 詳細說明如下+、+出較佳貫施例,並配合所附圖式,作 499695 五、發明說明(6) 第1圖係顯示依據本發明之一實施例形成一顯示裝置 用之電極結構之方法。 第2圖係顯示依據本發明之一實施例之顯示裝置之剖 面圖,顯示金屬合金層沉積在背板上。 第3圖係顯示依據本發明之一實施例之顯示裝置之剖 面圖,顯示沉積一包覆層。 第4 A圖係顯示依據本發明之一實施例之顯示裝置之剖 面圖5顯不第3圖之結構在光罩及餘刻步驟形成下電極後 之情形。 第4B圖係顯示依據本發明之一實施例之顯示裝置之剖 面圖,顯示第3圖之結構在光罩及蝕刻步驟形成下電極後 之情形。 第5 A圖係顯示依據本發明之一實施例之顯示裝置之剖 面圖,顯示第4 A圖之結構在沉積一阻抗層後之情形。 第5B圖係顯示依據本發明之一實施例之顯示裝置之剖 面圖,顯示第4B圖之結構在沉積一阻抗層後之情形。 第6 A圖係顯示依據本發明之一實施例之顯示裝置之剖 面圖,顯示第5 A圖之結構在沉積一介電層後之情形。 第6B圖係顯示依據本發明之一實施例之顯示裝置之剖 面圖,顯示第5B圖之結構在沉積一介電層後之情形。 第7A圖係顯示依據本發明之一實施例之顯示裝置之剖 面圖,顯示第61圖之結構在沉積一金屬合金層後之情形。 第7B圖係顯示依據本發明之一實施例之顯示裝置之剖 面圖,顯示第6 B圖之結構在沉積一金屬合金層後之情形。
1012-3393-FF-ptd 第10頁 499695 五、發明說明(7) 第8 A圖係顯示依據本發明之一實施例之_、 ,Be 二雄 τ λ θ z丄…. ' # 'V^ ^ 面圖 面圖 面圖 形。 面圖 形。 %。又刮 欺4 形。气例 裝薏 顯示第7A圖之結構在沉積一包覆層後气 第8B圖係顯示依據本發明之一實施例之顯^ 三顯示第7B圖之結構在沉積一包覆層後之= 第9 A圖係顯示依據本發明之一實施例之_二 ,顯示第8 A圖之結構在施行光罩及蝕刻赉= 第9B圖係顯示依據本發明之一實施例之顯 ,顯示第8B圖之結構在施行光罩及蝕刻步^置之剖 - 娜褒之情 第10A圖係顯示依據本發明之一實施例之 剖面圖,顯示㈣圖之結構在沉積一鈍態層後二、开置之 弟10B圖係顯示依據本發明之一實 3 乂。 剖面圖,顯示㈣圖之結構在沉積一純態=、頁 弟11 Α圖係顯不依據本發明之一實施例之顯示裝置之 =面圖,顯示第10A圖之結構在施行光罩及餘刻步驟後之 情形。 第11 B圖係顯示依據本發明之一實施例之顯示裝置之 :面圖,顯不第l〇B圖之結構在施行光罩及蝕刻步驟後之 情形。 第1 2 A圖一係顯不依據本發明之一實施例之顯示裝置之 剖面®,顯不第11A圖之結構在沉積一間極金屬層後之情 形。 第1 2B圖係顯不依據本發明之一實施例之顯示裝置之
友、 _示第11Β圖之結構在沉積-問極金屬層後之情 第1 剖面_ 3Α圖係顯示依據本發明之一實施例之顯示梦 情形:,顯示第12Α圖之結構在施行光罩及蝕刻步驟=之 剖面ί13Β圖係顯示依據本發明之一實施例之顯示努努 情形圖’顯示第12Β圖之結構在施行光罩及餘刻步ς 剖面=iu圖係顯示依據本發明之一實施例之顯 情形。!員不第13八圖之結構在射極及聚焦結構形成後:
All Sr ί 1 4B圖係顯示依據本發明之一實施例之顯示| w 以圖,_示咖圖之結構在射極及聚焦結 用之據本發明之-實施例形成-顯示震置 叫面Π圖係顯示依據本發明之-實施例之顯示袭置之 ϊ二;:下及上電極形成在背板上,且具有-阻r 層、一介電層,及一閘極結構。 阻抗 第1 6 B圖係顯示依據本發明 叙 介電層,及-閑極ϋ成板…具有一阻抗層、- 第1 6 C圖係顯示依撼太义 剖面圖,_干筮Q A 本I月之一貫施例之顯示裝置之 ^面圖I貝不第9A圖之結構在沉積、光罩及餘刻形成一純
1012-3393-PF-ptd 第12頁 499695 五、發明說明(9) 態層後之情形。 第16D圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯示第9B圖之結構在沉積、光罩及蝕刻形成一鈍 態層後之情形。 第16E圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯$第16C圖之結構在施行光罩及姓刻步驟後之 情形。 第16F圖係顯示依據本發明之一實 剖面圖,顯示第⑽圖之結構在施行光罩及餘刻步驟後之 情形。 、 J16G:^示依據本發明之-實施例之顯示裝置之 料、沉積介電層、及二;Λλ層、沉積錐體材 ^ 1 6 Η « Λ Λ / ^ ^ ^ ^ ^ ^ ^ ^ ^ 〇 Μ ^ m , gg ^ ^ 據本發明之一實施例之顯示裝置之 剖面圖,顯不第j 6F圖之杜 料、沉積介電層、及二構在条鍍鉻層、沉積錐體材 第161圖係頻干先罩及蝕刻步驟後之情形。 剖面圖―,顯示完整陰極才匕發明之-實施例之顯示裝置之 _ 剖面Γ,61 顯圖Λ顯依據本發明之一實施例之顯示裝置之 口J ® E1嶺不完整陰極結構。 第1 7圖係县頁丨# | + 用之電極結構方^本發明之一實施例形成一顯示裝置 第18A圖係顯示 剖面圖,顯示下芬μ兩據本發明之一實施例之顯示裝置之
i012-3393-PF-?td 第13頁 下及上電極形成在背板上,且具有一阻抗 499695 五、發明說明(ίο) 層、一介電層,及一閘極層。 第1 8B圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯示下及上電極形成在背板上,且具有一阻抗 層、一介電層,及一閘極層。 第1 8C圖jf系顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯示第1‘8A圖之結構在光罩及蝕刻形成一閘極結 構後之情形。 第18^圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯不第1 8B圖之結構在光罩及蝕刻形成一閘極結 構後之情形。 · 第1 8 E圖係顯示依據本發明之一實施例之顯示裝置之 口 J面圖顯示第1 圖之結構在施行光罩及钱刻步驟後之 情形。 第1 8F圖jf系顯示依據本發明之一實施例之顯示裝置之 =面圖’顯不第1 8D圖之結構在施行光罩及蝕刻步驟後之 情形。 a & Ϊ 1 8G圖係顯不依據本發明之一實施例之顯示裝置之 蝕刻步驟後之情』。結構在沉積純態層及施行光罩及 剖面;18H:干係二:依據本發明之-實施例之顯示裝置之 蝕刻步驟後之情圖之結構在沉積純態層及施行光罩及 剖面Γ81::第 發明之-實施㈣^ 8G圖之結構在蒸鍍鉻層、沉積錐體材
1012-3393-PF-ptd 第14頁 499695
2、沉積介電層、汉狍行光罩及蝕刻。 第m圖係顯示依據本發明之—實施例之 ^ 圖’顯示第18H圖之結構在蒸錄鉻層、沉積錐 積介電層、及施行光罩及蝕刻步驟後之情形。’° /儿 第1 8K圖係顯示依據本發明之一實施例之顯 剖面圖,顯示第181圖之結構在 列=裝置之 情形。 你犯灯尤皁及蝕刻步驟後之 第 剖面圖 情形。 丄二闺即貝不依據本發明之一實施例之 ,顯示第18J圖之έ士椹太妙—止愛立,只丁裝置之 口之…構在施灯先罩及蝕刻步驟後之 之一實施例之顯示裝置之 之一實施例之顯示裝置之 第1 8 Μ圖係顯示依據本發明 剖面圖’顯示完整陰極結構。 第1 8 Ν圖係顯示依據本發明 剖面圖,顯示完整陰極結構。 暴貢>|\裝晉 第1 9圖係顯示依據本發明之一實施例形成— 用之電極結構之方法。 第20Α圖係顯示依據本發明之一實施例之 剖面圖,顯示下及上電極形成在背板上,且具、不一破置之 層、一介電層、一鈕層、及一閘極層。 、一阻抗 第20Β圖係顯示依據本發明之一實施例之 剖面圖,顯示下及上電極形成在背板上,且氣、不_裝置之 層、一介電層、一鈕層、及一閘極層。 、胥—阻抗 第2 0C圖係顯示依據本發明之一實施例之,;_、 剖面圖,顯示第20Α圖之結構在光罩及蚀刻形成、不f置之 干 战一钽結構
第15頁 1012-3393-PF.ptd 五'、發明說明(12) 及一閘極結構後之情形。 立第2 〇 D圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯不第20B圖之結構在光罩及蝕刻形成一钽結構 及一閘極結構後之情形。 ’ 立 第20E圖係顯示依據本發明之一實施例之顯示裝置之 面圖’顯示第2 〇 C圖之結構在沉積鈍態層及施行光罩及 蝕刻步驟後之情形。 立 第20F圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖’顯不第2 〇 D圖之結構在沉積鈍態層及施行光罩及 蝕刻步驟後之情形。 - 第2 0 G圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖’顯不第20E圖之結構在蒸鍍鉻層、沉積錐體材 料、=積介電層、及施行光罩及蝕刻步驟後之情形。 第20H圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯示第20F圖之結構在蒸鍍鉻層、沉積錐體材 料、沉積介電層、及施行光罩及蝕刻步驟後之情形。 第2 0 I圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖’顯示第20G圖之結構在施行光罩及蝕刻步驟後之 情形。 第2 0 J圖係顯示依據本發明之一實施例之顯示裝置之剖面 圖,顯示第20H圖之結構在施行光罩及蝕刻步驟後之情 形。 - 第2 0 K圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯示完整陰極結構。
1012-3393-PF-ptd 第16頁 499695 五、發明說明(13) 第20L圖係顯示依據本發明之一 剖面圖,顯示完整陰極結構。 、 褒置之 第21圖係顯示依據本發明之一實施例形成一顯示裝置 用之電極結構之方法。 第22A圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯示下及上電極形成在背板上,且具有一阻抗 層、一介電層,及一閘極層。 第22B圖jf系顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯示下及上電極形成在背板上,且具有一阻抗 層、一介電層,及一閘極層。 , 第22C圖jf系顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯示第22A圖之結構在沉積鈍態層及施行光罩及 蝕刻步驟後之情形。 第2 2 D圖jf系顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯示第22B圖之結構在沉積鈍態層及施行光罩及 蝕刻步驟後之情形。 第22E圖_係顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯不第22C圖之結構在沉積、光罩及蝕刻一介電 層後之情形。 , 第22F圖_係顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯示第22D圖之結構在沉積、光罩及蝕刻一介電 層後之情形。〜 第2 2 G圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯不第22E圖之結構在施行蝕刻步驟形成一洞後
499695 五、發明說明(14) 之情形。 第22H圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯示第22F圖之結構在施行蝕刻步驟形成一洞後 之情形。 ' 第22 I圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯示第22G圖之結構在蒸鍍鉻層、沉積錐體材 料、沉積介電層、及施行光罩及蝕刻步驟後之情形。 第22J圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯示第22H圖之結構在蒸鍍鉻層、沉積錐體材 料、沉積介電層、及施行光罩及敍刻步驟後之情形。 第22K圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯示第2 2 I圖之結構在施行光罩及蝕刻步驟後之 情形。 第22L圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯示第22 J圖之結構在施行光罩及蝕刻步驟後之 情形。 第22M圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯示完整陰極結構。 第22N圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯示完整陰極結構。 第2 3圖係顯示依據本發明之一實施例形成一顯示裝置 用之電極結構之方法。 第24A圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯示下及上電極形成在背板上,且具有一阻抗
1012-3393-PF.ptd 第18頁 499695 五、發明說明(15) 層、一介電層、及一閘極結構。 第24B圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖’顯示下及上電極形成在背板上,且具有一阻抗 層、一介電層、及一閘極結構。 第24C圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯示第24A圖之結構在沉積濺鍍鉬層、沉積蒸^ 鉬層及沉積濺鍍鉬層後之情形。 第2 4 D圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖、,顯示第24B圖之結構在沉積濺鍍鉬層、沉積蒸鍍 錮層及沉積錢鍍鉬層後之情形。 、 π 24E圖係顯不依據本發明之一實施例之顯示裝置之 剖面圖,顯示第24C圖之結構在施行光罩及蝕刻步驟後之 情形。 第2 4 F圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖’顯示第24D圖之結構在施行光罩及蝕刻步驟後之 情形。 第2 4 G圖係顯示依據本發明之一實施例之顯示 剖面圖,顯示第24Ε圖之結構在沉積一介電層及 後之情形。 久純態層 i 第2 4 Η圖係顯示依據本發明之一實施例之顯 剖面圖,顯示第24F圖之結構在沉積一介電層及二,置之 後之情形。 ” 鈍態層 剖面圖,顯示第24G圖之結構在施行光罩及蝕刻' =裝置 之
1012-3393-PF.ptd 第19頁 第24 I圖係顯示依據本發明之一實施例之 499695 五、發明說明(16) 情形。 第24 J圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖’顯示第24H圖之結構在施行光罩及蝕刻步驟後之 情形。 第24K圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖’顯不第24 I圖之結構在施行光罩及蝕刻步驟及形 成聚焦結構後之情形。 丨 ·‘· 第24L圖係顯示依據本發明之一實施例之顯示裝置之
剖面圖’顯示第2 4 J圖之結構在施行光罩及蝕刻步驟及形 成聚焦結構後之情形。 · 第24M圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖’顯示第24K圖之結構在施行光罩及蝕刻步驟後之 情形。 第2 4N圖jf系顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯不第24L圖之結構在施行光罩及蝕刻步驟後之 情形。 、 第2 5圖係顯不依據本發明之一實施例形成一顯示裝: 用之電極結構之方法。
第26A圖〜係顯示依據本發明之一實施例之顯示裝置之 i 一乎二銦二,一閘極結構、一濺鍍鉬層、一蒸鍍19層 施行光罩及蝕刻步驟及沉積一介電層。 剖面@,不依據本發明之一實施例之顯示裝置之 ° " ”、、、不及上電極形成在背板上,且具有一阻抗
1012-3393-PF.ptd 二面工i Ϊ:下及上電極形成在背板上,且具有-阻抗 第20頁 499695 五、發明説明(17) "*—- 層、〆介電層、一閘極結構、一濺鍍鉬層、一蒸鍍鉬屛 及/濺鍍鉬層、施行光罩及蝕刻步驟及沉積一介電層^ 第2 6 C圖係顯示依據本發明之一實施例之顯示裝置 剖面圖,顯示第2 6 A圖之結構在施行光罩及蝕刻步驟之 情形。 ,之 第26D圖係顯示依據本發明之_實施例之顯示裝置 剖面圖’顯示第26B圖之結構在施行光罩及蝕刻步驟後$ 情形。 ^ 第2 6 E圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖’顯示第26C圖之結構在施行光罩及蝕刻步驟後$ 情形。 第26F圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯示第26D圖之結構在施行光罩及蝕刻步驟後之 情形。 第2 6 G圖係顯示依據本發明之一實施例之顯示穿置之 剖面圖’顯示第26E圖之結構在施行光罩及蝕刻步驟後之 情形。 第26H圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯示第26F圖之結構在施行光罩及蝕刻步驟後之 情形。 第2 6 I圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖’顯示第26G圖之結構在施行光罩及蝕刻步形 成聚焦結構後之情形。 驟及/ 第26J圖係顯示依據本發明之一實施例之顯示震置之
1012-3393-FF-ptd 第21頁 五、發明說明(18) 剖面圖’顯示第26H圖 一' 一 成聚焦結構後之情形。 订先罩及蝕刻步驟及形 第26K圖係顯示依據本發明之— 剖面圖,顯示第261圖之結構在=例之顯示裝置之 情形。 光罩及鍅刻步驟後之 第26L圖係顯示依| 剖面圖,顯示第26】圖 只轭例之顯示裝置之 情形。 、,、α構在鈿行光罩及蝕刻步驟後之 第27圖係顯示依據本發明之—實施例步成顧 用之電極結構之方法。 只把例形成一顯示裝置 第2 8 Α圖係顧+价缺上 剖面圖,顯示下、、、及上3 明之一實施例之顯示裝置之 層、一介電層、一姓 ^ ’ 阻抗 及一介電層。 1極、、,。構:一条鍍路層、一蒸錢翻層、 蒸鍍鉬層 _ 第2 8 B圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯不下及上電極形成在背板上,且具有一阻抗 層、一介電層、一閘極結構、一蒸鍍鉻層 # — 及一介電層。 第2 8 C圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖’顯示第28A圖之結構在施行光罩及蝕刻步驟後之 情形。 第2 8 D圖係1員示依據本發明之一實施例之顯示裝置之 剖面圖,顯示第28B圖之結構在施行光罩及蝕刻步驟後之 情形。
1012-3393-PF*ptd 第22頁/ 499695 五、發明說明(19) 第28E圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖’顯示第28C圖之結構在施行光罩及蝕刻步驟後之 情形。
第28F圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖’顯示第281)圖之結構在施行光罩及蝕刻步驟後之 情形。 第28G圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯示第28E圖之結構在形成聚焦結構後之情形。 第28H圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯示第28F圖之結構在形成聚焦結構後之情形。 第28 I圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯示第28G圖之結構在施行蝕刻步驟後之情形。 第2 8 J圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖’顯示第2 8 Η圖之結構在施行餘刻步驟後之情形。 第28Κ圖係顯示依據本發明之一實施例之顯示裝置之 剖面圖,顯示第281圖之結構在施行蝕刻步驟後之情形。 第2 8L圖係顯示依據本發明之一實施例之顯示裝置之剖雨 圖,顯示第28 J圖之結構在施行蝕刻步驟後之情形。 此些圖並未依照比例尺來繪,除非有特別指明者, [符號說明] - 玻璃板〜1 ;金屬合金層〜2、11 ;包覆層~3、12 ;下電 極〜4 ;阻抗層〜5 ;介電層〜6 ;上電極〜1 4 ;鈍態層〜1 5、
i012-3393-FF-ptd 第23頁
499695 五、發明說明(20) 1J02 ;閘極金屬層,;洞~221、25 格子金屬〜π ;閘極結構]601 ;介广::構,;Μ 1接觸墊,:聚醯亞胺結構〜24 ; 65二下電極七 〜1810 ;閘極金屬層〜18〇 Ζ ,上電極 純態層洞,2屬57= 26開:才盖 18Q1 .ΐοπο . .. ........ ,結構 Μ電材料 聚焦結構 下接觸墊 錐 〜1891、1892 ;錐體材料〜1 853 ;鉻〜184〇 〜1854 ;下接觸墊〜1856 ;上接觸墊〜1857 〜1 824 ·,聚焦格子金屬〜1 827 ;鈕層〜18〇2,「饮啁蛩 〜1 823 ;上接觸墊〜1 822 ;介電層〜225〇 ;鉬結構〜2託2 體〜2 2 2 6 ;錐體材料〜2 2 5 3 ;介電層〜2 2 5 4 ;開口 〜2256-2257 接觸墊〜2222、2223 ;聚醯亞胺聚焦結構 〜2224,聚焦袼子金屬〜2227 ;濺鍍鉬層〜2401 ;蒸鏟鉬層 〜2402 ;濺鐘鉬層〜2403 ;錐體〜2426 ;鉬結構〜2430、 2431 ;開口〜2422 ;鈍態層〜2441 ;聚醯亞胺聚焦結構 〜2424 ;開口〜2461-2463 ;介電層〜2440 ;下接觸墊 〜2423 ;聚焦格子金屬〜2427 ;介電層〜2440 ;鈍態層 〜2441 ;介電層〜2600 ;接觸墊〜2643 ;聚焦格子金屬 〜2627,聚焦結構〜2624 ;接觸墊〜2642 ;蒸镀鉬層〜2553 ; 濺鍍鉬層〜2552、2554 ;洞〜2525 ;蒸鍍鉻層〜2830 ;蒸鍍 鉬層〜2831 ;介電層〜2832 ;接觸墊〜2823 ;聚焦結構 〜2824 ;聚焦格<子金屬〜2827。 較佳實施例
1012-3393-PF-ptd 第24頁
HフフUフJ 五、發明說明(21) 現在請參照圖式,說明本發 發明將以較佳竇谕如# +、个知a的較佳貫施例。雖然本 明,在不=:述如下,然其並非用以限定本發 ώ .. 離本發明之精神和範圍内,當可作此許之更動 與潤飾,因,t卜士政⑽ 田J IF二口Τ <更動 所界定者保護範圍當視後附之申請專利範圍 斤I疋者為準。再者,為 本發明的詳細妨、+、士人: 了解本發明,在以下 習此技蓺者、,H 多特別詳細說明’然而對於熟 衣考任何已知之方法、程序、構成要素及電路雖 然在,:為明確列舉,但益不妨礙本發明之論點。 明4照第1圖,顯示形成一顯示裝置用之電極結構之 入® it步驟1〇1所示,沉積一金屬合金層。第2圖顯示一 金屬口金層2沉積在玻璃板1上。 在一實施例中,金屬合金層2是鋁合金層。在一實施 例中,金屬合金層之厚度是50〇-5〇〇〇埃。在一特定實施例 中所使用之铭合金是包括铭及歛。在本實施例中,所使 用之銘合金具有敍之濃度是〇· 5至6原子百分率。在另一實 施例中’所使用之鋁合金具有鈥之濃度是〇· 5至6原子百分 率及鈦之濃度是〇至5原子百分率。 參照第1及2圖,在一供選擇的實施例中,金屬合金層 2是銀合金層。在一實施例中,所使用之銀合金是包括銀 及濃度〇· 5至2原子百分率的鈀及濃度〇· 5至2原子百分率的 銅。在另一實施例中,所使用之銀合金是包括銀及濃度〇. 5至2原子百分率的鈀及濃度〇至2原子百分率的鈦。 當使用銀合金時,可使用一提升與玻璃板之附著力的 黏著層。在一實施例中,可使用一厚度是5〇〇-1〇〇〇埃之鉬
1012-3393-PF.ptd 第25頁 499695 五、發明說明(22) 黏著層。 請參照第1圖,如步驟i 〇 2所示,沉積一包覆層。第3 圖顯示第2圖之結構沉積包覆層3後之情形,可看到包覆層 3是直接覆蓋在金屬合金層2上。 ^ 在一貝施例中’第3圖之包覆層3是銦鎢合金。在本實 鉍例:’包覆層3之厚度是5〇〇 — 4〇〇〇埃。包覆層3之使用產 生可靠及具有良好電性接觸之接觸墊。再者,包覆層3之 使用更減少小丘(hillock)的形成。
雖然本發明包括沉積包覆層3,但本發明亦可不具有 包覆層3而使用良好。亦即,與習知製程相較使用鋁合金 ,銀。金可充分地減少小丘(hi丨1〇ck)的形成而有良好的 、θ在 =%例中’使用一擴散障壁層,此擴散障壁層可 =^ 氮化鈦或鈦鎢合金。此擴散障壁層是直接沉積在 urT μ =。在一實施例中所使用之擴散障壁層的厚度是 5 0 0 2 0 0 〇 埃。灰 _ jr Aj ^ ^ 使用是特別有用。 覆層之貫施例中擴散障壁層之
單上中’金屬合金層2及包覆層3之沉積是使 «在星—a裝置,亦即,在本發明中,所採用之濺鍍製 !別地連沉積金屬合金層2及包覆層3。 获官中杰在一Λ例中,玻璃板1是置入一濺鍍裝置之溪 、又至中先沉積金屬合金層 移出濺鍍室。f知制,乂再’儿積及包覆層3。再將玻璃 發明方法ΐ大別兩次濺鍍製程步驟,所以 j大巾田即名成本且增加產能及良率。
499695 五、發明說明(23) 性,與包覆層之同時使用可提供好的導電 本發明可防止習知製程使用麵而=:;顯=。:者’ ;程使用紹相較本發明可防止短面;!知 知製程相較使用銘合金或銀 以:,良率。與習 amocio的形成而有良好的導電性充刀地減〉、小丘 請參照第1圖,如舟驟〗n q私一 驟,更特別地,在本所:,施行光罩及姓刻步 圖案化,然後使用渴:刻二=沉積在背板之上再 範的Ϊ電二 圖之結構在光罩及㈣步驟形“ 電極單,步驟以形成列 驟。如此與習程須分別兩次圖案化步 大幅節劣志I ί i 次圖案化步驟相較本發明可 鉬霜再者,因為本發明不需要如習知製程伸用 J H頁为別兩次蝕刻步驟,所 :, 率及產能。 +1 a乃沄可增加良 _ 複雜成列電極,由於不需要 Ρ貝们。又侑孓轭仃乾蝕刻製程,因此可大幅 本。再者,因為本發明不使用乾蝕刻製 ,成 面的铭層及損害(小孔)玻璃背板。此外,因為本^钱下 用乾钱刻冑程所以不t要施行聚合物I除製帛,^ =使 知製程相較本發明更可增加產能及良率y 一習 五、發明說明(24) " -------------- 在一實施例中, 中,所使用之飪^ 蝕“衣程形成斜角邊緣,在本實施例 劑之使用可抑制::::錢'磷酸、醋酸及水。此蝕刻 緣。斜角邊緣之使用3 =:電極4之側邊產生斜角邊 麻令剎縿。 用使付覆盖層有良好順應性及減少覆蓋 請參照第1 _ L . “m κ 1,如步私104所示,沉積一阻抗層。第 + 一 且抗層5是覆蓋在下電極4之上。在一實施例
_ $ =二之厚度是2000埃。在本實施例中,阻抗層5是 利用濺鍍製程或化學氣相沉積製程沉積碳化矽。 如第1圖_步驟1〇5所示,之後沉積一介電層。在一實施 例中’使用了氧化矽作為介電層。在本實施例中,是利用 電蒙促進化學氣相沉積製程沉積二氧化矽層。第6A-6B圖 顯不第5f-5B圖之結構在沉積介電層6後之情形。 如第1圖步驟106所示,之後沉積一金屬合金層。在本 實施例中’金屬合金層之厚度是5〇〇-5〇〇〇埃。第7A_7B圖
顯示金屬合金層11沉積在介電層6上。在一實施例中,金 屬合金層11是鋁合金層。在一特定實施例中,所使用之鋁 合金是包括鋁及濃度是0.5至6原子百分率之鈦及濃度是0 至5原子百分率之鈦。 另一選擇為,金屬合金層11是銀合金層。在一實施例 中,金屬合金層11包括銀及濃度0.5至2原子百分率的鈀及 濃度0 · 5至2原子百分率的銅。在另一實施例中,所使用之 銀合金是包括銀及濃度0.5至2原子百分率的鈀及濃度0至2 原子百分率的鈦。
1012-3393-PF.ptd 第28頁 499695
當使用銀合金時,可使用一提升與閘極結構之附著力 的黏著層。在一實施例中,可使用一厚度是500_1〇〇〇埃之 鉬黏著層。 請參照第1圖,如步驟1 〇 7所示,沉積一包覆層。第 8A-8B圖顯示第7A-7B圖之結構沉積包覆層12後之^形,可 看到包覆層12是直接覆蓋在金屬合金層u上。 在一實施例中,第8A-8B圖之包覆層12是鉬鎢合金。
在本實施例中’包覆層12之厚度是500-4000埃。包覆層12 之使用產生可靠及具有良好電性接觸之接觸墊。再者7包 覆層12之使用更減少小丘(hiii〇ck)的形成。 雖然本發明包括沉積包覆層丨2,但本發明亦可不具有 包覆層1 2而使用良好。亦即,與習知製程相較使用鋁;^ ,銀合金可充分地減少小丘(hi丨1〇ck)的形成而有良好的 導電性。在一使用銀合金而不包括包覆層丨2之實施例中, ΊΓ使用擴政卩旱壁層。在一實施例中,此擴散障壁層是 鈦、氮化鈦或鈦鎢合金,此擴散障壁層是沉積在銀合金 上’其厚度是5 〇 〇 - 2 0 0 〇埃
0在一實施例中,金屬合金層11及包覆層12之沉積是使 用早一的濺鍍裝置,而習知製程須分別兩次濺鍍製程步 驟,=以本發明方法可大幅節省成本且增加產能及良率。 睛參照第1圖之步驟1〇8,施行光罩及蝕刻步驟以形 望^1:本發明中,使用濕餘刻製程。第9人一_顯示 /之結構在光罩及蝕刻步驟形成示範的上電極1 4 <之月形。在一實施例中,所使用之蝕刻劑包括硝酸、磷
五、發明說明(26) ϊ之=3於上電極14之侧邊形成斜角邊緣。斜角邊 传覆蓋層有良好順應性及減少覆蓋層之裂縫。 呂口 ^或銀合金與包覆層之同時使用可提供好的導電 ;恭戶:?到之導電性可足以製造大型平板顯示器= i r使::f名知製程使用紹而形成小丘。因此,與習知 ^ 平面覆蓋層相較本發明可防止短路發生。如 /、習知製程使用鋁相較本發明可增加良率。再者, 明需要單-圖案化步驟及單一蝕刻步驟以形成上電極", 因此本發明不需要如習知製程須分別兩次圖案化步驟。如 此可大幅節省成本且增加良率及產能。同樣地,本發明不 使用^餘刻製程,可節省成本且增加良率及產能。 明參…、第1圖之步驟1 Q 9,沉積一鈍態層,在一實施例 中,使用氮化矽作為鈍態層,是利用電漿促進化學氣相沉 積製程沉積氮化矽層。第1〇Α— 1〇β圖顯示第^-⑽ 在沉積鈍態層15後之情形。 μ 請參照第1圖之步驟丨丨〇,施行光罩及蝕刻步驟。第 11Α-11Β圖顯示第10Α_1〇Β圖之結構在光罩及蝕刻步驟形成 開口 16-18後之情形,可看到鈍態層15除了在開口14-18外 是覆蓋在上電極14上。 如第1圖之步驟111所示,之後沉積閘極金屬。在一實 施例中,鉻是作為閘極金屬。第12α—12β圖顯示第11Α-11β 圖之結構在閘極金屬層2〇沉積後之情形。在一可選擇的實 施例中’閘極金屬層2 〇之形成是先沉積钽層再於鈕層上沉 積鉻層。鈍態層1 5於沉積閘極金屬層2〇期間可保護上電極
第30頁 1012-3393-PF.ptd 499695 五、發明說明(27) 14° 清參照第1圖之步驟11 2,施行光罩及餘刻步驟以形成 閘極結構。第1 3 A -1 3 B圖顯示第11 A -11 B圖之結構在光罩及 餘刻步驟形成閘極結構2 1後之情形。在本實施例中,行接 觸墊22容許與上電極14接觸。鈍態層15於光罩及蝕刻步驟 形成閘極結構2 1期間可保護上電極1 4。 _ 如第1圖之步驟11 3所示,之後使用傳統之製程步驟以 形成陰極結構。第14A—14B圖顯示依據本發明實施例之完 整陰極結構。在本傳統之製程步驟之一實施例中,是形70 洞221及在洞221内形成示範的射極。施行光罩及蝕刻^驟 以延伸第11圖之開口 1 6以露出列接觸墊2 3。使用傳統之 程步驟以形成聚焦結構24及聚焦格子(waffle)金屬2?。 一實施例m格子金屬27以。在本發明中,此 ::驟包括離子轟擊、洞蝕刻、錐體沉積、介電層沉積、 光罩及蝕刻介電層、聚醯亞胺沉積等。 於極之製程步驟期間,、上電極14是以 15 =。=可防止一般發生在習知製程上對於上電極14之 才貝壞。精由避免上雷極14之指i亩 „ „ ^ $ 土您兄上电桠丨4义禎壞,可防止上電極之短路及 開路。再者,由於上電極丨4受 封&(fnt seal region)之行短路’且由於與習知製程相 較為較少的金屬露出’可減少行至聚焦格子短路。 ”請i照Γ5圖’顯示形成一顯示裝置用之電極結構之 :法之第二只施例’如步驟1〇1所示,沉積一金屬合金 層。如步驟1〇2所示,沉積一包覆層。如步驟1〇3所示*,施
499695
五、發明說明(28) 行光罩及钱刻步驟,以形成下電極。如步驟1 〇 4所示,、飞 積一阻抗層。如步驟1 0 5所示,之後沉積一介電層。如步 驟106所示,之後沉積一金屬合金層。如步驟IQ?所示,之 後沉積一包覆層。如步驟1 〇 8所示,施行光罩及餘刻步 驟,以形成上電極。在一實施例中,步驟1 〇卜丨〇 8是與第j 圖之步驟1(Π-108完全相同,所製造之結構顯示在第9f9B 圖 請參照第1 5圖之步驟111,沉積閘極金屬。如步驟丨i 2 所示’之後對於閘極金屬施行光罩及鍅刻步驟。第 16A - 16B圖顯示第9A-9B圖之結構在步驟in —112形成閉極 結構1 6 0 1後之情形。在一實施例中,閘極結構丨6 〇丨是鉻。 另一選擇疋’閘極結構1 6 0 1是先沉積鈕層再於鈕層上沉積 鉻層。 、 請參照第15圖之步驟109-110,沉積一鈍態層,再施 行光罩及蝕刻步驟。第16C—16D圖顯示第16a—16b圖之結構 在步驟10 9-110形成鈍態層1 602後之情形。在一實施例" 中,鈍態層1 602是利用電漿促進化學氣相沉積製程沉積氮 化石夕層。開口 1 620-1 621延伸穿過鈍態層1 602,可看到鈍 態層1 602除了在開口162〇-162ι外是覆蓋在閘極結構16〇1 上。 ⑩ 之後如第1 5圖之步驟丨丨3所示形成陰極結構,第 16E-16J圖顯示依據本發明實施例之完成陰極結構之示範 方法。首先施行餘刻步驟,第16E—16F圖顯示第16C_16])圖 之結構在钕刻步驟形成洞25後之情形。鉻層是蒸鍍在此結
1012-3393-PF.ptd 第32頁 五、發明說明(29) Ϊ上後沉積錐體材料及沉積介電層。在一實施例中, 鉻層很薄’厚度是5 〇 〇埃。此钍堪里 、 形成第16G-16H圖所示之^ 〗二 钮刻以 ^ ^ ^ 之心構弟16G-16fi圖之結構顯示介 料1 654、錐體26、錐體材料1 6 53及鉻164〇。在一實施 :錐體材料1 653是蒸鍍|g,而本發明亦可使用其他材 二以形成錐體26。光罩及㈣步驟形成開口 ^ 分之下電極4而形成下接觸墊23。之後施行介電層去路除y 2暈圈㈣’接著形成聚醯亞胺結構及聚焦格子金屬。 第16I-16J圖顯示完整的陰極結構包括聚醯亞胺結構24、 聚焦格子金屬27及上接觸墊22。 · 於形成陰極之製程步驟期間,上電極14是以閘極金 結構1601及鈍態層15保護。如此可防止一般發生在習知製 程上對於上電極14之損壞。藉由避免上電極14之損壞,可 防止上電極之短路及開路。再者,由於上電極丨4受到保 護,可消除在玻璃質密封區(frit seal regi〇n)之行短 路,且由於與習知製程相較為較少的金屬露出,可 至聚焦格子短路。 明參照第1 7圖,顯示形成一顯示裝置用之電極結構之 另一方法,如步驟201所示,於一基底上形成下電極。如 步驟202-203所示,之後於下電極上沉積一阻抗層及一介 電層。在一實施例中,步驟20卜203是與第1圖之步驟 101-105完全相-同。 請參照第17圖之步驟204,沉積閘極金屬。在一實施 例中,閘極金屬是鉻。 、
1012-3393-FF-ptd 第33頁 499695 五、發明說明(30) 請參照第17圖之步驟205,形成上電極。在一實施例 中’形成上電極之方法是與第1及1 5圖之步驟1 06-1 08相 同。在本實施例中,上電極之形成是藉由沉積一鋁合金之 金屬合金層及施行光罩及蝕刻此金屬合金層。在一特定實 施例中,所使用之金屬合金層之厚度是500一 5〇〇〇埃,包括 銘及》辰度疋0 · 5至6原子百分率之敛。在另一實施例中,所 使用之銘合金具有鈹之濃度是0.5至6原子百分率及鈦之濃 度是0至5原子百分率。 第18A-18B圖顯示基底1在步驟201-205施行後之情 形’於基底1上形成下電極4、阻抗層5、介電層6、閘極金 屬層1801及上電極1810。 請參照第1 7圖之步驟2 0 6,之後施行光罩及蝕刻步驟 以形成第18A-18B圖所示之選擇性蝕刻閘極金屬層ι801。 更特別地’在本實施例中,光阻是沉積在背板上再圖案 化’之後使用濕蝕刻製程蝕刻背板。第丨8C —丨8D圖顯示第 1 8A-18B圖之結構在光罩及蝕刻步驟形成閘極金屬結構 1811後之情形。 請參照第17圖之步驟207,沉積一鈍態層,在一實施 例中’鈍態層是利用電漿促進化學氣相沉積製程沉積氮化 矽層。 請參照第1 7圖之步驟2 0 8,施行光罩及蝕刻步驟。請 參照第18E-18F圖顯示第18C-18D圖之結構在沉積鈍態層、 光罩及餘刻鈍態層以形成開口182〇 —1821延伸穿過鈍態層 1 8 3 0後之情形。在本發明之一實施例中,亦使用暈圈餘刻
1012-3393-PF-ptd 第34頁 499695 五、發明說明(31) 以形成洞1 825。可看到鈍態層1 830除了在開口182〇外是延 伸至上電極1 81 0。 之後如第1 7圖之步驟2 0 9所示形成陰極結構,第 18G-18N圖顯示依據本發明實施例之完成陰極結構之示範 方法。第1 8 G圖顯示施行钱刻步驟形成洞1 8 2 5。鉻層是蒸 鍍在此結構上,之後沉積錐體材料及沉積介電層。此結構 再經由圖案化及蝕刻以形成第1 8 I - 1 8 J圖所示之結構。更' 特別地’形成錐體1 826及結構1891和1 892。結構1891和 1892包括錐體材料1853、鉻1840及介電材料1854。光罩及
敍刻步驟形成開口以露出部分之下電極4而形成下接觸墊 1856 ’如第18K-18L圖所示。之後施行介電層去除步驟及 暈圈餘刻,接著形成聚醯亞胺結構及聚焦格子金屬。第 18M-18N圖顯示完整的陰極結構包括上接觸墊1 857、聚焦 結構1824及聚焦格子金屬1827。在本發明之一可選擇實施 例中(未顯示)光罩及蝕刻步驟不形成結構丨8 9 2,即,只形 成結構1 8 91。
於形成陰極之製程步驟期間,上電極1 8 1 0是以鈍態層 1 8 3 0保護。如此可防止一般發生在習知製程上對於上電極 1810之損壞。藉由避免上電極181〇之損壞,可防止上電極 之短路及開路。再者,由於上電極1 81 0受到保護,可消除 在玻璃質密封區(frit seal region)之行短路,且由於與 習知製程相較為較少的金屬露出,可減少行至聚焦格子短 路0 請參照第1 9圖,顯示形成一顯示裝置用之電極結構之
499695 五、發明說明(32) 於一基底上形成下電極。如 另一方法,如步驟201所示 步驟202-203所示,之後於下電極上沉積一阻抗層及一介 電層。 請參照第1 9圖之步驟2 0 4,沉積閘極金屬。在一實施 例中,閘極金屬是鉻。 ' 明參知、苐1 9圖之步驟2 5 0 ’沉積纽層。之後如步驟2 〇 5 所示形成上電極。在本實施例中,上電極是鋁合金。在一 例中’金屬合金層之厚度是500-5000埃。在一特定實 施例中,所使用之金屬合金層包括鋁及鈦。在本實施例 中,鋁合金具有鉞之濃度是〇· 5至6原子百分率。在另一實參 施例中,所使用之鋁合金具有鈥之濃度是〇· 5至6原子百分 率及鈦之濃度是0至5原子百分率。 第18 A-18B圖顯示基底1在步驟2〇1—2〇5及250施行後之 情形,於基底1上形成閘極金屬層1 8〇1、鈕層18〇2、及上 電極1810。在一實施例中,下電極4是列電極而上電極 1810是行電極。而另一選擇是,本發明可適用於下電極4 是行電極而上電極1810是列電極。 請參照第19圖之步驟252,之後施行光罩及蝕刻步驟 以形成第20A-20B圖所示之選擇性蝕刻鈕層1 802及閘極金 屬層1 801。更特別地,在本實施例中,光阻是沉積在背板《瞻 上再圖案化,之後使用濕蝕刻製程蝕刻背板。第2〇c —2〇D 圖顯示第20A - 20B圖之結構在光罩及蝕刻步驟形成閘極金 屬結構1811及鈕結構1812後之情形。 請參照第19圖之步驟207,沉積一鈍態層,在一實施
l〇12-3393-PF.ptd 第36頁 499695 五、發明說明(33) 例中,鈍態層是利用電漿促進化學氣相沉積製程沉積氮化 矽層。 請參照第19圖之步驟2〇8,施行光罩及蝕刻步驟。請 參照第20E-20F圖顯示第20C-20D圖之結構在沉積鈍態層、 光罩及蝕刻鈍態層以形成開口182〇延伸穿過鈍態層183〇及 钽結構1 81 2後之情形。在本發明之一實施例中,亦使用暈 圈餘刻以形成洞1 8 2 5。可看到鈍態層1 8 3 0除了在開口 1 8 2 0 外是延伸至上電極1810。鈍態層1 8 30於後續製程步驟保護 上電極1810。 之後如第19圖之步驟209所示形成陰極結構,第 20G-2 0L圖顯示依據本發明實施例之完成陰極結構之示範 方法。鉻層是蒸鑛在此結構上,之後沉積錐體材料及沉積 介電層。此結構再經由圖案化及蝕刻以形成第2〇g —2〇h圖 所示之結構。第20G-20H圖之結構包括介電材料1854、錐 體1 826、錐體材料1853及鉻1 840。在一實施例中,錐體材 料1 8 5 3疋蒸鍍鉬’而本發明亦可使用其他材料以形成錐體 1 826。光罩及蝕刻步驟形成開口 1 8 56 —1 857以露出部分之 下電極4及上電極1810而形成下接觸墊1 823及上接觸墊 1822,如第201-20J圖所示。之後施行介電層去除步驟及 暈圈蝕刻,接著形成聚醯亞胺結構及聚焦格子金屬。第 20K-20L圖顯示完整的陰極結構包括聚醯亞胺結構1824及 聚焦格子金屬1方27。 於形成陰極之製程步驟期間,上電極丨8丨〇是以鈍態層 1 830保護。如此可防止一般發生在習知製程上對於上電極
i012-3393-PF.ptd 第37頁 499695
8l〇之損壞。藉由避免上電極1810之損壞,可防止上電極 之紐路及開路。再者,由於上電極丨8丨〇受到保護,可消除 ^玻璃質密封區(frit seal region)之行短路,且由於與 省知製程相較為較少的金屬露出,可減少行至聚焦袼子短 路。 清參照第21圖,顯示形成一顯示裝置用之電極結構之 另一方法,如步驟2〇1所示,於一基底上形成下電極。如 步驟20 2-203所示,之後於下電極上沉積一阻抗層及一介 電層。 請參照第21圖之步驟2 〇 4,沉積閘極金屬。在一實施 例中’閘極金屬是鉻。之後如步驟2〇5所示形成上電極。 在本實施例中,上電極是鋁合金。在一實施例中,步驟 201 -205是與第17圖之步驟20 1 -205完全相同。 第22 A-22B圖顯示基底1在步驟201-205施行後之情 形’於基底1上形成閘極金屬層1801及上電極1810覆蓋在 介電層6上、阻抗層5及下電極4。 請參照第21圖之步驟2 0 7,沉積一鈍態層,在一實施 例中,鈍態層是利用電漿促進化學氣相沉積製程沉積氮化 矽層。另一選擇是,可使用鈕層。 請參照第21圖之步驟260,之後施行光罩及蝕刻步 驟。在一實施例中,是使用兩步驟蝕刻製程,第一蝕刻步 驟是蝕刻鈍態層,第二蝕刻步驟是蝕刻閘極金屬層。第一 光罩及蝕刻步驟蝕刻穿過鈍態層且蝕刻穿過閘極金屬層。 第22C-2 21)圖顯示第22A_22B圖之結構在光罩及蝕刻步驟形
1012-3393-FF-ptd 第38頁 499695
成閘極金屬結構1811及鈍態層1 830後之情形。 之後如第2 1圖之步驟2 0 9所示形成陰極結構,第 22E-2 2N圖顯示依據本發明實施例之完成陰極結構之示範 方法。介電層是沉積在第22C-22D圖之結構上,接著光罩 及餘刻介電層2250以形成第22E-22F圖所示之結構。 於餘刻步驟期間,鈍態層丨83〇是作為蝕刻停止層。之 後施行洞银刻。第22G-22H圖顯示第22E-22F圖之結構在洞 餘刻步驟形成洞1 825後之情形。 _ 之後使用賤鐘沉積製程沉積一钥層,接著於鉑層上沉 積一錐體材料層。在一實施例中,錐體材料是蒸鍍鉬,而 本t月亦可使用其他材料以形成錐體。之後沉積介電層。 此結,再經由圖案化及蝕刻以形成第22 1-22J圖所示之結 構。第22 1 -22J圖之結構包括鉬結構2252、錐體2226、錐 體材料2253及介電層2254。光罩及蝕刻步驟形成開口 2=56 = 257,如第22K-22L圖所示。請參照第22M — 22N圖, 知行;1電層去除步驟及暈圈蝕刻,製造接觸墊2222及 2223 ’接著形成聚醯亞胺聚焦結構2224及聚焦格子金屬
於形成陰極之製程步驟期間,上電極1810是以鈍態層 1 81 0保,^如此可防止一般發生在習知製程上對於上電& 之損壞。藉由避免上電極1810之損壞,可防止上電極 + =路及開路^再者,由於上電極1 81 0受到保護,可消除 習知劍、山區(frit seal regi〇n)之行短路,且由於與 &相較為較少的金屬露出,可減少行至聚焦袼子短
499695 五、發明說明(36) 路。 請參照第23-24圖,顯示形成一顯示裝置用之電極結 構之另一方法,如第23圖之步驟201所示,於一基底上形 成下電極。如步驟202-203所示,之後於下電極上沉積一 阻抗層及一介電層。如步驟2 0 4所示,沉積閘極金屬層, 接著如步驟205所示形成上電極。之後如步驟2〇6所示,施 行蝕刻步驟以形成閘極結構。如步驟2 3 0 1所示施行蝕刻步 驟以形成洞。 在本實施例中,上電極之形成是藉由沉積及餘刻一金 屬合金層。在一實施例中,金屬合金層是鋁合金,其厚度 是500-5000埃。在一特定實施例中,所使用之鋁合金包括 鋁及鈥。在本實施例中,鋁合金具有鈥之濃度是〇· 5至6原 子百分率。在另一實施例中,所使用之鋁合金具有鉞之濃 度是0.5至6原子百分率及鈦之濃度是〇至5原子百分率。 第24A-24B圖顯示基底1在步驟201-206施行後之情 形,於基底1上形成下電極4、阻抗層5、介電層6、閘極金 屬結構1811及上電極1810。蝕刻步驟2301形成洞2425。 請參照第23圖,如步驟2302所示,之後沉積一濺鍍鉬 層。如步驟2 3 0 3所示,然後沉積一蒸鍍鉬層。如步驟2 3 〇 4 所示,接著沉積一濺鍍鉬層。請參照第24C-24D圖,顯示 第24 A-2 4B圖之結構在步驟2 302-2304形成濺鍍鉬層2401、 蒸鍍鉬層2402、濺鍍鉬層2403及錐體2426後之情形。 請參照第23圖之步驟2305,之後施行光罩及蝕刻步 驟。第24E-24F圖顯示第24C-24D圖之結構在光罩及蝕刻步
1012-3393-PF.ptd 第40頁 499695
驟形成鉬結構243Ο-2431及開口 2422延伸入下電極4之上部 後之情形。在一實施例中,光罩及蝕刻步驟23〇5包括兩分 別光罩及蝕刻步驟,第一光罩及蝕刻步驟是蝕刻濺鍍鉬^ 2403、蒸鍍鉬層2402及鉬層2401,第二光罩及蝕刻步驟是 餘刻穿過介電層6及阻抗層5以形成開口 2422。 «月參知、第2 3圖之步驟2 3 0 6 ’沉積一介電層,在^實施 例中,介電層是二氧化矽層。 、 請參照第2 3圖之步驟2 3 0 7,沉積一鈍態層,在一實施 例中’鈍態層是利用電漿促進化學氣相沉積製程沉積氮 石夕層。第24G-24H圖顯示第24E-24F圖之結構在沉積介電層 2440及鈍態層2441後之情形。 、 曰 請參照第23圖之步驟2308,之後施行光罩及蝕刻步 驟。請參照第24 I-24J圖步驟2308形成開口 2450-2452延伸 穿過純態層2441。 如步驟2 3 0 9所示,形成聚焦結構。如步驟2 3丨〇所示, 之後施行乾蝕刻製程。請參照第24K-2 4L圖,步驟 2309-2310形成聚醯亞胺聚焦結構2 424及開口2461-2463延 伸穿過介電層2440。開口2462延伸入下電極4之上表面, 形成下接觸墊2423。請參照第24Μ圖,在本實施例中,聚 焦格子金屬2427是形成在聚焦結構2424之上。 如步驟2 311所示’施行另一蝕刻步驟以完成此結構。 請參照第24^!-2^圖顯示蝕刻步驟2311延伸第241[-24[圖之 開口 2461及2463穿過濺鍍鉬層2403及蒸鍍鉬層2402,形成 接觸墊2 422及去除覆蓋於錐體2 426上之部分濺鍍鉬層2403
第41頁 499695 五、發明說明(38) 及蒸鍍鉬層2 4 0 2。 於第23-24圖所顯示之製程,介電層244〇及鈍態層 2 441保護上電極181〇,防止一般發生在習知製程上對於上 電極1 81 0之損壞。藉由避免上電極1 81 0之損壞,可防止上 電極之短路及開路。再者,由於上電極181〇受到保護,可 /肖除在玻璃質密封區(frit seai regi〇n)之行短路,且由 於與習知製程相較為較少的金屬露出,可減少行至聚焦袼 子短路。 «月參知苐2 5 - 2 6圖,顯示形成一顯示裝置用之電極結 構之另一方法,如第25圖之步驟2 01所示,於一基底上形 成下電極。如步驟202-203所示,之後於下電極上沉積一 阻抗層及一介電層。如步驟2 〇 4所示,沉積閘極金屬層, 接著如步驟2 0 5所示形成上電極。之後如步驟2 〇 6所示,施 i行光罩及蝕刻步驟以形成閘極結構。如步驟23〇1所示施行 蝕刻步驟以形成洞。 一蒸 如步驟2302-2304所示,之後沉積一錢鍍鉬層 鍍鉬層、及一第二濺鍍鉬層。在一實施例中,步私 201-206及2301-2304是與第23圖之步驟201 - 206及 230 1 -2304完全相同。 請參照第25圖之步驟250 1,施行光罩及蝕刻步驟,以 選擇性餘刻兩賤鍍鉬層及蒸鍍錮層。在本實施例中,光罩 及蝕刻步驟2 501去除濺鍍鉬層及蒸鍍鉬層所覆蓋在上電極 接觸墊欲形成之區域上之部分,即,在本實施例中,顯示 在第24F圖之結構2431亦在步驟250 1時去除。 $ i012-3393-PF.ptd 499695 五、發明說明(39) 請參照第25圖之步驟2502,沉積一介電層,在一實施 例中,介電層是二氧化石夕層。 請參照第26A-26B圖顯示基底1在第25圖之步驟 20 1 -206、2301 -2304及250 1 -2502施行後之情形,於基底1 上形成介電層2600、鉬層2401、蒸鑛鉬層2402及濺鍍鉬層 2403,如此形成錐體2426。亦顯示閘極金屬層1811及上電 極1810覆蓋在介電層6、阻抗層5及下電極4上。
請參照第2 5圖之步驟2 5 0 3,之後施行光罩及蝕刻步 &。在一貫施例中’光罩及蝕刻步驟2 3 〇 5包括三光罩及蝕 刻步驟,第一光罩及蝕刻步驟製作第26Cj26E)圖所示之結 ,丄第二光罩及蝕刻步驟製作第26E—26F圖所示之結構, 第三光罩及餘刻步驟製作第26G-26H圖所示之結構。請參 照第26G-26H圖,第三光罩及蝕刻步驟形成開口延伸入下 電極4,形成接觸墊2643。在本實施例中,第一及第二蝕 d Y “疋乾兹刻而第二餘刻步驟是濕餘刻。然而,本發明 亦可使用不同的光罩及蝕刻製程以製作第26G — 26H 之結構。
如步驟2 5 0 4所示,形成聚焦結構。請參照第2 6 !圖, 在本實施例中,聚焦袼子金屬2627是形成在聚焦結構2624 ^上。如第25圖之步驟2505所示,施行蝕刻步驟以更蝕刻 =餘之介電層。在一實施例中,蝕刻步驟25〇4是乾蝕刻製 1 ’請參照第^1-26J圖,步驟2504形成聚醯亞胺結構 U24 ’而步驟2505形成接觸墊2642。 如步驟2 5 0 6所示,施行另一蝕刻步驟以完成此結構。
499695 發明說明(40) 在本實施例中’如第26K-26L圖所示,蝕刻步驟25〇6去除 蒸鍍鉬層2553及濺鍍鉬層2552及25 54。 ' 上電極1810是以介電層2600保護,以防止一般發生在 習知製程上對於上電極1810之損壞。藉由避免上電極181〇 之損壞’可防止上電極之短路及開路。再者,由於上電極 1810受到保護,可消除在玻璃質密封區(frU seaj region)之行短路,且由於與習知製程相較為較少的金屬 露出,可減少行至聚焦格子短路。 請參照第27-28圖’顯示形成一顯示裝置用之電極結 構之另一方法,如第27圖之步驟2 01所示,於一基底上形 成下電極。如步驟2 02-203所示,之後於下電極上沉積一 阻抗層及一介電層。如步驟2 04所示,沉積閘極金屬層, 接著如步驟205所示形成上電極。之後如步驟2〇6所示,施 行光罩及蝕刻步驟以形成閘極結構。如步驟23〇1所示施行 蝕刻步驟以形成洞。在一實施例中,步驟2〇卜2〇6及23〇1 是與第23圖之步驟20 1 -206及2301完全相同。 繼續參照第27圖,如步驟270 1所示,之後沉積一蒸鍍 鉻層。如步驟2702所示,接著沉積一蒸鍍鉬層。如步驟 2 7 0 3所示,然後沉積一介電層。 请參照第28A-28B圖顯示基底1在步驟2qi—206施行後 之情形’於基底1上形成下電極4、阻抗層5、介電層6、閘 極金屬結構1 811及上電極1 81 0,蝕刻步驟2 3 〇 1形成洞 2525 ’步驟2701-2703形成蒸鍍鉻層2830、蒸鍍層2831 及介電層2832。 ^ θ
1012-3393-PF.ptd 第44頁 499695 五、發明說明(41) 請參照第27圖,如步驟2704所示,施行光罩及蝕刻步 驟,請參照第28C-28D圖,步驟2704蝕刻穿過介電層 2 8 3 2、条鐘翻層2831、療鍛絡層2 8 3 0及钮刻部分上電極 1810 〇 請參照第2 7圖’如步驟2 7 0 5所示,施行另一餘刻步驟 蝕刻介電層6及阻抗層5形成如第2 8 E - 2 8 F圖所示之結構。 步驟2706露出部分之下電極4以形成接觸墊2823。
請參照第27圖,如步驟2706所示,形成聚焦結構。請 參照第28G-28H圖顯示所形成之聚焦結構2824。請參照第 28G圖,在本實施例中,聚焦格子金屬2827是形成在聚焦 結構2824之上。 如第2 7圖之步驟2 7 0 7所示,施行鍅刻步驟。請參照第 281 -28J圖,顯示步驟2707蝕刻去除介電層2832及部分介 電層6。 如步驟2708所示,之後施行另一蝕刻步驟以完成此結 構。第28K-28L圖顯示第28I-28J圖之結構在步驟2708施行 後之情形,在本實施例中,蝕刻步驟27〇8去除蒗鍍鉬層 2831 〇 於製程步驟2704-2708期間,上電極181〇是以蒸鍍鉻 層2830保護,以防止一般發生在習知製程上對於上電極 1810之損壞。藉由避免上電極181〇之損壞,可防止上電極 之短路及開路再者,由於上電極181〇受到保護,可消除 在玻璃質密封區(frit seai regi〇n)之行短路,且由於與 習知製程相較為較少的金屬露出,可減少行至聚焦格子余豆
1012-3393-FF-ptd 第45頁 499695 五、發明說明(42) 路0 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精神 和範圍内,當可作些許之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。
1012-3393-FF-ptd 第46頁

Claims (1)

  1. 499695 案號 89121919 年厶月 日 修正負 六、申請專利範圍
    1. 一種顯示裝置用之電極結構,包括: 複數個第一電極; 一介電層配置在該等複數個第一電極上;以及 第二電極,該等複數個第二電極配置在該介電 複數個 層上。 2. 如申 等電極是配 金屬合金, 3. 如申 等複數個第 極° 4. 如申 等複數個第 極。 5 ·如申 構,其中, 6.如申 銘合金包括 7·如申 鋁合金包括 8. 如申 鋁合金更包 9. 如申 铭合金包括 請專利範圍第1項所述之電極結構,其中,該 置在一背板上,該等複數個第一電極更包括一 該等複數個第二電極更包括該金屬合金。 請專利範圍第2項所述之電極結構,其中,該 一電極是列電極而該等複數個第二電極是行電 請專利範圍第2項所述之電極結構,其中,該 一電極是行電極而該等複數個第二電極是列電 請專利範圍第2 - 4項中任一項所述之電極結 該金屬合金包括鋁合金。 請專利範圍第5項所述之電極結構 銘及歛。 請專利範圍第6項所述之電極結構 濃度0. 5至6原子百分率之鈥。 請專利範圍第6項所述之電極結構 括鈦。 請專利範圍第8項所述之電極結構 至多濃度5原子百分率之鈦。 其中,該 其中,該 其中 該 其中,該
    1012-3393-PFl.ptc 第47頁 499695 _案號89121919_年月日__ 六、申請專利範圍 1 0.如申請專利範圍第1項所述之電極結構,其中,該 等複數個第一電極更包括: 一包覆層配置在該金屬合金上。 11.如申請專利範圍第1 0項所述之電極結構,其中, 該包覆層包括鉬及鎢。 1 2.如申請專利範圍第1 -4項中任一項所述之電極結 構,其中,該金屬合金包括銀合金。 1 3.如申請專利範圍第1 2項所述之電極結構,其中, 該銀合金包括銀及鈀。 1 4.如申請專利範圍第1 3項所述之電極結構,其中, 該銀合金包括濃度0.5至2原子百分率之鈀。 1 5.如申請專利範圍第1 3項所述之電極結構,其中, 該銀合金更包括銅。 1 6.如申請專利範圍第1 5項所述之電極結構,其中, 該銀合金包括濃度0.5至2原子百分率之銅。 1 7.如申請專利範圍第1 3項所述之電極結構,其中, 該銀合金更包括鈦。 1 8.如申請專利範圍第1 7項所述之電極結構,其中, 該銀合金包括至多濃度2原子百分率之鈦。 19.如申請專利範圍第2-4項中任一項所述之電極結 構,更包括: 一鈍態層配置在該等複數個第二電極上。 2 0.如申請專利範圍第1 9項所述之電極結構,其中, 該鈍態層包括氮化矽。
    1012-3393-PFl.ptc 第48頁 499695 _案號89121919_年月曰 修正_ 六、申請專利範圍 2 1.如申請專利範圍第2-4項中任一項所述之電極結 構,更包括一阻抗層覆蓋在該等複數個第一電極上,該介 電層覆蓋在該阻抗層上。 2 2. —種形成顯示裝置用之電極結構之方法,包括: a )於一背板上沉積一金屬合金層; b) 於該金屬合金層上沉積一包覆層如此該包覆層是覆 蓋在該金屬合金層上;以及 c) 使用濕蝕刻製程蝕刻該金屬合金層及該包覆層以形 成複數個電極。 2 3.如申請專利範圍第2 2項所述之方法,其中,該步 驟a)及步驟b)是在一單一的濺鍍裝置中接續施行。 2 4.如申請專利範圍第22或23項所述之方法,其中, 該金屬合金包括铭合金。 2 5.如申請專利範圍第24項所述之方法,其中,該鋁 合金包括銘及鈦。 2 6.如申請專利範圍第2 5項所述之方法,其中,該鋁 合金包括濃度0.5至6原子百分率之鈥。 2 7.如申請專利範圍第2 5項所述之方法,其中,該鋁 合金更包括鈦。 2 8.如申請專利範圍第2 7項所述之方法,其中,該鋁 合金包括至多濃度5原子百分率之鈦。 29.如申請專利範圍第22項所述之方法,其中,該金 屬合金包括銀合金。 3 0.如申請專利範圍第29項所述之方法,其中,該銀
    1012-3393-PFl.ptc 第49頁 499695 __案號 89121919 _年 ^--— 六、申請專利範圍 合金包括銀及把。 31 ·如申請專利範圍第3 〇項所述之方法,其中,該銀 合金包括濃度〇·5至2原子百分率之把。 32.如申請專利範圍第3〇項所述之方法,其中,該銀 合金更包括鈦。 3 3 ·如申請專利範圍第3 2項戶斤述之方法,其中,該銀 合金包括至多濃度2原子百分率之鉢。 34·如申請專利範圍第29項所述之方法,其中,該銀 合金更包括濃度〇·5至2原子百分率之銅。 3 5 ·如申請專利範圍第3 &項所述之方法’其中,該銀 合金包括至多濃度2原子百分率之鈦。 3 6 · —種形成顯示裝置用之電極結構之方法’包括: a) 於一背板上沉積一第一金屬合金層; b) 光罩及餘刻該第一金屬合金層以形成複數個第一電 極; c) 於該等複數個第一電極上沉積一阻抗層; d) 於該阻抗層上沉積一介電層; e) 於該介電層上沉積一第二金屬合金層; f) 光罩及蝕刻該第二金屬合金層以形成複數個第二電 極;以及 g )於該等複數個第二電極上沉積一氮化矽層,該氮化 矽層於後續製程步驟中用以保護該等複數個第二電極。 3 7 ·如申請專利範圍第3 6項所述之方法,更包括: al)於該第一金屬合金層上配置/包覆層如此該包覆
    順·3393-削.Ptc 第5〇頁 499695 _案號89121919_年月曰 修正_ 六、申請專利範圍 層是覆蓋在該第一金屬合金層上。 3 8.如申請專利範圍第3 6項所述之方法,其中步驟 b),更包括: bl)在一單一的濺鍍裝置中接續蝕刻該第一金屬合金 層及該包覆層。 39.如申請專利範圍第36項所述之方法,更包括: al)於該第二金屬合金層上配置一包覆層如此該包覆 層是覆蓋在該第二金屬合金層上。 4 0 .如申請專利範圍第3 6項所述之方法,其中步驟 f),更包括: fl)在一單一的濺鍍裝置中接續蝕刻該第二金屬合金 層及該包覆層。 4 1.如申請專利範圍第3 6項所述之方法,其中步驟b ) 及f ),是使用一蝕刻劑包括硝酸、磷酸、醋酸及水而於各 等複數個電極上形成斜角邊緣。 4 2.如申請專利範圍第3 6項所述之方法,其中該第一 金屬合金層及該第二金屬合金層包括鋁合金。 43. 如申請專利範圍第36項所述之方法,其中該第一 金屬合金層及該第二金屬合金層包括銀合金。 44. 如申請專利範圍第37項所述之方法,其中該包覆 層包括錮及鶴。 4 5. —種形成顯示裝置用之電極結構之方法,包括: a) 形成複數個第一電極; b) 於該等複數個第一電極上沉積一阻抗層;
    1012-3393-PFl.ptc 第51頁 499695 案號 89121919 曰 修正 六、申請專利範圍 C )於β亥阻4几層上沉積,^介電層,以及 d )形成複數個第二電極。 46·如申請專利範圍第45項所述之方法,更包括步 驟· . e)於該等複數個第二電極上沉積一鈍態層,該鈍態層 於後續製程步驟中用以保護該等複數個第二電極。 47·如申請專利範圍第46項所述之方法,其中該鈍態 層更包括氮化矽層。 48·如申請專利範圍第47項所述之方法,更包括形成 閘極結構之步驟,該閘極結構是配置於該氮化矽層上。 49·如申請專利範圍第47項所述之方法,更包括形成 閘極結構之步驟,該閘極結構是配置於該等複數個第二電 極及該氮化石夕層之間。 5 0 ·如申請專利範圍第4 7項戶斤述之方法,更包括形成 閘極結構之步驟,該閘極結構是配置於該介電層及該等複 數個第二電極之間。 ^ 5 1 ·如申請專利範圍第5 〇項所述之方法,其中該形成 閘極結構之步驟更包括沉積一閘棰金屬層之步驟,於沉積 該氮化矽層之前光罩及蝕刻該蘭極金屬層。 52·如申請專利範圍第5〇項所述之方法,其中該形成 閘極結構之步驟更包括沉積一閘棰金屬層之步驟,於沉積 該氮化矽層之後光罩及蝕刻該閘棰金屬層。 53·如申請專利範圍第5〇項所述之方法,更包括^形成 鈕結構之步驟,該鈕結構是配爹於該閘極結構及該等複數
    Γ— -案號i SQ191Q1Q 生 3 j 一 _ 修正 六、申請專利範圍 個第二電極之間。 54·如申請專利範圍第47項所述之方法,更包括於沉 積该氮化石夕層之步驟之前沉積一介電層之步驟。 55·如申請專利範圍第1項所述之電極結構,更包括: 一阻抗層配置於該等複數個第,電極上,如此該介電 層是配置於該阻抗層上;以及 一鈍態層配置於該等複數個第二電極上。 5 6 ·如申請專利範圍第5 5項所述之電極結構,其中該 純恶層包括氮化石夕層。 5 7 ·如申請專利範圍第5 6項所述之電極結構,更包 括: f ) 一閘極結構,該閘極結構配釁於忒氮化矽層上。 5 8 ·如申請專利範圍第5 6項所述之電極結構,更包 括: f) 一閘極結構,該閘極結構齡置於該等複數個第二電 極及該氮化石夕層之間。 59.如申請專利範圍第56項所述之電極結構,更包 括: f ) 一閘極結構,該閘極結構齡 置於該介電層及該等複 戶斤述之電極結構,更包 數個第二電極之間。 6 0 ·如申請專利範圍第5 9項 於該閘極結構及該等複數 括: g) —鈕結構,該钽結構配釁 個第二電極之間。
    1012-3393-PFl.ptc 第53貢 499695 _— 案號 89〗21 mg__年月 L-^ ----^^ 六、申請專利範圍 6 1 ·如申請專利範圍第5 6項所述之電極結構’更包 括: g ) —介電層配置於該等複數個第二電極及該氮化石夕層 之間。 6 2 ·如申請專利範圍第4 5項所述之方法,其中沉積該 介電層是沉積一第一介電層,該方法更包括步驟:上 e)於該等複數個第二電極上沉積一第二介電層’遠第 二介電層於後續製程步驟中用以保護該等複數個第二電 極0 6 3 ·如申請專利範圍第6 2項所述之方法,更包栝於"亥 等複數個第二電極上沉積'一第〆濺鍍鉬層之步驟。 > 々 64·如申請專利範圍第63所述之方法,更包括於A第_ 一濺鍍鉬層上沉積一蒸鍍鉬層及於該蒸鍍鉬層上積一第二 濺鍍錮層,該第二介電層配置於該第一錢鑛錮層上 6 5 ·如申請專利範圍第4 5項所述之方法,其中/儿積忒 介電層是沉積一第一介電層,該方法更包括步驟 + e)於該等複數個第二^極上沉積一蒸鍍鉻層,該蒸鍍 鉻層於後續製程步驟中用以保護該等複數個第一電極。 66·如申請專利範圍第65所述之方法,更包括沉積一 第二介電層之步驟,該第二介電層配置於該蒸鍍鉻層上。 67·如申請專利範圍第65所述之方法,更包括於該蒸 鍍鉻層上沉積一蒸鍍鉬層,該第二介電層配置於該蒸鍍鉬 層上。 包括: 6 8 · —種顯示裝置用之電極結構
    1012-3393-PFl.ptc
    499695 _案號89121919_年月曰 修正_ 六、申請專利範圍 a)複數個第一電極; b ) —阻抗層配置於該等複數個第一電極上; c) 一第一介電層配置於該阻抗層上; d )複數個第二電極配置於該第一介電層上;以及 e) —第二介電層配置於該等複數個第二電極上。 6 9.如申請專利範圍第68所述之電極結構,其中該介 電層包括二氧化矽層。 7 0.如申請專利範圍第69所述之電極結構,更包括: f ) 一蒸鍍鉬層配置於該濺鍍鉬層及該第二介電層之 間0
    1012-3393-PFl.ptc 第55頁
TW089121919A 1999-10-19 2000-10-19 Electrode structure and its manufacturing method TW499695B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/421,781 US6710525B1 (en) 1999-10-19 1999-10-19 Electrode structure and method for forming electrode structure for a flat panel display

Publications (1)

Publication Number Publication Date
TW499695B true TW499695B (en) 2002-08-21

Family

ID=23672020

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089121919A TW499695B (en) 1999-10-19 2000-10-19 Electrode structure and its manufacturing method

Country Status (5)

Country Link
US (3) US6710525B1 (zh)
EP (1) EP1224680A1 (zh)
MY (1) MY133779A (zh)
TW (1) TW499695B (zh)
WO (1) WO2001029866A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3503611B2 (ja) * 2001-04-13 2004-03-08 ソニー株式会社 プリンタヘッド、プリンタ及びプリンタヘッドの製造方法
JP3804858B2 (ja) 2001-08-31 2006-08-02 ソニー株式会社 有機電界発光素子およびその製造方法
JP2004212933A (ja) * 2002-12-31 2004-07-29 Lg Phillips Lcd Co Ltd 液晶表示装置及びアレイ基板の製造方法
US7305019B2 (en) * 2005-01-05 2007-12-04 Intel Corporation Excimer laser with electron emitters
RU2502238C2 (ru) * 2012-02-07 2013-12-20 Федеральное государственное унитарное предприятие "Опытное конструкторское бюро "Факел" Плазменный катод

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3803443A (en) 1970-11-16 1974-04-09 Northrop Corp Charged particle beam scanning device with electrostatic control
US4433004A (en) 1979-07-11 1984-02-21 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device and a method for manufacturing the same
US4348886A (en) * 1980-11-19 1982-09-14 Rca Corporation Monitor for oxygen concentration in aluminum-based films
JPS5787048A (en) 1980-11-19 1982-05-31 Fujitsu Ltd Gas discharge panel
JPS61183433A (ja) 1985-02-08 1986-08-16 Matsushita Electric Ind Co Ltd アルミニウム合金薄膜とその製造方法
DE3720298A1 (de) 1987-06-19 1988-12-29 Asea Brown Boveri Metallschichtanordnung fuer duennschichthybridschaltungen
FR2623013A1 (fr) 1987-11-06 1989-05-12 Commissariat Energie Atomique Source d'electrons a cathodes emissives a micropointes et dispositif de visualisation par cathodoluminescence excitee par emission de champ,utilisant cette source
DE68913419T2 (de) 1988-03-25 1994-06-01 Thomson Csf Herstellungsverfahren von feldemissions-elektronenquellen und anwendung zur herstellung von emitter-matrizen.
JP3245612B2 (ja) 1991-11-15 2002-01-15 カシオ計算機株式会社 多層配線板の製造方法
DE69211581T2 (de) * 1991-03-13 1997-02-06 Sony Corp Anordnung von Feldemissionskathoden
DE69224038T2 (de) 1991-11-15 1998-04-23 Casio Computer Co Ltd Dünnfilmanordnung mit einer leitenden Verbindungsschicht
US5191217A (en) * 1991-11-25 1993-03-02 Motorola, Inc. Method and apparatus for field emission device electrostatic electron beam focussing
US5424605A (en) 1992-04-10 1995-06-13 Silicon Video Corporation Self supporting flat video display
US5283500A (en) 1992-05-28 1994-02-01 At&T Bell Laboratories Flat panel field emission display apparatus
EP0691032A1 (en) * 1993-03-11 1996-01-10 Fed Corporation Emitter tip structure and field emission device comprising same, and method of making same
US5821622A (en) 1993-03-12 1998-10-13 Kabushiki Kaisha Toshiba Liquid crystal display device
JP2733006B2 (ja) * 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
US5509839A (en) 1994-07-13 1996-04-23 Industrial Technology Research Institute Soft luminescence of field emission display
TW289864B (zh) 1994-09-16 1996-11-01 Micron Display Tech Inc
EP0731507A1 (en) 1995-03-08 1996-09-11 International Business Machines Corporation Electrode materials
US5594297A (en) * 1995-04-19 1997-01-14 Texas Instruments Incorporated Field emission device metallization including titanium tungsten and aluminum
US5601466A (en) 1995-04-19 1997-02-11 Texas Instruments Incorporated Method for fabricating field emission device metallization
KR100312548B1 (ko) 1995-10-12 2001-12-28 니시무로 타이죠 배선막,배선막형성용스퍼터타겟및이를이용한전자부품
JP3563236B2 (ja) * 1996-09-26 2004-09-08 触媒化成工業株式会社 透明導電性被膜形成用塗布液、透明導電性被膜付基材およびその製造方法、表示装置
CN1251204A (zh) 1997-03-25 2000-04-19 纳幕尔杜邦公司 显示板的场致发射体阴极的背板结构
JP3346217B2 (ja) * 1997-04-04 2002-11-18 カシオ計算機株式会社 配線の形成方法および表示装置の製造方法
US6154188A (en) 1997-04-30 2000-11-28 Candescent Technologies Corporation Integrated metallization for displays
DE69839985D1 (de) * 1997-08-01 2008-10-23 Canon Kk Elektronenstrahlgerät, Bilderzeugungsgerät unter Verwendung diesem Elektronenstrahlgerät, Bauteile für Elektronenstrahlgerät und Verfahren zur Herstellung von diesen Geräten und Bauteilen
JPH1167444A (ja) * 1997-08-27 1999-03-09 Tdk Corp 有機el素子
US6448708B1 (en) * 1997-09-17 2002-09-10 Candescent Intellectual Property Services, Inc. Dual-layer metal for flat panel display
US5894188A (en) * 1997-09-17 1999-04-13 Candescent Technologies Corporation Dual-layer metal for flat panel display
JPH11232997A (ja) * 1998-02-17 1999-08-27 Sony Corp 電子放出装置及びその製造方法
US6064149A (en) * 1998-02-23 2000-05-16 Micron Technology Inc. Field emission device with silicon-containing adhesion layer
US6106352A (en) 1998-03-18 2000-08-22 Sanyo Electric Co., Ltd. Method for fabrication of organic electroluminescent device
US6326725B1 (en) * 1998-05-26 2001-12-04 Micron Technology, Inc. Focusing electrode for field emission displays and method
DE69820599T2 (de) 1998-06-11 2004-10-07 Ibm Gitterelektroden fur eine Anzeigevorrichtung

Also Published As

Publication number Publication date
EP1224680A1 (en) 2002-07-24
US6710525B1 (en) 2004-03-23
MY133779A (en) 2007-11-30
US6764366B1 (en) 2004-07-20
WO2001029866A1 (en) 2001-04-26
US6844663B1 (en) 2005-01-18

Similar Documents

Publication Publication Date Title
US7785941B2 (en) Method of fabricating thin film transistor
TW200820352A (en) Method of manufacturing a thin-film transistor substrate
JPS63301548A (ja) 半導体装置の製造方法
KR20080037296A (ko) 박막 트랜지스터 기판 및 그 제조방법
JP2011070194A (ja) Tft−lcdアレイ基板及びその製造方法
JP3403374B2 (ja) 有機膜のエッチング方法、半導体装置の製造方法及びパターンの形成方法
TW499695B (en) Electrode structure and its manufacturing method
JPS5846631A (ja) 半導体装置及びその製造方法
TWI356499B (en) Method for fabricating pixel structure
CN108474986A (zh) 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板
CN110112072A (zh) 阵列基板的制造方法和阵列基板
TW501159B (en) Multilayer electrode structure and method for forming multilayer electrode structure for a flat panel display device
JP2000165002A (ja) 電子機器用基板及びその製造方法と電子機器
CN106298635B (zh) 半导体器件的制造方法
TW400578B (en) Method of etching aluminum-based layer
JP4207284B2 (ja) 半導体装置の製造方法
JP2007065689A (ja) 電子機器用基板及びその製造方法と電子機器
JP2004165347A (ja) 半導体装置およびその製造方法
KR100373164B1 (ko) 반도체 소자의 금속배선 형성방법
JP3387034B2 (ja) 金属膜の表面処理プロセスおよび半導体メタライゼーションの製造プロセス
JPH04317332A (ja) 半導体装置及びその製造方法
JPH04207054A (ja) 半導体装置の製造方法
JPH07176531A (ja) 配線構造、及び配線構造の形成方法
JP2000311914A (ja) 半導体装置の製造方法
JPH04179232A (ja) プラズマ処理方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees