TW498164B

TW498164B - Integrated circuit testing device with dual purpose analog and digital channels

Info

Publication number: TW498164B
Application number: TW089104699A
Authority: TW
Inventors: Bryan J Dinteman
Original assignee: Credence Systems Corp
Priority date: 1999-03-30
Filing date: 2000-03-15
Publication date: 2002-08-11
Also published as: EP1166137A4; JP2002540431A; US6175939B1; WO2000058741A1; EP1166137A1; KR20020007325A

Description

498164 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（丨）本發明背景本發明領域本發明整體上係關於積體電路(1C)測試器，且特別有關一於各自通道中具有兩者類比及數位測試能力之測試器相關技術說明當一如一類比對數位之轉換器(ADC)或一數位對類比之轉換器(DAC)之積體電路(1C)具有兩者類比及數位輸入/ 輸出信號，它必須利用一具有兩者類比及數位通道之積體電路測試器來測試。例如，爲了測試一 ADC，該測試器必須提供一類比輸入信號給該ADC並監視其產生之數位輸出信號序列，用此以決定是否該ADC係正確地數位化它的類比輸入信號。相反地，爲了測試一 DAC，該測試器必須提供一數位資料値序列作爲至該DAC之輸入並接著監視該 DAC類比輸出信號以決定是否它現出由該輸入資料序列所定義之行爲。第1圖顯示一典型的一般性目的之1C測試器，係包含用於在測試(DUT) 4下測試一 ADC或DAC或其它類比/數位裝置之一組N數位通道D1-DN及一組Μ類比通道A1-AM。各數位通道D1-DN可被連接至一分開之DUT 4數位 I/O端且不是提供一輸入至那端的數位測試信號就是取樣一在那端產生之數位DUT輸出信號以決定它的狀態。各類比通道A1-AM可被連接至一類比DUT I/O端且不是提供 4 ------------1 -------•訂---------線— (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 498164 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（>) 一輸入至該端的類比測試信號就是數位化一在該端之DUT 輸出信號以產生一代表那個DUT輸出信號行爲之波形資料序列。一”負載板"8在該測試期間持住該DUT 4並提供用於在各DUT 4 I/O端及一適當之數位通道D1_DN或類比通道A1-AM之間定信號路徑之軌道7。一測試係組織成一連續測試周期，且在開始各測試周期前，各數位通道D1-DN需要一向量(一資料値)來告訴它在該測試周期期間作什麼。例如，該向量會告訴該通道如何及何時改變一在該測試期間提供給一 DUT 4端之測試信號的狀態，或會告訴該通道取樣一在那端產生之數位DUT 輸出信號以決定它是否屬於一所預期的狀態。各類比通道 A1-AM也需要資料來告訴它在一測試期間作什麼。例如，若一類比通道係產生一類比測試信號，該通道需要一資料序列來告訴它該類比測試信號在該測試期間係如何隨時間而變。當一類比通道係數位化一類比DUT輸出信號時，它需要資料告訴它何時取樣該輸出信號。開始測試一經由一匯流排1〇連接至所有數位及類比通道D1-DN及A1-AM之主電腦2之前，將該所需之向量及程式化資料送至各數位及類比通道。之後，主電腦2將一 START信號同時送至所有的通道以告訴它們開始該測試。該通道D1-DN及A1_AM接著開始執行由它們的輸入向量及控制資料所定義之測試動作，將它們的動作同步化至一由時脈來源9所產生之主時脈信號(clock)。既然一測試能延伸至數百萬測試周期，且既然各數 ---------------------訂---------線— (請先閱讀背面之注意事項再填寫本頁) 5 498164 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（>;) 通道D1-DN必須儲存向量資料以定義它用於各測試周期的測試動作，一在各數位通道內儲存那個資料的向量記憶體必須相當地大。一極小化該向量記憶體尺寸的方法是保持各向量中之位元數儘可能地小而仍提供一足夠的位元數以區分該不同類的測試事件及一向量可選擇的事件次數。爲了保持一'小的向量，它必須被有效地編碼。在一典型之測試器中，向量是爲固定尺寸且一數位通道向量的某些欄位是保留來指示該通道執行之行動，而該向量的其它欄位是保留來指示在一該通道執行該行動之周期期間之次數。在這類用於向量領域之固定配置系統中，當在一測試期間一通道施行之測試動作及時序之範圍是遠小於由一具有保留領域之固定長度向量所定義之動作及次數範圍時，會有一固有的浪費。所以，若一測試器能動態選擇向量尺寸並指定給各向量値意義以配合所執行的測試需求將是有益的。一具有兩者類比及數位通道之一般目的通常在任何特定測試期間將不能使用它所有的通道記憶體資源。例如，當測試一純數位DUT時，沒有該類比通道被需求，當測試一純類比DUT時’沒有該數位通道被需求。如此，視該測試之DUT類型而定，該通道記憶體大部份及該測試器其它資源維持於閒置狀態。若一測試器能更彈性地配置它的資源，特別是它的記憶體資源，它將執行較長且更複雜的測試。例如，若一測試僅需要數位通道，若該閒置之類比通道之記憶體資源能以某種方法使它可利用至該數位通道使得它們能儲存較長的向量或指令序列將是有幫助的。 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------------!tr-丨^-------線— (請先閱讀背面之注意事項再填寫本頁) 498164 經濟部智慧財產局員工消費合作社印製 A7 ___JB7_______ 五、發明說明（4 ) 儘可能定位該通道接近該DUT使得DUT輸入及輸出信號不必遠遠的行進越過負載板在該通道及該DUT端所定之路徑7是有幫助的。短信號路徑有助於降低信號失真並允許在高頻下執行測試。既然第1圖之測試器架構包含兩者該類比及數位通道，且既然各通道在該測試器中需要特定空間量，此係難以定位它們如同在一僅應用數位通道之測試器中一般地靠近該DUT。如此，負載板8需要相當長的信號路由路徑7。爲了此理由，一具有兩者類比及數位通道之一般目的測試器不能用於在如同一僅具有數位通道之類似測試器高的頻率下執行純數位測試。因此，提供一用於一使它的通道所需空間量極小化之一般目的的類比/數位測試^&之架構是有益的。既然一般目的之類比/數位測試器必須能測試具有廣大類型的類比及數位接腳安排之DUT，此不可能知道架構該測試器通道有多好。我們不知道如何最佳配置資源於類比及數位通道間及我們不知道如何定位最佳之類比及數位通道以極小化信號路徑距離。一用於一 DUT接腳安排可能是最佳之測試通道架構對一具有不同的接腳安排之DUT將不是最佳的。因此，提供一用於所有DUT接腳安排之真正最佳化通道架構之測試器是有益的。當需要在DUT 4上執行一序列測試時，主電腦2必須在該序列之各測試後重新程式化該通道。既然主電腦2必須將大量資料透過匯流排10送至該通道以便重新程式化它們’這類在測試間重新程式化努力常真的需要比該測試本 7 本紙張尺度適用中國國豕標準（CNS)A4規格（210 X 297公爱） -----------------I--•訂—^-------線-- (請先閲讀背面之注意事項再填寫本頁) 498164 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（5 ) 身更多的時間。此重新程式化時間真地限制一測試器的流通量。提供一能執行一序列數位/類比測試而不必在測試間重新程式化之測試器是有益的。所需者係一能具有兩者數位及類比之積體電路測試器，其極小化在該測試器及DUT間信號定路徑距離且其令使用記憶體資源變得有效率。本發明槪要根據本發明之一觀點，一積體電路(1C)測試器包含一組雙重目的之數位及類比通道，各用於在一測試下之積體電路裝置(DUT)端施行一序列測試動作。該測試器組織一測試成爲一組連續的測試周期，且在各測試周期期間，各通道不是會提供一類比就是數位測試信號輸入至該DUT端或會在該端處理一 DUT輸出類比或數位信號以產生指示該 DUT行爲之輸出資料。既然各通道可執行類比或數位測試動作，此不需提供分開之類比及數位通道。既然根據本發明，一雙重目的之數位/類比通道係未遠大於一單目的之數位通道，此消除分開類比通道之空間需求。雙重目的通道因而能被定位於比一組單目的之類比及數位通道更靠近至該DUT，藉此允許在較高頻率較少失真下施行測試。既然所有通道具有兩者類比及數位能力，我們不必擔心如何最佳地配置類比及數位通道間的資源，且此變得較容易來決定如何相對於該DUT輸入/輸出接腳以最佳地分佈通道。我們能真地最佳化用於所有DUT接腳安排之通道 8 3張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐） ---------------------訂---------線— (請先閱讀背面之注意事項再填寫本頁) 498164 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（t ) 分佈而無關於該類比及數位DUT接腳之相對位置。該雙重目的之通道同時消除用於連接二分開之通道至一需要兩者類比及數位測試之DUT接腳之需求。根據本發明之另一觀點，各測試器通道包含一驅動器、一接收器及一時序信號產生器。該驅動器在各測試周期期間提供一數位或類比測試信號至一 DUT端及該接收器會取樣並處理一在各周期期間出現在該DUT端之01；丁輸出信號以產生代表那個輸出信號行爲之通道輸出資料。當施行它們的測試動作時，該時序信號產生器提供時序信號給該驅動器及接收器做爲時序參考之用。根據本發明一進一步觀點，各通道也包含一模型產生器。在開始一測試之前，一主電腦程式化該模型產生器以產生一用於各測試周期之輸出資料値(一”向量”）。該向量參考該測試動作，該驅動器及接收器係在該測試周期期間施行並也在該測試周期期間參考該動作被施行之次數。一包含於各通道中之查詢表解碼該向量以產生輸入至該驅動器之控制資料，該接收器及該時序信號產生器告訴它們在該測試周期期間作什麼。該控制資料告訴該驅動器如何在該測試周期期間改變它的類比及數位輸出信號之狀態或大小，並告訴該接收器如何在該測試周期期間取樣及處理該 DUT信號以產生指示它的行爲之輸出資料。該控制信號輸入至該時序信號產生器告訴它在該測試周期期間何時主張它的輸出時序信號。一時序信號告訴該驅動器在一測試周期期間何時回應它的輸入控制資料而另一時序信號告訴該 9 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）一 —- --------------------^-------線— (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 498164 A7 B7 五、發明說明（1 ) 接收器在一測試周期期間何時回應它的輸入控制資料。根據本發明之另一觀點’各測試器通道之驅動器包含一數位對類比轉換器(DAC)以產生一具有一由該查詢表輸入之控制資料之一’’LEVEL"領域所決定之大小之輸出信號。一三態緩衝器緩衝該DAC輸出以產生一類比或數位測試信號輸入至該DUT。當該驅動器輸出係一類比信號時’它的控制資料輸入之LEVEL領域透過連續之測試周期步過一狀態範圍，且該DAC輸出現出如一類似步階趨近所需之類比輸出信號。一插入在該DAC及該三態驅動器間之濾波器過濾該DAC輸出信號以平滑由該DAC之離散位準所產生之邊緣以便產生一平滑性改變之類比輸出信號。當該驅動器輸出係一數位信號時，該濾波器從該DAC及該三態緩衝器之間被移去致使該驅動器輸出信號展示該離散狀態改變一數位信號之特徵。提供給該驅動器之控制資料不僅控制該驅動器輸出信號大小，它也控制該驅動器是否如同該濾波器之不同特徵般地被插入於該DAC及該三態緩衝器之間。當該通道未主動驅動該DUT端時，該控制資料的另一位元也會三態該緩衝器。既然根據本發明該雙重目的驅動器使用較多相同元件以產生兩者類比及數位測試信號，此並不會遠較單一目的之數位驅動器大。根據本發明之另一觀點，各測試器通道包含一能夠數位化及處理類比或是數位DUT輸出信號之接收器以產生指示該DUT行爲之測試器輸出資料以回應它的輸入測試信號。該接收器包含一數位化器，用以在一輸入時序信號所指 10 - —+ 1 丨丨丨丨 — - ....- — 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --I--------— — — — — — ^ · I I I I------ (請先閱讀背面之注意事項再填寫本頁) 498164 A7 B7 五、發明說明（ί) 不之各測試周期期間一次數位化一類比或數位DUT輸出信號’以便產生代表該DUT輸出信號大小之輸出資料。輸入至該接收器之控制器告訴它如何處理該數位化器輸出以在該測試周期期間產生代表該DUT行爲之資料。例如，當該 DUT輸出信號是一數位信號時，輸入至該接收器之控制資料會指示那個數位信號之一預期之邏輯位準且當該數位器輸出不是該預期之邏輯位準時會告訴該接收器產生輸出 FALL信號。或如另一例子中，當DUT輸出信號是一類比信號時’該控制資料會告訴該驅動器儲存各測試周期之數位化器輸出資料於一獲取記憶體中以提供一代表著稍後能被該主電腦所讀取及分析之類比DUT輸出信號之波形資料序列。既然根據本發明該雙重目的接收器使用同組元件以彈性處理兩者數位及類比信號，此並未遠較單一目的數位接收器大。根據本發明應用雙重目的測試器通道之測試器架構使得資源之使用比應用單目的類比及數位通道之先前技術的測試器更有效率。例如，在一僅牽涉到數位信號之測試中，一先前技術的測試器通道不使用配置給該類比通道之資源。然而，在一根據本發明應用雙重目的通道之測試器中，所有各通道資源能貢獻給數位操作且非常少的各通道資源是閒置的。相反地，當在一測試期間一通道係僅作用爲一類比通道時，實際上它的所有資源能貢獻給類比作用。本發明之雙重目的通道架構在該方法中是特別有彈性的，它能根據該通道是否作用爲一驅動器或接收器及它是否產生或接收類比或數位信號來有效地配置它的模型產 11 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) 訂· -丨線> 經濟部智慧財產局員工消費合作社印製 498164 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（1 ) 生資源。此有效的使用資源使得該雙重目的測試器架構非常緊密但不影響它執行一寬廣範圍的類比及數位測試之能力。此說明書結論部份特別指出及區分性主張本發明所提目標的專利範圍。然而，那些熟知此項技術之人士將在參考附圖讀取說明書剩餘部份之進一步優點及目的後對本發明之組織及操作方法有最佳之了解，其中相同參考文字係參考至相同元件。圖式之簡單說明第1圖以方塊圖形式顯示一先前技術之積體電路(1C) 測試器，第2圖根據本發明以方塊圖形式顯示一積體電路^^ 測試器，第3圖以更詳細之方塊圖形式顯示第2圖中一雙重目的類比及數位通道，第4圖以更詳細之方塊圖形式顯示第3圖中該雙重目的類比及數位驅動器，第5圖以更詳細之方塊圖形式顯示第3圖中該雙重目的類比及數位接收器，第6圖以更詳細之方塊圖形式顯示第3圖中該時序信號產生器，第7圖以更詳細之方塊圖形式顯示第3圖中該模型產生器， 12 表紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I I I I I ---— II · I ^----I--I I (請先閱讀背面之注意事項再填寫本頁) 498164 A7 _B7_ 五、發明說明（；G) 第8圖以更詳細之方塊圖形式顯示第7圖之向量轉換器，及 (請先閲讀背面之注意事項再填寫本頁) 第9圖以更詳細之方塊圖形式顯示第8圖之遮罩處理 [符號說明] 1、 20積體電路(1C)測試器 2、 24主電腦 4、22測試下之1C裝置 7、 29軌道 8、 27負載板 9、 25時脈來源 10、 26電腦匯流排 12、28觸發器匯流排 30模型產生器經濟部智慧財產局員工消費合作社印製 32、66查詢表 34驅動器 36時序信號產生器 38接收器 40獲取記憶體 50、60、70、80、96、106 暫存器 52、72數位對類比轉換器 54三態緩衝器 56、76爐波器 13 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）經濟部智慧財產局員工消費合作社印製 498164 A7 _B7 五、發明說明（〇) 58、77開關 64數位化器 69編碼器 74主動負載 82環振盪器 84邊緣產生器 86多工器 88正反器 90程式記憶體 92指令處理器 94向量轉換器 98、108排序器 1〇〇緩衝器 102移位暫存器 104及閘 110解碼器較佳實施例之說明測試器架構第2圖根據本發明以方塊圖形式顯示一用於測試一測試下之1C裝置(DUT)22之積體電路(1C)測試器2(^DUT 22也許是一如一透過兩者類比及數位信號通訊之類比對數位轉換器之裝置。測試器20包含一組N雙重目的通道C1- 14 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ' --------------------^訂---------線— (請先閱讀背面之注意事項再填寫本頁) 498164 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（u) CN，各用於在一 DUT 22分開之輸入/輸出(I/O)端施行一序列之測試動作。一在測試期間DUT 22會被架設其上之負載板27包含一組軌道29，係用以連接各通道至一 DUT 22 之相關I/O端。一測試被組織成藉由從一中央時脈來源25之各通道 C1-CN所提供之一 CLOCK信號各脈衝邊緣所標記之連續測試周期。在各測試周期期間，各通道C1-CN會提供不是一類比就是一數位測試信號，用以輸入至一 DUT 22輸入端，或會數位化及處理一出現在那端之DUT類比或數位輸出信號，用以產生指示著在該測試周期期間該DUT輸出信號行爲之測試結果資料。該測試之前，一主電腦24將一程式經由一傳統式電腦匯流排26寫入各通道C1-CN中。各程式告訴該通道在該測試之各周期期間要作什麼。主電腦 24接著同時經由一觸發器匯流排28傳送一 START信號給所有通道C1-CN以告訴它們開始執行它們的測試程式。當所有通道CPCN到達一測試末端時，它們傳送一 END信號給主電腦24。主電腦24接著會發信號給DUT管理設備 (未顯示)以從測試器20中移除DUT 22並代之以下一個將被測試之DUT。主電腦24會程式化不同的通道C1_CN以在各測試周期期間監視DUT 22輸出信號並在任何測試期間在觸發匯流排28向外送出一 FAIL信號，其中一 DUT 22輸出信號無法如預期地表現。此例中，該FAIL信號告訴所有通道 C1-CN及主電腦22該DUT已測試失敗，且該測試應被中 15 ------------1 -------訂·—-----線— (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 498164 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（Λ) 止。否則，主電腦24程式化各個不同的通道C1-CN以在各測試周期期間數位化一類比或數位DUT輸出信號，用以產生代表該DUT輸出信號行爲之數位波形資料。各這類通道接著儲存該結果於一內部獲取記憶體中。之後，當主電腦24偵測觸發匯流排28上之END信號，它會讀取、存取及分析存取於那些通道之獲取記憶體中之波形資料以決定 DUT如何回應該測試。既然第2圖中測試器20之各雙重目的通道C1-CN能處理類比及數位DUT輸入或輸出信號兩者，不需提供分開之單目的類比及數位通道，如同第1圖之測試器1 一般。既然各雙重目的通道C1-CN係大約同於一典型單目的數位通道之尺寸，架構測試器20通道C1-CN之電路板比架構先前技術之測試器1之通道D1-DN及A1-AM之電路板需要更少的總空間。更緊密的，通道C1-CN能被定位在更接近DUT 22處。因此，定通道C1-CN及DUT 22間信號路徑之負載板27之軌道29因此可比測試器1之負載板8上軌道7更對稱、更直接且更短的。利用該通道C1-CN及 DUT 22間較短之信號路徑，測試器20通道C1-CN能在較高信號頻率下與DUT 22通訊並可比先前技術測試器1通道具有較少的信號失真。通道架構第3圖以更詳細之方塊圖形式顯示第2圖中一數位及類比通道C1 ;通道C2-CN是類似的。通道C1包含一用於產生一在各測試周期前之輸出向量(VECTOR)之模型產生器 e 16 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) # . •線· 經濟部智慧財產局員工消費合作社印製 498164 A7 B7 五、發明說明（A) 30。各VECTOR係一指示著在該測試周期期間通道Cl施行之一動作或一些動作之資料値。在各測試周期前，一隨機存取記憶體（查詢表32)解碼目前模型產生器輸出 VECTOR以產生三組控制資料DC、TC及RC。通道C1包含一用於產生一提供輸入給第2圖之DUT 22之輸出信號(DUT_IN)之驅動器電路34。DUT_IN也許不是一類比就是數位信號。提供給驅動器34之查詢表32之 DC資料輸出若真的緊跟在開始各測試周期前時告訴驅動器34如何在該下一測試周期期間改變該DUT_IN信號。例如，當DUT_IN係一類比信號時，該DC資料會告訴驅動器34以增加或減少它的大小。當DUT_IN係一數位信號時，該DC資料會告訴驅動器34在該測試周期期間改變該信號的狀態。該DC資料也會在該測試周期期間告訴驅動器 34三態化該DUTJN信號，致使它不會送輸入信號至第2 圖之DUT 22。通道C1也包含一用於數位化及處理一 DUT 輸出信號(DUT_0UT)之接收器電路38以產生該通道之輸出FAIL信號或產生存於一獲取記憶體40中之RESULTS 資料。在開始各測試周期提供給接收器38之查詢表32RC 資料輸出告訴接收器38它是否在該測試周期期間數位化該 DUT一OUT信號以產生一代表該DUT一OUT信號大小之數位波形資料値。該RC資料也告訴驅動器34它是否及如何處理那個數位化資料以產生該通道之輸出FAIL信號，或它是否儲存該作爲RESULTS資料之數位波形資料於獲取記憶體40中。 17 ^^尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ~ ' --------------------、訂—--------*5^--- (請先閱讀背面之注意事項再填寫本頁) 498164 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（、5) 通道Cl有包含一由查詢表32之TC輸出所控制之時序信號產生器36以產生一提供輸入給驅動器34之時序信號TIMING1及一提供輸入給接收器38之時序信號 TIMING2。該TIMING1信號之一邊緣告訴驅動器34在一測試周期期間它何時施行由它的輸入DC資料所指示之測試動作。該TIMING2信號之一邊緣告訴驅動器34在一測試周期期間它何時數位化該DUT__OUT信號。在開始各測試周期處查詢表32提供給時序信號產生器36之TC資料指示在該測試周期期間該T1MING1及TIMING2信號邊緣之時序。如此，當由查詢表32解碼時，模型產生器30之各 VECTOR輸出提供DC資料以告訴驅動器34如何在一測試周期期間改變該類比或數位DUTJN信號之狀態或大小， RC資料告訴接收器38如何在一測試周期期間數位化及處理該類比或數位DUTJ3UT信號，及TC資料用於在該測試周期期間控制驅動器34及接收器38動作之時序。第2 圖之主電腦24在開始一測試前經由匯流排26將一分開之程式寫入各通道C1-CN之模型產生器30中。該程式定義該VECTOR序列模型產生器30係產生於該測試期間。在程式化各模型產生器30後，主電腦24經由觸發匯流排28 將該START信號同時送至所有通道C1-CN的模型產生器 30以告訴該模型產生器開始執行它們的程式。如此，各模型產生器30開始提供一 VECTOR序列給它的本地查詢表 32以回應來自第2圖之來源25之CLOCK信號的各脈衝。 18 (請先閱讀背面之注意事項再填寫本頁) #· . --線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 498164 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（Λ ) 在一測試期間，任何通道C1-CN之接收器38在偵測到該 DUT一OUT信號無法如期待地作用後產生—FAIL信號，觸發匯流排28遞送那個FAIL信號至所有通道C1_CN的模型產生器30以告訴它們停止執行它們的程式並等待下一測試的開始。當一模型產生器30到達它的程式末端而未偵測到一 FAIL信號時，該程式最後的指令告訴它送出該END信號至主電腦24以指示該測試係已完成的。向量寬度控制

如下所詳細描述的，驅動器34及接收器38可各自施行一大範圍不同類型的測試動作。在任何測試周期期間，驅動器34能三態該DUT_IN信號或設定該DUT_IN信號爲許多大小値中任一者。驅動器34也可在將它送出至第2圖之DUT 22前以不同的方法調整性地處理該DUT_IN。時序信號產生器36有提供一用於它的輸出TIMING1及 TIMING2信號之廣大範圍之時序選擇。爲了直接選自這麼多不同的驅動器34，接收器38及時序信號產生器36爲各測試周期作選擇，模型產生器30之各VECTOR輸出將必須具有大量的位元數。然而，既然大VECTORS需要模型產生器30具有一大的記憶體，最好限制它的輸出 VECTOR的寬度。雖然在任何給予通道C1-CN之驅動器 34、接收器38及時序信號產生器36也許能在任何測試期間執行任何的大量不同類型之測試動作及事件時序期間，任何'特定測試一般需要各通道僅施行一相當少量的這類事件/時序的組合。例如，在一測試期間，一特定通道C1_CN 19 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公釐） -------------------—訂—''—-----線— (請先閱讀背面之注意事項再填寫本頁) 498164 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（會需要只產生一數位測試信號dut_in且不需要數位化該 DUT_OUT信號。同時，在那個時序信號中狀態之改變在各測試周期期間會被限制至一相當少的次數。此例中，既然由模型產生器30所產生之VECTOR資料僅需選自一相當少的通道動作及事件時序結合之中，它只須具有少量的位元。在該測試之前，第2圖的主電腦24將適當的DC、TC 及RC資料値(TABLE_DATA)寫入至相應於一模型產生器 30之VECTOR輸出之可能値之查詢表32之各位址。在各測試周期期間，當模型產生器30之VECTOR輸出定址查詢表32時，該模型產生器讀出存於那個位址之DC、TC及 RC至驅動器34、時序信號產生器36及接收器38。如此，在該DC、TC及RC資料具有所需之大量位元數以選自於一通道C1能夠施行之廣大範圍之測試事件及時序選擇之中，模型產生器30之VECTOR輸出僅需具有足夠的資訊以選自於該通道將在該測試期間真正地施行之相當少之這類事件及時序選擇。在開始測試前經由匯流排28，主電腦 24定義該VECTOR輸出之資訊寬度，其該模型產生器30 係用以在該測試期間藉寫入π每周期之位元”資料(B/C)至一在模型產生器30內之暫存器中。該VECTOR模型產生器 30產生在各測試周期期間具有一固定16位元尺寸但是該資訊它隨該測試需求確保範圍從1至16位元。當每周期之位元（W)數係少於16時，該模型產生器30僅產生該 VECTOR之較低階W位元並設定該VECTOR之較高階位 20 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) #_ 訂. 線· 經濟部智慧財產局員工消費合作社印製 498164 A7 B7 五、發明說明Μ ) 元（16-W)至邏輯〇。如此，主電腦24僅需寫入 TABLE_DATA至由該VECTOR之較低階W位元所定址之特定查詢表32位址中。在VECTOR尺寸中，此彈性有助於極小化主電腦必須提供給各模型產生器3 0之程式尺寸並因此有助於減少主電腦24需程式化測試器20以施行一測之資料量。此也增加程式指令被裝塡至通道C1-CN內之可用記憶體中的效率。資源分享假設第1圖之先前技術測試器1之DUT 4具有N端，其有些透過數位信號通訊，而有些透過類比信號通訊。既然DUT 4具有分開之數位及類比通道D1-DN及A1-AM，不同的DUT通道D1-DN及A1-AM隨著數位及類比DUT 端的相對比例在一測試期間係作用著而其它則是不作用的。在此例子中，該不作用通道的程式儲存及其它資源是”閒置’’，至此在該測試期間它們是不用的。另一方面，既然第2圖之測試器20各通道C1-CN能作用爲一類比或是數位通道，所有N通道C1-CN能被用於測試一 N端DUT，而沒有通道資源在該測試期間被浪費。再參考第3圖，查詢表32解碼模型產生器30之VECT0R 輸出以產生用於選擇由驅動器34及接收器38所施行之測試動作及用於在各測試周期期間控制那些動作之時序之 DC、TC及RC控制資料。既然第3圖之驅動器34及接收器38係能夠產生或數位化不是類比就是數位信號，模型產生器30之VECTOR輸出能被用於選擇類比或數位測試動 21 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------------^ ί—I— (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 498164 A7 B7 __ 五、發明說明（β) 作任一者。如此，各通道之模型產生資源是有效地配置於要執行之測試動作類型。注意，在一 DUT輸入或輸出信號在一測試期間切換於數位及類比間之測試中，存取DUT信號之測試器20之特定測試器通道C1-CN會從周期至周期中切換於數位及類比測試動作間。僅需查詢表32解碼該通道之模型產生器30 之VECTOR輸出的某些値以便起始數位動作及解碼該 VECTOR輸出的其它値以起始類比測試動作。因此，僅需一程式用以控制那端的動作。在第1 ·圖之先前技術測試器 1中，二程式將被需要於一 DUT端以切換從類比至數位操作。一程式係需用於該數位通道以存取那端而一程式係需用於該類比通道以存取那通道。在此條件下，一測試器10 之雙重目的通道因此需要遠比測試1之一數位及一類比通道結合小的程式化資料並且只需要一測試器以取代如先前技術中之二接線至相同之DUT接腳。驅動器架構第4圖以更詳細之方塊圖形式顯示第3圖中該雙重目的驅動器34。驅動器34包含一由該TIMING1信號計時以儲存第3圖中查詢表32之驅動器控制資料DC輸出之暫存器50。查詢表32就在開始一測試周期前提供該DC資料給暫存器50而暫存器50稍後在由該TC資料輸入至第3 圖之時序信號產生器36所控制之測試周期期間的某時間下儲存那個DC資料以回應該TIMING1信號之一邊緣。在測試周期期間，它一被載入至暫存器50中，驅動器 22 本張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） " ' — — — — — — III — — — — — — — — — I. «If — — — — — — I I (請先閱讀背面之注意事項再填寫本頁) 498164 經濟部智慧財產局員工消費合作社印製 A7 B7___ 五、發明說明（） 34同步就響應出該DC資料。該DC資料包含四領域 (LEVEL、FC1、SW1及TRI)以控制由驅動器34所施行之測試動作的不同觀點。儲存於暫存器50之DC資料之 LEVEL領域（適合8位元）驅動一數位對類比轉換器〇DAC)52以產生一正比於該LEVEL領域之電壓的輸出信號 DAC_OUT。不是透過一濾波器56就是一開關58來選擇性地提供該DAC_OUT信號給一放大它的輸入以具有足夠的功率來產生該類比或數位DUT_IN信號之三態緩衝器54。當DUT_IN係爲一類比信號時，該DC資料之單位元 SW1領域打開開關58致使DACJ3UT穿過濾波器56至三態緩衝器54。當該LEVEL領域具有例如8位元時，DAC 52會設定該DAC_OUT大小具有8位元解析度。當該 LEVEL領域被載入至暫存器50中時，該DAC_OUT大小會突然改變，但是濾波器56平滑在該DAC_OUT信號所導致之邊緣以使DUTJN出現一平滑改變之類比信號。存於暫存器5〇之DC資料的多位元FC1領域以一習知方式控制濾波器56之頻率響應特徵。當DUT—IN是爲一數位信號時，在任何測試周期期間寫入至暫存器50之DC資料的LEVEL領域會具有任何對應於該DUT—IN信號所要求之高及低邏輯位準二値。同時 ’當DUT—IN是一數位信號時，暫存器5〇之DC資料的 swi領域一般關閉開關58致使該DAC_〇UT信號旁通濾波器56 ’藉此允許DUTJN保持它的陡峭邊緣係適合於一數位信號。 23 ^紙張尺度適用中國國家標準（CNS)A4^T?i〇 X 297公^-- --------------------ti"_______^__ (請先閱讀背面之注意事項再填寫本頁) 498164 A7 _ —— _JB7___ 五、發明說明（J) (請先閱讀背面之注意事項再填寫本頁) 因此，驅動器34能根據寫入暫存器50之DC資料値在一測試周期期間產生不是一類比就是數位之輸出信號 DUT_IN。注意，除外使用濾波器56於類比信號，驅動器 34使用同組元件(暫存器50、DAC 52及三態緩衝器54)以產生輸出信號DUT_IN，而無關於是否DUTJN是爲一類比或數位信號。它的雙重目的、資源分享架構允許我們較我們配置完全分開之類比及數位通道更緊密之形式來配置驅動器34。在某些應用中，我們會要使用一些不同的邏輯位準來測試一數位1C。例如，當假設一 1C能夠相容於不同之邏輯位準慣例時，例如，ECL及TTL，則我們會要使用ECL 邏輯位準來執行某測試並接著使用TTL邏輯位準來重複該測試。先前技術測試器需要該主電腦在各測試前送控制資料至該數位通道以設定它們所應用之邏輯位準。這類主電腦之介入花費許多時間。然而，既然驅動器34能根據在一測試期間提供之控制資料値產生任意的大量邏輯位準，則它能在一些不同的邏輯位準下測試一 DUT而不須主電腦介入以改變該邏輯位準。經濟部智慧財產局員工消費合作社印製接收器架構第5圖更詳細顯示第3圖中該雙重目的類比及數位接收器電路38之方塊圖。在開始一測試周期前提供給接收器 38作爲輸入之查詢表32之RC控制資料輸出告訴接收器 38如何在該測試周期期間處理該DUT_OUT信號。第3圖之時序信號產生器36之TIMING2信號輸出告訴接收器38 24 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公爱）經濟部智慧財產局員工消費合作社印製 498164 A7 B7 五、發明說明（，）在該測試周期期間何時處理該DUT-0UT信號。該系統 CLOCK信號在開始各測試周期時載入該RC資料至一暫存器60中且暫存器60中之資料在該測試周期期間控制接收器38之動作。接收器38包含一用於終止傳送來自具有它特性阻抗 DUT 22之DUTJDUT之傳輸線路之主動負載74因而減少信號反射且亦提供一需求之電流載入。接收器38也包含一由存於暫存器60中之RC資料之一 FC2領域所控制之可調整濾波器76，其能使用於過濾該DUT_0UT信號’例如’ 用以移除雜訊。一由暫存器60中之RC資料之一 SW2位元所控制之開關77在它不需要時會旁通濾波器76。不論該DUT_0UT信號係穿過濾波器76或開關77，該 DUT_OUT信號驅動一數位化器64之輸入。在各測試周期期間，數位化器64利用數位化該DUT_0UT信號來回應該時序信號產生器36之TIMING2輸出以產生指示該 DUT—OUT信號電流大小之輸出資料MAG 〇 —儲存於暫存器60中之RC資料之RANGE領域控制該數位化器64的電壓範圍。一隨機存取記憶體(查詢表66)處理該數位化器64的 MAG資料輸出，並連同其告訴第3圖之獲取記憶體40它是否用以儲存該FAIL及RESULTS位元之一 ACQ位元一起產生該接收器38之FAIL及RESULTS輸出。在各測試周期期間，該數位化器64之MAG資料輸出形成查詢表66 中一輸入位址之較低階位元，而一儲存於暫存器60中之 25 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） r II 卜 — — — — — — — — I I ! ·11 (請先閱讀背面之注意事項再填寫本頁) 訂ί · --線· 498164 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（A ) RC資料之MS(模式選擇)領域形成查詢表66中該輸入位址之較高階位元。在一測試開始前，第2圖的主電腦24將資料寫入至查詢表66的各位址使得其後在該測試的各周期期間，查詢表66讀出一組正確的輸出資料ACQ，即用於 MAG及MS値之各組結合之FAIL及RESULTS資料。該RC資料之MS資料領域，其能從周期對周期中作改變，用以選擇查詢表66如何處理其能在一測試周期期間進行之各特定値。例如，當DUT_OUT是一數位信號時，在一特定測試周期期間，它能夠被期待係不是一高就是低邏輯位準。當它被期待爲一高邏輯位準時，則該數位化器 64之MAG資料輸出應是在某一範圍內。假設當該MAG 資料輸出不是在那範圍內時，我們應查詢表66以維持它輸出之FAIL信號。因此，用於那測試周期之MS資料被編碼以選擇一落在查詢表66內位址空間之特定區域，其中，落於它所允許的高位準範圍外之MAG各値使得表66維持該 FAIL信號，而一落於它所允許的高位準範圍內之MAG値將不讓表66維持該FAIL信號。在一其DUT_OUT被期待落在一特別低的邏輯位準範圍內之測試周期期間，該暫存器60之MS資料輸出選擇在查詢表66內另一部份的位址空間，其中，它的FAIL信號輸出僅在MAG値指示著 DU丁—OU丁係在該低位準範圍外時被維持。如此，在此例中，該MS資料領域指示著該期待値或該MAG資料値。當DUT_OUT係一類比信號且代表該DUT_OUT値大小之RESULTS資料係在各測試周期期間被寫入至第3圖 26 (請先閱讀背面之注意事項再填寫本頁) 言 Γ |矣· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）經濟部智慧財產局員工消費合作社印製 498164 A7 B7 五、發明說明（4) 之獲取記憶體40中，該MS資料選擇查詢表66之一區域，其中各儲存位置儲存對應至MAG之一分開値之 RESULTS資料，且儲存一設定至T之ACQ位元。注意，根據載入至查詢表66各位址之資料天性及在一測試期間所提供之RC資料値之範圍’接收器38從任何一些模式間之周期對周期中改變資料處理操作且會分別地處理該DUT_OUT信號成爲類比或數位信號任~者。因此，一般而言，我們會看見該MAG資料輸入至查詢表66以指示DUT_OUT大小，該MS資料輸入至查詢表66以選擇一用於轉換該MAG資料至查詢表輸出資料(ACQ、FAIL及 RESULTS)之特定模式，及在該測試前該資料主電腦24(第 1圖）寫入至查詢表66以指示查詢表26是如何回應由該PC 資料選擇之各處理模式之MAG的各値。所以，在任何給予之測試周期期間接收器38是高度有彈性它如何回應至該 DUT—OUT信號中。注意，除外使用濾波器76於時間驗證類比信號，當處理不是類比就是數位DUT_0UT信號時，接收器38使用同組元件(暫存器60、主動負載74、數位化器64及查詢表 66)。此雙重目的、資源分享架構允許我們以比我們能架構完全分開類比及數位接收器更緊密之形式來架構接收器38 〇數位化器架構第5圖之數位化器64包含一用於將DUT 22自載入之量測電路中隔離及用於遞送DUT_OUT以輸入至一傳統式 27 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------------訂—^-------線— (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 498164 A7 B7_____ 五、發明說明（X ) 快閃比較器68之緩衝器62。快閃比較器68將緩衝器62 輸出轉換成一指示著相對於由一 DAC 72產生之參考信號之緩衝器62輸出信號REF大小之溫度計碼資料D1。該 REF信號在該DUT_OUT位準及該MAG輸出位準間設定固定比例。儲存於暫存器60中之RC資料之RANGE領域驅動DAC 72。一編碼器69轉換該溫度器碼D1資料成爲二位元編碼資料D2以提供爲輸入至一由第3圖之時序信號產生器36之TIMING2信號輸出所計時之暫存器70。在一由該TIMING2信號之一邊緣所決定之各測試周期期間的時間下，暫存器70儲存編碼器69目前之輸出。暫存器70 目前之內容形成輸入至查詢表66之MAG。時序信號產生器架構第6圖以更詳細之方塊圖形式顯示第3圖中該時序信號產生器36。當施行由它們之輸入DC及RC控制資料所指示之測試動作時，時序信號產生器36產生時序脈衝以告訴第3圖之驅動器34(TIMING1)及接收器38(TIMING2)兩者。該CLOCK信號在開始各測試周期時將第3圖查詢表 32之TC輸出載入至一暫存器80中。在各測試周期期間，一環振盪器82產生一組J時序信號T1-TJ ’其經常被鎖定於該CL〇CK信號且同相分佈，而使它們的脈衝邊緣均勻地分割該測試周期成爲j時槽。信號Τ1-ΊΠ驅動一對類似的邊緣產生器84-85以產生提供給第3圖之驅動器34及第3圖之接收器38之TIMING1及 TIMING2信號。邊緣產生器84，其能在各測試周期期間之 28 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公髮） --------------------訂—-------11 (請先閱讀背面之注意事項再填寫本頁) 498164 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（乂） TIMING1信號中產生一正邊緣及一負邊緣，包含一多工器 86及一 RS正反器88。在控制暫存器80中一部份的TC資料之下，多工器86選擇該環振盪器輸出T1-TJ其中之一以驅動一組(S)RS正反器88輸入而該環振盪器輸出T1-TJ中的另一個驅動一組(R)RS正反器8.8輸入。RS正反器88在它的Q輸出上產生該TIMING1信號。一在它的S輸入之脈衝使得RS正反器88在它的Q輸出之TIMING1信號產生一正邊緣，而一在它的R輸入之脈衝使得RS正反器88 在它的Q輸出之TIMING1信號產生一負邊緣。邊緣產生器84及邊緣產生器85允許時序信號產生器36改變相對於該CLOCK信號之TIMING1及TIMING2信號邊緣相位。如此，各時序信號能利用一解析度爲該CLOCK信號第1/J 周期來控制測試事件之時序。模型產生器第7圖以更詳細之方塊圖形式顯示第3圖之模型產生器30。模型產生器30包含一隨機存取程式記憶體90用於儲存來自主電腦24之程式化資料。對各程式步驟而言，程式記憶體90在程式記憶體90分開之位址下儲存資料形式 (INST、VECTOR)。在各測試周期期間，一指令處理器92 定址程式記憶體90致使它讀出一儲存之(INST、VECTOR) 對。程式記憶體90之VECTOR輸出穿過一向量轉換器94 且稍後定址第3圖之查詢表32，以使它提供它的輸出DC 、RC及TC資料給下一測試周期。自程式記憶體90讀出之指令INST告訴指令處理器92如何產生程式記憶體90 29 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — — — — — — — — — — — — — I I I I I I- ^ *ΙΓΙΙΓ — — — I I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 498164 A7 _______ B7 五、-發明說明（/1) 之下一位址位置ADDR。該指令組被列表於下面表格I中

表I 指令功能 INC 增加位址 LoopStart N 開始重複N次之迴路 LoopEnd 結束迴路 Repeat N 重複向量N次 CallN 跳至位址N之副程式 Return 自呼叫程式返回 End 結束測試該INC指令告訴指令處理器92產生一輸出記憶體位址 ADDR ’其係一大於目前記憶體位址之位址。該LoopStart N指令增加目前位址並將一重複N次迴路之第一個記憶體位址作記號。該LoopEnd指令將一迴路的最後一個位址作記號。對該第一個N次而言，在指令處理器92遇到該 LoopEnd指令時，它重設該記憶體位址ADDR至該儲存之 LoopStart指令。在下一次指令處理器遇到該LoopEnd指令時，它則增加目前的位址。該重複N之指令告訴指令處理器92保持該輸出之記憶體位址ADDR N測試周期不變。該Call N指令告訴指令處理器92儲存目前位址+ 1作爲一”返回”位址並接著設定 30 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------------—訂—!—丨—線— (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 498164 A7 B7 五、發明說明（>?) 該記憶體位址ADDR爲N値。該Return指令告訴指令處理器92設定該記憶體位址回至該儲存之返回位址。該End 指令指不一測§式的結束並告訴指令處理器9 2經由觸發匯流排28將一 END信號送至主電腦24。向量轉換器第8圖以更詳細之方塊圖形式顯示第7圖之向量轉換器94。向量轉換器94接收自第7圖之程式記憶體90讀出之一序列16位元向量(VECTOR’)並提供作爲給第3圖之查詢表32之序列16位元向量(VECTOR)輸出。如上所述，各 VECTOR輸出參考在一測試周期期間該測試器通道CH1施行之動作並指示在該測試周期期間該動作或這些動作被施行之次數。在一 16位元VECTOR字組能參考高達216不同的測試動作及時序組合時，一通道典型地在一測試期間將施行較少量不同的測試動作及時序組合。因此，在大部份測試應用中，僅相當少的16位元VECTOR字組係需要選自於任何給予之測試周期期間該通道施行之有限的動作範圍之中。例如，當一通道只須在一測試期間施行四組不同的測試動作及時序組合時，僅有各VECTOR字組之二最小顯著位元需要作選擇。在這類例子中，向量轉換器94包含二位元它的輸入VECTOR’序列作爲各字組它的輸出VECTOR 序列的二個較低階位元並設定各輸出VECTOR的其它14 較高階位元爲邏輯0。例如，當VECTOR字組只須2低階位元以攜帶各測試周期所需之選擇資訊時，第7圖之程式 31 >紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） " I--I ---I---^----------^--- (請先閱讀背面之注意事項再填寫本頁) 498164 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（d) 記憶體90所產生之各16位元VECTOR’字組控制一序列8 VECTOR字組値。或爲另一例中，當各VECTOR字組需要 5位元以選自於25組測試動作及時序組合之中時，5連續 16位元VECTOR’字組之各組控制16連續5位元VECTOR 字組之各組値。向量轉換器94可自該系統中刪去且程式記憶體90之輸出VECTOR字組可用於直接定址第3圖之查詢表32。然而，因爲它允許一 16位元VECTOR’字組定義一至16測試周期之測試動作，故向量轉換器94改進其程式記憶體90之VECTOR’輸出定義測試動作之效率。參考第8圖，向量轉換器94包含一用於接收及儲存一 16位元VECTOR’字組之緩衝器100，以回應由一排序器 98所產生之一移入（SI)信號之各脈衝。在儲存一 16位元 VECTOR，字組後，緩衝器1〇〇連續移出那個字組的位元至一 16位元序列進/並列出之移位暫存器102，以回應由一排序器108所產生之一移出(SO)信號之連續性脈衝。一 16及(AND)閘104陣列乘以一具有儲存於移位暫存器102 中之16位元字組（VECTOR”）之解碼器110之16位元 MASK字組輸出產生一透過一暫存器106計時之16位元輸出VECTOR値至第3圖之查詢表32輸入上。第9圖顯示由解碼器11〇所產生之MASK及AND閘 1〇4結合該MASK及VECTOR’’値以產生用於二連續測試周期之VECTOR之方式。解碼器Π0解碼儲存於第7圖之暫存器96中之B/C資料以產生它的MASK字組輸出。該 MASK字組決定該16位元VECTOR字組輸出AND閘104 32 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公爱) "~" -n n βϋ ϋ 1 ϋ ^1 ·ϋ I n ·ϋ an flu n n ·ϋ 4 It n ϋ n ϋ in n I ϋ an (請先閱讀背面之注意事項再填寫本頁) 498164 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（V) 被設定爲邏輯〇的較高階位元數量及被設定配對該 VECTOR”字組相關位元之較低階位元數量。在第9圖所:示之例子中，該輸入至解碼器110之B/C資料具有値w=5，係指示著該VECTOR字組之較低階5位元係傳送測試動作選擇資訊以及該VECTOR字組之上面16-5 = 11位元係被設定爲0。爲此解碼器Π 〇產生一 ’’溫度計碼”標記爲値 (000000000011 1 11)。在一第一測試周期前，移位暫存器 102之16位元VECTOR”輸出該16位元，例如 (1010111101001101)，該測試周期係結合該MASK及 VECTOR”於AND閘1〇4中以產生該測試周期期間之一 VECTOR値（000000000001101)。在一第二測試周期前，排序器108將該VECTOR”値之較低5位元移出移位暫存器 102而移位暫存器102之VECTOR”輸出變成例如 (1100110101111010)。AND 閘 104 接著標記 VECTOR’，上面 11位元爲0以產生一用於該第二測試周期之輸出VECTOR 値(0000000000011010) 〇一頻率多工器112以一係數16來頻率多工該CLOCK 信號以產生一在速率16乘以該測試周期頻率之時脈排序器 108之CLOCK’信號。提供該B/C資料値W作爲排序器108 之輸入。排序器1Q8在各測試周期期間脈控該S0信號W次以便於測試周期期間透過緩衝器1〇〇及102位移VECTOR’ 資料W位元。當排序器1Q8 — VECTOR，値之所有16位元已被移出緩衝器100時，緩衝器1GQ送一 EMPTY信號至排序器。排序器1〇8之回應係利用脈控該SI輸入至緩衝器 33 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ' --------------------^ — t« 11----^--- (請先閱讀背面之注意事項再填寫本頁) 498164 A7 B7 五、發明說明（W) 100來告訴它載入下一 VECTOR’値且之後藉送一 NEXT信號給第3圖的指令處理器92以告訴它提供下一 VECTOR’値輸入至緩衝器1〇〇。指令處理器92之RESET信號輸出之一前緣產生在淸除來自緩衝器1QQ之任何剩餘VECTOR’資料之一測試結尾處並除能排序器108。緊跟在一測試之第一周期前由指令處理器92產生之RESET信號後緣啓動及致能排序器108。測試器操作操作雙目的測試器20可藉一例子作最佳之說明，其中，第2圖之DUT 22係一用於將一 8位元數位波形轉換爲一類比輸出信號之數位對類比轉換器(DAC)。假設我們要測試DUT 22以決定它是否會正確地產生某一百萬赫茲之正弦波。一對此測試之簡單方法是提供它一輸入資料序列，其應使該DAC產生一具有一百萬赫茲頻率之輸出類比信號。該DAC輸出信號接著在各測試周期期間數位化以產生一代表該DUT輸出信號行爲之波形資料序列。主電腦24 接著分析該資料以決定是否該DAC表現如同預期。爲了在一 DAC上執行這類測試，第2圖之主電腦24 程式化一組八通道C1-C8以提供一 8位元數位輸入波形資料序列給DUT 22，其被預期產生一百萬赫茲信號，並程式化一通道C9以提供一數位時脈信號輸入至DUT 22以將進入DUT 22之數位輸入資料定時序。主電腦24也程式化通道C10以在一適當頻率下數位化該DUT之類比輸出信號〇 34 表紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） " ""~" (請先閱讀背面之注音？事項再填寫本頁} 訂- 經濟部智慧財產局員工消費合作社印製經濟部智慧財產局員工消費合作社印製 498164 A7 B7 五、發明說明（f) 該測試開始時，主電腦24經由觸發匯流排28送出一 START信號至通道Cl- CIO。接著’通道C1-C8開始提供一序列8位元資料値至DUT 22。通道C9提供一時脈發出信號給DAC 22以轉換各8位元資料値至一相對之類比輸出信號大小。通道C10以一適當速率重複取樣該類比DUT 輸出信號並儲存該數位化値於它內部獲取記憶體40 °在執行該測試程式後，所有通道經由觸發匯流排28送出一 END信號以告訴主電腦24該測試已完成。主電腦24接著經由匯流排26讀取通道C10所儲存之數位波形資料並處理該資料以決定該DAC是否已通過該測試。既然各通道C1-CN可執行類比或是數位測試動作’它不須提供分開之類比及數位通道來施行這類之測試。此允許我們減少用於一多目的測試器所需之通道數量。既然該雙重目的通道未遠大於典型信號目的通道，因此，雙重目的通道可被定位在比一組單目的之類比及數位通道更靠近該DUT。此允許測試在較高頻率較少失真下被施行。本發明之雙重目的通道架構在此方式中係特別具彈性的’它能根據該通道是作用如一類比或數位通道及它是作用如一驅動器或接收器來有效且具彈性地配置它的模型產生資源。有效的使用資料資源使得它有可能使用比類似能力之先前技術測試器較少之資料來更快地程式化該測試器。就前述之說明書已描述本發明之較佳實施例而言，凡是熟知此項技術之人士也許會對該較佳實施例作許多修改卻未偏離本發明之廣義範疇。因此所附上之申請專利範圍 35 表紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） — — — — — — — — — ----— II ^ ·1111111· I I (請先閱讀背面之注意事項再填寫本頁) 498164 A7 _B7__ 五、發明說明（Ο 係意欲涵蓋所有這類之修改以落於本發明之真正範圍及精內申 (請先閱讀背面之注意事項再填寫本頁) # .. 線· 經濟部智慧財產局員工消費合作社印製 6 3 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims

498164 Λ3 B8 C8 D8 六、申請專利範圍 \ 1.一種用於在積體電路(1C)上執行測試之裝置，各％電路(1C)具有複數個端子，其中每個該測試被組織成_ ^ 的測試周期，該裝置包括複數個測試器通道(C1-CN)，各測試器通道包括：資料產生機構(30、32)，用以在每個該測試期間聲& 一序列控制資料値(DC、TC、RC)，各控制資料値定義〜@ 一對應之測試周期期間於一 1C端子所施行之測試動作；& 測試機構(34、36、38)，用以施行在它的對應測_~ 期期間由各產生之控制資料値所定義之測試動作，其中·，由該控制資料値所定義之測試動作包含經由％數位信號與該1C端子通訊及經由一類比信號與該1C端$ 通訊。 1根據申請專利範圍第1項之裝置，其中，由該控制資料値所定義之該測試動作包含產生及送出一測試信號至一 1C端子，其中，該測試信號在一些該測試之測試周期期間是一數位信號(DUT_IN)而在其它的該測試之測試周期期間是一類比測試信號。經濟部智慧財產局員工消費合作社印製 I丨#—— ί芽先閱M背-g之注意事項、再填寫本頁) 線· 3·根據申請專利範圍第2項之g置，其中，每個該控制資料値選擇該測試信號是否係產生作爲該類比測試信號及該測試信號是否係產生作爲該數位測試信號。 4·根據申請專利範圍第2項之裝置，其中，該測試機構包括：數位對類比轉換(DAC)機構(50、52)，用以產生由該資料產生機構產生之各控制資料値所控制之幅度的一第一輸本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 498164 A8 B8 C8 D8 六、申請專利範圍出信號(DAC_OUT)， (請先閱讀背面之注意事項再填寫本頁) 用於對應於各控制資料値可調整式地處理該第一輸出之機構(54、56、58)，用以產生該測試信號。 5·根據申請專利範圍第4項之裝置，其中，用於可調整式地處理該第一輸出信號之機構（54、56、58)係對應於各控制資料値而可調整性地過濾該第一輸出信號。 6.根據申請專利範圍第5項之裝置，其中，用於可調整式地處理該第一輸出信號之機構(54、56、58)進一步包括一由各控制資料値所控制之三態緩衝器（54)，用以緩衝該第一輸出信號以產生該測試信號。 7·根據申請專利範圍第6項之裝置，其中，用於可調整式地處理該第一輸出信號之機構(56、58)包括：一鏈結該DAC機構至該三態緩衝器之濾波器(56)，用以對應於各控制資料値來可調整式地過濾該第一輸出信號，及一開關（58)，用以對應於各控制資料値來選擇性地鏈結該DAC機構至該緩衝器。經濟部智慧財產局員工消費合作社印製 8·根據申請專利範圍第4項之裝置，其中，該測試機構進一步包括於由各控制資料値所控制之時間產生一時序信號(TIMING1)之裝置(36)，其中，該DAC機構藉由產生由該控制資料値控制之幅度之該第一輸出信號來對應該時序信號。 9.根據申請專利範圍第1項之裝置，其中，由該控制資料値所定義之該測試動作包含處理在一 1C端子產生之一 2 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐）經濟部智慧財產局員工消費合作社印製 498164 Λ 8 Β8 C8 _ D8 _ 六、申請專利範圍 1C輸出信號以產生測試結果資料(FAIL、RESULTS)，其中 ’該1C輸出信號在一些該測試之測試周期期間是一數位輸出信號而在其它的該測試之測試周期期間是一類比測試信號。 10·根據申請專利範圍第9項之裝置，其中，每個該控制資料値控制該1C輸出信號被處理之方式。 Π·根據申請專利範圍第10項之裝置，其中，該測試機構包括：在各測試期間對應於每個該控制資料値以數位化該1C 輸出信號之機構(76、77、64)，用以產生指示著該1C輸出信號大小之輸出資料(MAG)，及利甩每個該控制資料値來決定之方式可調整式地處理該輸出資料之槔構(60、66)，用以產生該測試結果資料。 12·根據申請專利範圍第11項之裝置，其中，用於可調整式地處理該輸出資料之該機構包括用於對應於該輸出資料(MAG)與產生相對應結果資料之每個該控制資料値之一部份(MC)組合之查詢表裝置(66)。 Π.根據申請專利範圍第11項之裝置，其中，用以數位化該1C輸出信號之該機構包括：用以接收該1C輸出信號(DU乙OUT)及該參考電壓，及用以產生具有與該1C輸出信號(DUT_OUT)大小成比例的値之該輸出資料(MAG)之機構（76、77、62、68、69、 70)，該比例之常數係由該參考電壓所控制。 14·根據申請專利範圍第13項之裝置，其中，用以數 — 3 1紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） '~ (請先閱讀背面之注意事項再填寫本頁)

498164 經齊部智慧財產局員工消費合作社印製 B8 C8 D8 六、申請專利範圍位化該1C輸出信號之該機構包括：快閃比較器機構，用以接收該1C輸出信號 (DUT—OUT)及該參考電壓，及用以產生具有以該參考電壓 (REF)所控制之比例的常數而與該ic輸出信號(DUT_OUT) 大小成比例的値之數位快閃比較器輸出資料；及編碼機構，用以接收及編碼該數位快閃比較器輸出資料以產生該輸出資料(MAG)。 15·根據申請專利範圍第11項之裝置，其中，用以數位化該1C輸出信號之該機構(76、77、·64)包括：用以對應於各控制資料値來可調整式地過濾該1C輸出信號之機構(76、77)，用以產生一已過濾之1C輸出信號，用以對應於每個該控制資料値來數位化該已過濾之1C 輸出信號之機構(64)，用以產生指示著該已過濾之1C輸出信號大小之該輸出資料(MAG)。 16.根據申請專利範圍第11項之裝置，其中，在各測試器通道中，該裝置進一步包括一連接一 1C端子至該通道之該測試機構之傳輸線路，及其中，該測試機構進一步包括主動負載機構(74)，用以終止該傳輸線路，其中，該主動負載放置一負載在由每個該控制資料値所控制之該1C端子上。 17·根據申請專利範圍第11項之裝置，其中，該測試機構進一步包括於由各控制資料値所控制之時間產生一時序信號(TIMING2)之裝置(36)，其中，該DAC機構利用由該控制資料値控制所產生之指示著該1C輸出信號大小之該 ________4__ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝ί Τ訂線經濟部智慧財.4局員工消費合作社印製 498164 Λ8 B8 C8 D8 六、申請專利範圍輸出資料(MAG)來對應該時序信號。 18. 根據申請專利範圍第1項之裝置，其中，該資料產生機構包括：模型產生機構(3〇)，用以產生一包含用於各測試周期之分開之向量之第一向量序列(VECTOR)，及查詢表機構(32)，用以接收該第一向量序列之各向量及產生對應於其之該控制資料値之一。 19. 根據申請專利範圍第18項之裝置，其中，該查詢表機構包括一由該第一向量序列之各向量所定址之隨機存取記憶體，用以在其中可定址之儲存位置處儲存控制資料値並在定址時讀出每値該控制資料値。 20. 根據申請專利範圍第19項之裝置，進一步包括用以將控制資料値寫入該隨機存取記憶體之該可定址之儲存位置中之機構(24、26)。 21·根據申請專利範圍第19項之裝置，其中，該模型產生機構包括：用以產生一第二向量序列（VECTOR’)之機構（90、92) :及用以接收及轉換該第二向量序列成爲該第一向量序列之機構(94、96)，其中該第一向量序列之各向量包括一些該第二序列之向量的多個位元，其中該等位元係可由輸入資料(B/C)而可調整式地控制。 22·根據申請專利範圍第丨項之裝置，其中由該控制資料値所定義之該測試動作包含產生及 ______5_ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)

經濟部智慧財.4局員工消費合作社印製 498164 Λ 8 Β8 C8 D8 六、申請專利範圍送出一測試信號至一 1C端子，其中該測試信號在一些該測試之測試周期期間是一數位信號(DUT_IN)而在其它的該測試之測試周期期間是一類比測試信號，其中由該控制資料値所定義之該測試動作也包含處理在一 1C端子所產生之1C輸出信號以產生測試結果資料 (FAIL、RESULTS)，及其中該1C輸出信號在一些該測試之測試周期期間是一數位輸出信號而在其它的該測試之測試周期期間是一類比測試信號。 23.根據申請專利範圍第22項之裝置，其中每個該控制資料値選擇該測試信號是否係產生作爲該類比測試信號及該測試信號是否係產生作爲該數位測試信號，及其中每個該控制資料値控制該1C輸出信號被處理之方式。 24·根據申請專利範圍第22項之裝置，其中，該測試裝置包括：數位對類比轉換(DAC)機構(50、52)，用以產生由該資料產生機構產生之各控制資料値所控制的大小之一第一輸出信號(DAC—OUT)，機構（54、56、58)，用於對應於該控制資料値來可調整式地過濾該第一輸出以產生該測試信號，裝置（76、77、6句，用於對應至控制資料値來調整過 _____6 _ 本紙張尺度ΐϊ用中家標準（CNS ) A4J^格（21GX 297公楚) "" (請先閱讀背面之注意事項再填寫本頁)

498164 A3 B8 C8 D8 六、申請專利範圍濾及數位化該1C輸出信號以產生指示著該IC輸出信號大小之數位輸出資料(MAG)，及機構(60、66)，用於利用每個該控制資料値來決定之方式可調整式地處理該數位輸出資料以產生該測試, 結果畜料。〇 25·根據申請專利範圍第23項之裝置，進一步包括：模型產生機構（30)，用以產生一包含用於各測試周期之分開向量之第一向量序列(VECTOR)，及查詢表機構(32)，用以接收該第一向量序列之各向量及產生對應於其之該控制資料値之一，其中，查詢表機構包括一由該向量序列之各向量所定址之隨機存取記憶體，用以在其中可定址之儲存位置下儲存控制資料値及定址時讀出每個該控制資料値。 (請先閲讀背面之注意事項再填寫本頁) 、τ 經濟部智慧財產局員工消費合作社印製