TW495917B - Method of manufacturing a semiconductor device using anti-reflective layer and self-aligned contact technique and semiconductor device manufactured thereby - Google Patents

Description

495917

五、發明說明（i ) 本申請案為於2000年12月7曰申請之韓國專利申請案 第2000-74165號之相關案並請求其優先權，其内容被全部 地合併於此以作為參考。 發明背景 發明領域 本發明關於一種製造半導體裝置之方法及藉此所製造 之半導體裝置，更特別相關於使用抗反射層與自我對準接 觸孔技術製造半導體裝置之方法以及所得之半導體裝置。 相關技藝說明 隨著半導體裝置變得更密集整合，形成用以電氣地連 接不同導電層之自我對準接觸孔之技術逐漸變得重要。 SAC(自我對準接觸孔）的使用准許源極與汲極接觸區域的 數量減少，因而准許較小的裝置被建構。 第1至5圖為顯示使用自我對準接觸孔技術製造 DRAM(動態隨機存取記憶體）之傳統方法的流程圖◊各圖 顯示DRAM裝置之晶胞陣列區域。 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 在第1圖中，一元件隔離層3在一半導體基材丨上被形成 以界定一主動與非主動區域。一閘極絕緣層5，例如一閘極 氧化層，在半導體基材丨上之主動區域上被形成。接著，一 傳導層7、一蝕刻終止層9、一硬罩幕層u、及一抗反射層 13被貫續地形成在其上被形成有閘極絕緣層5之半導體基 材1上。為了界定閘極圖案，亦即字元線，一第一光阻圖案 15在抗反射層13上被形成。

4 495917 A： 經 濟 -部 智 慧 財 產. 局 消 費 合 社 印 製 &張尺度適用中國國家標準（cns)A4規格咖χ视公爱- 五、發明說明（ 蝕刻終止層9被由一絕緣層形成，例如一氮化矽層，其 係相對於氧化矽層具有蝕刻選擇性。硬罩幕層丨丨被由一例 如CVD(化學蒸氣沉積）氧化層之絕緣層形成，其係相對傳 導層7具有姓刻選擇性。抗反射層13被由減少不規則的反射 並在微影程序期間將反射保持在最少狀態下之材料組成， 例如被電漿CVD程序所形成之氮氧化矽層。所熟知的是由 電漿CVD程序所形成之氮氧化矽層展現良好的抗反射特 性。然而’亦所熟知的是，由電漿CVD程序所形成之絕緣 層的電流漏洩特性不佳，因為相較於由低壓CVD程序所形 成之絕緣層其為多孔者。 在第2圖中，抗反射層13、硬罩幕層丨丨及蝕刻終止層9 使用光阻圖案作為罩幕而被連續地餘刻。結果，姓刻終止 層圖案9a、硬罩幕層圖案lla、及抗反射層圖案na被順序 地形成在傳導層7上。其後，光阻圖案15被移除。 在第3圖中，閘極電極7a藉由選擇地蝕刻在姓刻終止層 圖案9a之間的開口或間隙下方的傳導層而被形成。此時， 抗反射層圖案13a留在硬罩幕層圖案iia上。包含閘極電極 7a、姓刻終止層圖案％、硬罩幕層圖案lla、及抗反射層圖 案13a之閘極圖案μ在閘極絕緣層5上被形成。一閘極圖案 (未顯示）亦在半導體裝置之周邊電路區域上被形成。 一保形墊層絕緣層17接著在其上被設置有閘極圖案14 之結果結構的整個表面上。一例如CVD氧化層之間層絕緣 層19在墊層絕緣層17上被形成。 在周邊電路之區域中，於晶胞陣列區域中之間層絕緣 層19被形成之前，墊層（未顯示）在一閘極圖案之側壁上， ^--------訂---------線 f請先閱讀背面之;1音？事項再填寫本頁} 495917

藉由非等向地蝕刻在周邊電路區域中之一墊層絕緣層而被 形成。塾層在其被形成在周邊電路區域中之相同的時間時 未被形成在晶胞陣列區域中，因為在晶胞陣列區域中之半 導體基材由於非等向性蝕刻而可以被損壞。若此蝕刻損壞 發生時，晶胞電晶體之接觸電流漏洩特性會惡化，藉此造 成DRAM裝置之更新週期被縮短之問題。為解決此問題， 一經廣泛使用之技術僅在周邊電路區域中之閘極圖案的側 壁上形成墊層。其後，一第二光阻圖案21在間層絕緣層19 上被形成，以界定自我對準接觸孔。 在第4圖中，自我對準接觸孔23藉由非等向性蝕刻程序 而被形成，其中間層絕緣層19、墊層絕緣層17及閘極氧化 層5使用第二光阻層21作為一罩幕而被連續地蝕刻，以便將 在閘極圖案14之開口或間隙下方的半導體基材暴露出來。 蝕刻終止層圖案9a作為一蝕刻終止層。 因此’墊層17a在姓刻終止圖案9a與閘極電極7a之側壁 上被形成。此外，硬罩幕層圖案lla與抗反射層圖案1仏之 邊緣，其係被設置在蝕刻終止層圖案93上，可以被蝕刻。 其後，第二光阻圖案2 1被移除。 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 在第5圖中，一例如多晶矽層之傳導層在間層絕緣層19 上被形成，以在自我對準接觸孔23中填滿。傳導墊25在自 我對準接觸孔23中，藉由完全地蝕刻傳導層與間層絕緣層 19直到在閘極圖案14上之墊層絕緣層17被暴露出來而被形 成。抗反射層圖案13a留在相鄰的傳導墊25之間。 按照顯而易明的先前說明，在製造半導體裝置之傳統 方法中’由電漿CVD程序所形成之抗反射層圖案13a留在相

6 495917 經濟部智慧財1·局員X-消費合作社印製 A： 五、發明說明（1 鄰的傳導墊25之間。因此，在傳導墊之間的電流漏洩特性 會惡化，藉此造成DRAM裝置之更新週期被縮短之問題。 發明之概要説明 本發明之一目的在於提供一種製造半導體裝置之改良 方法，該半導體裝置係在相鄰的傳導墊之間不具有諸如多 孔絕緣層之抗反射層圖案’藉此改善在相鄰傳導塾之間的 電流漏洩特性。 本發明之另一目的在於提供經改良之半導體裝置，其 本身在相鄰的傳導墊之間不具有諸如多孔絕緣層之抗反射 層圖案’藉此改善在相鄰傳導墊之間的電流漏洩特性。 為達成該等與其他目的，本發明提供一種使用自我對 準接觸孔技術製造半導體裝置之方法。該方法包括下列步 驟：在一半導體基材上貫續地形成一閘極絕緣層、一第一 傳導層、一蝕刻終止層、一硬罩幕層、及一抗反射層；以 及藉著藉由部分地姓刻終止層、硬罩幕層及抗反射層而貫 續地形成一蝕刻終止層圖案、一硬罩幕層圖案、及抗反射 層圖案°抗反射層圖案可以被由一無機抗反射層或一有機 抗反射層而形成。 咸方法進一步包括下列步驟：姓刻抗反射層圖案與第 一傳導層，以在蝕刻終止層圖案下方形成一閘極電極；在 其上被形成有閘極電極之半導體基材的整個表面上形成一 保形塾層絕緣層；以及在墊層絕緣層上形成一間層絕緣 層’以便在閘極電極之間的開口中填滿。此外，間層絕緣 層、塾層絕緣層及硬罩幕層圖案使用姓刻終止層圖案作為 ‘紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱1 --------^ ---I----- (請先閱讀背面之注意事項再填寫本頁) 五、發明說明（5 ) 一蝕刻罩幕而被蝕刻，藉此形成將閘極電極之間的半導體 基材暴露出來之自我對準接觸孔，並同時地在問極電極: 蝕刻終止層圖案之側壁上形成墊層。 形成自我對準接觸孔之步驟在間層絕緣層、墊層絕緣 層及硬罩幕層圖案相對錢刻終止層㈣具有_選擇性 的條件下被進行。所以，可能避免閘極電極之上表面被暴 露出來。 抗反射層圖案可以在第一傳導層被蝕刻之前使用一分 離蝕刻程序而被蝕刻。該分離蝕刻程序移除一部份的抗反 射層圖案，而抗反射層剩餘的部分在蝕刻第一傳導層之步 驟期間被完全地移除。交替地’傳導層在抗反射層圖 案被完全地移除之後可以被蝕刻，使得硬罩幕層圖案被暴 露出來。 h 較佳地，蝕刻抗反射層圖案與第一傳導層之步驟藉由 一原位程序而被進行。 根據本發明，所得之半導體裝置具有一被形成在一半 導體基材上之閘極圖案，以及一被設置在閘極圖案上之一 塾層絕緣層。閘極圖案包括—閘極電極、i刻終止圖案、 及硬罩幕圖案，其係被貫續地堆疊。塾層在閘極電極與 餘刻終止層圖案之側壁上被形成。傳導塾被與半導體基材 電氣地連接，以填滿在閘極圖案間的指定區域中。 圓式之簡短說明 第1至5圖為顯示製造半導體裝置之傳統方法之程序步 驟的流程圖； 經濟部智慧財產局員I消費合作社印製 495917 五、發明說明（ 第6 A圖為例示被使用在一般乾式钱刻程序中之去轉 電聚源設備的示意圖； 第6B圖為例示被使用在一般乾式蝕刻程序中之變壓 器耦連電漿設備之示意圖；以及 第7至12圖為顯示根據本發明之半導體裝置製造方法 之程序步驟的流程圖。 較佳實施例之詳細說明 現在，本發明將會在下文中參考附呈圖式而作更完全 地說明，其中本發明之較佳實施例被顯示。然而，本發明 可以被具體表面在許多不同的型式中，且不應被解釋為限 制在此陳述之實施例中；而是該實施例被提供使得揭露將 是透徹且完全，並將對熟習此技者完全地傳達本發明之範 圍。相似的標號完全指示相似的元件。 第6A與6B圖為例示被使用在用以從半導體裝置上移 除抗反射圖案之姓刻程序中之一般型式的姓刻設備之示意 圖。第6A圖為去耦電漿源設備之示意圖，而第6B圖為變壓 器耦連電漿設備之示意圖。 在第6A圖中，半球形蝕刻腔室5 1被一感應線圈55圍 繞。感應線圈5 5被連接至一電源5 9上。一用以支標一半導 體基材（未顯示）之夾具53被設置在蝕刻腔室51中，並被連 接至一偏壓電源57上。當射頻電力被電源59供應至感應線 圈55上時，一在蝕刻腔室51中被注入之來源氣體被離子化 以形成電漿。此外，當射頻電力被偏壓電源57供應至夾具 53上時，在電漿中之離子在垂直於夾具53之表面的方向上 ^紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） . II---. I I — I — II ^ ·1111111· ί請先閱讀背δ之汰急事項再填寫本頁} 9 495917 A： 五、發明說明（7 ) 被加速，而准許進行蝕刻程序。 在第6B圖中，一夾具57被設置在具有一上開口之蝕刻 腔室71中。夾具75被連接至一偏壓電源79上。上開口被以 一腔室蓋73覆蓋，一被與電源81連接之感應線圈77被設置 在腔室蓋73的上方。第6B圖之變壓器耦連電漿設備之結果 操作與第6A圖之去輕電漿源設備相同。在下述之討論中， 根據本發明製造半導體裝置之方法將會相對於第圖之 去耦電漿源設備而作說明。 第7至12圖為顯示根據本發明製造半導體裝置之方法 的程序步驟之流程圖。各圖式顯示DRAM裝置之晶胞陣列 區域。 在第7圖中，一元件隔離層103在一半導體基材ι〇1上被 形成，以界定一主動與一非主動區域。一閘極氧化層1〇5 在半導體基材101之主動區域上被形成。接著，一第一傳導 層107、一蝕刻終止層1〇9、一硬罩幕層ln、及一抗反射層 113在閘極氧化層1〇5上被貫續地形成。 第一傳導層107被由經摻雜多晶矽層或一金屬多晶矽 化金屬層形成。 蝕刻終止層10 9被由例如氮化矽層之絕緣層形成，其係 相對於氧化矽層具有蝕刻選擇性。較佳地，蝕刻終止層1〇9 藉由低壓CVD程序被由氮化矽層形成。 硬罩幕層Π 1被由例如CVD氧化層之絕緣層形成，其 係相對於第一傳導層107具有蝕刻選擇性。 抗反射層113被由在微影程序期間會將不規則反射減 少至最少的材料形成。例如，抗反射層丨13可由諸如由電漿 1 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 495917 A：

五、發明說明（8 ) 經濟却智慧財產局員工消費合作社印製 CVD程序所形成之氮氧化矽層（電漿cvd SiON)之無機抗 反射層。交替地，抗反射層113可被由有機抗反射層組成。 電漿CVD氮氧化矽層具有良好的抗反射特性，但因為其被 以約低於400。(：的低溫下形成故為多孔。因此，電聚CVD 氮氧化矽層之電流漏洩特性相較於由低壓CVD程序所形 成之氮化矽層（LPCVD SiN)為不良。較佳的是抗反射層j 13 具有約為600A的厚度，但其可以小於5〇〇人，例如即使如 300A般地小。 在第8圖中，一第一光阻圖案115在抗反射層113上被形 成。抗反射層113、硬罩幕層111及蝕刻終止層1〇9使用光阻 圖案115作為一罩幕而被連續地姓刻。 結果，一覆蓋層圖案112與一抗反射層圖案n3a在傳導 層107上被貫續地形成。覆蓋層圖案Η]包括一姓刻終止層 圖案109a與一硬罩幕層圖案111 a，其係被順序地設置。用 以形成覆蓋層圖案112與抗反射層圖案1 i3a之蝕刻程序使 用採用CF4氣體與CHF3氣體之一般乾式蝕刻加工技術。 在第9圖中，光阻圖案115被移除。抗反射層圖案113& 接著被移除，以將硬罩幕層圖案111a之一上表面暴露出 來。一使用磷酸（HjO4)作為溶液之溼式蝕刻程序被採用， 以將抗反射層圖案113a移除。交替地，抗反射層圖案113& 可以使用採用第6 A圖之取耦電漿源設備或第6B圖之變壓 器耦連電漿設備之乾式蝕刻程序而被移除。CF4氣體或包 括CF4氣體與SF6氣體之混合氣體被使用作為用以蝕刻抗反 射層圖案113a，亦即電漿CVD氧化氮層之處理氣體。 當抗反射層圖案113a的厚度大於500人，較佳的是確保 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱) 裝.-------訂---------線 (請先閱讀背面之;x意事項再填寫本頁) 11 495917 A7 B7 五、發明說明（9 ) 抗反射層圖案113 a在#刻程序期間未被完全地移除。這是 因為若抗反射層圖案113a被CF4氣體過度地钱刻時，第一傳 導層107可以非等向性地蝕刻。若第一傳導層1〇7在蝕刻程 序期間被非等向性地蝕刻，在後續程序步驟期間被形成之 閘極電極的側壁將會具有一凹入的輪廓。因此，當抗反射 層圖案113a的厚度大於500A時，較佳的是抗反射層圖案 113a被適當地姓刻，使得具有小於5〇〇人厚度之抗反射層圖 案113a會留在硬罩幕層ilia上。 在操作中’當抗反射層圖案113a藉由使用去耦電漿源 設備而被蝕刻或移除時，第一光阻圖案Π 5被從其上移除之 半導體基材在蝕刻腔室51中被設置在夾具53上。其後，例 如CF4氣體或包括CF4氣體與SF6氣體之蝕刻氣體被注入蝕 刻腔室5 1中。200W-800W的電源，較佳約為6〇〇W，以及 60W-300W的偏壓電力，較佳為約80W，分別被供應至感應 線圈55與夾具53上。在蝕刻腔室51中的壓力被控制至5 mTorr-60 mTorr，較佳約為1〇 mTorr。接著，抗反射層圖 案113a被選擇地移除。 閘極電極107a在覆蓋層圖案112下方，藉由使用硬罩幕 層圖案111a作為一罩幕來蝕刻第一傳導層1〇7而被形成。一 閘極圖案112a包括閘極電極結構丨07a與覆蓋層圖案112。 另一閘極圖案（未顯示）亦在半導體基材之周邊電路區 域上被形成。當第一傳導層1〇7為鎢多晶矽化金屬層時，第 一傳導層107使用包括氣氣或SF6氣體之混合氣體而被蝕 刻。交替地，鎢多晶矽化金屬層可以使用包括氣氣與ΗΒγ 氣體之混合氣體而被蝕刻。 本紙張尺度適用中關家標準（CNS)A4規格（21G χ挪公以· (請先閱讀背面之注意事項再填寫本頁) 訂： --線· 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 12 A： B7 五、發明說明（ 此外，用以移除抗反射層圖案U3a與第一傳導層1〇7 之程序可以被原處被進行。原處進行程序包括在一蝕刻腔 至中被連續地進行之兩個乾式蝕刻步驟。一乾式蝕刻步驟 藉由使用CF4氣體來蝕刻抗反射層圖案丨丨以而被進行，而另 一乾式蝕刻程序藉由使用氣氣來蝕刻第一傳導層1〇7而被 進行。在後者之步驟中，第一傳導層1〇7在相對於由電漿 CVD氧化氮層所組成之抗反射層圖案丨丨化具有低蝕刻選擇 性之條件下被蝕刻。結果，留在硬罩幕層11 la上具有小於 5〇oA厚度的抗反射層圖案113a在蝕刻第一傳導層1〇7的同 時可以被輕易地移除。 當第7圖之抗反射層113具有小於500A的厚度時，抗反 射層圖案113a可以在蝕刻第一傳導層1〇7的同時被輕易地 移除’而不要求選擇性地蝕刻抗反射層圖案丨丨33之分離的 姓刻步驟。此外，當抗反射層113被由有機抗反射層形成 時，抗反射層圖案113a在蝕刻第一光阻圖案115的同時不管 其厚度的輕況下被移除。因此，不需要選擇性地姓刻抗反 射層圖案113a之分離的蝕刻步驟。 在第10圖中，一保形墊層絕緣層117被形成在其上被形 成有閘極圖案112a之合成結構的整個表面上。較佳地，塾 層絕緣117由被以低壓CVD程序所形成之氮化矽層組成。 在周邊電路區域中，墊層（未顯示）在閘極圖案之側壁上， 藉由非等向性地蝕刻墊層絕緣層117而被形成。墊層僅被形 成在周邊電路區域中此處之原因是同時在晶胞陣列區域中 形成墊層由於非等向性的蝕刻程序而會損壞半導體基材。 一間層絕緣層119在包括周邊電路區域中之墊層的合 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） --------------^—— (請先閱讀背面之注意事項再填寫本頁) 訂. •線· 經 濟 *部 智 慧 財 產， 局 員 工- 消 費 合 社 印 製 13 495917 Λ7

五、發明說明（u ) 成I構上被形成，以便在閘極圖案丨丨2a之間的開口或間隙 中填滿。較佳地，間層絕緣層119被由CVD氧化層形成。 接著’ 一第二光阻圖案121在間層絕緣層119上被形成，其 係具有用以將半導體基材之晶胞陣列區域中之間層絕緣層 119的所指定部位暴露出來之開口。 在第11圖中，間層絕緣層119、墊層絕緣層117、極閘 極絕緣層105使用第二光阻圖案121作為一罩幕而被貫續地 蝕刻’藉此形成將閘極圖案丨丨2a之間開口下方的半導體基 材之主動區域暴露出來之自我對準接觸孔。 此時，墊層117s閘極電極1073與蝕刻終止圖案1〇93之 側壁上被形成。此外，硬罩幕圖案ma之邊緣可以被蝕刻， 如第11圖所不。其後，例如一摻雜多晶矽層之第二傳導層 125在其係上被形成有自我對準接觸孔之合成結構上被形 成。 經濟部智慧財產局員工消費合作社印製 在第12圖中，傳導墊125a在自我對準接觸孔123中，藉 由將第二傳導層125與間層絕緣層119完全地蝕刻直到在閘 極圖案112a上之墊層絕緣層117被暴露出來而被形成。結 果’相鄰的傳導墊125a被閘極圖案112a與墊層絕緣層in 而相互分離。其後，被設置在傳導墊12“並被電氣地連接 至其上之位元線與儲存節點（未顯示）被以如熟習此技者所 熟知般的方式形成。 根據本發明所製造之半導體裝置之較佳實施例將會被 說明。參考第12圖，例示有一根據本發明所製造之半導體 裝置。一元件隔離層103在半導體基材1〇1上被設置，以界 定一主動與一非主動區域。複數個平行閘極圖案丨12a橫貫

14 495917

12 發明說明（ Φ 經 濟.部 智 慧 財 產， 局 員 工- 消 費 合 作 社 印 製 主動區域。各閘極圖案112a包含被貫續地堆疊之一閘極電 極107a與一覆蓋層圖案112。覆蓋層圖案112包含被貫續地 堆叠之一姓刻終止層圖案l〇9a與一硬罩幕圖案1113。一閘 極絕緣層105被插置在閘極電極i〇7a與主動區域之間。此 外’ 一塾層絕緣層117在閘極圖案上被設置，並且閘極電極 107a與蝕刻終止層圖案i〇9a之側壁被以一墊層117s覆蓋。 因此，閘極電極107a被墊層117s與蝕刻終止層圖案1〇98圍 繞。一在閘極圖案112a之間的間隙區域被以傳導墊i25a填 滿，並且傳導墊125a與主動區域呈接觸狀態，亦即，在閘 極圖案112a之間的半導體基材1〇1。結果，相鄰的傳導塾 125a被閘極圖案112a上之閘極圖案112a與墊層絕緣層ι17 而相互分離。 按照顯而易明之先前說明，本發明提供一種經改良之 半導體裝置及其製造方法，其矽不具有諸如在相鄰傳導墊 125a之間之多孔絕緣層的抗反射層圖案ii3a，藉此改善在 相鄰傳導墊之間的電流漏洩特性。 在圖式與說明書中，已有揭露本發明典型的較佳實施 例，且雖然此用特定用語，其僅被使用在通用與描述的意 義上，而不作為限制之目的，本發明之範圍係在下列之申 請專利範圍中被陳述。 元件標號對照表 半導體基材 元件隔離層 I I I » - — — — — I — I ^ · I I I —II-- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公釐） 15 495917 A7 B7 五、發明說明（13 ) 經濟部智慧財產局員工消費合作社印製 5 閘極絕緣層 7 傳導層 7a 閘極電極 9 蝕刻終止層 9a 蝕刻終止層圖案 11 硬罩幕層 11a 硬罩幕層圖案 13 抗反射層 13a 抗反射層圖案 14 閘極圖案 17 保形墊層絕緣層 17a 墊層 19 間層絕緣層 21 第二光阻圖案 23 自我對準接觸孔 25 傳導墊 51 半球形蝕刻腔室 53 夾具 55 感應線圈 57 偏壓電源 59 電源 71 蝕刻腔室 73 腔室蓋 75 夾具 77 感應線圈 79 偏壓電源 81 電源 101 半導體基材 103 元件隔離層 105 閘極氧化層 107 第一傳導層 107a 閘極電極 109 姓刻終止層 109a 蝕刻終止層圖案 111 硬罩幕層 111a 硬罩幕層圖案 112 覆蓋層圖案 112a 閘極圖案 113 抗反射層 113a 抗反射層圖案 115 第一光阻圖案 117 保形墊層絕緣層 117s 墊層 119 間層絕緣層 121 第二光阻圖案 123 自我對準接觸孔 125 第二傳導層 125a 傳導墊 (請先¾¾背面之注意事項再填寫本頁) · 線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 16

Claims (1)

1. 495917 A8 BS C8 D8 六、申請專利範圍 1· 一種製造半導體裝置之方法，係包含下列步驟： 以續貫的順序在一半導體基材上形成一閘極絕緣 層、一第一傳導層、一蝕刻終止層、一硬罩幕層、及 一抗反射層； 以續貫的順序部分地姓刻該抗反射層、該硬罩幕 層、及該蝕刻終止層，以形成複數個平行蝕刻終止層 圖案’並同時地形成在各該钱刻終止層上被貫續地堆 疊之一硬罩幕圖案與一抗反射圖案； 蝕刻該抗反射層圖案； 姓刻該第一傳導層圖案以在該蝕刻終止層圖案下 方形成一閘極電極，其係具有分離相鄰的閘極電極之 開口； 在其上被形成有該等閘極電極之該半導體基材的 整個表面上形成一保形塾層絕緣層； 在該墊層絕緣層上形成一間層絕緣層，以便填入 遠等閘極電極之間的該等開口中；以及 使用該蝕刻終止層圖案作為一罩幕來蝕刻該間層 經 濟 部 智 慧 財 產 X 消 費 合 社 印 製 絕緣層、該塾層絕緣層及該硬罩幕層圖案，藉此形成 暴露該等閘極電極間之該半導體基材之自我對準接觸 孔，並在該等閘極電極與該等蝕刻終止層圖案之側壁 上形成墊層。 2·如申凊專利犯圍第1項之方法，其中該第一傳導層被由 多晶石夕層與多晶石夕化金屬層之其中—者而形成。 如申”月專利犯圍第1項之方法，其中該姓刻終止層被由

   -17- 申請專利範圍 A8 Βδ C8 D8 相對於一氧化矽層具有一蝕刻選擇性之絕緣層形成。 如申請專利範圍第1項之方法，其中該蝕刻終止層為一 由低壓CVD程序所形成之氮化石夕層。 如申請專利範圍第1項之方法，其中該硬罩幕層被由一 CVD氧化層形成。 如申請專利範圍第1項之方法，其中該抗反層被由無機 抗反射層與有機抗反射層之其中一者形成。 如申請專利範圍第6項之方法，其中該無機抗反射層為 由電漿CVD程序所形成之氧氮化矽層。 如申請專利範圍第6項之方法，其中該無機抗反射層被 形成而具有大於5〇〇人的厚度。 如申請專利範圍第8項之方法，其中該姓刻該抗反射層 圖案之步驟使用一蝕刻程序而被進行直到該硬罩幕層 圖案被暴露出來。 10.如申凊專利範圍第8項之方法，其中該姓刻該抗反射層 圖案之步驟使用m刻程序而被進行直到該硬罩 幕層圖案被暴露出來。 η.如中請專利範㈣9項之方法，其中該乾絲刻程序使 用cf4氣趙與包括SF6氣趙與CF4氣趙之其中—者作為 姓刻氣體而被進行。 如_請專利範圍㈣項之方法，其中㈣纽刻程序 使用峨酸（H3P〇4)溶液而被進行。 13·如中請專利範㈣_之方法，其中職刻該抗反射 層圖案之步驟與該钱刻該第一傳導層之步驟藉由原位 本纸浪尺度適用中國國豕標準（CNS ) A4規格（210X 297公着） 4. 5. 6. 裴 8. 9. 訂 線 18 495917 A8 B8 C8 D8 申請專利範圍 經濟部智慧財/I局員工消費合作社印製 進行程序而被進行。 14·如申請專利範請項之方法，其中該㈣該反射層圓 -步驟被進;ft 足夠的時間，將剩餘的抗反射層 圖案的厚度減少至小於500Α，並且該剩餘的抗反射層 圖案在蝕刻該第一傳導層之步驟期間被完全地移除。 15.如中請專利範圍第6項之方法，其中職機抗反射層被 形成而具有小於500Α的厚度。 16·如申請專利範圍第15項之方法，其中該抗反射層圖案 使用蝕刻該第一傳導層之步驟而被移除。 A如申請專利範圍第13項之方法，其中該原位進行程序 包含： 將其上被形成有該抗反射圖案之該半導體材裝 一姓刻腔室中； 將CF4氣體與包括SF6氣體及Cf4氣體之混合氣體 之其中一者注入該蝕刻腔室，以蝕刻該抗反射層圖 案；以及 蝕刻該第一傳導層。 18·如申請專利範圍第丨項之方法，係進一步包含下列步 驟： 在該半導體基材的整個表面上形成一第二傳導 層，以便在形成該等自我對準接觸孔後填入該等自我 對準接觸孔中；以及 蝕刻該第二傳導層與該間層絕緣層直至該墊層絕 緣層被暴露出來，藉此在該等自我對準接觸孔中形成 置 (請先閲讀背面5意事項再填 J ϋ^— —is - m * 訂 線 -n n I 1 — · 本紙張尺度賴巾關( CNS ) ( 210X2974S* 19 - / A8 B8 C8 D8

   申請專利範圍 «丨 傳導墊。 19· 一種半導體裝置，係包含： 一被形成在一半導體基材上之閘極圖案，該問極 圖案係包括被貫續地設置之一閘極電極、一姓刻終止 層圖案、及一應罩幕圖案； 一被設置在該閘極圖案上之塾層絕緣層； 被形成在該閘極電極與該蝕刻終止層圖案之側壁 上之墊層； 被與該半導體基材電氣地連接之傳導塾，以填入 該閘極電極中之開口中。 20·如申請專利範圍第19項之半導體裝置，係進一步包括 一被設置在該閘極電極與該半導體基材之間的閘極絕 緣層。 21·如申請專利範圍第19項之半導體裝置，其中該墊層絕 緣層為由低壓CVD程序所形成之氮化矽層。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 * m 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 20