TW493212B - Semiconductor device and its manufacture method - Google Patents

Semiconductor device and its manufacture method Download PDF

Info

Publication number
TW493212B
TW493212B TW090115683A TW90115683A TW493212B TW 493212 B TW493212 B TW 493212B TW 090115683 A TW090115683 A TW 090115683A TW 90115683 A TW90115683 A TW 90115683A TW 493212 B TW493212 B TW 493212B
Authority
TW
Taiwan
Prior art keywords
gate
insulating film
film
mentioned
forming
Prior art date
Application number
TW090115683A
Other languages
English (en)
Inventor
Kazuhito Narita
Masahisa Sonoda
Eiji Sakagami
Hiroaki Tsunoda
Hideyuki Kobayashi
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW493212B publication Critical patent/TW493212B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Description

發明之詳細說明 技術領域 本發明係有關一種半導體裝置以及其製造方法，尤指一 種有關於依序形成閘極絕緣膜以及閘極材料膜後，利用s耵 技術埋入形成元件分離絕緣膜之半導體裝置以及其製造方 法。 習知技術 習知，做為用於NAND形EEPROM等高積體化記憶體所使 用之元件分離技術已知有STI(淺溝分離ShaU〇w Trench Is〇lati〇n) 技概。遠技術在半導體基板之元件分離領域形成淺溝，在 该溝中埋，入形成元件分離絕緣膜者。STI技術之具體應用有 以下方式：「a」在埋入形成元件分離絕緣膜之後依序在 元件領域开> 成閘極絕緣膜以及閘極的方式；以及「b」在一 基板全面依序形成閘極絕緣膜以及閘極，並且於這些閘極 材斜膜、閘極絕緣膜以及基板表面進行蝕刻形成溝部，並 於該溝部埋入形成元件分離絕緣膜之方式。 圖1 3以及圖1 4係概略顯示利用方式r b」之習知NAND型 EEPROM之製造製程例之平面圖，圖1 3 ( a)係概略顯示其一 步驟之平面圖，圖l3(b)係沿（a)所示構造之A-A線剖視 圖。又，圖14(a)係概略顯示圖13(a)、（b)所示步驟之後 步驟之平面圖，圖1 4 (b )係沿圖1 4 ( a)所示構造之B - B線剖一 視圖’圖14(c)係沿圖14(a)所示構造之C-C線剖視圖。此 外，在圖1 3以及圖1 4中，參照符號2係元件領域，參照符 號4係顯示構成元件分離領域之元件分離絕緣膜。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
線 493212 •A7 ---------- - B7 五、發明説明（。) 、於利用方式「b」之習知NAND型EEPROM之製造製程中， 首先’在$基板ljL依序形成氮切膜7，其係用以做為閉 極絕緣膜（通道絕緣膜）5以及浮動閘極之一部份所形成之 t ^ # # Μ 6 a CMP (Chemical Mechanical Polishing) ^ (阻播膜。繼而’使用光阻圖案做為遮罩，並利用RIE法在 開極材«6a、閘極絕緣膜5以切基板k表面蚀刻形成 j 3。其後’以埋入該溝3的方式形成元件分離絕緣膜4， 猎由CMP法除去位於元件分離絕緣膜4之溝3外側之部 分。如此，以獲得圖1 3 ( a)以及（b )所示之構造。 然後’除去氮切膜7，以進行除去從元件分離絕緣膜4 ϋ出的部分之後退處理。其後，在形成閘極材料膜 6a之同時形成做為浮動問極6使用的^，相對於該問極材 料膜6b位於元件分離絕緣膜4上之位置設置縫隙。繼而，一 於閘極材料膜6b上形成層間絕緣膜8，復形成控制問極膜 9之後藉由一併圖案化控制閘極9、層間絕緣膜8、閘 極材料膜6b以及閘極材料膜“，可獲得圖14(&)至（〇)所 示之構造。 在圖14(a)至（c)所示之構造，在閘極控制電極9之排列 方向相鄰的浮動閘極6之間必須絕緣。然而，在上述方法 中，從元件分離絕緣膜4之溝3突出的部分由於具有逆傾斜 狀之剖面形狀，因此閘極材料膜“之_部份係位於元件分一 離絕緣膜4之側壁下方位置。如此，如圖i4(c)所示，於閘 極材料膜6a圖案化心際，位於閘極材料膜6&之元件分離絕 緣膜4側壁下方的部份未經蝕刻而殘留。亦即，在相鄰的 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公 問極控制電極9間產生蝕刻殘留ίο。這種蝕刻殘留1〇在問 極控制電極9的排列方向使浮動閘極6之間短路。亦即，在 利用方式「b」之習知NAND型EEPROM之製造製程中，產生 所謂浮動閘極短路之問題。 發明所欲解決之課題 本發明係為解決上述問題而創者，其目的在於依序形成 閘極絕緣膜以及閘極材料膜後，於埋入形成元件分離絕緣 膜的STI技術中，用以防止閘極之間的短路者。 又，本發明之目的在於提供一種半導體裝置及其製造方 法，、使在製造過程中不易產生閘極電極之間短路的情況。 解決課題，之方案 為了解決上述課題，本發明提供一種具備有以下構件： 半導體基板，係於-侧主面設有溝部；元件分離絕緣膜， 埋入上述溝部且從上述溝部使上部突出；以及電晶體’其 係具備閉極材料膜，用以構成設於上述半導體基板一側主 面上之閘極絕緣膜以1設於上述閘極絕緣膜上Μ少構成 閘極一部份；上述問極材料膜與上述元件分離膜之突出部 側面直接接觸，且上述閘極材料膜係具有逆傾斜狀之剖面 形狀之半導體裝置。 又，本發明提供一種具備有以下步驟··在半導體基板一 側主面上形成絕緣膜之步驟；在上述閘極絕緣膜形成問極 材料膜之步驟；形成第i溝部之步驟，底面以上述半導體 基板組成，且側壁以上述半導體基板、上述閘極絕緣膜以 及上述閘極材料膜所組成，至少在上述閘極材料膜
形成逆傾斜狀；形成第i元件分離絕緣膜之步驟，其係在 上述第1溝邵内最大寬度以形成較上述第丨溝部之開口寬度 第2溝部之方式；形成第3溝部之步驟，係用以除去位 於上^第丨溝部内上述第丨元件分離絕緣膜之一部份，並於 上述第1溝部内具有矩形或順傾斜狀之剖面形狀；以埋入 上述第3溝部之方式形成第2元件分離絕緣膜之步驟之半導 體裝置之製造方法。 再者，本發明提供一種具備有以下步驟：在半導體基板 側王面上形成絕緣膜之步驟；在上述閘極絕緣膜形成問 極材料膜之步驟；形成第丨溝部之步驟，係具有底面以上 述半導體基板組成，且側壁以上述閘極材料膜組成之逆傾 斜狀足剖面形狀；形成第丨元件分離絕緣膜之步驟，其係 在上逑第1溝部内最大寬度以形成較上述第1溝部之開口寬J 度小之第2溝部之方式； 形成第3溝部之步驟，係用以除去上述第丨元件分離絕緣 膜之一部份，且藉由在上述第2溝部底部除去上述閘極絕 、彖膜以及上述半導體基板，在上述第i元件分離絕緣膜之 剖面形成順傾斜狀，同時底面以上述半導體基板組成且側 壁以上述半導體基板以及上述第2元件分離絕緣膜組成； 以及以埋入上述第3溝部之方式形成第2元件分離絕緣膜之 步驟半導體裝置之製造方法。 — 此外，用浯「順傾斜狀」意指關於溝部在使用時從其開 口部向底部寬度變宥的狀態’又意指關於薄膜在使用時從 其底層向底部寬度變窄的狀態。而且，用語「逆傾斜狀」 本纸張尺度適用中國國家標準(CNS) A4規格(210S297公I) 7二----- 五、 發明説明（ 意指關於溝部在使用時從其開口部向底部寬度變寬的狀 怨’又意指關於薄膜在使用時從其底層向底部寬度變寬的 狀態。 如上述，本發明中，閘極材料膜以具有逆傾斜狀之剖面 形狀的方式形成。在閘極材料膜具有這種剖面形狀的情況 下，.不致因元件分離膜妨礙閘極材料膜的圖案化。從而， 根據本發明，可防止因蝕刻殘留產生閘極短路。 在本發明中，埋入溝部的元件分離膜係如上述分為兩階 段而形成。亦即，首先，溝部之剖面形狀以形成順傾斜狀 的方式在溝部内形成第i元件分離絕緣模，之後，在第2元 件分離絕.緣膜埋入其溝部。根據上述方法，可防止因埋入 不良所產生的閘極短。 此外，閘極材料膜與元件分離絕緣膜之突出部側面直接 接觸之構造僅於使用方式「b」時可獲得’無法在使用方 式「a」時獲得。亦即，若欲在使用「a」時實現相同構造 時，閘極材料膜與元件分離絕緣膜之突出部側面 存在有任意層。 〃 在本發明之半導體裝置中’間極材料膜與元件分離絕緣 膜之突出部側面之接觸面對於閘極材料膜與閘極絕緣膜之 界面以構成100。以下的角度為佳。 又’在本發明之半導體裝置中，連接於閘極材料膜之元 件分離絕緣膜之第丨面與構成半導體基㈣溝部側壁之第2 面為連續狀態亦可。或是，連接於閘極材料膜之元件分離 絕緣膜之第1面與構成半導體基板的溝部側壁之第2面為不 本紙張尺紅财s Η家料(CNS) A4^^ -8 - 連、_狀態且相對於、、菩却士 斤 、 、溝邵中心，弟1面較第2面位於外側位置 亦可。 者纟本發明〈半導體裝置中，上述電晶體具有上述 問極做為浮動問極，復且具備有依序積層於該浮動電極上 《層間閘極絕緣膜以及控制問極之非揮發性記憶電 可。 ^本發月《半導體裝置之製造方法中，利用沉積法可形 •弟1兀件分離絕緣膜。又，藉由氧化閘極材料之露出部 亦可形成第1元件分離絕緣膜。 圖示’之簡要說明 圖1係慨略顯示本發明第1實施形態之NAND型EEPR0M記 憶萆元陣列部的構造平面圖。 圖2⑷係沿l所示構造之D_D線之剖視圖，⑻係沿圖 1所示構造之E-E線剖視圖。 圖3 ( 土圖3 (e) 概略顯示本發明第1實施形態NAND 型記憶單元陣列之製造製程之剖視圖。 圖⑷至⑴分別概略顯示本發明^實施形態_型 1己憶單7L陣列之製造製程之剖視圖。
圖5⑷以及（h)分別概錢示本發明第if施形態NAND 型兒憶單元陣列之製造製程之剖視圖。 圖6(a)以及（b)分別概略顯示省略本發明第1實施形賤 NAND型記憶單元陣列之製造製程_部份之剖視圖。^ 圖7(a)以及（b)分別概略顯示本發明第2實施形態快閃記 憶體的製造製程剖視圖，（c)係顯示（b)部分放大之 493212 五、發明説明 圖。 圖8⑷以及⑷分別概略_示本h 憶體的製造製程之剖視圖。 男她形態快閃記 圖9 ( f)係概略顯示本發明 、> 造製程之平面圖，（）存，、/、她y〜閃圮憶體的製 、g J 1糸/口（ f)所示構造之 圖，（h)係沿⑴所示構造之W線剖視圖。 刮視 / : (a)以及⑻分別概略顯示藉由變更本發明會、 形態快閃記憶體的製】巫制^^ Ά ^ Β。 份所產生的缺陷之剖視 ，m_⑷分別概略顯示本發明第3實施形態快閃 圮仏祖的製寒屬程之剖視圖。 、圖12係多結晶矽膜的傾斜角與圖i〇(a)以及所示之不 良產生率的關係，（b)係圖l〇(a)以及（b)所示之不良產生 率的與製造產率之關係座標圖。 、，圖1 3 (a)係概略顯示習知NANC^ eepr〇m<製造製程例之 平面圖’（b)係沿（a)所示構造之a-A線剖視圖。 圖1 4 ( a)係概略顯示習知NANE^ EEpR〇Mi製造製程例之 平面圖’（b )係沿（a)所示構造之b - B線剖視圖，（c )係沿（a) 所示構造之C-C線剖視圖。 元件符號說明 1基板 3溝 4元件分離絕緣膜 5、 1 5閘極絕緣膜 6 a，6 b閘極材料膜 6、 1 6浮動閘極 7、3 1氮化矽膜 8、1 7層間閘極絕緣膜 -10 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 493212 A7 _ B7 五、發明説明（8 ) 9、1 8控制閘極膜1 〇蝕刻殘留 1 1基板 1 2元件領域 1 3 a至1 3 c溝 1 4 a，1 4 b元件分離絕緣膜 1 8 a選擇閘極 1 8 b多結晶矽膜 1 8 c W s i膜 1 9源極•汲極擴散層 2 0層間絕緣膜2 1位元線 3 2光阻圖韋 3 3缝隙 35a，35b不良部 43a至43c溝 44a至44c元件分離膜 3 6、' 4 6矽氧化膜5 1，5 2資料 發明之實施形態 以下，參照圖式詳細說明本發明。此外，各圖中同樣構 件附加相同之參照符號，並省略重複之說明。 ^ 圖1係慨略顯示本發明第1實施形態之NAND型EEPROM記 1思單元陣列部的構造平面圖。又，圖2 ( a)係沿圖1所示構 造之D-D線之剖視圖，圖2(b)係沿圖1所示構造之E-E線 剖視圖。 圖1以及圖2 (a )、（ b)所示之構造中，p型矽基板1 1 一側 主面藉由S 丁 I技術形成有元件分離用之溝1 3 a。溝1 3 a分別 埋入形成有構成元件分離領域之第1元件分離絕緣膜丨4 a以 及第2元件分離絕緣膜1 4 b。藉由第1元件分離絕緣膜1 4以一 及第2元件分離絕緣膜1 4b所包圍的元件領域1 2係形成條 狀，在該元件領域1 2上依序形成閘極絕緣膜（通道絕緣 膜）1 5以及浮動閘極1 6。再者，浮動閘極1 6上係依序形成 -11 - 本紙張尺度適财@ @家標準(CNS) A4規格(21G X 297公爱)~一 ' ---
裝 訂
A7 B7
五、發明説明（9 有層間閘極絕緣膜丨7以及控制閘極丨8。 此外，在本實施形態中，浮動閘極丨6係具有第i閘極材 料腱16a與第2閘極材料膜16b之積層構造。在那些閘極材 料胰1 6 a，1 6 b中，第1閘極材料膜1 6 a的沉積步驟係先進行 元件分離絕緣膜1 4 a，丨4 b之埋入步騾。又，第1閘極材料 膜1 6 a的側壁係如圖2 (a)所示具有逆梯形狀的剖面形狀。 關於此於後詳述。 如圖1以及圖2 ( a)，（ b)所示，控制閘極丨8係做為字元線 W L而形成。又，選擇閘極i 8 a係做為平行於字元線貨l的 選擇閘線SG而形成。這些控制閘極18與選擇閘極18&係由 相同薄膜同時形成者。 浮動閘極16係於控制閘極18以及選擇閘極Ua自行整 合，、並分離於每一 NAND型單元内之各記憶電晶體。基二 1 表面領域藉由使用控制閘極18以及選擇閘極i“做為 遮¥之離子植入，而形成有NAND型單元内各記憶電晶體之 源極•汲極擴散層1 9。 於控制閘極U以及選擇閘極18a上形成有層間絕緣膜 2〇，於該層間絕緣膜20上以NAND一端所連接之位元線 (BL)2 1垂直於字元線WL之方式形成。 此外，在圖心）中，控制問極18以及選擇閑極⑴雖約 具有相同構造，但是選擇問極18a的正下方之問極絕緣膜 15係形成較記憶電晶體部厚.又，選擇閘極係在圖 2(b)所示的剖面位置以外之規定位置上與不偏離字元線方 向形成做為連續圖案的浮動問極16之間極材料膜1讣連 -12-
493212
接。 以上所說明之NAND型記憶單元陣列係可以例如以下的方 法製造。參照圖3至圖5加以說明。
裝 圖3(a)至（c)、圖4(d)至（f)以及圖5(g)至（…係分別概 各择員示本發明第1實施形態NAND型記憶單元陣列之製造製 私之剖視圖。在製造圖1以及圖2 ( a)以及（& )所示之 型記憶單元陣列時，首先如圖3 (a)所示，再係基板n 一側 王面形成閘極絕緣膜丨5，在該閘極絕緣膜丨5上沉積做為浮 動閘極16—部份使用的第1閘極材料膜16a。繼而，在第夏 閘極材料膜1 6 a上對元件分離絕緣膜1 4 a，丨4 b進行CMp處理 4際做為阻擋膜使用的氮化矽膜31。此外，在本實施形態 中，閘極絕緣膜藉由熱氧化形成，閘極材料膜16a使用非 結晶石夕膜或是多晶石夕膜。 訂
線 在氮化矽膜3 1上使用微影技術在元件分離領域形成具有 開口邵之光阻圖案3 2。使用該光阻圖案3 2做為遮罩，再藉 由異方性乾蝕刻亦即RIE，如圖3(b)所示，以圖案化氮= 矽膜3 1、閘極材料膜16a以及閘極絕緣膜。。此時，氮化 矽膜3 1以及閘極絕緣膜丨5係以具有8〇。至9〇。之矩形或是順 傾斜狀之剖面形狀的方式加工…咖才料膜…以具 有逆梯形狀之剖面形狀的方式以及其露出面對於閘極材料 膜1 6 a與閘極絕緣膜1 5之界面以構成。以下的角度之方 式形成。 再者，蝕刻矽基板丨丨之露出面，以形成元件分離用之淺 溝13a。如上述之方法可形成條狀圖案之元件領域丨2。此
外，閘極材料膜16a雖亦可加工成與元件形成領域12相同 的圖木’惟在该P!段中’無法分離每一 ναν〇單元内之記憶 電晶體。 "在除去光阻圖案31後，如圖3(c)所示，藉由CVD法形成 氧=矽膜做為元件分離絕緣膜14a。該氧化矽膜的厚 度最大見度以較溝1 3 a之閘極材料膜丨6 a的開口寬度狹窄 之4 1 3 b形成^於溝1 3 a内之方式加以控制。其後’如圖* (d) 所示’藉由RIE法進行全面回㈣，俾使在溝⑴内形成 具有順傾斜狀之剖面形狀的溝13c，以部分除去氧化矽膜 1 4 a 〇 繼而，藉由CVD法形成氧化矽膜做為元件分離絕緣膜 b 再者，藉由使用氮化膜3 1做為阻擋膜之CMP處理 佘去位支矽氧化膜丨4 b之溝丨3 c外側之部分。如此，如圖 (e)所tf，在平坦化形成元件分離絕緣膜1 4 b的面之同 時，使氮化矽膜3 1露出。 一其後’如圖4(f)所示，藉由等方性蝕刻使元件分離絕緣 膜14a，14b的表面位置下降。該後退處理以露出閘極絕緣 月吴1/ <方式進仃。另外，在此，藉由濕蚀刻，俾使元件分 離絕緣膜14a，i 4b的表面位置與閘極材料膜—之上面位 置一致以進行後退處理。
繼如圖5(g)所示’藉由触刻使除去氮切膜之閑極 材料膜16a上面露出，復沉積第2閘極材料膜H <後，如圖5(h)所示，為使第2閘椏材料膜I。分離於 罕元線方向’故對第2問極材料膜於元件分離領域位置 本紙張尺度^
裝 訂
-14- 493212 A7 _ B7 ^、發明説明（12~) " ' 形成分離用縫隙3 3。繼而，依序形成ON〇膜（依序積層氧 化矽膜、氮化矽膜以及矽氧化膜構造之三層膜）等之層間 閘極絕緣膜1 7以及控制閘極1 8。控制閘極1 8如圖1以及圖 2(a)、（b)所示，對於條狀之元件區域丨2於垂直方向朝連 績的丰元線圖案化。$亥控制閘極1 8在圖案化的同時亦可圖 案化其底層亦即第2閘極材料膜丨6 b以及第1閘極材料膜 1 6 a ’各€ fe、電晶體之浮動閘極1 6可獲得與字元線自行整 合之形狀。 在此，如上所述，閘極材料膜丨6 a以具有逆傾斜狀之剖 面形狀之方式形成。因此，閘極材料膜1 6在圖案化之際， 其蝕刻不致因緣件分離絕緣膜14&，14b而妨礙。因此，不 致產生蝕刻殘留，從而，可防止浮動閘極短路的產生。 其後，在一般的步驟中，如圖2 ( a)以及（b )所示沉積層二 間閘極2 0，並於其上形成位元線2 1。如上之方式，可獲得 如圖1以及圖2(a) ' (b)所示之NAND型記憶單元陣列。 如上所做說明’在本實施形態中，藉由形成閘極材料膜 1 6 a以俾使具有密傾斜狀之剖面形狀以防止蝕刻殘留的產 生。雖不分為兩階段形成埋入溝部丨3 a之元件分離絕緣膜 亦可後得如此效果’惟在一次形成的情況下，將產生以下 說明之問題。 圖6 ( a)以及（b)分別概略顯示省略本發明第}實施形態一 NAND型記憶單元陣列之製造製程一部份之剖視圖。圖6(a) 係顯示計由在圖3 (b)所示之步驟後以充滿溝丨3 a之方式形 成元件刀離纟巴緣膜1 4所獲得之構造。如此，以且有逆傾斜 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公寶) 、發明説明 面4:狀的方式形成間極材料膜…時，在元件分離 .趨14中容易產生埋入不反部35a。 對於具有該埋入不 平坦化進行以CMP法 除去尸…彼膜14之平坦化、除去氮切膜31以及 時=件分離絕緣膜14之溝⑴突出的部分之後退處理 大，二不良部…在這些步驟任-步驟為了露出而擴 文二果’形成有圖6(b)所示之埋入不良部…。 5二Ϊ有如此埋入不良部35b之構造’在實施關於圖 16b。·因兄此明，步驟人時’埋入不良部35b埋入閘極材料膜 門浐“ ’ #接於間極控制電極以長邊方向的閘極16之 /所謂短路的問題。從而，在本實施形態中，埋入 件分離絕緣膜並非-次形成，而係以分為兩 繼而’就本發明第2實施形態加以說明 中，將本發明應用於快閃記憶體。 、〜 概、圖8⑷以及⑷以及圖9⑴至㈦係分別 概田各頭TF本發明筮9杂、a ρ μ… 罘貝她形怨快閃記憶體的製造製程剖視 "(a) (b)、（d)以及（e)係製造段階之剖視圖，（c)係 放大⑻之一部份的部分剖視圖，⑴係已完成的構造之平 面圖，（g)係沿⑴所示構造之F_F線剖視圖，⑷係沿⑴ 所π構造之G - G線剖視圖。 = 7(a)所示，藉由在峨之氧環境下加熱，切基板 s ^王面开^成厚度1〇臟做為間極絕緣膜使用的氧化石夕膜 、歷之在氧化矽膜1 5上利用減壓CVD法依序沉積厚度 &張尺度適财鮮 -16 X 297公釐） 493212 A7
再者，藉由HDP (High Density Plasma)法，以埋入溝4 3 c之方式 沉積氧化矽膜4 4 c。 又，藉由CMP法平坦化氧化矽膜44c之表面，在9〇〇。〇之 氮環境下加熱。繼之，於HF緩衝溶液中將矽基板n浸潰 ίο秒以除去部分殘留的氮氧化膜36，同時使氧化矽膜44= 上面位置下降，再者，藉由15〇t之磷酸處理以除去氮化矽 膜3 1。之後，以稀HF溶液蝕刻氧化矽膜4打僅2〇 。 其後，藉由減壓CVD法沉積添加有磷之多結晶矽膜 16b。使用光阻圖案做為遮罩並以rjE法圖案化該多結晶矽 膜1 6 b ’而獲得圖8 ( e)所示之構造。 其次，藉由減壓CVD法依序沉積ΟΝΟ膜（積層有厚度5〇㈣ I氧化矽膜、厚度50 nm之氮化矽膜以及厚度5〇 nm之氧 化矽膜之三層膜）1 7、添加磷之厚度100 nm的多結晶矽膜 18b、厚度l〇〇nm之WSi膜18c以及厚度如“爪之矽氧化膜 46。繼而，利用微影法形成光阻圖案，使用該光阻圖案做 為遮罩並藉由RIE法圖案化氧化矽膜4 6。 繼之，使用該氧化矽膜46做為遮罩，再藉由法圖案 化WSi膜1 8 c、多結晶矽膜1 8 b、ΟΝΟ膜1 7、多結晶石夕膜 1 6 b以及多結晶矽膜1 6 a。在此’如上所述氧化矽膜4 4 &以 具有順傾斜狀之剖面形狀的方式形成。因此，在多結晶石夕 膜16a圖案化之際，其蝕刻不致因氧化矽膜44a而造成影 響。因此’不致產生蝕刻殘留，從而，可防止浮動間極短 路的產生。如以上之方法，可獲得圖9(f)至（}1)所示之構 造。 16 五、發明説明（ 二此外’在藉由這種方法所獲得的構造中，氧化矽膜44a 至4钭係構成元件分離絕緣膜。又，構成矽基板η之溝 c的（、彳土之面與多結晶矽膜1 6 a之元件分離絕緣膜連接 <面係不連~，對於溝43中心與前者相比後者係位於較外 側位置。 :如上述所說明’在本實施形態中，冑由形成具有順傾斜 狀之面形彳大之氧化矽膜4 4 a可防止蝕刻殘留產生。在形 成如此順傾斜狀之剖面形狀的氧化矽膜4 4 a時，可獲得如 下所說明之利益。參照圖1〇加以說明。 10(a)以及（b)分別概略顯示藉由變更本發明第2實施 形態快閃記憶體的製造製程一部份所產生的缺陷之剖視 圖。圖10U)以及（b)中’使氧化石夕膜44a之剖面形狀不形 成順傾斜狀而形成向溝部傾斜之形狀。將氧化矽膜…的 剖面形狀設為這種形狀時，以HDp法形成氧切膜We時， 將於溝43 e内之氧化碎膜44a下部殘留有未填滿氧化石夕膜 44c ( 2隙部。另外’以lp-teos/o3法形成氧化石夕膜44c 時’與圖6所說明者相同，料溝仏内之氧切膜下部殘 留有未填滿氧切膜…之空隙部。、结果，為了使氧切 膜4c之上面位置下降而進行蝕刻之際空隙部放大，該已 放大的空隙部形成以多結晶石夕膜⑹埋入…，在前者 的情況下產生如圖1 〇 ( a )所+士 口 所不又不艮情況，在後者的情況 下產生如圖1 0 ( b )所示之不良情況。 相對於此，在本實施形態中，由於氧切膜44a之剖面 形狀形成順傾斜狀，因此不致形成上述空隙部。從而，根
本紙張尺歧Jfl中國團豕標準(CNS) A4規格 493212 A7
據本實施形態，可避免如圖10(a)以及（b)所示之 況。 久h a此外’在上述之第2實施形態中，溫度或膜厚等可適去 °例如，在形成以化石夕膜44閘極時雖利用1〇〇(rc之; $境’惟溫度亦可為任意溫度。又，氣體環境雖為氧化環 衩，惟亦可在N〇x環境或叫0環境等環境下進行。 繼而’說明本發明之第3實施形態。 圖1 1 ( a)至（C)分別概略顯示本發明第3實施形態快閃記 =體的製造製程之剖視圖。第3實施形態雖約與第^實施形 態相向，惟氧化矽膜44&的形成方法卻相異。 y 亦即，貢先，根據第2實施形態中所說明之相同方法， 可獲得圖7(a)所示之構造。繼之，如圖u(a)所示，藉由 700 C t減壓TEOS/O3法（或是400°C之電漿CVE^ )沉積厚度2 〇 nm义氧化矽膜44a。繼而，如圖u(b)所示，全面進行幻£ 以除去位於溝43a外側位置之氧化矽膜44a，使溝43&内之 氧化矽膜44a選擇性殘置。再者，藉由實施說明關於圖8(。 之步驟，獲得圖1 1 (c)所示之構造。其後，藉此依序實施 說明第2實施形態中所說明之同樣步驟。可獲得與圖9(f) 至（h)所示類似之構造。 在本貝她形怨中，在多結晶矽膜丨6 a圖案化之際，不致 因氧化矽膜4 4 a妨礙其蝕刻。因此，不致產生蝕刻殘留， 從而可防止浮動閘極短路的產生。又，在本實施形態中， 可避免圖10(a)以及（b)所示之不良狀況。 就提昇以上所說明之第2以及第3實施形態之製程的製造 ________________ - 20 · 本紙張尺度適用^國國家標準(CNS) A4規格(210 X 297公釐) ------- 493212 A7 ---- B7 五、發明説明（18 ) 產率的功效加以調查。於圖丨2顯示其結果。 圖1 2 ( a)係多結晶矽膜丨6 a的傾斜角與圖i 〇 (㈧以及（匕） 所示之不良產生率的關係，圖12(b)係圖1〇(a)以及（b)所 示之不良產生率的與製造產率之關係座標圖。在圖Μ。） 中，橫軸係顯示多結晶矽膜16a之傾斜角，縱軸係顯示圖 10(a)以及（b)所示之不良狀況（STI技術）所調查之良品率。 又，在圖12(a)中，參照符號51係顯示將氧化矽膜々ο之 剖面形狀於圖9(g)所示之形狀所獲得的資料，參照符號52 係顯tit將氧化矽膜44a之剖面形狀於圖i 〇(b)所示之形狀 所獲得的資料。另外，在圖12(1〇中，橫軸係顯示調查使 用STI技術之良品率，縱軸係顯示製造產率。此外，多結 晶矽膜16a之傾斜角與多結晶矽膜16a以及氧化矽膜之 界面為相對於氧化矽膜丨5與多結晶矽膜i 6 a之界面而構成: 之角度。 如圖12(a)所示，使氧化矽膜44a之剖面形狀形成圖 10(b)所示之形狀時，因應多結晶矽膜16a之傾斜角變 大使STI所调查之良品率下降。換言之，使用STI技術的 產生率有增加的傾向。相對於此，使氧化矽膜44a之剖面 形狀形成圖9(g)所示之形狀時，多結晶矽膜16a之傾斜 角，可不需依存於多結晶矽膜16a之傾斜角，而可實現關 於STI技術之1 〇 〇 %良品率。如此，使用STI技術可實現高的一 良品率，且可大幅提昇圖12(b)所述之製造產率。 發明之功效 如上述所說明，本發明中，閘極材料膜以具有逆傾斜狀 t紙張尺度適财國國㈣準(CNS) A4規格_ χ 297公董)91-------------
之剖面形狀的方， 時，不致因元件分離=開極材料膜在具有這種剖面形狀 而，根據本發明，=妨礙問極材料膜之圖案化。從 又，在本發明中 虫刻殘留引起短路的產生。 剖面开m丨 埋人溝邵的元件分離絕緣膜以溝部之 絕緣斜狀之方式在溝部内形成第1元件分離 成。根據這種；：二2元件分離絕緣膜埋入其溝部而形 人艮k禋万法，可防止陰霾入不良產生閘極短路。 ’據本發明，依序形成問極絕緣膜以及閘極材料 、…支里入元成元件分離絕緣膜之STI技術中，可防止閘極 、、、各從而，根據本發明，可提供一種在製造過程 中不易產生問極之間短路之半導體裝置以及其製造方法。 -22- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐）

Claims (1)

1· ·一種半導體裝置且 晶體，其係具備上述半=構件：半導體基板；電 述問極絕緣膜上之問極；問極絕緣膜以及上 半導體基板之表面延伸刀離，㈣，從上述 八μ、+ 1 伸土上述+導體基板内部之第1部 刀以及仗上述半導體基板突出之第2部分； ,j述第2部分的側面係至少在上述閘極的側面之一部 接接觸，上述閘極的剖面形狀係逆梯形狀。 2. ="Γ範園第1項之半導體裝置，其中上述閉極至 :=極之一部份，且上述電晶體復具備上述浮 二工上〈層間閘極絕緣膜以及上述層間絕緣膜上之控' 制問極。 3. 如申請專利範圍第2項之半導體裝置，纟中上述第^部分 〈上述閘極側的側面與上述第2部分之上述閘極側之側 為不連續’上述第2部分之寬度較上述第1部分之寬度 X。 又 4. 如申請專利範圍第3項之半導體裝置，其中上述第2部分 之剖面形狀為順梯形狀。 刀 5. 如申請專利範圍第1項之半導體裝置，其中上述第丨部分 之上述閘極側的側面與上述第2部分之上述閘極側之= 面為不連續，上述第2部分之寬度較上述第1部分之寬度 6·如申請專利範圍第1項之半導體裝置，其中上述第2部分 之剖面形狀為順梯形狀。 刀 7· —種半導體裝置之製造方法，係具備有以下步驟：用以 -23- 本紙張尺度適财國a家標準(CNS) A4規格( χ 297公爱) .形！積層構造之步驟，其係具備上述半導體基板上之閑 H緣膜以及上述閘極絕緣膜上之閘極，上述閘極的剖 面形狀為逆梯形狀；以及用以在上述半導體基板上形成 心牛分離絕緣膜之步驟，上述元件分離料膜之側面係 至少邵分直接接觸上述閘極之側面。 8:如申請專利範圍第7嚷之半導體裝置製造方法，其中復 具備有在形成上述元件分離絕緣膜之後，部分除去上述 閘極並且將上述閘極分割成複數部分之步驟。 9.如申請專利範圍第8項之半導體裝置製造方法，其中係 具備從上述半導體基板之表面延伸至上述半導體基板内 部之第1部分以及從上述半導體基板突出之第2部分。 讥如申請專利範圍第9項之半導體裝置之製造方法，係具 備有以下步騾：用以形成上述積層構造之步驟； 八 在上述半導體基板上形成絕緣膜之步驟； 在上述、％緣膜形成閘極材料膜之步驟，· P刀除去上述半導體基板、上述絕緣膜以及上述閘極 材料Μ ’以獲得上述閘極絕緣膜、上述閘極以及第i溝 邵义步驟，上述第丨溝部之底面以上述半導體基板所組 成，上述第1溝部之側壁係上述半導體基板、上述閉極 絕緣膜以及上述閘極所組成，上述第丨溝部係至少以上 述閘極之位置形成逆梯形狀； 用以形成上述元件分離絕緣膜之步驟係具備有以下步 驟： 形成第1元件分離絕緣膜之步驟，其係在上述第1 A B c D 其中 其中 係具 申請專利範圍 ·#内瑕太寬度以形成較上述第1溝部之開口寬度小之第2 溝部之方式； 形成第3溝部之步驟，係用以除去位於上述第丨溝部 内迟第1元件分離絕緣膜之一部份，並於上述第丨溝部 内具有矩形或順梯形狀之剖面形狀； ，以埋入上述第3溝部之方式形成第2元件分離絕緣膜 之步驟。 11·=申請專利範圍第10項之半導體裝置之製造方法 藉由沉積法形成上述第1元件分離絕緣膜。 12.如申請專利範圍第1〇項之半導體裝置之製造方法 藉由井万性蝕刻上述閘極材料膜以獲得上述閘極 13·如申請專利範圍第9項之半導體裝置之製造方法 備有以下步驟··用以形成上述積層構造之步驟； 在上这半導姐基板上形成絕緣膜之步驟； 在上述絕緣膜形成閘極材料膜之步驟； 部分除去上述閘極材料膜，以獲得上述閘極以及第^ 溝部之步驟，上述p溝部之底面以上述半導體基板组 成二上述第！溝邵之側壁係上述閘極絕緣膜所組成，上 述第1溝部係形成逆梯形狀； 用以形成上述元件分離絕緣膜之步驟係具備有 驟： 形成第1元件分離絕緣膜之步驟，其係在上述第1 部内最大寬度以形成較上述第i溝部之開口寬度小之第2 溝部之方式； 本紙張尺度適用中國國家標準(CNS) A4規格(21〇X 297公I)
-25-
申請專利範
形成第3溝部之步驟’係用以除去上述 絕緣膜之一部份，且忐/ 牛刀離 _ 精由在上述第2溝部底部除去上诚 閘極絕緣膜以及上逑半導f A #、 、干爷組基板，在上述第丨元 系巴緣膜之剖面形成順梯形狀 谉々狀冋時底面以上述 板組成且側壁以上述半導髀其知” 1 丁 π此巷 k千等缸基板以及上述第 絕緣膜組成；以及1干刀離 以埋入_上述第3溝部之方式形忐筮 之步驟。 …成…件分離絕緣膜 中 H.如申請專·圍第13項之半導體裝置之製造方法，並 藉由沉積法形成上述第1元件分離絕緣膜。 /、 中 絕 I5·如申請專利範圍第i 3項之半導體裝置之製造方法，其 藉由氧化上述閘極之露出部以形成上述第丨元件分離 緣膜。 16.如申請專利範圍第13項之半導體裝置之製造方法，μ 藉由異方性蝕刻上述閘極材料膜以獲得上述閘極。/、 Π.如申請專利範圍第7項之半導體裝置製造方法，其中係 具備從上述半導體某;々矣& # ^ X , 、干守缸*极又表面延伸至上述半導體基板内 部之第1部分以及從上述半導體基板突出之第2部分。 18.如申請專利範圍第7項之半導體裝置之製造方法=係具 備有以下步驟： 八 用以形成上述積層構造之步驟； 在上述半導體基板上形成絕緣膜之步驟； 在上述絕緣膜形成閘極材料膜之步驟；以及 至少異方性蝕刻上述閘極材料膜以獲得上述閘極之步 -26- 493212 A B c D 六、申請專利範圍 驟。 19.如申請專利範圍第7項之半導體裝置之製造方法，係具 褚有以下步驟：用以形成上述積層構造之步驟； 在上述半導體基板上形成絕緣膜之步騾； 在上述絕緣膜形成閘極材料膜之步驟； 4刀除去上述半導體基板、上述絕緣膜以及上述閘極 材料膜’以獲得上述閘極絕緣膜、上述閘極以及第1溝 部《步驟，上述第丨溝部之底面以上述半導體基板所組。 成，上述第1溝部之側壁係上述半導體基板、上述閘極 絕緣膜以及上述閘極所組成，上述第i溝部係至少以上 述閘極之位置形成逆梯形狀； 用以形成上述元件分離絕緣膜之步驟係具備有以下步 騾： 〜 形成第1元件分離絕緣膜之步驟，其係在上述第丨溝 部内最大寬度以形成較上述第丨溝部之開口宽度小之第2 溝部之方式； 形成第3溝部之步驟，係用以除去位於上述第丨溝部 内上述第1元件分離絕緣膜之一部份，並於上述第丨溝部 内具有矩形或順梯形狀之剖面形狀； 以埋入上述第3溝部之方式形成第2元件分離絕緣膜 之步驟。 — 20·如申請專利範圍第7項之半導體裝置之製造方法，係具 備有以下步驟：用以形成上述積層構造之步驟； 在上述半導體基板上形成絕緣膜之步驟； -27- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公褒 1 --------—-- 493212 A8 B8 C8
在上述絕緣膜形成問極材料膜之步赞. 、部分除去上述閘極材料膜，以獲得^述閘極以及糾 :部（步：’上述弟i溝部之底面以上述半導體基板組 二上述第1溝部之侧壁係上述閘極絕緣膜所組成，上 述第1溝邵係形成逆梯形狀； ，用以形成上述元件分離絕緣膜之步螺係具備有以下步 驟· 形成第1元件分離絕緣膜之步驟，其係在上述第1溝 邵内最大寬度以形成較上述第i溝部之 第 裝 溝部之方式； .又」足罘2 形成第3溝部之步驟，係用以除去上述第工元 絕緣膜之-部份，且藉由在上述第2溝部底部除去 問極絕緣膜以及上述半導體基板，在上述第i元件： 絕緣膜之剖面形成順梯形狀，同時底㈣上述二 板組成且側壁以上述半導體基板以及 把土 、罘1兀件分龜 絕緣膜組成；以及 卞刀離 之:：…第3溝部之方式形成第2元件分離絕緣膜 -28 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公复)
TW090115683A 2000-06-30 2001-06-28 Semiconductor device and its manufacture method TW493212B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000197801A JP4068286B2 (ja) 2000-06-30 2000-06-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW493212B true TW493212B (en) 2002-07-01

Family

ID=18696079

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090115683A TW493212B (en) 2000-06-30 2001-06-28 Semiconductor device and its manufacture method

Country Status (5)

Country Link
US (2) US6642568B2 (zh)
JP (1) JP4068286B2 (zh)
KR (1) KR100414507B1 (zh)
CN (1) CN1168145C (zh)
TW (1) TW493212B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6709298B2 (en) 2001-04-06 2004-03-23 Litton Systems, Inc. Insulator coring and contact configuration to prevent pin stubbing in the throat of tuning fork socket connector contacts
KR20020091982A (ko) 2001-06-01 2002-12-11 삼성전자 주식회사 얕은 트렌치 소자분리 구조를 가지는 비휘발성 메모리소자 및 그 제조방법
JP2004235313A (ja) * 2003-01-29 2004-08-19 Renesas Technology Corp 半導体装置
JP4282359B2 (ja) 2003-04-11 2009-06-17 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US6890821B2 (en) * 2003-07-11 2005-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for forming source regions in memory devices
KR100546378B1 (ko) 2003-09-09 2006-01-26 삼성전자주식회사 리세스 채널을 가지는 트랜지스터 제조 방법
KR100562674B1 (ko) * 2003-11-03 2006-03-20 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법
US7406800B2 (en) * 2004-05-18 2008-08-05 Andalay Solar, Inc. Mounting system for a solar panel
KR100621628B1 (ko) 2004-05-31 2006-09-19 삼성전자주식회사 비휘발성 기억 셀 및 그 형성 방법
KR100632640B1 (ko) * 2005-03-10 2006-10-12 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
JP4250616B2 (ja) * 2005-05-13 2009-04-08 株式会社東芝 半導体集積回路装置及びその製造方法
US8069296B2 (en) 2006-01-23 2011-11-29 Kabushiki Kaisha Toshiba Semiconductor memory device including control means and memory system
JP4762036B2 (ja) * 2006-04-14 2011-08-31 株式会社東芝 半導体装置
JP2007305210A (ja) 2006-05-10 2007-11-22 Toshiba Corp 半導体記憶装置
JP2008066466A (ja) * 2006-09-06 2008-03-21 Toshiba Corp 半導体記憶装置およびその読み出し電圧の補正方法
KR100847388B1 (ko) * 2007-02-22 2008-07-18 주식회사 하이닉스반도체 반도체 메모리 소자 및 그의 제조 방법
US8809932B2 (en) 2007-03-26 2014-08-19 Samsung Electronics Co., Ltd. Semiconductor memory device, method of fabricating the same, and devices employing the semiconductor memory device
US7948021B2 (en) 2007-04-27 2011-05-24 Kabushiki Kaisha Toshiba Semiconductor memory device and method of fabricating the same
KR100885891B1 (ko) * 2007-04-30 2009-02-26 삼성전자주식회사 비휘발성 메모리 소자 및 이의 제조 방법
KR100894792B1 (ko) * 2007-11-02 2009-04-24 주식회사 하이닉스반도체 반도체 메모리 소자의 소자 분리막 형성 방법
TWI355087B (en) * 2008-04-10 2011-12-21 Nanya Technology Corp Two bits u-shape memory structure and method of ma
CN101582454B (zh) * 2008-05-16 2011-03-16 南亚科技股份有限公司 双位u型存储器结构及其制作方法
CN102332431B (zh) 2010-07-13 2016-02-03 中国科学院微电子研究所 半导体器件结构及其制造方法
US9437470B2 (en) * 2013-10-08 2016-09-06 Cypress Semiconductor Corporation Self-aligned trench isolation in integrated circuits
US10032772B2 (en) * 2016-09-19 2018-07-24 Globalfoundries Singapore Pte. Ltd. Integrated circuits with high voltage devices and methods for producing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4389294A (en) 1981-06-30 1983-06-21 International Business Machines Corporation Method for avoiding residue on a vertical walled mesa
JPH0371781A (ja) 1989-08-11 1991-03-27 Fujitsu Ltd Ｃａｔｖ網における給電方法
JP3288211B2 (ja) 1994-12-20 2002-06-04 松下電器産業株式会社 半導体装置の製造方法
US5960300A (en) 1994-12-20 1999-09-28 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device
US5973353A (en) * 1997-12-18 1999-10-26 Advanced Micro Devices, Inc. Methods and arrangements for forming a tapered floating gate in non-volatile memory semiconductor devices
JP4237344B2 (ja) * 1998-09-29 2009-03-11 株式会社東芝 半導体装置及びその製造方法
US5950090A (en) 1998-11-16 1999-09-07 United Microelectronics Corp. Method for fabricating a metal-oxide semiconductor transistor
JP2000232155A (ja) 1999-02-10 2000-08-22 Sony Corp 半導体装置の製造方法
US6232635B1 (en) * 2000-04-06 2001-05-15 Advanced Micro Devices, Inc. Method to fabricate a high coupling flash cell with less silicide seam problem

Also Published As

Publication number Publication date
JP4068286B2 (ja) 2008-03-26
JP2002016154A (ja) 2002-01-18
KR20020002298A (ko) 2002-01-09
US20020030223A1 (en) 2002-03-14
CN1168145C (zh) 2004-09-22
US20040063266A1 (en) 2004-04-01
US6933194B2 (en) 2005-08-23
KR100414507B1 (ko) 2004-01-07
CN1333565A (zh) 2002-01-30
US6642568B2 (en) 2003-11-04

Similar Documents

Publication Publication Date Title
TW493212B (en) Semiconductor device and its manufacture method
TW560044B (en) Semiconductor memory device having floating gate and manufacturing method of the same
KR101050454B1 (ko) 반도체 소자의 소자 분리막 및 그 형성방법
TWI390665B (zh) 雙淺溝槽隔離半導體裝置及其製造方法
JP2008010537A (ja) Ｎａｎｄ型不揮発性半導体記憶装置およびｎａｎｄ型不揮発性半導体記憶装置の製造方法
JP2007157893A (ja) 不揮発性半導体記憶装置およびその製造方法
JPH10270575A (ja) 不揮発性半導体記憶装置およびその製造方法
US7298003B2 (en) Nonvolatile memory device having STI structure
JP2006303009A (ja) 半導体装置およびその製造方法
TWI251310B (en) Nonvolatile memory fabrication methods comprising lateral recessing of dielectric sidewalls at substrate isolation regions
TWI249185B (en) Semiconductor device and method of manufacturing the same
KR20120131049A (ko) 비휘발성메모리장치 및 그 제조 방법
JP2009043897A (ja) 半導体装置およびその製造方法
JP2007214536A (ja) フラッシュメモリ素子の製造方法
TWI360203B (en) Non-volatile memory and method of manufacturing th
EP0971415A1 (en) Process for the fabrication of a semiconductor non-volatile memory device with Shallow Trench Isolation (STI)
JP2007103652A (ja) 半導体装置およびその製造方法
TWI252512B (en) Semiconductor device and method of manufacturing the same
JP4594796B2 (ja) 半導体装置およびその製造方法
JP2011066052A (ja) 半導体装置の製造方法および半導体装置
JP2010109019A (ja) 半導体装置およびその製造方法
TWI395290B (zh) 快閃記憶體及其製造方法
TW200816391A (en) Method of manufacturing split gate flash device
JP2008098503A (ja) 半導体装置およびその製造方法
US8963220B2 (en) Shallow trench isolation for a memory

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent