TW484207B - Devices with graded top oxide and graded drift region - Google Patents

Devices with graded top oxide and graded drift region Download PDF

Info

Publication number
TW484207B
TW484207B TW089120091A TW89120091A TW484207B TW 484207 B TW484207 B TW 484207B TW 089120091 A TW089120091 A TW 089120091A TW 89120091 A TW89120091 A TW 89120091A TW 484207 B TW484207 B TW 484207B
Authority
TW
Taiwan
Prior art keywords
region
thickness
insulating layer
semiconductor device
item
Prior art date
Application number
TW089120091A
Other languages
English (en)
Inventor
Theodore Letavic
Mark Simpson
Original Assignee
Philips Electronics Na
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics Na filed Critical Philips Electronics Na
Application granted granted Critical
Publication of TW484207B publication Critical patent/TW484207B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Description

4542U/ A7
A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（2 另一個對於基本的SOT Μ剂AA h、 01構型的改艮，見於美國專利第 也是以即時應用方式讓渡並納入本文中做參考 :此專利表示一橫向薄膜s〇i裝置，含有-線性坡度電場 氧化物區域及-線性的掺雜㈣，具有可用以減低傳導損 失而不用減低崩潰電壓的特色。還有另—經改良的高電壓 薄膜裝置，發表在美國專利申請案序號08/99M48中，其 以即時應用方式讓渡，&本發明人所共同發明者並納入本 文中彳欠>考此申叫案中披露另一種用於改善這種裝置的 技術，使用一中間厚度的梯階氧化物區域，以提昇電流攜 載能量並維持一高崩潰電壓。 儘管所有前述構型都有勝過標準S〇][構型的改進，這些 構型仍然在源極隨耦器模態（s〇urce-f〇U〇wer m〇de)中，遭 遇到不能在咼電流位準下有效力而又有效率地操作的挫折 ，在此模悲中，可能在操作過程中遭遇到一，，高源，，偏壓情 況，而且必須在一還必須能應付高電流位準的裝置中，維 持一高崩潰電壓。 一個屬於上述型式的橫向薄膜SOI裝置組態，但是其中 操作’尤其是在源極隨耦模態中的MOSFET裝置的操作， 係藉顯著增加容許飽和電流和減低該裝置構型的導通電阻 、同時維持.高崩潰電壓能量來增強的，係記述在已准許的 美國專利申請案序號09/100,832，由發明人在1998年6月 1 9日申請列檔，其以即時應用方式讓渡，並藉引述其全部 而納入本文中。上述構型的優點，係藉供給該披露的構型 一有坡度的頂層氧化物和一有坡度的漂移區域兩者而得。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------«t— 丨 I 訂--------r 線---AW. (請先閱讀背面之注意事項再填寫本頁) 484207
發明說明（ 經濟部智慧財產局員工消費合作社印製 —•开ij y士 罢厶
h ^ 土 3衣置把用傳統的早先技藝的掺雜及LOCOS (、、局/氧化）技術製作，一如申請人早先的申請書中提 及：广種技術是比較複雜、筇貴及耗時的。 、因。此’亟需有-種方法，使用簡I、經濟又快速的製作 " 來敦作含有坡度的頂氧化層及有坡度的橫向漂移區 域的半導體裝置。 油所以，這疋本發明的目的之一，在提供一種製作一半導 體=置的方法，諸如M〇SFET或功率二極體，冑能力改進 性能，恁藉一種設計組態，可導致顯著增加飽和電流流動 ，，縮減該裝置構型的最小可達成的特定導通電阻，而不 必妥協裝置的崩潰電壓。 本各月另個目的，在提供一種製作包含一有坡度的頂 氧化層及一有坡度的漂移（或其它在下面的半導體）區域的 半導體裝置的方法，俾以達成性能改進；該方法比現行已 知方法較爲簡單、經濟及快速。 根據本發明，這些目的，例如，在具有一半導體基底、 一在該基底上的薄掩埋氧化絕緣層、及一設在該薄掩埋氧 化層上一薄半導體膜内的橫向半導體裝置的這一類型的半 導體裝置中，都已達成。該薄半導體膜包括：一第一導電 型的第一區域·，一第二導電型的·第二區域與第一區域相對 立，並由一第二導電型的橫向漂移區域，將其與第一區域 隔開；一頂氧化絕緣層，覆蓋在該薄半導體膜上的；及一 在氧化絕緣層上的傳導電場極板。根據本發明，前面討論 的目的係藉以下方法達成：將該頂氧化絕緣層鄰接該第— ____- 6 -__ 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公爱)'^ ------------------------訂--------r 線---^9 (請先閱讀背面之注意事項再填寫本頁) 484207 A7 五、發明說明（4 ) 區域一同層部分，設置成厚度係以一大致連續方式，在… 該第一區域到該第二區域的方向上遞增，遍及一至少5处 大於薇頂氧化絕緣層最大厚度的距離，並將該橫向澤浐區 域鄰接該第一區域一同區域部分，設置成其厚度係二 的大致連續方式，在從該第一區域到該第二區域的方向二 遞減並遍及同樣的距離。這樣一種的組態，提供一較芦的 半導體膜區域，鄰近該第一區域，並且在這區域提^二大 致較薄的頂氧化絕緣層。此外，這樣一種裝置組態，可消 除在這一區域的氧化層和半導體膜層中的尖銳邊緣和陡直 斜坡。這些特色，結合在一起，可以獲致前述的性能優點 ，其對於以源極跟隨模式操作的MOSFET裝置，尤爲重要。 根據本發明，前述的特色係藉一包括以下兩個步驟的方 法所達成：在該薄半導體膜上製成一包括氮化矽的氧化光 罩j及然後將氧化光罩的一部分，製作一系列的接續的、 不同寬度的開口的圖樣，部分的開口具有一寬度，小於該 頂氧化絕緣層的最大厚度。該薄半導體膜於是利用氧化光 罩予以氧化，以生長頂面氧化絕緣層及橫向漂移區域部分 ，兩者都在厚度上起變化。 在本發明的一較佳具體實例中，該方法係用以製作一 MOSFET裝置，然而在本發明的.另一較佳具體實例中，該 方法係用以製作二極體，在裝置係根據本發明的方法製作 的情況下’將會提供增強的性能，由於減低了在一給定電 泥下的順向電壓降（因此減低傳導損失），並且還能提昇了 二極體的崩潰電壓的緣故。 x 297公釐） —----------m— (請先閱讀背面之注意事項再填寫本頁) 訂· 、線· 經濟部智慧財產局員工消費合作社印製 484207 經濟部智慧財產局員工消費合作社印製 A7 --------- B7 五、發明說明（5 ) 在本發明的另—較佳具體實例中，前述厚度的增加和減 低I發生’可以用或大致線性方式、或非線性方式，例如 根據一方根函數的方式。 在仍是本發明的另一個較佳具體實例中，僅只製成單一 個氧化光罩並作圖|，並且只有單一個熱氧化步驟要執行 以生長頂氧化絕緣層。由這個圖樣製成開口的一部分，較 宜有-約小於2微米的寬度，而最好是'約〇·4微米的寬 度。 因此，半導體裝置根據本發明的方法製作，提供重大的 改進，在高電流和高電壓應付能力方面是大幅度的增強， 而特別在MOSFET裝置的源面跟隨器的操作方面有大幅度 的增強。另外，本發明的方法可讓這種裝置用簡單、快速 又經濟的方式製作出來。 、本發明料些和其它方面，可參考此後對於各具體實例 所作的説明和闡釋，獲得瞭解。 關聯附圖閲讀以下說明，將可對本發明有所更進一步的 瞭解；附圖中： 圖1顯示根據本發明第一具體實例製作的一橫向s〇I mosfet裝置的簡化的橫截面圖； 圖2顯示根據本發明第二具體實例製作的一橫向s〇I MOSFET裝置的部分簡化的橫截面視圖；及 圖3顯示根據本發明第三具體實例製作的一 s〇i二極體 裝置的簡化的橫截面視圖。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） n ϋ I ϋ «I m n n n ϋ n I · n n n hi I i n 一 -0, · n I ϋ I n ϋ n I (請先閱讀背面之注意事項再填寫本頁) 484207 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（6 ) 在這些圖式中，半導體區域具有相同的導電型式，普遍 填上同方向的陰影線，而應加強調的，該等圖式未按比例 繪製。 一根據如今的方法發明製作的橫向薄膜SOI MOSFE丁構 型1 〇，顯示於圖1簡化的橫截面視圖中。這個構型包括一 半導體基底100，典型地屬於η型矽材，具有一 1〇18-1〇20 at/cn^(原子/立方公分）的摻雜濃度，在基底上設置一薄掩 埋氧化絕緣層102，典型是二氧化矽層，厚度約介於〇. 1 微米與5 · 0微米之間。在所示的裝置中，絕緣層丨〇2可有 利地具有2-3微米範圍内的厚度。 一薄半導體膜104，係設在絕緣層i〇2上並具有一厚度 约在0 · 1 - 2 · 0微米範圍内，同時有一橫向半導體裝置，在本 案例爲一 M0SFET，設在該薄半導體膜104内。在圖1所 示的具體實例中，該薄半導體膜104包括第一區域1〇6, 在此屬P型導電並具有一約1017 at/cm3的摻雜位準，作爲 該裝置的通道區域使用。該裝置的—汲極由第二區域1〇8 所構成，在此屬於n型導電並具有—1〇u at/cm3的摻雜位 準。該第二區域108與第一區域106係由一半導體橫向漂 牙夕區域1 1 0隔開設置，後者屬n型導電並在本範例中具有 —大致線性橫向摻雜廓形，在其左（通道）側有一約1 〇 X 1〇12 at/cm2的電荷濃度，而在其右（及極）側有一約2〇χΐ〇ΐ3 at/cm2的電荷濃度。 通常’在高電壓的裝置中’橫向漂移區域的摻雜位準， 應作線性增加到一至少40的因數。 -9- 本紙張尺度適財_家標準（CNS)A4規格χ撕公髮 (請先閱讀背面之注意事項再填寫本頁) 教 線· 484207 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（ 在圖1的MOSFET具體實例中，薄半導體膜104另外包 括一屬於η型導電的第三區域116，緊靠該第一區域106 遠離該橫向漂移區域丨1()的一邊設置。此成爲該MODFET 電晶體10的源極的第三區域，可具有一摻雜位準大致相等 於該第二區域108(其成爲該MOSFET裝置的汲極區域）的 掺雜位準，在這個範例裏，大約是1 〇18 at cm3。另外，一 導電電場極板114在該頂氧化絕緣層1 1 2上方，覆蓋並平 行該通道區域106伸展，以成爲該MOSFE T裝置的一閘極 。該導電電場極板114覆蓋並平行伸展在通道區域106上 面的部分，在圖1中係以參考數碼114a標示，而且係由頂 氧化絕緣層112的薄部112a將其與該薄半導體膜1 04隔絕 ;该薄邵1 12 a形成一閘極氧化物並係屬厚度不變部分，此 處約0 · 1微米或更小。 該頂氧化絕緣層112係設置在該薄半導體膜1〇4的上面 ，並具有一大體爲漸縮部分112b在橫向漂移區域11()的一 部分上，其厚度從鄰接該第一區域i 〇6處到該第二區域丄〇 8 處逐漸增加。在目前的範例中，該頂氧化絕緣層112的厚 度，從鄰接該第一區域106處112a區面的最小的約〇〇5 微米，變動到鄰近該第二區域108的區面U2c處的2微米 (依薄膜1〇4·的厚度而定）。 該頂氧化絕緣層U2的最大厚度，在區面丨1以處，能有 利地製作成大致等於該薄掩埋的氧化絕緣層ι〇2的厚度。 根據本發明的方法（全然與美國專利第5,648,671 ^的 構型相反），鄰接第-區域106的頂氧化絕緣層⑴b的部 .1-----%i. (請先閱讀背面之注意事項再填寫本頁) . --線·
484207 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（8 分，係製作成在從該第一區域到第二區域1〇8的方向上， 以一大致連續方式增加其厚度，且使其上表面和下表面向 2漸變，經過-段典型至少約5倍大於該頂氧化絕緣層的 最大厚度的距離。同樣，而且是頂氧化絕緣層U2在區域 lab處的下表面漸變的必然結果，該橫向漂移區域HQ具 有一都接第一區域1 06的對應區域部分丨1 〇a，在從該第一 區域到第二區域的方向上，具有一對應的、以一大致成連 續方式縮減的厚度部分。該頂氧化絕緣層和該橫向漂移區 域兩者的漸變，將典型地發生在至少约5倍大於該薄半導 體膜104的最大厚度的一段距離上…卜，儘管該頂氧化 絕緣層和該S0I橫向漂移區（112b、u〇a)的漸縮邊緣，在 簡化的圖式中顯示如一平滑的邊緣，但是根據本發明製造 的衣置，知因所使用方法，結果在這區域中典型地形成似 波狀起伏的表面。然而應可理解，有一廣泛範圍的尺寸數 値，被認爲是在本發明的範圍之内，該薄半導體膜1〇4可 有一約1 ·5微米的最大厚度，而該頂氧化絕緣層部分1 1 k :以具有一約2.0微米的最大厚度，在這樣的情況下，該 橫向漂移區域110，將會具有一約〇·45微米的最 其右側。 又 =在頂氧化絕緣層112上的導·電電場極板114可用聚矽 、聚矽加金屬、或其它適合的導電材料。應可理解，雖然 在圖式中顯示了該導電電場極板的_特定的橫向範圍，: 可使用不同的檢向範圍來達成不同的所想要的操作特性。 本紙張尺度適財目料辟（CNS)A4規格⑵& -11 x 297^7 . — t----^--------- *5^ —ttw. (請先閱讀背面之注意事項再填寫本頁) 484207
五、發明說明（9 ) 經濟部智慧財產局員工消費合作社印製 通到該導電電場極板114的電性連接，以及各個不同半 導體區域及基底1〇〇係以本行業一般技藝人士所熟知的傳 統方式製作，故而在此不再贅述。 該頂氧化絕緣層1 1 2及該橫向漂移區域i i 〇的厚度的變 異，可以有所不同，但大體是成連續的方式，這是在本發 明既定的範圍之内。因此，在圖丨中所示具體實例中，此 厚度的變異採取線性的變異形式，然而在圖2所示部分簡 化的橫截面視圖中，顯示一大體類似於圖丨中所示的裝置 12，其，除了在標示爲1 1 〇a和丨丨2b部分的厚度變動例外 ，後者顯示爲一大致非線性變動，例如爲一方根函數。所 選定厚度變動的精確方式，將是所期待達成的特定裝置朱 數的函數’這對於本行技藝能者而言，是顯而易見的事。 但另一根據本發明製作的具體實例，採用一橫向薄膜 SOI二極體構型14的形式，顯示於圖3簡化的部分剖視圖 中。此二極體構型類似於前面所説過的，特別是圖1，除 源極部分116省掉以外，而且該導電電場極板丨丨4具有一 與第一區域106接觸的部分1 14b，其在這具體實例中作爲 二極體裝置的陽極使用。該裝置的陰極係由第二區域丨〇 8 的構成，而在其它方面該裝置係類似於圖1中所示的裝置 ’因此不再作進一步的説明。和在前面提過的且 體實例一樣，該頂氧化絕緣層和橫向漂移區域厚度的變異 ，可以是線性的或非線性的。 _ -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） !1 — !1 !♦1 — 1 I I t — !!J - C請先閱讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 484207 A7
--~-—---BL 五、發明說明（1〇) 根據本發明的裝置，都達到大大提昇容許飽和電流流動 並降低裝置構型導通電阻、同時改進高崩潰電壓能量的幾 個優點。這是藉在鄰接該第_區域設大致較厚的半導 體：區域，及在這個區中設置一大致較薄的頂氧化絕緣層 而疋成另外，藉助一大致連績的方式，使該半導體膜及 頂氧化絕緣層漸縮，遍及一大致比早先技藝中的較大橫向 距離，可以在這個區域中避免氧化物和半導體膜中有銳邊 和陡坡的出現。這些特徵，組合在一起時，終致大幅改善 裝置構形’使具有前面提過的性能優點的特色。 儘管前面所述各型的裝置，可以根據傳統的處理技術製 作，一如在吾等早先的申請書中提起過，但是藉助本發明 的方法來製作此類裝置，可以使用更爲簡單、更爲快速、 又更爲經濟的方式。尤其是，藉使用一熱氧化法（尤其是一 LOCOS或矽局部氧化法）的特定的特徵，可使用單一個光 罩和單一個氧化步驟’來同時製作厚度增加的頂氧化絕緣 層的邵分和厚度減降的橫向漂移區域部分，如此，結果是 較簡單的、較快速的、和較經濟的處理技術。 與以後對本方法發明有關聯的一點，應請特別注意，雖 然一些特足的裝置構形已予展示並加解説，此方法在製作 SOI裝置和非SOI裝置方面，具有一般性的應用。如今發 明方法的其它應用包括，例如，製作一縱向功率裝置 -13- 本紙張尺度適用中國國豕標準（CNS)A4規格（210 X 297公爱） i I.-----^--------—I Aw. (請先閱讀背面之注意事項再填寫本頁) 五、發明說明（11) 構，和一縱向功率裝置用的近 ，諸如前面所說過的，本發明 ’在於有關非定常厚度部分的 移區域部分的幾個製作步驟。 先製作一氧化光罩，典型地係 襯塾氧化層而製成；然後，根 一氮化矽層在該襯墊氧化層上 備製作非定常厚度的層次的區 幸的不同寬度的連續開口的圖 、於待生長的該頂氧化絕緣層 於是接受熱氧化處理，使用氧 一邵分生長出該頂氧化絕緣層 罩邵分底下，將會生長較小的 詳細説明，這個方法能用以製 氧化絕緣層和橫向漂移區域。 光罩上的各個開口的寬度，可 緣層和橫向漂移區域形狀。 經濟部智慧財產局員工消費合作社印製 (VDMOS)用的低電容閘極結 乎理想的高電壓終端構形。 在SOI裝置的有關文章中 的方法與早先技藝不同之處 頂氧化絕緣層部分和橫向漂 這是藉以下步驟完成：首 藉在該薄半導體膜上生長一 據傳統的LOCOS技術，沈積 。氧化光罩的一部分，在準 域上面，在此時製作成一連 樣，有至少部分開口具有_ 厚度的寬度。該薄半導體膜 化光罩’從該薄半導體膜的 。因爲在幸父小開口的氧化光 氧化層’後面將有進·一步的 作具有非定長厚度部分的頂 此外，藉適當選擇在該氧化 以獲得各種不同的頂氧化絕 有利地，一部分在氧化光 氧化絕緣層的最大厚度的寬 開口可以有利地具有一小到 用一次的掩蔽光刻步驟和一 非定常厚度的頂氧化絕緣層 大簡化了早先技藝的方法。 罩上的開口，將具有一小於頂 度，典型的約2微米，和有些 〇·4微米的寬度。這樣，只要 次的熱氧化步驟，就可製成該 邵分和橫向漂移區域部分，大 14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
經濟部智慧財產局員工消費合作社印製 484207 五、發明說明（12) 目前的方法發明係根據以下事實的認識··如果在氧化光 罩上有些開口，係製作成較比待生長的頂氧化絕緣層的最 大厚度還要狹窄的話，那末在該氧化光罩的這些部分下面 的氧化速率，要比在無掩蔽的矽材的氧化速率爲小。因爲 氧化速率是開口圖樣的函數，審愼選定圖樣幾何以建構一 熱氧化層，其中的厚度可以修裁成橫向上所需要的組態。 如此舉例a之，在頭示爲一方根或一線性函數依從性的 裝置中，可藉適當選定氧化光罩上開口寬度的圖樣而達成 。返有，因爲這是在氧化過程中固然的事實，矽因氧化物 的生長而消耗，在下面的矽材或S0I層，將會在頂氧化絕 緣層部份生長的時候，自動並同時構建一非定常的厚度， 由是，只用一個光罩和一次氧化步驟，就可製作成兩個區 域。 雖然可以獲得承認，本發明係適用於一廣泛範圍的數値 和處理參數，在一典型的L〇C〇S處理過程中，將會生長一 6〇〇埃（angstrom)的襯墊氧化物，同時有14⑻埃的氮化矽 層沈積在該襯墊氧化物上。一所需的開口圖樣於是製作在 氧化光罩上，隨後是一高溫度熱氧化步驟，俾以生長需要 的組態。然而在氧化光罩上的有圖樣的開口，對於崩潰電 壓裝置來説，典型的是50微米寬，比待生長的熱氧化物二 厚度更寬了許多。本發明中一部分的開口，具有小於頂氧 化絕緣層的最大厚度的寬度，典型的大約在2微米。因此 ，不同於早先技藝的情況，在早先技藝中，在氧化光罩上 有圖樣的開口，典型的寬度是要比待生長的熱氧化物的厚 n n I I I n ϋ l I i n n _ 0 ί ί i h n s I 一 θν » n an ϋ ϋ ϋ ·ϋ 1 ϋ I (請先閱讀背面之注意事項再填寫本頁) -15- 484207
發明說明（13) 經濟部智慧財產局員工消費合作社印製 度大得很多’纟方法發明的小開σ，將终結在有圖樣的開 口：面生長較少的氧化⑲。這樣，舉例來説，如果使用— 熱氧化製程，在早先技藝中，在大寬度的開口下將生長2 2 微米的氧化物，在位㈣0.4微米的狹窄寬度的開口下， 將生長僅約"数米的氧化物。其原因就是因爲對於大開口 ’縱向擴散決定氧化速率而料小開口（即該等小於氧化物 厚度者m向擴散決定氧化速率。這種在L〇CQS製程中的 異常現象’本發明用來製造具有外圍輪摩的氧化物和不定 常厚度的SOI層次，如在圖式中所示。 作爲對本發明進一步的精製，藉在氧化光罩上適當規劃 一系列的小開口，可以控制最後結果的氧化物和s〇I層次 的厚度的外形輪廓，如此，使該氧化物和矽材具有符合所 需外形的坡度。某些有利外形輪廓，如在前面提及過的， 還有成線性方式和方根方式的厚度變異。對於如圖式中所 示的外形輪廓，可以看出，在氧化光罩上的開口的寬度， 將要在有坡度的區域上從左到右遞增，從而最後使氧化物 的厚度從左到右遞增，而一對應的S 01層次的厚度則從左 到右遞減。這樣所具有的淨效果，就是使在橫向區域上面 、有不同寬度開口的氧化物和SOI兩者的厚度，都具有坡 度，然而卻只使用到一次光罩和·一次氧化的製程。 本發明以前述的方式，提供一種製作各種型式的、具有 增強性能特性的半導體裝置的方法，該方法只使用到一個 簡單的、快速的又經濟的實施製程。 -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） €—ί I 訂--------r線--- (請先閱讀背面之注意事項再填寫本頁) 484207
五、發明說明（ :::本發明已參照幾個較佳的具體實例 和死明，本行技藝嫻熟人士將可搜㈤如,n ，有多種的變化可以、佳/ ，在形式上和細節上 請謂解，…請書中，在一裝7:::神和乾圍。應 不代表挑咚姑接罢认 衣置則面加有冠詞"一，，，並 ‘于…“、多數的存在；而用到”包含(括)，，一詞， 排除所述及的或所宣稱的以外的裝置或步驟的存在。 m n n ϋ β-Ι n n I ϋ ϋ i 0 ϋ n 1 l·— ί «ϋ n JrJf (請先閱讀背面之注意事項再填寫本頁) r線丨丨 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 484207 六、申請專利範圍 一種製作一半導體裝置（1〇、12、14)的方法，該半導體 裝置具有：一半導體基底（100); —在該基底上的薄掩埋 氧化絕緣層（102);及一橫向半導體裝置，其設置在該薄 掩埋氧化層上一薄半導體膜（1〇4)中；該薄半導體膜包含 :一第一導電型的第一區域（106); 一第二導電型的第二 區域（10 8)’與第一區域相對立，並由一屬於第二導電型 的橫向漂移區域（110)將其與第一區域隔開；一頂氧化絕 緣層（112)遍佈在該薄半導體膜上；及一傳導電場極板 (114)，在該頂氧化絕緣層（112)上；其中該頂氧化絕緣層 (112)包括一鄰接該第一區域（1〇6)的層次部分（112b)，其 在從該第一區域别該第二區域方向上，遍及一至少5倍 大於ϋ薄半導體膜的最大厚度的一距離，以一大致連續 方式增加其厚度；而該橫向漂移區域包括一鄰接該第一 區域（106)的區域部分（ii〇a)，其在從該第一區域到該第 二區域方向上，遍友該同一距離，以該大致連續方式減 小其厚度；該方法包括： 在該薄半導體膜上面製作一包含氮化矽的氧化光罩； 然後 在該氧化光罩的一部分上，製作一系列的連續的、不 同的寬度的開口圖樣；該開口的一部分，具有一寬度小 於該頂氧化絕緣層的最大厚度；及然後 熱氧化處理該薄半導體膜，使用該氧化光罩以生長該 頂氧化絕緣層（1 1 2)連同該厚度增加的同層部分（1 1 2b)， -18 - 本紙張尺度適用中關家標準（CNS)A4規格（21G X 297公釐)" I I I n 1 n H ϋ n 1 1 ϋ I · ϋ amm§ 1 I I ai n 一aj* n 1 ϋ n ϋ ϋ I I ϋ ·1 -ϋ 籲 、· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 484207 A8 B8 C8 D8 、申清專利範圍 並以製成該橫向漂移區域（U〇)連同該厚度減少的同區 域部分（1 l〇a)。 2’根據申請專利範圍第1項之製作一半導體裝置之方法， 其中该裝置包括一二極體（14)，該電場極板係連接到該 第一區域（114b)，形成該二極體的第一電極，而該第二 區域（1 0 8)形成該二極體（14)的第二電極。 3 ·根據申凊專利範圍第2項之製作一半導體裝置之方法， 其中該頂氧化絕緣層（1 12)的最大厚度係大致等於該薄 掩埋氧化絕緣層（102)的厚度。 4.根據申請專利範圍第1項之製作一半導體裝置之方法， 該裝置包括一 M〇SRFT(10、12)，該薄半導體膜另包括 一屬於該第二導電型的第三區域（1 16)，緊接在該第一區 域（106)遠離該橫向漂移區域（1 1 〇)的一側，該傳導電場極 板（114)伸展遍及該第一區域（106)並與之隔絕，以成爲該 MOSFET(10、12)的一閘極，而該第三（116)和第二（1〇8) 兩區域則成爲該MOSFET(10、12)的源極和汲極。 5·根據申請專利範圍第4項之製作一半導體裝置之方法， 其中该頂氣化絕緣層（1 1 2)的最大厚度係大致等於該薄 掩埋氧化絕緣層（1 02)的厚度。 6·根據申請專利範圍第1項之製作一半導體裝置之方法， 其中該橫向漂移區域（110)的一摻雜位準在從該第一區 域（106)到該第二區域（108)的方向上成線性增加。 7·根據申请專利範圍弟6項之製作一半導體裝置之方法， 其中該摻雜位準以一至少約40的因數作線性的增加。 (請先閱讀背面之注意事項再填寫本頁) -瘃 --線- 經濟部智慧財產局員工消費合作社印製 -19 - 484207 經 濟 部 智 慧 財 產 局 A8 B8 C8 D8 '申請專利範圍 8.根據申睛專利範圍第1項之製作一半導體裝置之方法， 其中頂氧化絕緣層（112)的同層部分（n2b)的厚度以大致 線性方式遞增，而向漂移區域（丨i 〇)的同區域部分（丨丨〇a) 的厚度以大致線性方式遞減。 9·根據申凊專利範圍第1項之製作一半導體裝置之方法， 其中頂氧化絕緣層（112)的同層部分（丨丨2b)的厚度以大致 非線性方式遞增，而向漂移區域（11〇)的同區域部分 (11 0a)的厚度以大致非線性方式遞減。 10.根據申請專利範圍第9項之製作一半導體裝置之方法， 其中該非線性方式包含一方根函數。 11·根據申請專利範圍第1項之製作一半導體裝置之方法， 其中只要一次的氧化光罩製作和加作圖樣，而且只要執 行一次的熱氧化步驟以生長氧化絕緣層。 12.根據申凊專利範圍第1項之製作一半導體裝置之方、去 其中該熱氧化步驟包括LOCOS(局部矽氧化）步驟。’ ’ 13·根據申請專利範圍第12項之製作一半導體裝置之方法 ’尚包括藉在該薄半導體膜上生長一襯墊氧化層以製作 該氧化光罩，然後在該襯墊氧化層上沉積一氮化矽層。 14.根據申請專利範圍第1項之製作_半導體裝置之方^ 其中該開口的一部分具有一小於約2微米的寬度。 15·根據申請專利範圍第14項之製作一半導體裝^之方法 ，其中該開口的一部分具有一約〇4微米的寬度。 (請先閱讀背面之注意事項再填寫本頁) •黴 線· 消 費 合 作 社 印 製 -20- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐 484207 A8 B8 C8 D8 六、申請專利範圍 16.根據申請專利範圍第1項之製作一半導體裝置之方法， 尚包括在該頂氧化纟層部分（112)上製作該傳導電場 極板（114)的步驟〇 17·—種製作一具有氧化^^112)的半導體裝置之方法，包 括以下步驟：在一半導'(104)上製成一氧化光罩；然 後知該氧化光罩的一部分，形成具有一系列連續的不同 寬度開口的圖樣，該開口的一部分具有一小於該氧化絕 緣層（112)的最大厚度的寬度；然後將該半導體層（1〇4) 作熱氧化處理，使用該氧化光罩以生長該氧化絕緣層 (112) ’從而給予在氧化光罩的該一部分的下面的該氧化 絕緣層（112)和該車導體層兩者一非固定厚度（u〇a)。 --------------g------!訂. 2清先閱讀背面之注意事項再填寫本頁) ·.線---Φ. 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW089120091A 1999-09-30 2000-09-28 Devices with graded top oxide and graded drift region TW484207B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/408,786 US6221737B1 (en) 1999-09-30 1999-09-30 Method of making semiconductor devices with graded top oxide and graded drift region

Publications (1)

Publication Number Publication Date
TW484207B true TW484207B (en) 2002-04-21

Family

ID=23617760

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089120091A TW484207B (en) 1999-09-30 2000-09-28 Devices with graded top oxide and graded drift region

Country Status (7)

Country Link
US (1) US6221737B1 (zh)
EP (1) EP1142011B1 (zh)
JP (1) JP2003510841A (zh)
KR (1) KR100750411B1 (zh)
DE (1) DE60028727T2 (zh)
TW (1) TW484207B (zh)
WO (1) WO2001024250A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230315A (ja) * 2000-02-17 2001-08-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4667572B2 (ja) * 2000-09-18 2011-04-13 三菱電機株式会社 半導体装置およびその製造方法
DE10106073C2 (de) * 2001-02-09 2003-01-30 Infineon Technologies Ag SOI-Bauelement
JP4804666B2 (ja) * 2001-08-10 2011-11-02 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
US6847081B2 (en) * 2001-12-10 2005-01-25 Koninklijke Philips Electronics N.V. Dual gate oxide high-voltage semiconductor device
US6627958B2 (en) 2001-12-10 2003-09-30 Koninklijke Philips Electronics N.V. Lateral high voltage semiconductor device having a sense terminal and method for sensing a drain voltage of the same
GB2418063A (en) * 2004-09-08 2006-03-15 Cambridge Semiconductor Ltd SOI power device
US7071047B1 (en) 2005-01-28 2006-07-04 International Business Machines Corporation Method of forming buried isolation regions in semiconductor substrates and semiconductor devices with buried isolation regions
US10060019B2 (en) 2012-11-16 2018-08-28 The Boeing Company Thermal spray coated reinforced polymer composites
US9970100B2 (en) 2012-11-16 2018-05-15 The Boeing Company Interlayer composite substrates
US9139908B2 (en) 2013-12-12 2015-09-22 The Boeing Company Gradient thin films
US9716144B2 (en) 2014-12-19 2017-07-25 General Electric Company Semiconductor devices having channel regions with non-uniform edge
CN106783975A (zh) * 2016-11-23 2017-05-31 南通沃特光电科技有限公司 一种n沟道增强型mos晶体管器件
CN106784002A (zh) * 2016-11-23 2017-05-31 南通沃特光电科技有限公司 一种制造n沟道增强型mos晶体管器件的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2706623A1 (de) * 1977-02-16 1978-08-17 Siemens Ag Mis-fet fuer hohe source-drain-spannungen
FR2667440A1 (fr) * 1990-09-28 1992-04-03 Philips Nv Procede pour realiser des motifs d'alignement de masques.
JP2744126B2 (ja) 1990-10-17 1998-04-28 株式会社東芝 半導体装置
JP2825671B2 (ja) * 1991-01-23 1998-11-18 新日本製鐵株式会社 溶融Ｚｎ−Ｍｇ−Ａｌ−Ｓｎめっき鋼板
DE69209678T2 (de) * 1991-02-01 1996-10-10 Philips Electronics Nv Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
US5246870A (en) 1991-02-01 1993-09-21 North American Philips Corporation Method for making an improved high voltage thin film transistor having a linear doping profile
US5322804A (en) * 1992-05-12 1994-06-21 Harris Corporation Integration of high voltage lateral MOS devices in low voltage CMOS architecture using CMOS-compatible process steps
US5378912A (en) * 1993-11-10 1995-01-03 Philips Electronics North America Corporation Lateral semiconductor-on-insulator (SOI) semiconductor device having a lateral drift region
US5648671A (en) 1995-12-13 1997-07-15 U S Philips Corporation Lateral thin-film SOI devices with linearly-graded field oxide and linear doping profile
TW360982B (en) * 1996-01-26 1999-06-11 Matsushita Electric Works Ltd Thin film transistor of silicon-on-insulator type
JP3495498B2 (ja) 1996-03-15 2004-02-09 松下電工株式会社 半導体装置
JPH10135466A (ja) 1996-10-31 1998-05-22 Matsushita Electric Works Ltd 半導体装置及びその製造方法
JPH10163496A (ja) 1996-11-27 1998-06-19 Matsushita Electric Works Ltd 半導体装置及びその製造方法
KR100228773B1 (ko) * 1996-12-31 1999-11-01 김영환 반도체소자 및 그 제조방법
WO1999034449A2 (en) * 1997-12-24 1999-07-08 Koninklijke Philips Electronics N.V. A high voltage thin film transistor with improved on-state characteristics and method for making same
US5969387A (en) * 1998-06-19 1999-10-19 Philips Electronics North America Corporation Lateral thin-film SOI devices with graded top oxide and graded drift region

Also Published As

Publication number Publication date
JP2003510841A (ja) 2003-03-18
US6221737B1 (en) 2001-04-24
WO2001024250A1 (en) 2001-04-05
KR20010080605A (ko) 2001-08-22
DE60028727T2 (de) 2007-05-24
KR100750411B1 (ko) 2007-08-21
EP1142011A1 (en) 2001-10-10
DE60028727D1 (de) 2006-07-27
EP1142011B1 (en) 2006-06-14

Similar Documents

Publication Publication Date Title
TW484207B (en) Devices with graded top oxide and graded drift region
TW502446B (en) Trench MOSFET with structure having low gate charge
US6858478B2 (en) Tri-gate devices and methods of fabrication
US5514604A (en) Vertical channel silicon carbide metal-oxide-semiconductor field effect transistor with self-aligned gate for microwave and power applications, and method of making
TW501266B (en) A high voltage thin film transistor with improved on-state characteristics and method for making same
JP3338058B2 (ja) ＳｉＣ製電界効果トランジスタの製造方法
US5672889A (en) Vertical channel silicon carbide metal-oxide-semiconductor field effect transistor with self-aligned gate for microwave and power applications, and method of making
US20100213556A1 (en) Metal source and drain transistor having high dielectric constant gate insulator
TWI251347B (en) LDMOS device and method of fabrication
JPH02188967A (ja) 半導体装置
TW523816B (en) Semiconductor trench device with enhanced gate oxide integrity structure
JPS60176271A (ja) 電界効果形トランジスタ
US6593175B2 (en) Method of controlling a shape of an oxide layer formed on a substrate
KR100517126B1 (ko) 양자점 크기를 조절할 수 있는 단전자 트랜지스터와동일한 ｓｏｉ기판에 집적할 수 있는 단전자 트랜지스터및 이중게이트 ｍｏｓｆｅｔ과 그 각각의 제조방법
TW200836351A (en) Non-volatile memory transistor with quantum well charge trap
JP5739732B2 (ja) 半導体装置
US5578506A (en) Method of fabricating improved lateral Silicon-On-Insulator (SOI) power device
TW200300592A (en) Method of forming narrow trenches in semiconductor substrates
CN104037074B (zh) 用于无内嵌式SiGe的HKMG技术中的改良型硅化物形成
JPH09246536A (ja) 半導体素子
WO1998019344A1 (en) Threshold adjust in vertical dmos transistor
TWI280674B (en) High voltage device manufacturing process capable of matching low voltage device manufacturing process
TWI221626B (en) Method for fabricating a MOSFET and reducing line width of the gate structure
KR940002402B1 (ko) 자체 정열된 게이트 트랜치(gate trench) MOSFET 제조방법
Hilleringmann Developments for High-Density Integrated Circuits

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees