CN106783975A - 一种n沟道增强型mos晶体管器件 - Google Patents
一种n沟道增强型mos晶体管器件 Download PDFInfo
- Publication number
- CN106783975A CN106783975A CN201611037814.8A CN201611037814A CN106783975A CN 106783975 A CN106783975 A CN 106783975A CN 201611037814 A CN201611037814 A CN 201611037814A CN 106783975 A CN106783975 A CN 106783975A
- Authority
- CN
- China
- Prior art keywords
- silicon
- mos transistor
- insulator
- drain region
- transistor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003014 reinforcing effect Effects 0.000 title claims abstract description 21
- 239000012212 insulator Substances 0.000 claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- 239000004411 aluminium Substances 0.000 claims abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 6
- 238000011065 in-situ storage Methods 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims description 3
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 230000002708 enhancing effect Effects 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000000758 substrate Substances 0.000 description 5
- 206010010144 Completed suicide Diseases 0.000 description 4
- 108091006146 Channels Proteins 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种N沟道增强型MOS晶体管器件，包括：绝缘体上硅（SOI），所述绝缘体上硅为P型硅且具有背离掩埋氧化层的表面；在所述绝缘体上硅内通过离子注入或原位掺杂选择性外延生长形成的N型漏区和N型源区，所述漏区和源区的顶面与所述表面共面；位于所述漏区和源区之间的栅极结构，其包括栅极氧化层和位于栅极氧化层之上的铝栅极，其中，所述栅极氧化层为部分嵌入所述绝缘体上硅的楔形结构，嵌入深度由漏区向源区依次递减。
Description
技术领域
本发明涉及集成电路芯片技术领域，具体涉及一种N沟道增强型MOS晶体管器件的设计。
背景技术
近年来，金属硅化物(Metallicsilicide)源/漏MOSFETs逐渐成为最具发展前景的下一代CMOS晶体管技术之一。金属硅化物源/漏MOSFETs的源区和漏区不同于传统的CMOS晶体管由半导体衬底的掺杂区形成，而是由金属硅化物组成。通常，金属硅化物源/漏MOSFETs既可以形成于体硅衬底也可以形成于SOI衬底。
图1为一种常见的金属硅化物源/漏MOSFETs的结构示意图，N沟道增强型MOS晶体管9形成于绝缘体上硅（SOI）3上，SOI具有绝缘层1、掩埋氧化物层2和硅衬底3，源区5和漏区4形成于硅衬底3中，栅极结构包括栅极氧化物层6和铝栅极7，在工作状态下（即栅极加一定的偏压），形成了载流子沟道8。随着超大规模集成电路对高集成度和高性能的需求逐渐提高，晶体管的尺寸不断缩小，源区和漏区的厚度也随之降低，当源区和漏区的厚度小于一定的关键尺寸，例如10nm，此时所形成的源/漏的电阻将显著升高，漏/栅间的漏电流将增大。这主要是由于栅极氧化物层6下方形成的载流子沟道8的不均匀性造成的，如图1所示，载流子沟道8由源区至漏区逐渐变宽，在源/漏的电阻提高的基础上，多数载流子将流向栅极造成漏电流的增大，导致器件性能的降低，这一缺陷严重限制了MOSFETs未来的发展。
发明内容
基于解决上述封装中的问题，本发明提供了一种N沟道增强型MOS晶体管器件，包括：
绝缘体上硅（SOI），所述绝缘体上硅为P型硅且具有背离掩埋氧化层的表面；
在所述绝缘体上硅内通过离子注入或原位掺杂选择性外延生长形成的N型漏区和N型源区，所述漏区和源区的顶面与所述表面共面；
位于所述漏区和源区之间的栅极结构，其包括栅极氧化层和位于栅极氧化层之上的铝栅极，其中，所述栅极氧化层为部分嵌入所述绝缘体上硅的楔形结构，嵌入深度由漏区向源区依次递减。
根据本发明的实施例，所述栅极结构距离漏区较远，而距离源区较近。
根据本发明的实施例，在所述N沟道增强型MOS晶体管器件工作时，所述绝缘体上硅具有由所述栅极氧化层的嵌入部分、漏区和沟道围成一不导电的盲区。
根据本发明的实施例，在所述N沟道增强型MOS晶体管器件工作时，N型沟道的宽度大致相等。
根据本发明的实施例，所述栅极结构的两侧具有氮化硅侧墙。
根据本发明的实施例，所述栅极氧化物层覆盖整个绝缘体上硅的表面，并且漏出所述源区和漏区，并在漏出部分形成金属硅化物，以形成源极和漏极。
本发明的技术方案，具有如下优点：
（1）采用嵌入的栅极氧化物层防止漏区载流子流向栅极，减小漏电流；
（2）栅极结构偏离所述漏区，使得所述漏电流路径变大，从而进一步减小漏电流；
（3）采用栅极氧化物层的整体性覆盖SOI，保证整体绝缘性。
附图说明
图1为现有技术的N沟道增强型MOS晶体管器件的剖面图；
图2为本发明的N沟道增强型MOS晶体管器件的剖面图；
图3为本发明的N沟道增强型MOS晶体管器件的具有金属硅化物电极的示意图；
图4为本发明另一实施例的N沟道增强型MOS晶体管器件的剖面图。
具体实施方式
第一实施例
参见图2、3， N沟道增强型MOS晶体管器件9，包括：
绝缘体上硅（SOI）3，所述绝缘体上硅为P型硅且具有背离掩埋氧化层2的表面；
在所述绝缘体上硅3内通过离子注入或原位掺杂选择性外延生长形成的N型漏区4和N型源区5，所述漏区和源区的顶面与所述表面共面；
位于所述漏区4和源区5之间的栅极结构，其包括栅极氧化层6a和位于栅极氧化层6a之上的铝栅极7，其中，所述栅极氧化层6a为部分嵌入所述绝缘体上硅3的楔形结构，嵌入深度由漏区4向源区5依次递减。
其中，参见图2，在所述N沟道增强型MOS晶体管器件工作时，N型沟道8a的宽度大致相等。在所述栅极结构的两侧还具有氮化硅侧墙（未示出）。
参见图3，所述栅极氧化物层6a、6b可以同时覆盖整个绝缘体上硅的表面，通过光刻工艺漏出所述源区5和漏区4，并在漏出部分形成金属硅化物，以形成源极12和漏极11。
第二实施例
参见图4，N沟道增强型MOS晶体管器件9，包括：
绝缘体上硅（SOI）3，所述绝缘体上硅为P型硅且具有背离掩埋氧化层2的表面；
在所述绝缘体上硅3内通过离子注入或原位掺杂选择性外延生长形成的N型漏区4和N型源区5，所述漏区和源区的顶面与所述表面共面；
位于所述漏区4和源区5之间的栅极结构，其包括栅极氧化层6a和位于栅极氧化层6a之上的铝栅极7，其中，所述栅极氧化层6a为部分嵌入所述绝缘体上硅3的楔形结构，嵌入深度由漏区4向源区5依次递减。
所述栅极结构偏离所述漏区4，即距离漏区4较远，而距离源区5较近在所述N沟道增强型MOS晶体管器件9工作时，所述绝缘体上硅3具有由所述栅极氧化层6的嵌入部分、漏区4和沟道8a围成一不导电的盲区10。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。
Claims (6)
1.一种N沟道增强型MOS晶体管器件，包括：
绝缘体上硅（SOI），所述绝缘体上硅为P型硅且具有背离掩埋氧化层的表面；
在所述绝缘体上硅内通过离子注入或原位掺杂选择性外延生长形成的N型漏区和N型源区，所述漏区和源区的顶面与所述表面共面；
位于所述漏区和源区之间的栅极结构，其包括栅极氧化层和位于栅极氧化层之上的铝栅极，其中，所述栅极氧化层为部分嵌入所述绝缘体上硅的楔形结构，嵌入深度由漏区向源区依次递减。
2.根据权利要求1所述的N沟道增强型MOS晶体管器件，其特征在于，所述栅极结构距离漏区较远，而距离源区较近。
3.根据权利要求2所述的N沟道增强型MOS晶体管器件，其特征在于，在所述N沟道增强型MOS晶体管器件工作时，所述绝缘体上硅具有由所述栅极氧化层的嵌入部分、漏区和沟道围成一不导电的盲区。
4.根据权利要求1或3所述的N沟道增强型MOS晶体管器件，其特征在于，在所述N沟道增强型MOS晶体管器件工作时，N型沟道的宽度大致相等。
5.根据权利要求1所述的N沟道增强型MOS晶体管器件，其特征在于，所述栅极结构的两侧具有氮化硅侧墙。
6.根据权利要求1所述的N沟道增强型MOS晶体管器件，其特征在于，所述栅极氧化物层覆盖整个绝缘体上硅的表面，并且漏出所述源区和漏区，并在漏出部分形成金属硅化物，以形成源极和漏极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611037814.8A CN106783975A (zh) | 2016-11-23 | 2016-11-23 | 一种n沟道增强型mos晶体管器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611037814.8A CN106783975A (zh) | 2016-11-23 | 2016-11-23 | 一种n沟道增强型mos晶体管器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106783975A true CN106783975A (zh) | 2017-05-31 |
Family
ID=58974397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611037814.8A Pending CN106783975A (zh) | 2016-11-23 | 2016-11-23 | 一种n沟道增强型mos晶体管器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106783975A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60208863A (ja) * | 1984-04-03 | 1985-10-21 | Nec Corp | Ｍｏｓトランジスタ及びその製造方法 |
| US6221737B1 (en) * | 1999-09-30 | 2001-04-24 | Philips Electronics North America Corporation | Method of making semiconductor devices with graded top oxide and graded drift region |
| CN104103521A (zh) * | 2013-04-12 | 2014-10-15 | 英飞凌科技股份有限公司 | 带有具有变化厚度的绝缘层的半导体器件 |
| US20140327084A1 (en) * | 2013-05-01 | 2014-11-06 | International Business Machines Corporation | Dual shallow trench isolation (sti) field effect transistor (fet) and methods of forming |
-
2016
- 2016-11-23 CN CN201611037814.8A patent/CN106783975A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60208863A (ja) * | 1984-04-03 | 1985-10-21 | Nec Corp | Ｍｏｓトランジスタ及びその製造方法 |
| US6221737B1 (en) * | 1999-09-30 | 2001-04-24 | Philips Electronics North America Corporation | Method of making semiconductor devices with graded top oxide and graded drift region |
| CN104103521A (zh) * | 2013-04-12 | 2014-10-15 | 英飞凌科技股份有限公司 | 带有具有变化厚度的绝缘层的半导体器件 |
| US20140327084A1 (en) * | 2013-05-01 | 2014-11-06 | International Business Machines Corporation | Dual shallow trench isolation (sti) field effect transistor (fet) and methods of forming |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10727334B2 (en) | Lateral DMOS device with dummy gate | |
| CN102655166B (zh) | 一种用于功率器件击穿保护的栅漏箝位和静电放电保护电路 | |
| US9159791B2 (en) | Semiconductor device comprising a conductive region | |
| CN109119461B (zh) | 一种超结mos型功率半导体器件及其制备方法 | |
| CN103137697A (zh) | 功率mosfet及其形成方法 | |
| CN101853854B (zh) | 一种改进型终端结构的沟槽功率mos器件 | |
| JP2007005723A (ja) | 半導体装置 | |
| US6911696B2 (en) | LDMOS transistor | |
| CN101202305A (zh) | 具有改进的源极和漏极的半导体器件及其制造方法 | |
| CN106935646A (zh) | 埋藏沟道晶体管及其形成方法 | |
| CN106169503A (zh) | 具有垂直浮动环的半导体装置及其制造方法 | |
| CN101593773B (zh) | 沟槽型功率mos晶体管及利用其的集成电路 | |
| US8723256B1 (en) | Semiconductor device and fabricating method thereof | |
| CN105390543A (zh) | 高电压金属氧化物半导体晶体管设备 | |
| CN109166915B (zh) | 一种介质超结mos型功率半导体器件及其制备方法 | |
| CN103545346B (zh) | 隔离型n型ldmos器件及其制造方法 | |
| US20090065863A1 (en) | Lateral double diffused metal oxide semiconductor device | |
| CN104701177A (zh) | 晶体管的形成方法 | |
| CN102646712A (zh) | 一种ldmos器件及其制造方法 | |
| CN104992943B (zh) | Sonos存储器的制作工艺方法 | |
| CN102891088A (zh) | 垂直双扩散金属氧化物半导体场效应晶体管器件制造方法 | |
| US9105721B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN102376533A (zh) | 交替排列的p型和n型半导体薄层结构的制作方法及器件 | |
| US8878301B2 (en) | Semiconductor device with transistors having different source/drain region depths | |
| CN106783975A (zh) | 一种n沟道增强型mos晶体管器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170531 |