TW480693B - Improved bonding pad and support structure and method for their fabrication - Google Patents

Improved bonding pad and support structure and method for their fabrication Download PDF

Info

Publication number
TW480693B
TW480693B TW089121355A TW89121355A TW480693B TW 480693 B TW480693 B TW 480693B TW 089121355 A TW089121355 A TW 089121355A TW 89121355 A TW89121355 A TW 89121355A TW 480693 B TW480693 B TW 480693B
Authority
TW
Taiwan
Prior art keywords
metal
interlayer
pad
pad structure
patent application
Prior art date
Application number
TW089121355A
Other languages
English (en)
Inventor
Bin Zhao
Original Assignee
Conexant Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conexant Systems Inc filed Critical Conexant Systems Inc
Application granted granted Critical
Publication of TW480693B publication Critical patent/TW480693B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05085Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089Disposition of the additional element
    • H01L2224/05093Disposition of the additional element of a plurality of vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48699Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01039Yttrium [Y]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01063Europium [Eu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01073Tantalum [Ta]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01084Polonium [Po]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/04955th Group
    • H01L2924/04953TaN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/050414th Group
    • H01L2924/05042Si3N4
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

經濟部智慧財產局員X消費合泎fi印製 480693 A7 B7______ 五、發明說明(1 ) 發明背景 發明領域 本發明係在積體電路製法之領域。詳言之,本發明係 在使用銅及低介電常數材料之積體電路的粘結墊及載體結 .構之領域。 先行技術 製造較快1C (積體電路)晶片之趨勢大都聚焦於提升 1C晶片互連之速率同時維持或改良其它1C晶片功能,諸如 ’低耗能、低噪音、及長期可靠性,並同時維持或改進製 造成本。因此,爲提升1C晶片互連之速率,有必要降低1C 晶片互連之電阻及電容。該互連之電容係與使互連之間絕 緣的介電層之介電常數(“k”)成正比。故介電層之介電常 數的降低導致互連電容之降低及互連延遲之減低。 傳統上,係用鋁作爲主要之互連導體而用二氧化矽作 主要之互連介電體。近來,至少部分由於銅之電阻低於鋁 之事實,銅已成更爲理想之互連導體。並且近來,已有若 干介電常數低於二氧化矽(其介電常數約爲4.0)之低介電常 數(“低-k”)材料用於ic晶片。然而,銅及低-k介電材料 之用於1C晶片亦已引起若干挑戰。 例如,銅難以蝕刻因而用於鋁製程之“消減蝕刻,,過程 即無法順利用於銅晶片。因此’目前形成銅互連圖樣之方 法係基於“大馬士格”處理。“大馬士格,,一詞源自發源於 大馬士格之古代金屬鑲嵌工藝。根據大馬士格製程,係先 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 0 論 -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) -4- 480693 A7 __ _B7 ___ 五、發明說明(2 ) 於介電層刻出溝渠或通道,再塡以金屬。第1 A至1 D圖有 助於說明用以製造銅互連之大馬士格製程。 參照第1 A圖,於通常含電路並可含其它互連階層之基 板104.上形成絕緣層102 (例如,二氧化矽)。爲易於以大馬 .士格製程作銅之圖樣形成,1 02層須具均勻厚度並盡可能 平坦。理想之平坦絕緣層1 02如第1 A圖所示。 第1 B圖示1 0 2層在以圖樣形成產生二溝渠,寬溝渠 106及窄溝渠108後之剖面。這些溝渠係以光微影及合適之 各向異性蝕刻技術,諸如先行技術中已知之反應性離子蝕 刻,移除1 02層之頂部而形成。這些溝渠即是銅互連導體 所須鑲入之處。並且,絕緣體1 07係於鑲入溝渠1 06之銅互 連及鑲入溝渠1 08之銅互連間提供絕緣。參照第1 C圖,銅 膜1 1 2係示如沉積於絕緣層1 02之上。銅膜1 1 2可由例如, 化學氣相沉積(CVD),物理氣相沉積(PVD),PVD加再流 平,或電鍍。銅膜1 12係以沉積至能將溝渠1〇6及108完全 以銅塡滿爲佳。詳言之,銅膜1 1 2的不需要之部分,例如 ,所示覆蓋絕緣阻障1 07之部分須予移除。 第1 D圖示在硏磨去除銅膜1 1 2的不需要之部分後的, 各餘留在溝渠1 06及1 08內之寬鑲入銅導體1 1 4及窄鑲入銅 互連1 1 6。硏磨係以化學機械硏磨(CMP),其中該半導體 晶圓及/或硏磨墊係裝置成可以旋轉並使於旋轉中互相接觸 。提供磨粒及化學反應性成份漿液係在硏磨中供應於例如 ,該硏磨墊。磨粒成份通常包括磨細之膠體氧化矽或氧化 鋁微粒。化學反應性成份通常係經稀釋之酸及/或過氧化氫 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 裝·— (請先閱讀背面之注意事項再填寫本頁) - 經濟邹智慧时查笱員31肖費乂η乍土巾纪 -5- 480693 Α7 Β7 五、發明說明(3 ) ,漿液之其餘部分由去離子水組成。一般,在CMP當中係 以漿液組成及硏磨條件(例如,轉速、硏磨施力、溫度)乃 調整爲導電膜(亦即,沉積銅膜及金屬阻障層)能以高於絕 緣層(通常係以30 : 1之比)之速率選擇性地移除。 然而,CMP過程的缺點之一也說明於第1 D圖。窄銅互 連1 1 6之頂面係如稍有“凹狀扭曲”但與絕緣層1 〇 2之頂 面大致共平面。然而,寬銅互連1 1 4係示如有嚴重凹狀扭 曲。諸如寬銅互連1 1 4所示之凹狀扭曲現象導致互連層之 不均側面,對1C晶片中後續各層之製程造成損害。嚴重時 ,寬導體諸如,寬導體1 1 4,之片段可於硏磨當中從溝渠 完全移除,僅留下外露之溝底。此一於溝渠中央全無金屬 餘留之情況並非所欲,因其會例如,升高金屬互連的電阻 及減低1C晶片之長期可靠度。 •凹狀扭曲硏磨現象所導致之另一問題係原應作寬導體 上之金屬層與寬導體間之電連接的介層可能無法抵達寬導 體之淺部因爲該淺部餘留之金屬太少且低於該寬互連之其 餘部分。易言之,雖然來自上金屬層之介層係設計爲長至 足以抵達底下的金屬互連之表面,但寬互連上之介層卻太 短而無法抵達寬互連之凹狀扭曲部分。 已有發現,CMP過程當中之凹狀扭曲硏磨,可藉由使 在如1 06之寬溝渠有“介電塡料”而予以實質降低。一般, 須有特定導電及絕緣材料之實驗及理想的C Μ P過程以決定 會有嚴重凹狀扭曲之最低線寬並因而需要介電塡料以去除 如此之凹狀扭曲硏磨。通常此一寬度係從若干微米至數十 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ^--------^---------線 (請先閱讀背面之注意事項再填寫本頁) -6 - 480693 齊 ft !才 I h A7 五、發明說明(4 微米。然而,一般以爲寬60至1 〇〇微米之代表性粘結墊, 已明顯寬至足以因CMP過程而起凹狀扭曲。因此,以大馬 士格製程形成之銅粘結墊以往須以介電塡料降低或免除凹 狀扭曲硏磨。 以往以介電塡料降低銅粘結墊之凹狀扭曲的解決方法 示於第2A及2B圖。第2A及2B圖說明用介電塡料於二稍有 不同之架構。第2A圖係銅粘結墊230之俯視圖。形成長條 狀之介電塡料(如從粘結墊頂上所見)係分布於銅粘結墊 230之內。如此的方形長條介電塡料如第2A圖符號232所 示。第2B圖係銅粘結墊240之俯視圖。形成方形之介電塡 料(如從粘結墊頂上所見)係分布於銅粘結墊240之內。如 此的方形長條介電塡料如第2B圖符號242所示。 第2A圖中沿2C線的粘結墊230之側視(其乃同於沿2C 線的粘結墊240之側視)示於第2C圖。第2C圖示設置於基 板204 (相當於第1 A至1D圖中之基板104)上之絕緣層202 (相當於第1A至1D圖中之絕緣層102)。第2C圖中之溝渠 206係相當於第1 A至1D圖中之溝渠106而第2C圖中之溝渠 208係相當於第1A至1D圖中之溝渠108。第2C圖中之介電 塡料252係第2A圖中之介電塡料232 (或第2B圖中之介電 塡料242)的剖面。第2C圖中之介電塡料252係位於第2C 圖的金屬片段254之間。從第2C圖雖不明顯,金屬片段 254係如第2A及2B圖所示作電連接。易言之,金屬片段 2 5 4係第2 A圖中之同一粘結墊2 3 0 (或第2 B圖中之粘結墊 240)之部分。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------^--------- (請先閱讀背面之注意事項再填寫本頁)
I 480693 A7 ______ ____________ B7 五、發明說明(5 ) 如由第2C圖可知,窄導體2 1 6 (相當於第1 D圖中之窄 導體1 1 6)僅呈現稍微凹狀扭曲。然而,寬導體2 1 4 (相當 於第2A圖中之墊230或第2B圖中之墊240)如第2C圖所示 亦於金屬片段254呈現稍微凹狀扭曲。較之第1 D圖中之寬 導體1 14,第2C圖中的寬導體214其降低之凹狀扭曲乃因 介電塡料25 2的存在。介電塡料252使金屬片段254於CMP 過程中,有如窄導體216。因此,金屬片段254之凹狀扭曲 硏磨效應較諸如導體2 1 6之窄導體輕微。 雖然介電塡料在銅粘結墊之使用減輕或免除否則會有 的嚴重之凹狀扭曲硏磨問題,但介電塡料事實上亦有損於 銅粘結墊之功能特徵。例如,介電塡料導致極差之對於通 常係由金或鋁製的墊線之粘著。尙且,由於部份之粘結墊 爲介電塡料(其爲絕緣體)所覆蓋,粘結線與粘結墊間之電 連接亦受損。再者,介電塡料亦係熱之不良導體因而降低 銅粘結墊之熱傳導率。 近來,若干1C晶片製造商趨於不在銅粘結墊使用介電 塡料以避免介電塡料所引起之缺點。這些製造商已改良 CMP過程以減輕,雖未完全免除凹狀扭曲。該CMP過程改 良雖仍有凹狀扭曲之發生,但凹狀扭曲已不至於嚴重到足 以導致金屬之從寬銅導體的部分之整體移除。 如上述,降低1C晶片互連之電容的需求亦已導致低-k 介電材料之使用。低-k介電材料係(於大馬士格製程中)與 銅互連倂用以謀互連電容之降低。然而,低-k介電材料使 銅粘結墊之設計更爲複雜。位於銅粘結墊底下之低-k介電 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) * 狀衣·--------訂-----I--I (請先閱讀背面之注意事項再填寫本頁) -8- 480693 A7 B7 五、發明說明(6 ) (請先閱讀背面之注意事項再填寫本頁) 材料其機械強度低。由於爲將粘結線接於粘結塾所施加之 力’粘結墊下之低-k材料可能產生裂縫。這些裂縫可能隨 即損傷1C晶片上之鄰近電路。或者,太小而無立即損傷之 裂縫可能變大而引起IC晶片之長期可靠度之問題。因此, 在使用銅粘結墊之1C晶片中,須設法避開低-k材料之不良 機械強度。 從以上的背景技術之討論可知,亟須提供足夠之機械 承載及強度,對於粘結線具高度粘著,維持與粘結線之強 力電接觸,具高熱傳導率,不會深受大馬士格及CMP過程 中存在之凹狀扭曲所影響的粘結墊及載體結構。 發明槪要 本發明係經改良之粘結墊及載體結構以及其製法。本 發明之粘結墊及載體結構藉由提供足夠之機械承載及強度 ,高熱傳導率,與粘結線之強效電接觸,及對於粘結線之 高度粘著而更能容忍大馬士格及CMP過程中存在之凹狀扭 曲問題,而克服先行技術之嚴重需求。 經齊郎1 曰慧讨t^3IL肖ikkn乍土竹延 本發明使用銅粘結墊直接由銅介層墊結構承載,該銅 介層墊結構具實質上與銅粘結墊相同之幾何與大小。銅粘 結墊與銅介層墊結構之承載的結合導致該粘結墊的有效厚 度增加。由於此一粘結墊厚度之有效增加,粘結墊更能容 忍CMP過程當中潛在的凹狀扭曲硏磨問題。因爲本發明之 粘結墊對CMP過程的高容忍度,否則用以減輕或免除凹狀 扭曲硏磨問題之介電塡料即無必要。尙且,由於無介電塡 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 9- 480693 A7 五、發明說明(7 ) 料之用於本發明之粘結墊, 墊與粘結線之電連接,及粘 直接承載銅粘結墊之及 塾結構及介層墊結構之使用 互連金屬片段及介電塡料所 構係由交替之介層金屬片段 之交替片段及介電塡料,及 料減輕或免除否則存在於大 凹狀扭曲硏磨問題。交替之 交替之介層金屬及片段介電 若干實體金屬載體柱。實體 之當使用低介電常數材料於 不良機械承載。實體金屬載 之熱傳導率。本發明之進一 下發明之詳細說明所記載。 粘結墊對粘結線之粘著,粘結 結墊熱傳導率均明顯改良。 介層墊結構底下,有各種金屬 。各種金屬墊結構係由交替之 構成。類似地,各種介層墊結 及介電塡料所構成。互連金屬 介層金屬之交替片段及介電塡 馬士格及C Μ P過程中之潛在的 互連金屬片段及介電塡料,及 塡料係設置成在粘結墊底下有 金屬載體柱明顯改良否則存在 傳統的銅積體電路之製造時的 體柱亦明顯改良粘結墊至基板 步之詳細,事項,及優點如以 --------------裝i — (請先閱讀背面之注意事項再填寫本頁) 訂 -線- 圖面之簡單說明 第1 Α至1 D圖示傳統的大馬士格及CMP過程之槪要。 第2A至2C圖示用以降低CMP過程當中寬互連區域的 潛在凹狀扭曲硏磨問題之傳統的介電塡料之使用。 第3A至3 B圖示二個近來之銅粘結墊及其個別之載體 結構。 第4圖示本發明之銅粘結墊及載體結構° 第5圖係第4圖之金屬墊結構422中的交替之互連金屬 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -10- 480693 A7 __B7 五、發明說明(8 ) 片段及介電塡料之俯視圖。 第6圖係第4圖之介層墊結構420中的交替之介層金屬 片段及介電塡料之俯視圖。 第7圖係第4圖之金屬墊結構4 1 8中的交替之互連金屬 片段及介電塡料之俯視圖。 第8圖係第4圖之介層墊結構4 1 6中的交替之介層金屬 片段及介電塡料之俯視圖。 第9圖係第4圖之金屬墊結構4 1 4中的交替之互連金屬 片段及介電塡料之俯視圖。 第1 0圖係第4圖之介層墊結構4 1 2之俯視圖。 第1 1圖係第4圖之粘結墊4 1 0的俯視圖。 第12圖係第4圖之結構422,420,418,416,及 4 1 4的重疊俯視圖。 主要元件對照表 102 絕緣層 104 基板 106 窄溝渠 107 絕緣體 108 寬溝渠 112 銅膜 114 寬鑲入銅導體寬銅互連 116 窄鑲入銅導體窄銅互連 230 銅粘結墊 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) -11 - 480693 A7 B7 五、發明說明(9 ) 經濟部智慧財產局員工消費合阼fi印製 232 介 電 塡 料 240 銅 粘 結 墊 202 絕 緣 層 204 基 板 206 溝 渠 208 溝 渠 252 介 電 塡 料 254 金 屬 片 段 216 窄 導 體 214 寬 導 體 422 金 屬 墊 結 構 420 介 層 墊 結 構 418 金 屬 墊 結 構 416 介 層 墊 結 構 414 金 屬 墊 結 構 412 介 層 墊 結 構 410 粘 結 墊 330 銅 粘 結 墊 332 低 -k 介 電 材 料 304 二 氧 化 矽 層 331 鈍 化 層 340 參 考 柱 321 頂 上 互 連 金 屬 322 介 層 --- (請先閱讀背面之注意事項再填寫本頁) 訂· · •線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -12- 480693 A7 B7 五、發明說明(1〇 經濟部智慧財產局員工消費合itfi印製 323 324 325 326 327 328 350 360 392 394 361 380 341 342 343 344 345 346 347 348 373 374 375 376 第三互連金屬層 介層 第二互連 金屬層 介層 第一互連金屬層 接點 力 銅粘結墊 低-k介電材料 二氧化砂層 鈍化層 參考柱 頂上互連金屬層 介層 第三互連金屬層 介層 第二互連金屬層 介層 第一互連金屬層 接點 介層 金屬墊結構 介層 金屬墊結構 裝--- (請先閱讀背面之注意事項再填寫本頁) -·線 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -13- 480693 A7 B7 五、發明說明(11 ) 經濟部智慧財產局員工消費合阼达印製 377 介 層 378 金 屬 墊 結 構 394 — 氧 化 矽 層 392 介 電 塡 料 390 力 400 粘 結 墊 及 載 體 結 構 450 基 板 432 絕 緣 體 j — 氧 化 矽 410 銅 粘 結 墊 41 1 鈍 化 層 440 參 考 柱 461 頂 上 互 連 金 屬 層 462 介 層 463 第 三 互 連 金 屬 層 464 介 層 465 第 二 互 連 金 屬 層 466 介 層 467 第 一 互 連 金 屬 層 468 接 點 500 俯 視 圖 502 第 一 互 連 金 屬 層 片 504 金 屬 墊 結 構 600 俯 視 圖 602 介 層 金 屬 片 段 --------------裝—— (請先閱讀背面之注意事項再填寫本頁) 線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) - 14- 480693 A7 ____ B7 五、發明說明(12 ) 7 0 0 俯視圖 702 第二互連金屬層片段 704 介電塡料 604 介層金屬片段 800 俯視圖 802 介層金屬片段 804 介電塡料 900 俯視圖 902 第三互連金屬層片段 904 介電塡料 1 000 俯視圖 1 002 金屬墊結構 1 100 俯視圖 1102 第四互連金屬層 1 202 連續柱 1 208 不連續柱 1 204 不連續柱 1 206 不連續柱 發明之詳細說明 本發明係經改良之粘結墊及載體結構以及其製法。本 發明雖以特定實施例作說明,本發明之原理,如所附的申 請專利範圍所定義,顯然可以應用於下述的本發明之特定 實施例以外。尙且,在本發明之說明中’某些細節予以省 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 裝--- (請先閱讀背面之注意事項再填寫本頁) 線· 經濟部智慧財產局員工消費合泎社印製 -15- 480693 A7 B7 五、發明說明(13 ) 略以免遮蔽本發明之發明事項。所省略之細節係在熟習相 關技術者之知識範圍內。 本說明書及所附之詳細說明中的圖面,僅針對本發明 之實施例。爲節省篇幅,用到本發明之原理的本發明之其 .它實施例在本說明書中不詳作說明,亦不以本圖面詳作說 明。 參照第3A圖,其中示近來之銅粘結墊組態。如第3A 圖所示,銅粘結墊3 30係位於低-k介電材料3 32之上。銅粘 結墊330係例示之所有四互連金屬層均使用銅的四互連金 屬層1C晶片之頂上互連金屬層。因此,銅粘結墊330係由 第四互連金屬層圖樣化而成。低-k介電材料332係生長或 沉積於二氧化矽層304之上。二氧化矽層304係生長於矽或 其它半導體基板上。基板未示於第3A圖。除未經覆蓋的銅 粘結墊330之外,有鈍化層331覆蓋於第3A圖所示之結構 的表面。鈍化層係用於例如,避免底下之半導體電路受損 ,通常爲氮化矽及二氧化矽之疊層。 第3A圖中之參考柱340係僅作說明之用,所示爲四金 屬層及互疊於其上之個別介層。參考柱340係用於導引包 括粘結墊330之1C晶片的各金屬層及介層的說明。參考柱 340呈示頂上互連金屬層321,亦稱“M4”。粘結墊330即係 位於頂上互連金屬層,亦即M4。參考柱340中直接在頂上 互連金屬層321之下的是介層322。介層322係用以連接頂 上互連金屬層(亦即M4)與直接在下之互連金屬層,即第三 互連金屬層(亦稱“M3”)。介層322因而亦稱介層(M4/M3) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------^---------線 (請先閱讀背面之注意事項再填寫本頁) -16- 480693 A7 B7 五、發明說明(14 ) 〇 第三互連金屬層(即M3)係製成直接在頂上互連金屬 層之下。參考柱340中,第三互連金屬層之符號爲3 23。參 考柱340中直接在第三互連金屬層323之下的是介層324。 介層324係用以連接第三互連金屬層(即M3)與直接在下 之互連金屬層,即第二互連金屬層(亦稱“M2”)。介層324 因而亦稱介層(M3/M2)。 第二互連金屬層(即M2)係製成直接在第三互連金屬 層之下。參考柱340中,第二互連金屬層之符號爲325。參 考柱340中直接在第二互連金屬層325之下的是介層3 26。 介層326係用以連接第二互連金屬層(即M2)與直接在下 之互連金屬層,即第一互連金屬層(本發明中亦稱“Μ Γ ) 。介層326因而亦稱介層(M2/Ml)。 第一互連金屬層(即Μ 1)係製成直接在第二互連金屬 層M2之下。參考柱340中,第一互連金屬層之符號爲327 。參考柱340中直接在第一互連金屬層327之下的是接點 3 28。接點3 28可用以連接第一互連金屬層(即Ml)與直接 在Ml下之層。直接在第一互連金屬層底下之層(該層未示 於第3 A圖)係,例如,矽基板、多晶矽、或矽之主動區域 〇 如從第3 A圖可知,爲避免介電塡料之各種缺點,在粘 結墊3 3 0中並無介電塡料之使用。由於,在粘結墊3 3 0中並 無介電塡料之使用,如第3A圖所示,有若干凹狀扭曲之發 生。然而,如上述由於近來在CMP過程之改良,凹狀扭曲 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ^--------^---------線 (請先閱讀背面之注意事項再填寫本頁) -17- 480693
經濟部智慧財產局員工消費合阼:ώ印W A7 B7 五、發明說明(15 ) 已不嚴重至會在粘結墊3 3 0中央造成空洞。因此,可以使 用無任何介電塡料之粘結墊330,如第3 A圖所示。然而’ 其它存在於承載粘結墊330之結構的問題使第3A圖所示之 粘結墊組態的使用不具吸引力。以下討論部分之此類問題 〇 第3A圖中箭頭350表在粘結過程中施加於粘結墊330 之力。如上述,低-k (其中k指介電常數之値)介電材料係 用於1C晶片以降低晶片中之信號傳播延遲。因此,承載銅 粘結墊330之介電塡料332具有低介電常數。習知技術中用 於1C晶片之低-k材料機械強度低。因此,反應施加於第3A 圖中的粘結墊330之力,低-k材料332會產生裂縫。部分裂 縫(圖未示)立即產生而有些稍後才產生。無論如何,裂縫 會造成1C晶片中之電路的立即損傷,或於一定時間之後造 成損傷而導致長期可靠度之問題。 尙且,低-k介電材料3 3 2亦呈顯不良熱傳導率。不良 熱傳導率導致晶片溫度上升。如習知技術中所周知,半導 體晶片的溫度上升導致各種問題,諸如,半導體材料中之 傳播延遲,金屬互連之電致遷移的增加,各種邏輯閘之觸 發點之意外改變,以及其它問題。因此,雖然粘結墊33〇 具相對較佳之對粘結線的粘著,粘結墊3 3 0不具來自低-k 介電材料3 32之適當機械承載以承受粘結線之粘結當中所 方也加之力3 5 0。再者,如上述,第3 A圖中承載粘結墊3 3 0 之結構具不良熱傳導率。 參照第3 B圖,其中示另一近來之銅粘結墊組態。如第 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ^-----------------線 (請先閱讀背面之注意事項再填寫本頁) -18- 480693 Α7 Β7 五、發明說明(16 ) 3B圖所示,銅粘結墊360係位於低-k介電材料392之上。 有如第3A圖所示之粘結墊,銅粘結墊360係例示之所有四 互連金屬層均使用銅的四互連金屬層1C晶片之頂上互連金 屬層。低-k介電材料392係沉積或生長於二氧化矽層394之 .上。二氧化矽層394係生長於矽或其它半導體基板上。基 板未示於第3B圖。除未經覆蓋的銅粘結墊360之外,有鈍 化層361覆蓋於第3B圖所示之結構的表面。 第3 B圖中之參考柱3 80係僅作說明之用,所示爲四金 屬層及互疊於其上之個別介層。參考柱380係用於導引包 括粘結墊360之1C晶片的各金屬層及介層的說明。參考柱 3 80呈示頂上互連金屬層341其亦稱“M4”。粘結墊360即係 位於頂上互連金屬層,亦即M4。參考柱380中直接在頂上 互連金屬層341之下的是介層342。介層342係用以連接頂 上互連金屬層(亦即M4)與直接在下之互連金屬層,即第 三互連金屬層(亦稱“ Μ 3 ’’)。介層3 4 2因而亦稱介層 (Μ4/Μ3)。 第三互連金屬層(即M3)係製成直接在頂上互連金屬 層之下。參考柱3 80中,第三互連金屬層之符號爲343。參 考柱380中直接在第三互連金屬層343之下的是介層344。 介層344係用以連接第三互連金屬層(即M3)與直接在下 之互連金屬層,即第二互連金屬層(亦稱“M2”)。介層344 因而亦稱介層(Μ3/Μ2)。 第二互連金屬層(即M2)係製成直接在第三互連金屬 層之下。參考柱3 80中,第二互連金屬層之符號爲345。參 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁)
-19- 480693 A7 B7 五、發明說明(17 ) 考柱380中直接在第二互連金屬層3 45之下的是介層346。 介層346係用以連接第二互連金屬層(即M2)與直接在下 之互連金屬層,即第一互連金屬層(本發明中亦稱“ΜΓ) 。介層346因而亦稱介層(M2/Ml)。 第一互連金屬層(即Ml)係製成直接在第二互連金屬 層M2之下◦參考柱380中,第一互連金屬層之符號爲347 。參考柱380中直接在第一互連金屬層347之下的是接點 348。接點348可用以連接第一互連金屬層(即Ml )與直 接在Ml下之層。直接在第一互連金屬層底下之層(該層未 示於第3 B圖)係,例如,砂基板、多晶砂、或砂之主動區 域。 如第3 B圖所示,直接在粘結墊3 6 0之邊緣下有介層 373。在介層373之下有金屬墊結構374。金屬墊結構374 包括交替之第三互連金屬層(M3)片段及介電塡料。如第 3B圖所示,金屬墊結構374中各第三互連金屬層(M3)片 段係標以“M3”。各互連金屬片段M3係以標爲“D”之介電 塡料隔離。金屬墊結構374大小與粘結墊360同。然而,異 於粘結墊360,金屬墊結構374中有介電塡料之使用。在第 3B圖所示之銅粘結墊組態中,介層37 3之寬僅1. 0微米無 法對粘結墊360提供適當之機械承載。介層3 7 3係用於粘結 墊3 60之周邊主要爲作粘結墊360與結構374間之電連接, 其次爲作熱接觸。 直接在金屬墊結構374之邊緣下有介層3 7 5。在介層 375之下有金屬墊結構3 76。金屬墊結構3 76包括交替之第 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------訂--------- (請先閱讀背面之注意事項再填寫本頁) -20- 480693 Α7 _ Β7 五、發明說明(18 ) 二互連金屬層(M2)片段及介電塡料。如第3B圖所示,金 屬墊結構376中各第二互連金屬層片段係標以“M2”。各互 連金屬片段M2係以標爲“D”之介電塡料隔離。金屬墊結 構376大小與粘結墊360同。然而,異於粘結墊360,金屬 .墊結構376中有介電塡料之使用。在第3B圖所示之銅粘結 墊組態中,介層3 7 5之寬僅1 · 0微米而無法對金屬墊結構 374及粘結墊360提供適當之機械承載。介層375係用於金 屬墊結構374之周邊主要爲作金屬墊結構374與結構376間 之電連接,其次爲作熱接觸。 直接在金屬墊結構376之邊緣下有介層377。在介層 377之下有金屬墊結構37 8。金屬墊結構378包括交替之第 一互連金屬層(Μ 1)片段及介電塡料。如第3 B圖所示,金 屬墊結構37 8中各第一互連金屬層片段係標以“Μ Γ。各互 連金屬片段Μ 1係以標爲“D”之介電塡料隔離。金屬墊結 構3 7 8大小與粘結墊3 6 0同。然而,異於粘結墊3 6 0 ’金屬 墊結構3 7 8中有介電塡料之使用。在第3 Β圖所示之銅粘結 墊組態中,介層377之寬僅1. 〇微米無法對金屬墊結構376 、3 74及粘結墊360提供適當之機械承載。介層377係用於 金屬墊結構376之周邊主要爲作金屬墊結構376與結構378 間之電連接,其次爲作熱接觸。 如第3Β圖所示,金屬墊結構378係位於二氧化砂層 394之上。金屬墊結構378可經若干接點電連接於主動半導 體電路或二氧化矽層3 94下之元件。二氧化砂層394下之基 板或電路未示於第3Β圖。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----裝--- (請先閱讀背面之注意事項再填寫本頁) · --線· -21 - 經濟部智慧財產局員工消費合泎社印製 480693 A7 B7__ 五、發明說明(19 ) 如從第3 B圖可知,爲避免介電塡料之各種缺點,在銅 粘結墊360中並無介電塡料之使用。由於,在銅粘結墊360 中並無介電塡料之使用,如第3 B圖所示,有若干凹狀扭曲 之發生。然而,如上述,由於近來在CMP過程之改良,凹 .狀扭曲已不嚴重至會在銅粘結墊360中央造成空洞。因此 ,可以使用無任何介電塡料之銅粘結墊360,如第3B圖所 示。然而,其它存在於承載銅粘結墊360之結構的問題使 第3B圖所示之粘結墊組態的使用不具吸引力。以下討論部 分之此類問題。 如上述,低-k (其中k指介電常數之値)材料係用於1C 晶片以降低晶片中之信號傳播延遲。因此,承載銅粘結墊 3 60及結構374、376之介電塡料392具有低介電常數。因 此,反應線粘結製程中施加於第3B圖中之粘結墊360的力 390,低-k材料392會產生裂縫。部分裂縫(圖未示)立即 產生有些稍後才產生。無論如何,裂縫會造成IC晶片中之 電路的立即損傷,或於一定時間之後造成損傷而導致長期 可靠度之問題。尙且,低-k介電材料392亦呈顯不良熱傳 導率。不良熱傳導率導致晶片溫度上升。如習知技術中所 周知,半導體晶片的溫度上升導致各種如上述之問題。 雖然第3B圖中之粘結墊結構較佳於第3 A圖中之粘結 墊結構’第3B圖中之粘結墊結構仍無法令人滿意,因爲只 有少數之窄介層用以提供粘結墊360及結構374、376之機 械承載。因此,粘結墊360無法獲得來自結構374、376及 3 7 8之適當機械承載以承受粘結線之粘結中所施加的力3 9 0 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) — — — — — — --------^ · I I I----- (請先閱讀背面之注意事項再填寫本頁) -22- 480693 A7
五、發明說明(2〇 ) (請先閱讀背面之注意事項再填寫本頁) 。原因係結構374、376本身僅受少數窄介層375、377及 低-k介電材料392之不當承載。尙且,第3B圖中承載粘結 墊360之結構,即結構374、376及37 8不具高熱傳導率, 因爲這些結構須經亦具低熱傳導率之低_k介電材料392散 熱。 第3A及3B圖中所示之粘結墊結構的缺點可由第4圖中 所示的本發明之獨特粘結墊及載體結構400克服。本發明 之粘結墊及載體結構400在本說明書中亦稱“複合結構”。 參照第4圖’基板450係示爲承載整體粘結墊及載體結構 400。基板450可係矽或其它半導體。爲簡化,第4圖未示 基板450上之主動半導體電路及元件。基板450上生長有一 層絕緣體432其通常爲二氧化矽。二氧化矽432係根據習知 技術中所周知之方法生長或沉積於基板450上。除未經覆 蓋的銅粘結墊4 1 0之外,有鈍化層4 1 1覆蓋於粘結墊及載體 結構400的表面。 第4圖中之參考柱440係僅作說明之用,所示爲四金屬 層及互疊於其上之個別介層。參考柱440係用於導引包括 本發明之粘結墊及載體結構400之1C晶片的各金屬層及介 層的說明。然而,可知本發明可實施於使用多於四互連金 屬層或少於四互連金屬層之製程。 參考柱440呈示頂上互連金屬層461。該頂上互連金屬 層在本發明中亦稱“M4”。粘結墊4 1 0即係位於該頂上互連 金屬層,亦即M4。參考柱440中直接在頂上互連金屬層 461之下的是介層462。介層462係用以連接頂上互連金屬 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -23- 經濟部智慧財產局員工消費合泎fi印製 480693 A7 一 B7 五、發明說明(21 ) 層(亦即M4)與直接在下之互連金屬層,即第三互連金屬 層(在本發明中亦稱“M3”)。介層462因而亦稱介層 (M4/M3)。 第三互連金屬層(即M3)係製成直接在頂上互連金屬 .層之下。參考柱440中,第三互連金屬層之符號爲463。參 考柱440中直接在第三互連金屬層463之下的是介層464。 介層464係用以連接第三互連金屬層(即M3)與直接在下 之互連金屬層,即第二互連金屬層(亦稱“M2”)。介層464 因而亦稱介層(M3/M2)。 第二互連金屬層(即M2)係製成直接在第三互連金屬 層之下。參考柱440中,第二互連金屬層之符號爲465 °參 考柱440中直接在第二互連金屬層4 65之下的是介層466 ° 介層466係用以連接第二互連金屬層(即M2)與直接在下 之互連金屬層,其係第一互連金屬層(本發明中亦稱“M 1 ” )。介層466因而亦稱介層(M2/M1)。 第一互連金屬層(即Ml)係製成直接在第二互連金屬 層M2之下。參考柱440中,第一互連金屬層之符號爲467 。參考柱440中直接在第一互連金屬層467之下的是接點 468。接點468可用以連接第一互連金屬層(即Ml)與直ί安 在Ml下之層,即基板450。 如第4圖中的本發明之粘結墊及載體結構400所示’金 屬墊結構422係設置成直接在二氧化矽層432之上。金屬塾 結構422包括交替之第一互連金屬層片段及介電塡料°父 替之第一互連金屬層片段及介電塡料各標以金屬蟄結構422 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) -24- 經濟部智慧时產局員X.消費合阼:ii印製 480693 A7 _ B7 五、發明說明(22 ) 中之“ΜΓ及“D”。第5圖示本發明之金屬墊結構422的俯 視圖500。第4圖中所示之金屬墊結構422實際上即第5圖 的俯視圖500沿虛線422之剖視圖。第5圖的無斜線部分 5 02係相當於第4圖中之金屬墊結構422之第一互連金屬層 .片段(各片段標以“Μ Γ )。第5圖的斜線部分504係相當於 第4圖中之金屬墊結構422之標以“D”之介電塡料。須指 出金屬墊結構422係與第一互連金屬層同時製造。 參照第5圖,顯見第一互連金屬層片段502係互相作電 連接,因爲所有的俯視圖500之無斜線部分係相當於第4圖 中的金屬墊結構422之第一互連金屬層片段的存在區域。 然而,沿第5圖的虛線422之剖視圖係取於互連金屬層片段 顯然未連接之點,其在第4圖中的金屬墊結構422亦顯似未 連接。事實上(如顯見於第5圖),第4圖的結構422之第一 互連金屬層片段係如第5圖的俯視圖500所示作電連接。 更如第4圖中的本發明之粘結墊及載體結構400所示, 介層墊結構420係設於金屬墊結構422之直上。介層墊結構 420基本上係一大介層其幾何與大小實質上與粘結墊4 1 0之 幾何與大小相同。介層墊結構420包括將金屬墊結構4 1 8中 之第二互連金屬層片段連接於金屬墊結構422之第一互連 金屬層片段的介層金屬片段。介層墊結構420事實上包括 交替之介層金屬片段及介電塡料。然而,介層墊結構420 中之交替之介層金屬片段及介電塡料不易從第4圖看出。 交替之介層金屬片段及介電塡料說明於第6圖。第6圖 示本發明之介層墊結構420的俯視圖600。示於第4圖之介 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) -25- 480693 • A7 '^Β7____ 五、發明說明(23 ) 裝— (請先閱讀背面之注意事項再填寫本頁) 層塾結構420實際上即第6圖的俯視圖600沿虛線420之剖 111見W °第5圖的無斜線部分502係相當於第4圖中之金屬墊 糸吉構422之第一互連金屬層片段(各片段標以“Ml”)。第5 ®的斜線部分504係相當於第4圖中之金屬墊結構422之標 & “D”之介電塡料。須指出金屬墊結構422係與第一互連 金屬層同時製造。 第6圖的俯視圖6 0 0之剖視圖4 2 0係取自有介層金屬片 段之點而非有介電塡料片段之點。因此,第4圖之結構420 中僅示一介層金屬片段。尙且,由第6圖的俯視圖600可知 介層金屬片段602係互相電連接因爲所有的俯視圖600之斜 線區域係相當於第4圖之介層墊結構4 2 0中有介層金屬存在 之區域。 -線· 又如第4圖之本發明之粘結墊及載體結構400所示,金 屬墊結構4 1 8係設於介層墊結構420之直上。金屬墊結構 4 1 8其幾何與大小實質上與粘結墊4丨〇之幾何與大小相同。 金屬墊結構4 1 8事實上包括交替之介層金屬片段及介電塡 料。然而,金屬墊結構4 1 8中之交替之介層金屬片段及介 電塡料不易從第4圖看出。 交替之第二互連金屬層片段及介電塡料說明於第7圖 。第7圖示本發明之金屬墊結構4 1 8的俯視圖700。示於第 4 0 Ζ金屬塾結構4 1 8貫際上即第7圖的俯視圖7 0 0沿虛線 4 1 8之剖視圖。第7圖的無斜線部分702係相當於第4圖中 之結構4 1 8的第二互連金屬層片段。第7圖的斜線部分7〇4 係相當於介電塡料。須指出金屬墊結構4 1 8係與第二互連 適/ΪΓ—標準(CNS)A4 規格(210 X 297 公爱) "~^一~— -26- 480693 A7 __ B7 五、發明說明(24 ) 金屬層同時製造。 (請先閱讀背面之注意事項再填寫本頁) 並且第7圖的俯視圖700之剖視圖418係取自有第二互 連金屬層之點而非有介電塡料片段之點。因此,第4圖之 結構4 1 8中僅示一第二互連金屬層片段。尙且,由第7圖的 俯視圖7 0 0可知第二互連金屬層片段7 0 2係互相電連接因爲 所有的俯視圖700之無斜線區域係相當於第4圖之金屬墊結 構418中有第二互連金屬層存在之區域。 從第7圖的俯視圖700及第6圖的俯視圖600可知,在 本發明之本實施例中,第二互連金屬層片段7〇4之定向與 介層金屬片段604之定向相同。易言之,在本發明之本實 施例中,第二互連金屬層片段704係與介層金屬片段604平 行(事實上係對準)。然而,如習知技術者所周知,在本發 明之其它實施例中,事實上第二互連金屬層片段704可與 介層金屬片段604垂直。其實,第二互連金屬層片段7〇4可 與介層金屬片段604成任何角度而不超出本發明之範圍。 又如第4圖之本發明之粘結墊及載體結構400所示,介 層墊結構4 1 6係設於金屬墊結構4 1 8之直上。介層墊結構 4 1 6包括交替之介層金屬片段及介電塡料。介層墊結構4 } 6 中交替之介層金屬片段及介電塡料各標以“V2”及“D,,。第 8圖示本發明之介層墊結構4 1 6的俯視圖800。第4圖中所 示之介層墊結構4 1 6實際上即第8圖的俯視圖800沿虛線 4 1 6之剖視圖。第8圖的斜線部分802係相當於第4圖中之 結構4 1 6的介層金屬片段(各片段標以“V2”)。第8圖的斜 線區域804係相當於第4圖中介層墊結構4 1 6之標以“D” 本紙張尺度:έ! 標準(CNS)A4規格(210 X 297公爱)~一 " -27- 480693 經濟部智慧財產局_ ' :irf.L.p^ Λ7 B7 五、發明說明(25 ) t介電塡料。須指出介層墊結構4 1 6係與連接第三互連金 屬層與第二互連金屬層之介層同時製造。 參照第8圖,顯見介層金屬片段802係互相作電連接, 因爲所有的俯視圖800之斜線區域係相當於第4圖中的介層 墊結構4 1 6有介層金屬存在之區域。然而,沿第8圖的虛線 4 1 6之剖視圖係取於介層金屬片段顯然未連接之點,其在第 4圖中的介層墊結構4 1 6中亦顯似未連接。事實上(如顯見 於第8圖),結構4 1 6中之介層金屬片段如第8圖的俯視圖 800所示係作電連接。 如第4圖之本發明之粘結墊及載體結構400所示,金屬 墊結構4 1 4係設於介層墊結構4 1 6之直上。金屬墊結構4 1 4 包括交替之第三互連金屬層片段及介電塡料。金屬墊結構 4 1 4中交替之第三互連金屬層片段及介電塡料各標以“M3 ” 及“D”。第9圖示本發明之介層墊結構4 1 4的俯視圖900。 第4圖中所示之金屬墊結構4 1 4實際上即第9圖的俯視圖 900沿虛線4 1 4之剖視圖。第9圖的無斜線部分902係相當 於第4圖中之結構4 14的第三互連金屬層片段(各片段標以 “M3 ’’)。第9圖的斜線區域904係相當於第4圖中金屬墊結 構414之標以“D”之介電塡料。須指出金屬墊結構414係 與連接第三互連金屬層與第三互連金屬層同時製造。 參照第9圖,顯見第三互連金屬層902係互相作電連接 ,因爲所有的俯視圖900之無斜線區域係相當於第4圖中的 金屬墊結構4 1 4有第三互連金屬層存在之區域。然而,沿 第9圖的虛線4 1 4之剖視圖係取於互連金屬片段顯然未連接 本紙度洎用中國國家標準(CNS)A4規格(210 x 297公釐) 裝·-- (請先閱讀背面之注意事項再填寫本頁) -28- 480693 A7 _ B7 五、發明說明(26 ) 之點,其在第4圖中的金屬墊結構4 1 4中亦顯似未連接。事 實上(如顯見於第9圖),第4圖的結構4 1 4中之第三互連金 屬層片段如第9圖的俯視圖900所示係作電連接。 從第9圖的俯視圖900及第8圖的俯視圖800可知,在 本發明之本實施例中,第三互連金屬層片段904之定向與 介層金屬片段804之定向相同。易言之,在本發明之本實 施例中,第三互連金屬層片段904係與介層金屬片段804平 行(事實上係對準)。然而,如習知技術者所周知,在本發 明之其它實施例中,事實上第三互連金屬層片段904可與 介層金屬片段804垂直。其實,第三互連金屬層片段904可 與介層金屬片段804成任何角度而不超出本發明之範圍。 又如第4圖之本發明之粘結墊及載體結構400所示,介 層墊結構4 1 2係設於金屬墊結構4 1 4之直上。介層墊結構 4 1 2基本上係一大介層其幾何與大小實質上與粘結墊4 1 〇之 幾何與大小相同。介層墊結構4 1 2僅包括介層金屬而無介 電塡料。 第1 0圖示本發明之介層墊結構4 1 2的俯視圖1 000。示 於第4圖之介層墊結構4 1 2實際上即第1 〇圖的俯視圖1 〇〇〇 ?口 ’τ泉4 1 2 Z剖視圖。弟1 〇圖的斜線部分1 Q 〇 2 (其佔整個 介層墊結構)係相當於第4圖中之金屬墊結構4 1 2。須指出 金屬墊結構4 1 2係與連接第四互連金屬層及第三互連金屬 層之介層同時製造。 如第4圖所示,粘結墊4 1 0係第4圖之粘結墊及載體結 構400的最上結構。粘結墊4 1 〇係設於介層墊結構4 1 2之直 本紙張反度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------^---------$ (請先閱讀背面之注意事項再填寫本頁) -29- 經濟部智慧財產局員工消费合阼f-L.-1Jsd 480693 . A7 B7 五、發明說明(27 ) 上。通常粘結墊4 1 0係成方形各邊長60至1 00微米。顯然 通常粘結墊4 1 0之實際幾何及大小可予變化而不超出本發 明之範圍。粘結墊4 1 0係經介層墊結構4 1 2連接於金屬墊結 構4 1 4。粘結墊4 1 0全由第四互連金屬層構成而無介電塡料 〇 參照第1 1圖,可見粘結墊4 1 0之製造的俯視圖1 1 00。 示於第4圖之粘結墊4 1 0實際上即第1 1圖的俯視圖1 1 00沿 虛線4 1 0之剖視圖。第1 1圖的無斜線部分1 1 02係由第四互 連金屬層構成。須指出粘結墊4 1 0係與連接第四互連金屬 層同時製造。 在上述的本發明之實施例中,粘結墊及載體結構400 係以銅作爲互連金屬層而落實於1C晶片,以銅作爲介層金 屬,以及銅粘結墊410。因此,在本實施例中,粘結墊及 載體結構400中所有的各種之第一、第二、第三、及第四 互連金屬層,係以銅,或實質上以銅製成。尙且,結構422 、420、418、416、及414中之所有的介電塡料係由低_k 介電材料所構成。可用作結構4 2 2、4 2 0、4 1 8、4 1 6、及 4 1 4中之介電塡料的低-k介電材料之例有:多孔性氧化矽( 介電常數1· 2至2· 3),氟化非晶質碳(介電常數2. 〇至2. 6) ,氟化聚合物(介電常數1 · 9至2),聚對二甲苯(介電常數 2· 2至2· 9),聚對二甲苯醚(介電常數2. 6至2· 8),砂個 半氧烷(介電常數2. 5至3.0),氟化二氧化矽(介電常數 3. 2至3· 6),以及類鑽碳(介電常數2· 4至2. 8)。所有這 些介電材料具低於廣用之二氧化砂(介電常數4 · 〇)及氮化 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) Μ--------t —-------線 (請先閱讀背面之注意事項再填冩本頁). -30- 480693 A7 __ B7 五、發明說明(28 ) 矽(介電常數7. 0)介電材料的介電常數。 如上述,較佳之銅晶片製程係大馬士格製程伴以C Μ P 過程。由於CMP過程,如第4圖所示凹狀扭曲硏磨發生於 粘結墊4 1 0。然而,在整體粘結墊4 1 0底下存在有介層墊結 構(即第4圖之介層墊結構4 1 2)。在本發明之較佳實施例中 ’介層墊結構4 1 2有實質上同於粘結墊4 1 0之幾何與大小。 通常用以製成粘結墊4 1 0之第四互連金屬層的厚度係在0. 2 至1. 0微米,而介層墊結構41 2中直接在下之介層金屬其厚 度通常係在0. 3至1. 0微米。因此,介層墊結構4 1 2顯著增 加粘結墊4 1 0之有效厚度。 由於粘結墊4 1 0之有效厚度增加,發生於粘結墊4 1 0之 CMP過程所導致之凹狀扭曲不會嚴重至在粘結墊4 1 0產生 空洞。因此,存在於粘結墊4 1 0底下之介層墊結構4 1 2更係 凹狀扭曲硏磨不會嚴重至須於粘結墊4 1 0使用介電塡料之 又一保證。於是,無介電塡料之使用於粘結墊4 1 0。無介 電塡料之使用於粘結墊4 1 0之事實保留粘結線對粘結墊4 1 0 之粘著,提升粘結墊4 1 0之熱傳導率’導致粘結線與粘結 墊4 1 0之間的電連接。 須知CMP過程係用於銅1C晶片中銅互連金屬層之各製 造及圖樣形成步驟中,而非僅用於最終之頂上銅互連金屬 層之圖樣形成步驟中。易言之,有互連金屬或介層圖樣形 成之各層,大馬士格製程係用以將互連金屬(即銅)鑲入溝 渠(或有介電塡料之溝渠)。鑲嵌後之銅然後進行如上述之 化學機械硏磨。因此,介層墊結構412下之金屬墊或介層 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ^-------I ^ --------- (請先閱讀背面之注意事項再填寫本頁) -31 - 480693 A7 137 五、發明說明(29 ) 墊結構無介電塡料,會有凹狀扭曲發生。介層墊結構4 1 2 下之金屬墊或介層墊結構的凹狀扭曲有害於後續層之加工 ,因爲,例如,凹狀扭曲導致不均表面須以後續之層妥善 “掩蓋”。因而,仍須避免介層墊結構4 1 2下諸層之凹狀扭 曲硏磨。 因此,爲避免介層墊結構4 1 2之凹狀扭曲硏磨,只要 金屬互連及介層金屬爲銅即仍須使用介電塡料。在上述之 本發明的實施例中可見,事實上介層墊結構4 1 2及粘結墊 4 1 0底下之所有結構仍使用介電塡料。易言之,金屬墊結構 414 (交替之第三互連金屬層片段及介電塡料),介層墊結構 4 1 6 (交替之介層金屬片段及介電塡料),金屬墊結構4 1 8 ( 交替之第二互連金屬層片段及介電塡料),介層墊結構420 ( 交替之介層金屬片段及介電塡料),以及金屬墊結構422 (交 替之第一互連金屬層片段及介電塡料)均用到介電塡料。 交替之互連金屬片段及介電塡料,或交替之介層金屬片段 及介電塡料之使用於介層墊結構4 1 2底下之結構導致該等 結構的免於凹狀扭曲硏磨之發生。 : 須知介電塡料之用於粘結墊4 1 0應會造成介電塡料之 使用所導致之對粘結線的粘著之降低的嚴重缺失。然而, 因爲介層墊結構4 1 2底下之結構並無對粘結線的粘著之需 求,故就位於介層墊結構4 1 2底下之結構4 1 4、4 1 6、4 1 8 、420、及422而言,介電塡料之特殊缺失,即導致對粘結 線的粘著之降低,已不是問題。因此,由於對粘結線的粘 著之降低已不是問題,介電塡料之使介層墊結構4 1 2底下 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------裝—— (請先閱讀背面之注意事項再填寫本頁) 訂. .線. -32- 480693 • A7 B7 五、發明說明(30 ) 之結構表面均勻之優點已超越其潛在之缺點。因此,本發 明在位於介層墊結構4 1 2底下之結構4 1 4、4 1 6、4 1 8、420 、及422有介電塡料之使用。 本發明之獨特粘結墊及載體結構400克服銅晶片之時 下粘結墊的各種缺失。參照第1 2圖,可見重疊之俯視圖 500、600、700、800、及900。須知俯視圖500係相當於 第4圖之金屬墊結構422的第一互連金屬層之交替片段及介 電塡料,俯視圖600係相當於第4圖之介層墊結構420的交 替之介層金屬片段及介電塡料,俯視圖700係相當於第4圖 之結構4 1 8的第二互連金屬層之交替片段及介電塡料,俯 視圖800係相當於第4圖之結構4 1 6的交替之介層金屬片段 及介電塡料,而俯視圖900係相當於第4圖之結構4 1 4的第 三互連金屬層之交替片段及介電塡料。這些俯視圖,即俯 視圖500、600、700、800、及900均係相當於在介層墊 結構4 1 2直下之各示於第5、6、7、8、及9圖之結構。 第12圖中俯視圖500、600、700、800、及900之重 疊,說明第4圖之粘結墊及載體結構400中各柱之構成。如 第1 2圖所示,畫垂直線之區域表金屬墊結構及介層墊結構 之重疊區域其形成僅含金屬之柱。易言之,畫垂直線之區 域表僅有互連金屬及介層金屬存在並連接成實體金屬柱之 柱。因此,自介層墊結構4 1 2俯視,有連續之實體金屬柱 環繞介層墊結構4 1 2之四周,如第1 2圖所示。第1 2圖中環 繞於介層墊結構4 1 2之四周的連續實體金屬柱係標以1 202 。由第4圖可知,標以1 202之實體金屬載體柱係承載於二 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) * ^--------^---------線
經齊郎智慧时查笱員1.消費合咋:iL-pyK -33- 480693 A7 B7 五、發明說明(31 ) 氧化矽層4 3 2。 . · I— (請先閱讀背面之注意事項再填寫本頁) 尙且,在本發明之本實施例中,有十六個不連續之實 體金屬柱其僅含互連金屬及介層金屬。此十六個不連續之 實體金屬柱之一例係如第12圖中之1 208。標以1 208之實 體金屬載體柱亦承載於二氧化矽層432 (第4圖)。第12圖 中其它之柱係不連續之柱,僅含介電塡料或不連續之柱, 包括介電塡料、互連金屬、及介層金屬。有二十五個僅含 介電塡料之不連續柱。這二十五個不連續柱係如第1 2圖中 之斜線區域所示。這二十五個不連續柱之一例係如第1 2圖 中之1 204所示。再者,有四十個不連續柱,其包括介電塡 料、互連金屬、及介層金屬。這四十個不連續柱係如第12 圖中之點陣區域所示。這四十個不連續柱之一例係如第12 圖中之1206所示。 -線· 經濟部智慧財產局員工消費合阼汰卬製 因此,由第1 2圖可知,環繞於粘結墊4 1 0各邊有實體 金屬載體連續柱,以及本實施例中之十六個内在之實體金 屬載體的不連續柱。尙且,有四十個如第1 2圖中之點陣區 域1 2 0 6所示之不連續柱,其中互連金屬、介層金屬、及介 電塡料係互疊於上。因此,第12圖中之區域1 202、1208 、及1 206係相當於實體金屬載體連續柱’或有部份金屬載 體之柱。易言之,除區域1 204僅含介電塡料外,對粘結墊 4 1 0之機械及熱承載,係全由實體金屬柱或含互連金屬、介 層金屬、及介電塡料之柱所提供。如上述’在本發明之本 實施例中,,,實體金屬柱” 一詞係指有銅金屬互連及銅介層 金屬之柱。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -34 - 經濟部智慧財產局員工消費合泎让印t 480693 A7 B7 五、發明說明(32 ) 因爲僅含銅金屬互連及銅介層金屬之連續柱對粘結墊 4 10之明顯實體金屬載體(即第12圖中之連續柱1 202 )以 及僅含銅金屬互連及銅介層金屬之不連續柱的明顯實體金 屬載體(即第1 2圖中之十六個不連續柱1 208),粘結墊4 1 0 之機械及熱特性明顯提升。異於本銅粘結墊結構,本發明 之粘結墊及載體結構400於其多處有實體金屬載體。 此一實體金屬載體導致本發明之粘結墊4 1 0的熱傳導 率之明顯改良。易言之,所有用於粘結墊4 1 0底下之實體 金屬柱事實上係極佳之熱導體。反之,先行技術中之粘結 墊結構主要須經熱傳導率低之低-k介電材料散熱。本發明 之粘結墊的熱傳導率之改良導致1C晶片中半導體電路的操 作之改良。 有若干實體金屬載體柱之存在的另一優點係對粘結墊 4 1 0之改良機械承載。如上述,低-k介電材料機械強度低, 在粘結過程中可能龜裂。先行技術中之粘結墊結構主要係 在呈顯不良機械承載之低-k介電材料層上。根據本發明, 環繞於粘結墊4 1 0四邊之連續實體金屬柱,及若干內在而 不連續之實體金屬柱(在本發明之本實施例中有十六個內 在的不連續之實體金屬柱)的添加,導致本發明之粘結墊 4 1 0在粘結過程中其機械強度明顯改良。本發明之粘結墊 4 1 0的改良之機械強度導致1C晶片之產率及可靠度之改良 〇 本發明之粘結墊及載體結構400的另一優點,係第1 2 圖中之連續實體金屬載體1 202有效提供粘結墊及載體結構 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----------------- (請先閱讀背面之注意事項再填寫本頁) -35- 480693 A7 _ B7 五、發明說明(33 ) 裝--- (請先閱讀背面之注意事項再填寫本頁) 4〇〇各邊之實體壁或實體金屬密封。連續實體金屬載體1202 所產生之實體金屬密封防止任何產生於粘結墊4 1 0下之介 電材料的裂縫之傳播於位在連續實體金屬載體1 202所產生 之實體金屬密封外面之半導體電路及元件。因此,粘結墊 及載體結構400近旁之半導體電路及元件即與粘結過程中 可產生於粘結墊4 1 0下之介電材料的任何裂縫隔離。 •線 經濟部智慧財產局員工消費合阼江卞1 如習知技術者所顯見,在本發明之其它實施例中,第 二互連金屬層片段704 (第7圖)可事實上垂直於介層金屬片 段604 (第6圖)。其實,第二互連金屬層片段704可與介層 金屬片段604成任何角度而不超出本發明之範圍。再者, 如習知技術者所顯見,在本發明之其它實施例中,第三互 連金屬層片段904(第9圖)可事實上垂直於介層金屬片段 8 04 (第8圖)。其實,第三互連金屬層片段904可與介層金 屬片段804成任何角度而不超出本發明之範圍。雖然,各 於其金屬墊結構之互連金屬片段的定向及各於其介層墊結 構之介層金屬片段的定向可予修改,本發明仍可適用。理 由係即使互連金屬片段的定向及介層金屬片段的定向予以 修改,該修改可係能使粘結墊4 10底下之實體金屬載體依 然存在。 如上述,本發明之粘結墊4 1 0特別適用於使用銅作互 連金屬及介層金屬,以及大馬士格製程及CMP過程之1C晶 片。因爲介層墊結構4 1 2係設於粘結墊4 1 0整體區域之下, 本發明之粘結墊4 1 0有來自含介層墊結構4 1 2之實體金屬墊 之外加承載。因爲有此一外加之來自介層墊結構4 1 2之金 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -36- 480693 A7 B7 五、發明說明(34 ) --------------裝--- (請先閱讀背面之注意事項再填寫本頁) 屬載體,本發明之粘結墊410更能容忍凹狀扭曲硏磨。理 由係粘結墊4 1 0之厚度已因在粘結墊4 1 0底下添加介層墊結 構4 1 2而有效提升。因此,粘結墊4 1 0及介層墊結構4 1 2底 下之介電層不可能會因CMP過程當中之凹狀扭曲問題而外 露。粘結墊底下之介電層不宜外露之重要性在於若有任何 介電材料之外露會難以或無法將線粘結於粘結墊。 須知本發明之粘結墊及載體結構400係爲落實於銅1C 晶片,因而粘結墊及載體結構400之製造與銅1C晶片之一 般製程相容。因此,本發明之粘結墊及載體結構400之製 造不致於在銅1C晶片製程增添任何之不相容或繁複。 又知本說明書之以上詳細說明係針對本發明之一特定 實施例。然而,本發明之原理顯然可以應用於本發明之若 干其它實施例。 ;線· 經濟郎智慧財產局員m^ 在另一實施例中,粘結墊4 1 0及介層墊結構4 1 2亦含介 電塡料。介電塡料之使用於粘結墊4 1 0及介層墊結構4 1 2會 導致粘結墊4 1 0及介層墊結構4 1 2之凹狀扭曲的減輕。介電 塡料之使用於粘結墊4 1 0時,可於粘結墊4 1 0上沉積鋁層以 提升粘結線對粘結墊4 1 0之粘著。 須知在不使用介電塡料之銅粘結墊4 1 0的本發明之實 施例中,無須鋁層之沉積及圖樣形成於粘結墊上的外加步 驟,因爲粘結線係直接粘著於銅粘結墊4 1 0。因此,在本 發明之本實施例中,無介電塡料之用於銅粘結墊4丨〇,粘 糸p塾4 1 0之製h因無錦層之丨几積及圖樣形成於粘結塾4 1 0上 的外加步驟而簡化。 本紙張尺度適用中國國家標準(CNS)A4規格(2】0 X 297公髮) -37- 480693 A7 B7 五、發明說明(35 ) (請先閱讀背面之注意事項再填寫本頁) 又,本發明之本實施例雖係就有四層互連金屬之製程 作說明,本發明適用於有任何互連金屬層之製程。詳言之 ,本發明適用於僅有二互連金屬層,僅有三互連金屬層, 或有五或以上之互連金屬層之製程。尙且,上述本發明之 實施例係用銅作粘結墊之選定互連,本發明亦適用於粘結 墊中有鋁或其它金屬之使用的製程。 經濟部智慧財產局員工消費合作:ii印製 在本發明之上述實施例中,各互連金屬層,諸如,第 一互連金屬層、第二互連金屬層、及第三互連金屬層係以 銅製成。然而,這些互連金屬層亦可由其它金屬製成,如 鋁,而不超出本發明之範圍。例如,金屬墊結構4 2 2、4 1 8 、及4 1 4之各互連金屬層可由鋁而非銅製成。此時,用鎢( 而非銅)作介層墊結構420及416之介層金屬。用鎢作介層 金屬時,本發明中用於介層墊結構之介電塡料仍可用而有 益。介電塡料使用在用鎢之介層墊結構可獲數個優點。第 一,用以移除額外之鎢膜的CMP過程當中經沉積之鎢的凹 狀扭曲減輕。第二,由於介電塡料之存在,可沉積較薄之 鎢膜塡入介電塡料之間隙。第三,由於沉積在介電塡料之 間隙的鎢寬度相對較低,所沉積之鎢的剝離及龜裂減少。 因此’本發明之粘結塾及載體結構4 〇 〇提供若干優點,即 使互連金屬層係鋁製(而非銅)或介層金屬係鎢(而非銅) 〇 上述之本發明一方面係產生僅有互連金屬及介層金屬 之柱以承載粘結墊。雖然,本說明書之上述實施例中說明 互連金屬及介電塡料之各種交替片段之一特定組態,須知 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公f ) -38- 480693 A7
五、發明說明(36 ) 本發明一般揭示粘結墊之僅含介層金屬及互連金屬之金屬 載體柱。金屬載體柱不限於本說明書所述特定實施例中揭 示之組態。例如,可以設計出有更少或更多互連金屬、介 層金屬、或介電塡料片段之載體結構。尙且,互連金屬、 介層金屬、或介電塡料之交替片段可係方形、長方形、圓 形、三角形或任何其它幾何及/或大小而不超出本發明之原 理。 最後,上述之本發明係有關粘結墊。粘結墊通常係方 形其各邊大小爲60至100微米。然而,本發明之原理可應 用於任何幾何與任何大小之任何粘結墊,其實係可用於任 何“寬”互連層,無論是否用作粘結墊。 至此,已揭示經改良之粘結墊及載體結構以及其製法 。本發明之粘結墊及載體結構藉由提供對粘結墊之足夠的 機械承載及強度,優異之熱傳導率,與粘結線之高強度電 連接,及對粘結線之高粘著而更能容忍潛在之大馬士格及 CMP過程中的凹狀扭曲之問題,而克服了先行技術中之嚴 重需求。 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟即智慧財產局員X.消費合咋F--L中沒 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -39-

Claims (1)

  1. 480693
    、申請專利範圍 A8 B8 C8 D8 附件一A 第89121355號專利申請案 中文申請專利範圍修正本 民國90年11月修正 1 · 一種複合結構,其特徵爲包括: 一第一金屬墊結構,包括一第一互連金屬; 一第一介層墊結構,係在該第一金屬墊結構之下’西亥 第一介層墊結構包括一第一介層金屬,該第一介餍金屬接 觸該第一互連金屬;. 一第二金屬墊.結構,係在該第一介層墊結構之下,該 第二金屬墊結構包括第一種多數片段之第二互連金屬及胃 一種多數之介電塡料,該第一種多數片段之該第二5連金 屬至少其一接觸該第一介層金屬。 2 .如申請·專利範圍第1項之複合結構,其中該胃一* 金屬墊結構係一粘結墊。 3 ·如申請專利範圍第1項之複合結構.,其中該第一 金屬墊結構有一第一幾何,該第一幾何有第一種多數之尺 寸,該第一介層墊結構有該第一幾何及該第一種多數之尺 寸。 4 ·如申請專利範圍第1項之複合結構,其中各該第 一種多數之介電塡料係在二個該第一種多·數片段之該第二 互連金屬之間。 5 ·如申請專利範圍第1項之複合結構’其中該胃一 互連金屬係選自銅及鋁所成之群。 (請先閱讀背面之注意事項再填寫本頁) «i裝· ?'<» 鉍 本紙張尺度適用中國國家梂率(CNS ) A4规格(210X297公釐) 外嶋93 A8 B8 C8 D8 申請專利範圍 6 ·如申請專利範圍第1 介層金屬係選自銅及鎢所成之 7 ·如申請專利範圍第1 5連金屬係選自銅及鋁所成之 項之複合結構,其中該_ 群。 項之複合結構,其中該胃 群0 8 .- ―第一 一第一 第一介層墊 接觸該第一 -第二 第二金屬墊 (請先閲讀背面之注意事項存填寫本貰) 結構,其特徵爲包括: 結構,包括一第一互連金屬; 結構,係在該第一金屬墊結構之下$ 括一第一介層金屬,該第一介餍墊,結構 種複合 金屬墊 介層墊 結構包 金屬墊 金屬墊 結構包 介電塡 接觸該 介層墊 結構包 介電塡 結構, 結構,係在該第一介層 •装. 墊結構之下’該 二互連金屬及第 之該第二互連金 墊結構之下’該 二介層金屬及弟 之該第二介餍金 二互連金屬的至 墊結構之下,該 三互連金屬及第 之該第三互連金 二介層金屬的至 括第一種多 料,該第一 第一介層墊 數片段之第 種多數片段 結構; 結構,係在該第二金屬 括第一種多數片段之第 料,該第一種多數片段 屬至少其一接觸該第一種多數片段之該第 一種多數之 屬至少其一 -第二 第二介層墊 二種多數之 少其一; 一第三金屬墊結構,係在 第三金屬墊結構包括第一種多 三種多數之介電塡料,該第一 屬至少其一接觸該第一種多數 少其一。 該第二介層 數片段之第 種多數片段 片段之該第 .如申請專利範圍第8項之複合結構,其中_胃 本紙張尺度適用中國國家梂準(CNS ) Α4規格(210Χ297公釐) 、tr -2 480693 A8 B8 C8 D8 六、申請專利範圍 金屬墊結構係一粘結墊。 1 〇 ·如申請專利範圍第8項之複合結構,其中該第 一金屬墊結構有一第一幾何,該第一幾何有第一種多數之 尺寸,該第一介層墊結構有該第一幾何及該第一種多數之 尺寸。 1 1 ·如申請專利範圍第8項之複合結構,其中各該 第一種多數之介電塡料係在二個該第一種多數片段之該第 二互連金屬之間。 1 2 .如申請專利範圍第8項之複合結構,其中各該 第二種多數之介電塡料係在二個該第一種多數片段之該第 二介層金屬之間。 1 3 ·如申請專利範圍第8項之複合結構,其中各該 第三種多數之介電塡料係在二個該第一種多數片段之該第 三互連金屬之間。 1 4 ·如申請專利範圍第8項之複合結構,其中該第 一互連金屬係選自銅及鋁所成之群。 1 5 ·如申請專利範圍第8項之複合結構,其中該第 二互連金屬係選自銅及鋁所成之群。 1 6 .如申請專利範圍第8項之複合結構’其中該第 三互連金屬係選自銅及鋁所成之群。 1 7 .如申請專利範圍第8項之複合結構,其中該第 一介層金屬係選自銅及鎢所成之群。 1 8 ·如申請專利範圍第8項之複合結構’其中該第 二介層金屬係選自銅及鎢所成之群。 本紙張尺度適用中國國家梂準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 、tT Φ 480693 A8 B8 C8 ____ D8 六、申請專利範圍 19·一種製造積體電路晶片中之複合結構之方法, 其特徵爲包括以下步驟: 製造第一金屬墊結構,該第一金屬墊結構包括第一種 多數片段之第一互連金屬及第一種多數之.介電塡料; 製造第一介層墊結構於該第一金屬墊結構之上,該第 一介層墊結構包括第一介層金屬,該第一介層金屬接觸該 第一種多數片段之該第一互連金屬的至少其一; 製造第二金屬墊結構於該第一介層墊結構之上,該第 二金屬墊結構包括第二互連金屬,該第二互連金屬接觸該 第一介層金屬。 2 0 .如申請專利範圍第1 9項之方法,其中該第二 金屬墊結構係一粘結墊。 2 1 ·如申請專利範圍第1 9項之方法,其中該第二 金屬墊結構有第一幾何,該第一幾何有第一種多數之尺寸 ,該第一介層墊結構有該第一幾何及該第一種多數之尺寸 〇 2 2 ·如申請專利範圍第1 9項之方法,其中各該第 一種多數之介電塡料係在二個該第一種多數片段之該第一 互連金屬之間。 2 3 ·如申請專利範圍第1 9項之方法,其中該第一 互連金屬係選自銅及鋁所成之群。 2 4 ·如申請專利範圍第1 9項之方法,其中該第一 介層金屬係選自銅及鎢所成之群。 2 5 ·如申請專利範圍第1 9項之方法,其中該第二 本紙張尺度適用中國國家梂準(CNS ) A4規格(210X297公釐) " " (請先閲讀背面之注意事項再填寫本頁)
    480693 A8 B8 C8 D8 六、申請專利範圍 互連金屬係選自銅及鋁所成之群。 2 6 . —種製造積體電路晶片中之複合結構之方法, 其特徵爲包括以下步驟: 製造一第一金屬墊結構,該第一金屬墊結構包括第一 種多數片段之第一互連金屬及第一種多數之介電塡料; 同時製造一第一介層墊結構及一第二介層墊結構,該 第一介層墊結構係在該第一金屬墊結構之上,該第一介層 墊結構包括一第一介層金屬,該第一介層金屬接觸該第一 多數片段之該第一互連金屬的至少其一,該第二金屬墊結 構係在該第一介層墊結構之上,該第二金屬墊結構包括一 第二互連金屬,該第二互連金屬接觸該第一介層金屬。 2 7 ·如申請專利範圍第2 6項之方法,其中該第二 金屬墊結構係一粘結墊。 2 8 .如申請專利範圍第2 6項之方法,其中該第二 金屬墊結構有第一幾何,該第一幾何有第一種多數之尺寸 ,該第一介層墊結構有該第一幾何及該第一種多數之尺寸 〇 2 9 ·如申請專利範圍第2 6項之方法,其中各該第 一多數之介電塡料係在二個該第一種多數片段之該第一互 連金屬之間。 3 0 ·如申請專利範圍第2 6項之方法,其中該第一 互連金屬係選自銅及鋁所成之群。 3 1 ·如申請專利範圍第2 6項之方法,其中該第一 介層金屬係選自銅、鋁、及鎢所成之群。 本紙張尺度適用中國國家揉率(CNS ) A4規格(210><297公釐) 裝-- (請先閲讀背面之注意事項再填寫本頁) 、1T 480693 8 888 ABCD 六、申請專利範圍 3 2 ·如申請專利範圍第2 6項之方法,其中該第二 互連金屬係選自銅、鋁、及鎢所成之群。 33·—種複合結構,其特徵爲其包括: 一第一金屬墊結構,包括一第一互連金屬; 一第一介層墊結構,係在該第一金屬墊結構之下,該 第一介層墊結構包括多數片段之第一介層金屬及第一種多 數之介電塡料,該多數片段之第一介層金屬至少其一接觸 該第一互連金屬。 3 4 ·如申請專利範圍第3 3項之複合結構,其中該 第一互連金屬係選自銅及鋁所成之群。 3 5 ·如申請專利範圍第3 3項之複合結構,其中該 第一介層金屬係選自銅及鎢所成之群。 3 6 ·如申請專利範圍第3 3項之複合結構,額外包 括一第二金屬墊結構,係在該第一介層墊結構之下,該第 二金屬墊結構包括一第二互連金屬,該第二互連金屬接^ 該第一介層金屬。 3 7 ·如申請專利範圍第3 6項之複合結構,其中_ 第二互連金屬係選自銅及鋁所成之群。 3 8 .如申請專利範圍第3 3項之複合結構,額# @ 括一第二金屬墊結構,係在該第一介層墊結構之下’該胃 二金屬墊結構包括多數片段之第二互連金屬及一第二種# 數之介電塡料,該多數片段之第二互連金屬至少其一接^ 該第一介層金屬。 3 9 .如申請專利範圍第3 8項之複合結構’其ψ _ 本紙張尺度逋用中國國家梂準(CNS ) Α4規格(210><297公釐) Z ' ^ (請先閲讀背面之注意^項存填寫本貫) 装· 、1T 480693 A8 B8 C8 D8 々、申請專利範圍 第二互連金屬係選自銅及鋁所成之群。 4 0 _如申請專利範圍第3 3項之複合結構,其中該 第一種多數之介電塡料包括低—k介電材料。 4 1 ·如申請專利範圍第4 〇項之複合結構,其中該 低-k介電材料係選自多孔性氧化矽、氟化非晶質碳、氟 化聚合物、聚對二甲苯、聚對二甲苯醚、矽個半氧烷、氟 化二氧化矽及類鑽碳中。 4 2 ·如申請專利範圍第3 8項之複合結構,其中該 第二種多數之介電塡料包括低-k介電材料。 4 3 ·如申請專利範圍第4 2項之複合結構,其中該 低-k介電材料係選自多孔性氧化矽、氟化非晶質碳、氟 化聚合物、聚對二甲苯、聚對二甲苯醚、矽個半氧烷、氟 化二氧化矽及類鑽碳中。 4 4 ·如申請專利範圍第3 3項之複合結構,其中該 第一金屬墊結構爲·一黏結墊。 4 5 · —種製造複合結構之方法,其特徵爲其包括以 下步驟: 製造一第一介層墊結構,該第一介層墊結構包括多數 片段之第一介層金屬及第一種多數之介電塡料; ' 製造在該第一介層墊結構上之第一金屬墊結構,該第 一金屬墊結構包括一第一互連金屬,該第一互連金屬接觸 該多數片段之第一介層金屬中至少其一。. 4 6 ·如申請專利範圍第4 5項之方法,其中該第一 金屬墊結構爲一粘結墊。 本紙張尺度逋用中國國家梂準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 、11- 480693 A8 B8 C8 _ D8 _ 六、申請專利範圍 4 7 ·如申請專利範圍第4 5項之方法,其中該第一 互連金屬係選自銅及鋁所成之群。 4 8 .如申請專利範圍第4 5項之方法,其中該第一 介層金屬係選自銅及鎢所成之群。 4 9 ·如申請專利範圍第4 5項之方法,其中該第一 種多數之介電塡料包括低-k介電材料。 5 0 ·如申請專利範圍第4 9項之方法,其中該低-k介電材料係選自多孔性氧化矽、氟化非晶質碳、氟化聚 合物、聚對二甲苯、聚對二甲苯醚、矽個半氧烷、氟化二 氧化矽及類鑽碳中。 5 1 . —種複合結構,其特徵爲其包括: 一第一介層墊結構,包括一第一介層金屬; 一第一金屬墊結構,係在該第一介層墊結構之下,該 第一金屬墊結構包括多數片段之第一互連金屬及第一種多 數之介電塡料,該多數片段之第一介層金屬至少其一接觸 該第一介層金屬。 5 2 ·如申請專利範圍第5 1項之複合結構,其中該 第一介層金屬係選自銅及鎢所成之群。 5 3 ·如申請專利範圍第5 1項之複合結構’其φ §亥 第一互連金屬係選自銅及鋁所成之群。 5 4 ·如申請專利範圍第5 1項之複合結構’ @ 括一第二介層墊結構,係在該第一金屬墊結構之下’ $ _ 二介層墊結構包括一第二介層金屬,該第二介層 該第一互連金屬。 - -----^_;_-^ 本紙張尺度適用中國國家梂準(CNS ) A4規格(210X297公釐) Λ (請先閲讀背面之注意事項再填寫本頁)
    裝· 卿693 A8 B8 C8 D8 申請專利範圍 第 括 5 ·如申請專利範圍第5 4項之複合結構,其中該 層金屬係選自銅及鎢所成之群。 6 ·如申請專利範圍第5 1項之複合結構,額外包 二介層墊結構,係在該第一金屬墊結構之下,該第 二介層墊結構包括多數片段之第二介層金屬及第二種多數 之介電塡料,該多數片段之第二介層金屬至少其一接觸該 第一互連金屬。 5 7 ·如申請專利範圍第5 6項之複合結構,其中該 第二介層金屬係選自銅及鎢所成之群。 5 8 ·如申請專利範圍第5 1項之複合結構,其中該 第二種多數之介電塡料包括低—k介電材料。 5 9 ·如申請專利範圍第5 8項之複合結構,其中該 低- k介電材料係選自多孔性氧化矽、氟化非晶質碳、氟 化聚合物、聚對二甲苯、聚對二甲苯醚、矽個半氧烷、氟 化二氧化矽及類鑽碳中。 6 0 ·如申請專利範圍第5 6項之複合結構,其中該 第二種多數之介電塡料包括低-k介電材料。 6 1 ·如申請專利範圍第6 0項之複合結構,其中該 低- k介電材料係選自多孔性氧化砂、氟化非晶質碳、氟 化聚合物、聚對二甲苯、聚對二甲苯醚、矽個半氧烷、氟 化二氧化矽及類鑽碳中。 6 2 · —種複合結構,其特徵爲其包括多數片段之第 一互連金屬及第一種多數之介電塡料,該多數片段之第一 互連金屬爲經電路彼此連接。 本紙張尺度適用中國國家標率(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
    裝· 、言 .^1 -9- 480693 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8夂'申請專利範圍 6 3 ·如申請專利範圍第6 2項之複合結構,其中該 複合結構爲一黏結墊。 6 4 ·如申請專利範圍第6 2項之複合結構,其中該 第一互連金屬係選自銅及鋁所成之群。 6 5 ·如申請專利範圍第6 2項之複合結構,額外包 括一第一介層墊結構,係在該第一金屬墊結構之下,該第 一介層墊結構包括一第一介層金屬,該第一介層金屬接觸 該第一互連金屬。 6 6 ·如申請專利範圍第6 5項之複合結構,其中該 第一介層金屬係選自銅及鎢所成之群。 6 7 ·如申請專利範圍第6 2項之複合結構,其中該 第一種多數之介電塡料包括低_k介電材料。 6 8 ·如申請專利範圍第6 7項之複合結構,其中該 低- k介電材料係選自多孔性氧化矽、氟化非晶質碳、氟 化聚合物、聚對二甲苯、聚對二甲苯醚、矽個半氧如申請 專利範圍弟5 8項之複合結構,其中該低~ k介電材料係 選自多孔性氧化砂、氟化非晶質碳、氟化聚合物、聚對二 甲苯、聚對二甲苯醚、矽個半氧烷、氟化二氧化矽及類鑽 碳中。 (請先閱讀背面之注意事項再填寫本頁) .裝. 、1T 線_ 本紙張尺度適用中國國家標準(CNS〉Α4規格(210Χ297公釐) -10-
TW089121355A 1999-12-16 2000-10-12 Improved bonding pad and support structure and method for their fabrication TW480693B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/465,532 US6198170B1 (en) 1999-12-16 1999-12-16 Bonding pad and support structure and method for their fabrication

Publications (1)

Publication Number Publication Date
TW480693B true TW480693B (en) 2002-03-21

Family

ID=23848197

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089121355A TW480693B (en) 1999-12-16 2000-10-12 Improved bonding pad and support structure and method for their fabrication

Country Status (3)

Country Link
US (2) US6198170B1 (zh)
TW (1) TW480693B (zh)
WO (1) WO2001045165A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8540785B2 (en) 2008-12-30 2013-09-24 Saint-Gobain Abrasives, Inc. Bonded abrasive tool and method of forming

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4651815B2 (ja) * 1998-01-23 2011-03-16 ローム株式会社 ダマシン配線および半導体装置
US6163074A (en) * 1998-06-24 2000-12-19 Samsung Electronics Co., Ltd. Integrated circuit bonding pads including intermediate closed conductive layers having spaced apart insulating islands therein
US6552438B2 (en) * 1998-06-24 2003-04-22 Samsung Electronics Co. Integrated circuit bonding pads including conductive layers with arrays of unaligned spaced apart insulating islands therein and methods of forming same
JP2000332016A (ja) * 1999-05-19 2000-11-30 Nec Corp 半導体装置および半導体製造方法
US6198170B1 (en) * 1999-12-16 2001-03-06 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
JP2001217242A (ja) 2000-02-03 2001-08-10 Seiko Epson Corp 半導体装置およびその製造方法
JP3659112B2 (ja) * 2000-02-03 2005-06-15 セイコーエプソン株式会社 半導体装置およびその製造方法
WO2001078145A2 (en) * 2000-04-12 2001-10-18 Koninklijke Philips Electronics N.V. Boding pad in semiconductor device
US6411492B1 (en) * 2000-05-24 2002-06-25 Conexant Systems, Inc. Structure and method for fabrication of an improved capacitor
US6495918B1 (en) * 2000-09-05 2002-12-17 Infineon Technologies Ag Chip crack stop design for semiconductor chips
US6426555B1 (en) * 2000-11-16 2002-07-30 Industrial Technology Research Institute Bonding pad and method for manufacturing it
EP1215724B1 (en) * 2000-11-20 2012-10-31 Texas Instruments Incorporated Wire bonded semiconductor device with low capacitance coupling
WO2002043144A1 (en) * 2000-11-20 2002-05-30 Conexant Systems, Inc. Structure for bonding pad and method for its fabrication
FR2824954A1 (fr) * 2001-05-18 2002-11-22 St Microelectronics Sa Plot de connexion d'un circuit integre
US6650010B2 (en) * 2002-02-15 2003-11-18 International Business Machines Corporation Unique feature design enabling structural integrity for advanced low K semiconductor chips
TW539621B (en) * 2002-04-03 2003-07-01 Benq Corp Ink jet printer with independent driving circuit for preheat and heat maintance
US6909196B2 (en) * 2002-06-21 2005-06-21 Micron Technology, Inc. Method and structures for reduced parasitic capacitance in integrated circuit metallizations
US7692315B2 (en) * 2002-08-30 2010-04-06 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing the same
JP2004095916A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法
US6955981B2 (en) * 2002-09-13 2005-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure to prompt excellent bondability for low-k intermetal dielectric layers
US6908841B2 (en) * 2002-09-20 2005-06-21 Infineon Technologies Ag Support structures for wirebond regions of contact pads over low modulus materials
US6642597B1 (en) * 2002-10-16 2003-11-04 Lsi Logic Corporation Inter-layer interconnection structure for large electrical connections
JP4170103B2 (ja) * 2003-01-30 2008-10-22 Necエレクトロニクス株式会社 半導体装置、および半導体装置の製造方法
US7449780B2 (en) * 2003-03-31 2008-11-11 Intel Corporation Apparatus to minimize thermal impedance using copper on die backside
US6982493B2 (en) 2003-04-03 2006-01-03 International Business Machines Corporation Wedgebond pads having a nonplanar surface structure
US6864578B2 (en) * 2003-04-03 2005-03-08 International Business Machines Corporation Internally reinforced bond pads
JP4357862B2 (ja) * 2003-04-09 2009-11-04 シャープ株式会社 半導体装置
US7566964B2 (en) * 2003-04-10 2009-07-28 Agere Systems Inc. Aluminum pad power bus and signal routing for integrated circuit devices utilizing copper technology interconnect structures
US7005369B2 (en) * 2003-08-21 2006-02-28 Intersil American Inc. Active area bonding compatible high current structures
US8274160B2 (en) * 2003-08-21 2012-09-25 Intersil Americas Inc. Active area bonding compatible high current structures
US6884720B1 (en) * 2003-08-25 2005-04-26 Lsi Logic Corporation Forming copper interconnects with Sn coatings
JP2005142351A (ja) * 2003-11-06 2005-06-02 Nec Electronics Corp 半導体装置およびその製造方法
US7642649B2 (en) * 2003-12-01 2010-01-05 Texas Instruments Incorporated Support structure for low-k dielectrics
US7081679B2 (en) * 2003-12-10 2006-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for reinforcing a bond pad on a chip
JP2005243907A (ja) * 2004-02-26 2005-09-08 Renesas Technology Corp 半導体装置
DE102004025658A1 (de) * 2004-05-26 2005-12-29 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiterschaltung und entsprechende Halbleiterschaltung
US7081406B2 (en) * 2004-08-10 2006-07-25 Lsi Logic Corporation Interconnect dielectric tuning
US20060035457A1 (en) * 2004-08-10 2006-02-16 Carter Richard J Interconnection capacitance reduction
JP2006108329A (ja) * 2004-10-04 2006-04-20 Fujitsu Ltd 半導体装置
US7241636B2 (en) * 2005-01-11 2007-07-10 Freescale Semiconductor, Inc. Method and apparatus for providing structural support for interconnect pad while allowing signal conductance
US7422983B2 (en) * 2005-02-24 2008-09-09 International Business Machines Corporation Ta-TaN selective removal process for integrated device fabrication
US7482258B2 (en) * 2005-04-28 2009-01-27 International Business Machines Corporation Product and method for integration of deep trench mesh and structures under a bond pad
JP4713936B2 (ja) * 2005-05-09 2011-06-29 株式会社東芝 半導体装置
JP4761880B2 (ja) * 2005-08-09 2011-08-31 パナソニック株式会社 半導体装置
US7808117B2 (en) * 2006-05-16 2010-10-05 Freescale Semiconductor, Inc. Integrated circuit having pads and input/output (I/O) cells
TWI378540B (en) * 2006-10-14 2012-12-01 Advanpack Solutions Pte Ltd Chip and manufacturing method thereof
US7679180B2 (en) * 2006-11-07 2010-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad design to minimize dielectric cracking
US7612457B2 (en) * 2007-06-21 2009-11-03 Infineon Technologies Ag Semiconductor device including a stress buffer
CN101354639A (zh) * 2007-07-25 2009-01-28 联想(北京)有限公司 在终端之间操作对象的方法及终端
US7888257B2 (en) * 2007-10-10 2011-02-15 Agere Systems Inc. Integrated circuit package including wire bonds
JP2011502352A (ja) * 2007-10-31 2011-01-20 アギア システムズ インコーポレーテッド 半導体デバイスのためのボンド・パッド・サポート構造
US8258629B2 (en) * 2008-04-02 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Curing low-k dielectrics for improving mechanical strength
JP5168265B2 (ja) * 2009-11-02 2013-03-21 富士通セミコンダクター株式会社 半導体装置及びその製造方法
DE102013104207A1 (de) * 2013-04-25 2014-11-13 Epcos Ag Vorrichtung und Verfahren zur Herstellung einer elektrisch leitfähigen und mechanischen Verbindung
EP3036757A4 (en) * 2013-08-21 2017-03-29 Intel Corporation Method and structure to contact tight pitch conductive layers with guided vias
US9929115B2 (en) * 2016-02-05 2018-03-27 Taiwan Semiconductor Manufacturing Company Ltd. Device with optimized thermal characteristics
US9748173B1 (en) 2016-07-06 2017-08-29 International Business Machines Corporation Hybrid interconnects and method of forming the same
US10727114B2 (en) * 2017-01-13 2020-07-28 International Business Machines Corporation Interconnect structure including airgaps and substractively etched metal lines
US10685922B2 (en) 2017-05-09 2020-06-16 Unimicron Technology Corp. Package structure with structure reinforcing element and manufacturing method thereof
US10588214B2 (en) 2017-05-09 2020-03-10 Unimicron Technology Corp. Stacked structure and method for manufacturing the same
US10178755B2 (en) 2017-05-09 2019-01-08 Unimicron Technology Corp. Circuit board stacked structure and method for forming the same
US10950535B2 (en) 2017-05-09 2021-03-16 Unimicron Technology Corp. Package structure and method of manufacturing the same
US10410934B2 (en) * 2017-12-07 2019-09-10 Micron Technology, Inc. Apparatuses having an interconnect extending from an upper conductive structure, through a hole in another conductive structure, and to an underlying structure
KR20220033598A (ko) 2020-09-08 2022-03-17 삼성전자주식회사 반도체 패키지

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
JPS63283040A (ja) * 1987-05-15 1988-11-18 Toshiba Corp 半導体装置
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
US5948533A (en) * 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
KR950012658B1 (ko) * 1992-07-24 1995-10-19 삼성전자주식회사 반도체 칩 실장방법 및 기판 구조체
US5436503A (en) * 1992-11-18 1995-07-25 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same
JP3432284B2 (ja) * 1994-07-04 2003-08-04 三菱電機株式会社 半導体装置
US5590460A (en) * 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
KR0181615B1 (ko) * 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
JPH08213422A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
JP3345541B2 (ja) * 1996-01-16 2002-11-18 株式会社日立製作所 半導体装置及びその製造方法
US5939790A (en) * 1996-04-09 1999-08-17 Altera Corporation Integrated circuit pad structures
US6020220A (en) * 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
JP3482779B2 (ja) * 1996-08-20 2004-01-06 セイコーエプソン株式会社 半導体装置およびその製造方法
JP3526376B2 (ja) * 1996-08-21 2004-05-10 株式会社東芝 半導体装置及びその製造方法
US5700735A (en) * 1996-08-22 1997-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bond pad structure for the via plug process
US6143396A (en) * 1997-05-01 2000-11-07 Texas Instruments Incorporated System and method for reinforcing a bond pad
US6238599B1 (en) * 1997-06-18 2001-05-29 International Business Machines Corporation High conductivity, high strength, lead-free, low cost, electrically conducting materials and applications
JPH1126631A (ja) * 1997-07-02 1999-01-29 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JPH1154658A (ja) * 1997-07-30 1999-02-26 Hitachi Ltd 半導体装置及びその製造方法並びにフレーム構造体
US6064120A (en) * 1997-08-21 2000-05-16 Micron Technology, Inc. Apparatus and method for face-to-face connection of a die face to a substrate with polymer electrodes
EP0949672A3 (en) * 1998-04-08 2002-09-11 Texas Instruments Incorporated PO Flow for copper metallization
US6108210A (en) * 1998-04-24 2000-08-22 Amerasia International Technology, Inc. Flip chip devices with flexible conductive adhesive
US5986343A (en) * 1998-05-04 1999-11-16 Lucent Technologies Inc. Bond pad design for integrated circuits
US6108212A (en) * 1998-06-05 2000-08-22 Motorola, Inc. Surface-mount device package having an integral passive component
JP4151136B2 (ja) * 1998-06-15 2008-09-17 松下電器産業株式会社 基板および半導体装置とその製造方法
US6232662B1 (en) * 1998-07-14 2001-05-15 Texas Instruments Incorporated System and method for bonding over active integrated circuits
JP2000195896A (ja) * 1998-12-25 2000-07-14 Nec Corp 半導体装置
US6078088A (en) * 1999-01-05 2000-06-20 Advanced Micro Devices, Inc. Low dielectric semiconductor device with rigid lined interconnection system
US6365970B1 (en) * 1999-12-10 2002-04-02 Silicon Integrated Systems Corporation Bond pad structure and its method of fabricating
US6198170B1 (en) * 1999-12-16 2001-03-06 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
US6362531B1 (en) * 2000-05-04 2002-03-26 International Business Machines Corporation Recessed bond pad

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8540785B2 (en) 2008-12-30 2013-09-24 Saint-Gobain Abrasives, Inc. Bonded abrasive tool and method of forming
US9409279B2 (en) 2008-12-30 2016-08-09 Saint-Gobain Abrasives, Inc. Bonded abrasive tool and method of forming

Also Published As

Publication number Publication date
WO2001045165A1 (en) 2001-06-21
US6740985B1 (en) 2004-05-25
US6198170B1 (en) 2001-03-06

Similar Documents

Publication Publication Date Title
TW480693B (en) Improved bonding pad and support structure and method for their fabrication
JP4170103B2 (ja) 半導体装置、および半導体装置の製造方法
TW444252B (en) Semiconductor apparatus and its fabricating method
US7459792B2 (en) Via layout with via groups placed in interlocked arrangement
TW424294B (en) Semiconductor integrated circuit device and fabrication process thereof
TWI247563B (en) Interposer and method of making same
TW299472B (zh)
CN101771010B (zh) 集成电路结构
CN101847616B (zh) 用于硅通孔的阻挡件
US6727590B2 (en) Semiconductor device with internal bonding pad
TW406289B (en) Method of manufacturing a semiconductor device
US6908841B2 (en) Support structures for wirebond regions of contact pads over low modulus materials
US6858936B2 (en) Semiconductor device having an improved construction in the interlayer insulating film
TW477028B (en) Hybrid dielectric structure for improving the stiffness of back end of the line structures
TW392325B (en) Structure of metallization and process thereof
JPWO2005096364A1 (ja) 半導体装置及びその製造方法
TW201133738A (en) Integrated circuit chip
US7553743B2 (en) Wafer bonding method of system in package
US20060060967A1 (en) Novel pad structure to prompt excellent bondability for low-k intermetal dielectric layers
US7646097B2 (en) Bond pads and methods for fabricating the same
JP2003218114A (ja) 半導体装置及びその製造方法
JP3725527B2 (ja) 半導体装置
US20080286900A1 (en) Method for adhering semiconductor devices
US8030781B2 (en) Bond pad structure having dummy plugs and/or patterns formed therearound
JP4701264B2 (ja) 半導体装置、および半導体装置の製造方法