TW478145B - Semiconductor memory device - Google Patents

Description

478145 五、發明說明（1) 少 發明背景 本發明係關於一半導體記憶體裝 良一半導體記憶體裝置之穩定性。 近年來，由於數位技術進一步發 有進步而能一次處理較大量資料， 晶片上以用於任意電子單元中之半 加。 在一靜悲隨機存取記憶體（dram) 化矽膜已用做為一記憶體單元電容 惟，為了進一步增加整合於一晶片 一南介電係數膜做為一記憶體單元 之技術已廣泛研發，再者，為了實 執行南速寫與讀操作之非揮發性隨 使用一呈現自發性拋光之鐵電膜做 之電容性絕緣膜之技術更加積極研 一平坦之記憶體單元已用於習知 惟，對於一以高介電係數或鐵電膜 用電容性絕緣膜之半導體記憶體 堆豐式記憶體單元，以利取得在數 之密實整合記憶體。 文後將參考圖式說明一習知半導 圖7係一截面圖，說明1 1 — 3 9 7 7號 一半導體記憶體裝置用之一記憶體 一 §己憶體單元1 0 0係藉由將一 Μ I S電 置，較特別的是關於改 展，電子單元之性能已 基於此目的，整合於一 導體裝置數量即迅速增 中’ 一二氧化石夕膜或氮 器之電容性絕緣膜， 上之DRAMs數量，使用 電容器之電容性絕緣膜 施一可在低施加電壓下 機存取記憶體（RAM)， 為一記憶體單元電容器 發。 ％ 半導體記憶體裝置中， 做為一記憶體單元電容 裝置而言’其係使用一 百萬位元之高迷下操作 體記憶體裝置。 】本二前公告案揭 早兀1 0 0。如圖7所八 晶體101及一記埯#體^單’ 478145 五、發明說明（2) 元電容器102 —體成型地製成於一基材上而實施，源極及 汲極區103a、103b以及一閘極104製成於一半導體基材之 周側，由此以構成MIS電晶體101。此外，一鈍化膜105係 沉積於基材上。記憶體單元電容器1 0 2包括底及頂電極 106、108以及一介於電極106、108之間之一鐵電膜107， 底電極106係由鈦膜106a、氧障壁膜l〇6b及鉑膜（圖中未 示）構成，且依此順序堆疊。Μ I S電晶體1 〇 1及記憶體單元 電谷器102係經由一接觸栓1〇9連接，且接觸栓通過鈍化膜 105而到達j：及極區i〇3b及接觸於底電極1〇6。 惟，在習知記憶體裝置中，接觸栓1〇9無法良好接觸於 5己憶體單元電容器1 〇 2中之底電極1 〇 6。 發明概述 緣是，本發明之一目的在揾供一古〜 體裝置。 仏同％、疋性之半導體記憶 。本發明之_種半導體記憶體裝置包括— 器供儲存資料於其上，電容哭 °隐體早几電容 電極、一第二電極、 :糸由一接於—接觸栓之第一 乐一电位、及一介置於第一盥 外 這緣膜構成。第-電極包括一第一障辟：电極間之電容 及-第二障壁膜以製成於第一障壁；Τ 於接觸 政，第二障壁膜係覆蓋第一障壁、且防止氧擴 在本發明之該半導體記憶體、、/、側面。 :壁膜係完全由第二障壁膜J第-電極中之第一 ’因接觸栓氧化；造成：：： =散入第 呀颂失效即得以

$ 6頁 此：J容性絕緣膜係利用氧 ：：：止氧擴散。據 障壁膜，結果一 衣风具 478145 五、發明說明（3) 避免。 第一障壁 &素擴散入 在此一實 第一障壁 石夕氮、氮化 第一障壁 第二障壁 本發明之 容器供儲存 —電極、一 容性絕緣膜 膜較佳 電容性 施例中 膜可包 鈕、鈕 膜具有 膜包括 另一種 資料於 第二電 構成。 f包括一膜，其可防止接觸栓之一構成 絕緣膜内 ’電容性絕緣膜 括一膜，係選自 矽氮、及钽鋁氮 頂與底膜，且底 一銥或二氧化鈒 憶體裝 容器係 介置於 半導體記 其上，電 極、及 第一電極 ，及一第二障壁膜以覆蓋第一 覆盒第一障壁膜之側面 障壁膜以 防止氧擴散 在本發明 障壁膜頂表 一障壁膜之 擴散。據此 擴散入第一 效即得以避 第一障壁 元素擴散入 第一障壁 之性質 由氮化 膜組成 膜係由 膜。 置包括 由一接 第一與 第一障 障壁膜 ，第二 老化得以避免。 鈦、鈦鋁氮、敎 之族群中。 鈦或钽製成。 一記憶體單元電 於一接觸栓之第 第二電極間之電 壁膜以接觸於接 之頂面，及一第 及第三障壁膜可 之·該半導體記憶 面係由第二障壁 側面則完全由第 ’電容性絕緣膜 障壁膜，結果， 免。 膜較佳為包括一 電容性絕緣膜内 膜可包括一膜， 體裝置中，第一電極中之第一 犋覆蓋’卩防止氧擴散，而第 ，障壁膜覆蓋，其亦可防止氧 係利用氧化製成，其可抑制氧 因接觸栓氧化而造成之接觸失 膜’其可防止接觸栓之一構成 Ο 係選-自由氮化鈦、鈦鋁氮、鈦

$ 7頁 478145 五、發明說明（4) 矽，、氮化组、叙石夕氮、及組銘氮膜矣且成之族群 :-障壁膜具有頂與底膜’且底膜係由鈦 弟二及第三障壁膜可各包括-銀或二氧化銀膜？成。 圖式簡單說明 係-截面圖’說明用於本發明第—實施例 憶體裝置用之一記憶體單元。 體e己 圖2 A至2C係戴面圖，說明用以製成第一實施 置之各製程步驟。 、 七憶體裝 圖3係一圖表，說明本發明記體 圖4係-圖表，說明本發明第一與第3 =特徵。 壁膜厚度與記憶體裂置之接觸失效率之間、關係。-乳障 圖5係一截面圖，說明用於本發明第二 憶體裝置用之一記憶體單元。 、 V體記 圖6A至6C係截面圖，說明用以製成每 置之各製程步驟。 一 κ⑪例記憶體裝 圖7係一載面圖 憶體單元。 圖8係一截面圖 憶體裝置中。 較佳實施例說明 文後將參考習知半導體記憶體裝 明之。 复问崎所在之圖8而說 ，說明-習知半導體記憶體裝置用之記 說明一接觸失效如何發生於一習知記

觸 當記憶體單元電容器1 〇 2製成時， 栓109上且鐵電膜1〇7積置於其上 底電極1 0 6係製成於接 在製成鐵電膜107之

478145 五、發明說明（5) 過程中’一退火製程係在一氧氣環境内以65〇 t與8〇〇()(：之 間溫度進行。在此例子t ’如圖8所示，氧原子向下（如圖 8中之前頭a所不）且沿水平方向（如圖8中之箭頭b所示）擴 散入底電極10片6 ’氧向下（箭頭a)擴散入底電極1〇6可由頂 二極1 06中之氧PI；壁膜1 〇6b防止’‘准，其無法防止氧沿水 ，方向（箭頭b)擴散入底電極刚，此係因為鈦膜1(^容易 軋化且其侧面接觸於鐵電膜1〇7，據此，氧透過其侧面而 擴散入鈦膜ma e擴散之氧原子亦氧化接觸检1〇9之表 f接觸1 0 9表面氧化之結果使得接全工〇 9無法 觸於底電極1 0 6。 吾人ΐ ί Γ項發現而達成以下實施例，文後之本發明實 “列將參考相，圖式而闡述之，應、該注意的是，以下實施 ^所共用之任意組件係、以相同參考編#， 貫施例1 圖1係一截面圖，謅明田认I a _ ^ 巢置之-記憶體單元。柄明實施例半導體記憶體 如不一㊉5己憶體單元10係藉由將-MIS電晶體1及 施，源極及沒極區313,體以成及型地-基材上而實 沉積於基材上。 电日日體1。此外，一鈍化膜5係 二ΓΛ二：…f'由底及頂電極8、12以及-介於‘ 極8、1 2之間之電容性蟒缝 第二障壁膜6、7組成緣膜9構成’底電極8係由第-及

478145

第-障壁膜6具有—多層結構，包括鈦 ，且依此順序堆叠，銀、鈦銘氮、及鈦膜分別具有ι〇〇銀 40、及20毫微米厚度。 弟一障壁膜7具有_容爲么士德 ^ 依此順序堆最，笛 層冓 氧化銥及鉑膜且 、 '弟—障壁膜7係積置以完全覆蓋第一障壁 ^ -150 , „ , „ ^ , # ^ 、乂佳為具有7 〇及2 5 0宅微米之間之厚度。 错電S絕緣臈9係由具有一鉍層鈣鈦石(perovski te)結 之r 12 Tai_xNbx)〇9構成，且覆蓋底電極8，電容性絕緣 膜9之厚度較佳為在5〇及2〇〇毫微米之間。 %頂電極12具有-多層結構，包括鉑及鈦膜且依此順序堆 且/、積置以利至少局部地覆蓋電容性絕緣膜g之頂表 面鈦及鉑膜刀別具有2 0及5 0毫微米厚度。另者，頂電極 1 2具有一多層結構，而改為包括氮化鈦及鉑膜。 一在此實施例之記憶體單元1〇中，MIS電晶體丨及記憶體單 元迅合器2係經由一接觸拴丨丨連接，且接觸栓通過鈍化膜5 而到達汲極區3b及接觸於底電極8。接觸栓u可由鎢、多 晶石夕或類此者製成。 文後將以圖2 A至2 C說明製成第一實施例半導體記憶體裝 置之方法，圖2A至2C係截面圖，說明用以製成第一實施例 半導體記憶體裝置之各製程步驟。 首先，在圖2A所示之製程步驟中，由源極及汲極區3a、 3b以及一閘極4構成之一MIS電晶體i係製成於一基材上， 且一鈍化膜5係沉積以覆蓋基材$整個表面。隨後一接觸 五、發明說明（7) i=，製成，其通過純化膜5而到賴s 包日日體1之汲極區3b，其次， 氣體沉積（CVD)製程及一回叙，或多晶矽藉由執行一化學 組合而填入接觸孔13内，化學機械式抛光⑽）製程 隨後在圖2B所示之製程；;H:栓11。 射製程而定義於基材上，，一多層結構係利用一藏 膜且依此順序堆疊，隨後多包含鈦、鈦1呂氮、及銥 成圖型，以覆蓋接觸栓U，利用一乾性㈣製程製 次，另一多層結構係利用成一第一障壁膜6。其 膜5之表面及第一障壁膜6之=:而J義，以覆蓋純？ 化銥及鉑膜且依此順序堆疊，、二j ，夕層結構包含二氧 用-乾性蝕刻製程製成圖J，：…匕銥/鉑膜多層結構利 藉此製成-第二障壁膜7 _由而Λ致曝露第一障壁膜6， λ> » ^ u ^ 立 9由實施諸製程步驟，即可萝 二障壁膜6、7構成之底電極卜 MOIK金屬有機分解）、有—機電化^膜9利用 射製程而沉積於純化膜5及底(=8有上機化二氣， ^ 低私極8上，電容性絕緣膜9係 一具有一鉍層鈣鈦石結構之計Bi2(Tai_xNbx)〇9薄膜。再 者，一包括鉑與鈦膜或鉑與氮化鈦膜且依此順序堆最 層結構利用一濺射製程而製成於電容性絕緣膜9上，且产 電容性絕緣膜9及多層結構利用一乾性蝕刻製程製= 型，以製成一頂電極1 2 〇 Θ 藉由實施諸製程步驟，即可完成一記憶體單元電 以供儲存資料於其上，其包括底—與頂電極8、丨2及電容°性 478145 五、發明說明（8) 絕緣膜9。 例二體憶體裝置之特徵將比較於此實施 圖3係一圖表，揭示習知及 接觸失效率之比較，如圖3所示，=、體裝置之接觸检 裱境内以70(TC溫度進行一小時，、&火衣程係在一氧氣 =己憶體裳置之接觸失效率為97广：=:電晶：’習. 记憶體裝置之接觸失效率對比之下，此實施例 效果，亦即依本發明所示，半。=本發明可取得顯著 幅地增加。 體Z憶體裝置之產量可大 :二障壁膜7中之氧障壁膜厚 之接觸失效率之間關係揭示於圖4中：”“己憶體展置 此實施例之氧障壁膜，如圖4所示，—_ Γ巩化銥膜做為 $微米以上之厚度，則接觸失效率:-，氧化鉉-膜，有70 厚度，其即難以L 銥膜具有25。毫微米以上之 需之圖型，因此，二氧化錶膜乳化銀膜製成所 微米之間。 、厚度較佳為在70與25 0毫 由此結果可知，在此實施 :可戲劇性地降低，此係因為第一己J體：置中，接觸失效 :由包括-氧障壁膜之第二#:7 =之卜壁則完 电臈沉積做為電容性絕緣臈9 、：盍。因此，當-鐵 氧氣環境内執行以生長鐵電曰^ —退火製程係在一 兒曰曰體’乳透過其側面而擴散至 第12頁 五、發明說明（9) 底電極8内仍可受到 實施例中，一鐵恭^制，接觸栓11因而不致氧化。在此 以—高介電係數ί膜ί成做為電容性絕緣膜9，但是若 效果。 、U為電容性絕緣膜9，仍可取得相同 在此實施例中，一勺 堆疊之多層結構係做鈦、鈦銘氮、及銥膜且依此順序 或改用-包括鈦、弟一障壁膜6，另者，銀膜可省略 堆疊之多層結構，、’虱、銥、及二氧化銥膜且依此順序 再者，若1^自f 任一例子中，其皆可取得相同效果。

氮、及钽鋁氮膜組成=、、，鈦鋁氮、鈦矽氮、氮化鈕、鈕矽 取得相同效果。、或者、，中之膜取代鈦鋁氮及鈦膜，則可 矽氮、氮ib鈕、^石夕氣多層結構可由氮化鈦、鈦鋁氮、鈦 組成之-底膜構成，因成之-頂膜及鈦或- 第—障壁膜6較佳為包括其亦可取付相同效果。易言之， 元素擴散至電容性”絕緣腹0膜，其可防止接觸栓11之組成 氮、氮化鈕、鈕矽氮、、、Ϊ内（例如氮化鈦、鈦鋁氮、鈦矽 避免電容性絕緣則之性5質纽老銘化氮膜）’在此例子中，其可 I»· 此外’在此實施例中，—一 P 序堆疊之多芦姓槿#I & 匕括一虱化銥及鉑膜且依此順 ^ ^ y 層、、、口構係做為第二障壁膜7，另去，-/μ处 膜可做為第二障壁膜7 早、7 f者—乳化銀 膜或二轰## ^ ^及者可使用一包括二氧化銥及銥 任一例子巾，\^取得^膜且依此順序堆疊之多層結構在 較佳為包括—膜，以=效果。易言之，第二障壁膜7 秸膜以防止氧擴散。 在此實施例中，一SrBi?(Tai xNbx)〇9膜係使用做

第13頁 478145 五、發明說明（10) 各性絕緣膜9，另I，具有-㈣@鈦石結構音 二：鐵電膜亦可❹，例如一錯錯酸鹽鈦酸鹽(、二 :太酸鹽(BST)、或過氧化麵膜，因為其可 ： 侍相同效果。 j 丁 γ取 實施例2 =係-截面圖，說明本發明第二實施例半 裝置之一記憶體單元2〇。 ^圖5，-記憶體單元2〇藉由將一㈣電晶體】及一記憶 汲= 電容Γ2 一體成型製成於一基材上而實⑯，源極； ^，£3a、3b以及一閘極4製成於一半導體基材之周側， 上在以構成ΜIS電晶體1。此外，一鈍化膜5沉積於基材 带記憶體單元電容器22係由底及頂電極28、12以及一介於 私極2 8 1 2之間之電容性絕緣膜9構成，底電極2 8係由第 一及第二障壁膜26、27組成。 ，、乐 第障壁膜2 6係由包括鈦及鈦鋁氮膜且依此順序堆最之 忘二】、Ό構26&，及包括銥、二氧化銥、及鉑膜且依此順 :豐之另一多層結構26b構成，姜白、二氧化銥、銥、鈦 鋁虱、及鈦膜分別具有5〇、80、1〇〇、40、及20毫微米厚 度。 于 - 壁6膜27係由二氧化銥構成，X定位以完全覆蓋第 〆 ^ b，二氧化銥膜具有150毫微米厚度，特別是二 氧=銀膜車乂佳為具有了 〇及25〇毫微米間之厚度。 私谷性絕緣膜9係由具有一鉍孕鈣鈦石（perovskite)結

第14頁 478145

五、發明說明（11) 構之SrBiJTa^xNbdO9構成，且覆蓋底電極28，電容性絕 緣膜9之厚度較佳為在50及2 0 0毫微米之間。 頂電極1 2具有一多層結構，包括鉑及鈦膜且依此順序堆 疊’其積置以利覆蓋電容性絕緣膜9之頂表面，鈦及麵膜 刀別具有20及50¾微米厚度。另者’頂電極12可具有一多 層結構，其包括氮化鈦及翻膜。

在此實施例之記憶體單元2 0中，ΜIS電晶體1及記憶體單 元4谷器2 2係經由一接觸检1 1連接’且接觸检通過純化膜 5而到達汲極區3b及接觸於底電極28。接觸栓1 1可由鶴或 多晶石夕製成。 文後將以圖6 A至6 C說明製成第二實施例半導體記憶體裝 置之方法，圖6A至6C係截面圖，說明用以製成此實施例半 導體記憶體裝置之各製程步驟。

首先，在圖6A所示之製程步驟中，由源極及汲極區3a、 3b以及一閘極4構成之一M IS電晶體1係製成於一基材上， 且一鈍化膜5係沉積以覆蓋基材之整個表面。隨後一接觸 孔1 3係利用乾性蝕刻製程製成，其通過鈍化膜5而到達μ j s ，阳體1之汲極區3b，其次，鎢或多晶矽藉由執行一化學 氣體沉積製程及一回蝕或化學機械式拋光製程組合而填入 接觸孔13内，藉此製成一接觸栓u。

Ik後在圖6B所示之製程步驟中，一多層結構係利用一濺 射，程而定義於基材上，多層結構包含鈦、鈦鋁氮、銥、 一氧化銥、及鉑膜且依此順序堆疊，隨後多層結構利用一 乾性蝕刻製程製成圖型，以覆蓋接觸栓丨丨，藉此製成一第

478145 五、發明說明（12) 〜障壁膜26。其次，一二氧化銥膜係利用一濺射 成，以覆蓋鈍化膜5之表面及第一障壁膜26之頂與伽王而製 隨後，二氧化銥利用一乾性蝕刻製程製成圖型y、 ’彳面， 露第一障壁膜26，藉此製成一第二障壁膜27。藉=致曝 製程步驟，即可製成由第一及第二障壁膜Μ、 只知諸 電極28。 、構成之底 隨後在_所示之製程步驟中，—電容性絕_ 金屬有機分解、金屬有機化學氣體沉積或濺射用 於鈍化膜5及底電極28上，電容性絕緣膜9係一 ^王而沉積 飼鈦石結構之SrBi2(Ta卜xNbx)09薄膜。再者’，、一 ^ = ~叙層 鈦膜或鉑與氮化鈦膜且依此順序堆疊之夕 匕括鉑與 ^ ^ # # #.j ^ - r. ^ ^ t a t ® M , / ^ 12。 以l成一頂電極 元電容器22 1 2及電容性 藉由實施諸製程步驟 以供儲存資料於其上， 絕緣膜9。 ，即可完成一記憶體單 其包括底與頂電極28、 只轭例之記憶體裝置中 如同第 裝置，此實施例之記憶體農置亦可取目習知記憶 是，即使一退火製程係一 β ·件顯者效果，特別 -小時以生長鐵電晶體，接：^内以70 0 °。溫度進斗 亦即依本發明所示，半導 $率為0%，如圖3所示 加。 導體5己憶體裂置之產量可大幅地

相似於第一實施例之第 二障壁膜7 做為氧障壁膜之第

五、發明說明⑽ 關：ί Γ: L度中與此實施例記憶體裝置之接觸失效率之間 膜，如邮 一二氧化銥膜做為此實施例之氧障壁 度，則接觸失不冷虚若二氧化銥膜具有70毫微米以上之厚 惟，三—γ々率為0%，此顯示氧之擴散得以完全防止。 利用右2ί銥膜具有250毫微米以上之厚度，其即難以 2 生餘刻製程將二氧化銀膜製成所需之圖型，因 :乳化銥腠之厚度較佳為在70與25〇毫微米之間。 率可i ί果可知，在此實施例之記憶體裝置中，接觸失吟 底：性地：低’此係因為此實施例之記憶體裝置包括 26中之夕層結構26a完全由做為一 ％ 27覆蓋。因&，當：:J ^之第-陣壁膜 即使-退火制η“ 為電容性絕緣膜9時， ^ f 火衣私係在一氧氣環境内執行以生長鐵電晶俨 11因而不致氧化= ί;Γ: 受到抑制，接觸拾 容性絕緣膜9，但是若/二二係了之電膜係Α製成電 緣膜g，仍可取得相同效果。 ’、 .....電谷性絕 疊之多層結娜係構成膜 代多層結構26b。或者，包括銥及二氧化銀= 為其亦可取得相同效：層另 1亦：：：！， ^ ^ ^ ^ , 選自虱化鈦、鈦鋁氮、 鈦、”氮、及㈣呂氮膜組成族群中之膜可

W Η 第17頁 1 478145

五、發明說明（14) 取代多層結構26a。由氮化鈦、鈦鋁氮、鈦矽氮、氮化 鈕、鈕矽氮、鈕鋁氮膜組成之一頂膜及鈦或鈕組成之一底 膜構成之一多層結構亦可做為多層結構26a，在任一例子& 中，其皆可取得相同效果。易言之，第一障壁膜26較佳為 包括一膜，其可防止接觸栓11之組成元素擴散至電容性絕 緣膜9内（例如氮化鈦、鈦鋁氮、鈦矽氮、氮化鈕、处硬心 氮、或鈕鋁氮膜），在此例子中，其可避免電容性絕 之性質老化。 ' 此外，在此實施例中，一二氧化銥膜係做為第二障壁膜 27，另者，一包括二氧化银及鉉膜、二氧化鉉及鉑膜、戋 二氧化銥、銥及鉑膜且依此順序堆疊之多層結構在任一例 子中，其皆可取得相同效果。易言之，第二障壁膜27較佳 為包括一膜，其可防止氧擴散。 再者，在此實施例中，一SrBi2(TaixNbx)〇9膜係使用做 為電容性絕緣膜9，另者，具有一鉍層鈣鈦石結構之任意 其他鐵電膜亦可使用，例如一鉛锆酸鹽鈦酸鹽、鋇鳃欽“酸 鹽、或過氧化组膜’因為其可在此例子中取得相同效果。

第18頁 478145

第19頁

Claims (1)

1. 478145 六、申請專利範圍 1. 一種半導體記憶體裝置，包含一記憶體單元電容器 供儲存資料於其上，電容器係由一接於一接觸栓之第一電 極、一第二電極、及一介置於第一與第二電極間之電容性 絕緣膜構成， 其中第一電極包括一第一障壁膜以接觸於接觸栓，及一 第二障壁膜以製成於第一障壁膜上且防止氧擴散，及 其中第二障壁膜覆蓋第一障壁膜之頂與側面。 2. 如申請專利範圍第1項之記憶體裝置，其中第一障壁 膜包括一膜，可防止接觸栓之一構成元素擴散入電容性絕 緣膜内。 3. 如申請專利範圍第2項之記憶體裝置，其中第一障壁 膜包括一膜，係選自由氮化鈦、鈦鋁氮、鈦矽氮、氮化、 鈕、鈕矽氮、及钽鋁氮膜組成之族群中。 4. 如申請專利範圍第3項之記憶體裝置，其中第一障壁 膜具有頂與底膜，且底膜係由鈦或鈕製成。 5. 如申請專利範圍第2項之記憶體裝置，其中第二障壁 膜包括一銀或二氧化錶膜。 6. 一種半導體記憶體裝置，包含一記憶體單元電容器 供儲存資料於其上，電容器係由一接於一接觸栓之第一電 極、一第二電極、及一介置於第一與第二電極間之電容性 絕緣膜構成， 其中第一電極包括一第一障壁膜以接觸於接觸栓，及一 第二障壁膜以覆蓋第一障壁膜之頂面，及一第三障壁膜以 覆蓋第一障壁膜之側面，及

   第20頁 478145 六、申請專利範圍 其中第二及第三障壁膜可防止氧擴散。 7. 如申請專利範圍第6項之記憶體裝置，其中第一障壁 膜包括一膜，可防止接觸栓之一構成元素擴散入電容性絕 緣膜内。 8. 如申請專利範圍第7項之記憶體裝置，其中第一障壁 膜包括一膜，係選自由氮化鈦、鈦鋁氮、鈦矽氮、氮化 鈕、鈕矽氮、及鈕鋁氮膜組成之族群中。 其中第一障壁 •其中第二及 9. 如申請專利範圍第8項之記憶體裝置= 膜具有頂與底膜，且底膜係由鈦或钽製成t 10. 如申請專利範圍第7項之記憶體裝置 第三障壁膜包括一銥或二氧化銥膜。

   第21頁