TW478094B - Dual-polysilicon structures in integrated circuits and a method for making them - Google Patents
Dual-polysilicon structures in integrated circuits and a method for making them Download PDFInfo
- Publication number
- TW478094B TW478094B TW088114626A TW88114626A TW478094B TW 478094 B TW478094 B TW 478094B TW 088114626 A TW088114626 A TW 088114626A TW 88114626 A TW88114626 A TW 88114626A TW 478094 B TW478094 B TW 478094B
- Authority
- TW
- Taiwan
- Prior art keywords
- insulating layer
- trench
- patent application
- scope
- item
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 title abstract description 7
- 230000004888 barrier function Effects 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000002054 transplantation Methods 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- 239000007943 implant Substances 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 229910052716 thallium Inorganic materials 0.000 claims 1
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 claims 1
- 239000010936 titanium Substances 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 abstract description 7
- 230000008021 deposition Effects 0.000 abstract 1
- 230000003628 erosive effect Effects 0.000 description 9
- 230000009977 dual effect Effects 0.000 description 6
- 238000001556 precipitation Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 239000004575 stone Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000009545 invasion Effects 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 206010044565 Tremor Diseases 0.000 description 1
- 230000016571 aggressive behavior Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- GNBHRKFJIUUOQI-UHFFFAOYSA-N fluorescein Chemical compound O1C(=O)C2=CC=CC=C2C21C1=CC=C(O)C=C1OC1=CC(O)=CC=C21 GNBHRKFJIUUOQI-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000033001 locomotion Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 239000008267 milk Substances 0.000 description 1
- 210000004080 milk Anatomy 0.000 description 1
- 235000013336 milk Nutrition 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 229910052704 radon Inorganic materials 0.000 description 1
- SYUHGPGVQRZVTB-UHFFFAOYSA-N radon atom Chemical compound [Rn] SYUHGPGVQRZVTB-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 235000015170 shellfish Nutrition 0.000 description 1
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
478094 五、發明說明（1) 技術 本發明係 晶石夕結構及 螢 JL.U 在不同厚 路中具有許 元，靜態隨 石夕結構之進 每一沉澱， 此外，由 一不平坦括 此種不平坦 發明^ 關於積體電路且更明確地關於積體電路中雙多 其形成之方法 度之氧化層上有雙層晶石夕之裝置結構在積體電 多用處諸如動態隨機存取記憶體（DRAM)資料單 機存取記憶體（S RAM )資料單元等。製造雙多晶 程目前需要複合多晶石夕沉澱，定型，及侵钱。 定型，及侵餘排序是耗時而成本高兩者兼有。 此種已知進程所產生之多層多晶矽結構可產生 樸對此典型上必須轉到進一步之處理步驟。對 抬樸實列進一步之步一驟含困難。 本發明係針對製造雙多晶矽結 法。本方法使用此先前工藝 在沉题一多晶石夕層之前在第一絕 :圖J後在溝槽内形成第二絕緣 止圖後得一平面結構，在每一 且然後轉到離子移植以產生自動 足以灌填溝槽之多晶矽予以沉澱 …：ί發：另一實例，在形成移 灌充母一構槽之多晶矽。住一杳 構及積 者較少 緣層可 層。在 槽内可 校準源 及平面 植障礙 例均可 體電路之 步驟。按 形成不同 一個實例 沉澱一移 與洩放區 化。 之前可形 減少用單 數量。另 法所提供 一新方 本發明， 深度之溝 内，其中 植障礙， 。然後使 成附部份 多晶矽形 外，本發 者更多準 成步驟以達成雙多晶矽結構所二 明之說明性實例可提供有比由$ 之步驟 前工藝
478094 五、發明說明（2) 位拓樸。 本發明更包含有一平面或相當平表面之雙多晶石夕結構。 此結構包括一實際相同深度之第一絕緣層，絕緣層内不同 深度之溝槽，一第二絕緣層，比第一絕緣層較薄，在每一 溝槽之底部處，與灌充或部份灌充溝槽之多晶矽，以形成 一平面或相當平表面。 本發明亦針對製造雙多晶矽結構及積體電路之新方法。 按本實例，在沉澱一多晶矽層之前在絕緣層内形成不同深 度之溝槽。藉形成第一絕緣層及在第一絕緣層上面之障礙 層即可形成溝槽。隨後，在障礙層上面形成第二絕緣層。 在苐二絕緣層内形成第一溝槽及經由第一絕緣層，障礙 層，及第二絕緣層而形成第二ϋ曹。一移植障礙係沉澱在 每一溝槽内，然後轉到離子移植以產生自動校準源及洩放 區。然後將足以灌充溝槽之多晶矽沉澱及平面化。此進程 可減少因使用一單一多晶矽形成步驟達成一雙多晶矽結構 所需之步驟數量，另外，本發明可提供比由先前工藝方法 所提供者有更多準位拓樸之一種結構。 附圖簡述 由以下詳細說明結合附圖更可充分了解本發明，其中： 圖1至4係依據本發明之第一說明性實例說明在製造之連 續階段中之一積體電路； 圖5係依據本發明第二說明性實例在多晶矽沉澱及侵蝕 以後，及在移植障礙之沉澱及平面化以後一雙多晶矽結構 之切面圖；
478094
O:\60\60101.PTD 第6頁 478094
在第一溝槽1 4形成以後，在 示之第二溝槽2 0。第二溝槽2 〇 度，因此有座落在絕緣層1 〇其 上述進程可形成第二溝槽2〇以 2 0之深度或剩餘在第二溝槽2 〇 待製造結構之所需特徵而定。 系巴緣層1 〇内即形成為圖2所 有少於第一溝槽1 4深度之深 係厚度上面之一基底。使用 形成第一溝槽14。第二溝槽 下面之絕緣層1 0之厚度則視 使用標準處理技術，然後在第一溝槽丨4之底層處及 二溝槽2 0之底層處形成為圖2所示之相當薄第二絕緣 層24。第二絕緣層24為Si 〇2 (矽酸）且係在實質上相同時
在每一溝槽内形成之。在第一溝槽丨4底層處所形成之 層2 4直接座落在基底1 2之頂部。 ' — 如圖3所示，然後沉澱一移植障礙3〇以填注溝槽ΐ4及 20。移植障礙30包括不讓移植之離子滲透入第二絕緣層 内之任何物質。用以移植障礙3 〇之典型物質包括·氮化曰 石夕，氮化组’氮化鈦，氮化鎢，及氮化鍅。在以如鼓方式 被沉殿後，即處理移植障礙物質以完成與第一絕緣〇 ^ 面之移植障礙30共同平面或實質上共同平面之表面7例义 如’藉習用化學機械磨光（CMP)技術或其他平面化技術即 可完成此處理。 然後轉到離子移植以產生如圖3内區域32所代表之輕微 塗料擴散（LDD)區。在產生LDD區32以後，即可if煉結&構。 然後轉到電晶體源及洩放移植體且在此等進_步移植體以 後再 煉該結構。交替地，在所有移植體係完整以後即發 生 煉。圖3顯示源區及洩放區14。藉合成裝置"之所需電"
478094 五、發明說明（5) 氣特性即可決定離子及其相關移植能量之選擇。應注意按 ^準處理技術可轉到離子移植（例如，經由已定型以顯示 所需移植區之光阻蝕刻劑物質面罩）。 藉轉到可選擇性侵襲移植障礙30但留下絕緣層丨〇之一侵 餘（例如，化學上）即可除去圖3之移植障礙3〇。亦可除去 溝槽氧化物24。例如，當移植障礙係由氮化矽所組成時， 用磷酸即可侵蝕移植障礙30。除去移植障礙3〇及氧化物24 可再打開第一溝槽1 4及第二溝槽2 0兩者。 其次，使用習用技術，如圖4所示，對氧化層1 2 4可轉到 氧化作用。氧化層丨2 4例如為S i 02。在溝槽1 4内之氧化層 124可構成一金屬氧化物半導體（M〇s)電晶體之閘波氧化 層。由結構之所需特性可決定氧化層丨2 4之厚度。第二溝 槽20内之氧化層丨24用途係根據下述應用而有不同。按替 用實例’不可消除絕緣層24且用作一閘波氧化物。
Ik後’可形成為圖4所示之一多晶石夕層4 〇。更明顯，在 多晶石夕之顫式沉澱以後，可處理多晶矽層之表面（例如用 CMP)以完成便與第一絕緣層丨〇之表面成多矽晶層共同平 面或實負上共同平面之表面。此可產生圖4所示之雙多晶 矽結構。 圖4之特別說明性結構包括分別與溝槽1 4對準之兩MO S電 晶體。而且’可使用在淺溝槽20内所形成之多晶矽層40以 產生：1) 一電容器，當與氧化物24及10與基底12聯合使用 時’ 2 ) —電阻器，或3)有閘波氧化物之一電晶體，包括絕 緣層2 4及1 0 ’厚於在溝槽1 4内巧形成裝置之厚度。此外，
第8頁 478094 五、發明說明（6) 可使用此專結構以形成類比裝置。在一 ，以 用方式完成電氣連接至多晶石夕40及至源區及沒放區34。 圖5說明本發明第二實例。形成第二實例之啟始步驟與 弟了實例之圖1及2所示步驟相同。在形成溝槽14及2〇以 j :至第一溝槽14之底部處及在第一溝槽2〇之底部處形成 二絕緣層24。絕緣層24，例如係Si〇2。在第一溝槽14底部 處所形成之絕緣層24直接座落在基底12表面之頂部。溝槽 14内之絕緣層24以習用M0S電晶體可構成閘波氧化層。絕 緣層2 4之厚度係由結構之所需特性決定之。 處之絕緣層24作用與先前實例所述之方式相同且為“:層 其次，如圖5所示，按氈式方式沉澱一多晶矽層5 〇。然 4處理沉澱之多晶矽層之表面（？列如，用CMp)以完成與第 乡巴緣層1 0表面之多晶矽層5〇共同平面或實際上平面之 =二f平面化以後，轉到一標準非等方性多晶矽侵蝕以產 ^在弟一溝槽14及在第二溝槽2〇之多晶矽準位在第—絕 :1 〇表面之準位以下。離表面之距離應夠深如此在多晶矽 ίΠ:空間之移植障礙52係夠厚度以阻止移植之離子滲 更明顯’然後以如鼓方式沉〉殿—移植障礙52 :奶2(例如，用CMP)以完成與第一絕緣層ι〇 移： =52共同平面或實際共用平面之表面。以此方式植 成^移植之自動校準結構。移植障礙52 前 :::性實…。移植障礙係由任何足以轉到上述;力二： 物貝所組成。上面曾列出某些說—明性障礙物質。 此之
按第二實例’轉到離子移植以產 之一輕微塗料擴散Π πτη π 士 * 所不 結構。然“進—步之二。4產成〜LD二以後，可勒煉此 在此i#括μ之移植肢形成電日日體源區及洩放區且 :匕寻頜外移植體之後再私煉此結構。交替地，在己轉到 及即發生知鍊。為圖5區域34可指示原始區 彳氣特性而定。應注意按照標準處理技 型之光阻蝕刻劑物質之面罩）。 系巳疋 按羽用方Λ路Λ在移植障礙52-τ面之多晶石夕50。隨後， ^白用方式元成電連接至多晶石夕40及至原始區及茂放器 ^考^至10其中在基底上形成絕緣層2()5，以下說 明弟二况明性實例。絕緣層2 0 5可為Si0 ::f:基底20°可為晶…化錄，錯，戍二ii之 :他物貝且對精於此工藝人貝是眾所週知。在基底2 0 0與 '%緣層2 0 5間所形成有一層或更多層。根據特殊進程及待 使用之科技與基底2 〇 〇之表面拓樸使絕緣層2 〇 5之厚度 同。 又 小
•隨後，在絕緣層2 0 5上形成一終止層21〇。終止層例如 T 1 N。終止層2 0 5為以下所述為一侵蝕終止層。在終止層… 2 0 5上形成第二絕緣層215。第二絕緣層例如為si〇2、。其3 次，在第二絕緣層215形成圖7陬示之一阻抗體22〇2,且、雖
修or- fb年//月^曰 修正 41：：- 案號 88114626 五、發明說明（8) 以上所述予以定型及工藝界眾所週知。侵蝕第二絕緣層 2 1 5以形成圖8所示之溝槽1 2 0。侵蝕進程係一選擇性侵蝕 過程在比終止層2 1 0有較高或實際較高比率處可侵蝕絕緣 層2 1 5。換言之，即終止層2 1 0對用以侵蝕絕緣層2 1 5之侵 蝕進程係有抵抗力。藉用此進程，可精密控制在侵蝕過程 中所形成之溝槽1 2 0深度。
其次，如圖9所示，在第二絕緣層2 1 5上即形成第二阻抗 層2 3 0。第二阻抗層2 3 0係為上述加以定型且為眾所週知。 使用選擇性侵蝕每層物質以形成溝槽1 4 0之過程即可侵蝕 第二絕緣層2 1 5，終止層2 1 0，及第一絕緣層2 0 5。換言 之，終止層2 1 0對用以形成溝槽1 4 0之侵蝕過程係沒有抵抗 力。在侵蝕以後，即除去第二阻抗層2 3 0之剩餘部份。溝 槽1 4 0係相似於圖1 - 5所示之溝槽1 4而溝槽1 2 0係相似於圖 1 - 5所示之溝槽2 0。一旦業已形成溝槽1 4 0及1 2 0時，在第 一及第二實例内為上述可形成相似於各層124， 40， 50及/ 或5 2之諸層以形成多晶矽裝置。 圖1 1 - 1 3係使用第一，第二，及第三實例可形成之說明 裝置。圖1 1所示裝置係一SRAM資料單元。在圖1 1所示實例 内，使用以淺溝槽1 2 0或2 0所形成之結構即可形成電阻器 3 0 0且使用在溝槽1 4或1 4 0内所形成之結構可形成電晶體
3 1 0。如所週知互連電阻簽3 0 0與電晶體3 1 0可形成隨後金 屬層。 圖1 2所示裝置係替用SRAM資料單元。按圖1 2所示實例， 使用在淺溝槽1 2 0或2 0内所形成之結構即可形成電晶體4 0 0
O:\60\60101.ptc 第11頁 478_ ;u ___案號88114626 ，々年f 月〆|曰 修正_ 五、發明說明（9) 且使用溝槽1 4或1 4 0内所形成之結構即可形成電晶體4 1 0。 為所週知互連電晶體4 0 0與4 1 0可形成隨後之金屬層。 圖1 3所示裝置係DRAM資料單元。按圖1 3所示實例，使用 淺溝槽1 2 0或1 2内所形成之結構可形成電容器5 0 0且使用溝 槽1 4及1 4 0内所形成之結構可形成電晶體5 1 0。如所週知互 連電容器5 0 0與電晶體5 1 0可形成隨後之金屬層。 最後，可知雖在特殊說明性實例原文内揭露本發明，但 藉於工藝人員係能設計眾多替用之裝置。此種替用裝置， 本文内雖未明白顯示或說明，但包含有本發明之原則且係 在本發明之精神及範疇以内。
O:\60\60101.ptc 第12頁 2001.09.21.012 f〇年//月二^日 修正
O:\60\60101.ptc 第13頁
Claims (1)
- 47809488114626 六、申請專利範圍 1· 一種製造積體電路之方法，包括· 形成第一絕緣層（1 〇 ) ; · 溝 在第一絕緣層内（1 〇 )，形成有不 槽（14)至第二溝槽（2〇);及 味度之至少第 在第一及第二溝槽内形成一多晶 2·如申請專利範圍第！項之方法，复/物〃質（40或50)。 比第二溝槽（2 〇 )深且更包括在形成〃一中第一溝槽（1 4 )係 第一溝槽（14)。 —溝槽（20)之前形成 3·如申請專利範圍第丨項之方法， 溝槽内形成第二絕緣層（2 4 )。 I括在第一及第二 4·如申請專利範圍第3項之方法， 第一溝槽内形成一移植障礙（3〇或52)以I括在至少第一及 入部份第二絕緣層（2 4 )内。 防止移植離子滲透 其中祇在第一及第二 更包括移植離子入第 更包括除去移植障礙 包括： 5 ·如申請專利範圍第4項之；方法 溝槽内形成移植障礙（30或52 )。 6 ·如申請專利範圍第1項之方法 一絕緣層（1 〇 )内。 7 ·如申請專利範圍第4項之方法 (30 或 52)。 8 ·如申請專利範圍第4項之方法 除去移植障礙（3 0或5 2 );及 隨後在第一及第二溝槽内形成多晶矽物質（4 0或5 0 ) 9 ·如申請專利範圍第8項之方法，包括移植離子入第， 絕緣層（1 0 )内。O:\60\60101.ptc 第14頁 478094 案號 88114626 年//月Θ曰 修正 六、申請專利範圍 1 0 .如申請專利範圍第1項之方法，更包括： 在第一溝槽（4 0 )内形成第一絕緣層（2 4 )以形成第一結 構；及 在第二溝槽（2 0 )内形成第二絕緣層（2 4 )以形成第二結 構。 1 1.如申請專利範圍第1 0項之方法，其中有至少兩個第 一結構與至少兩個第二結構且方法更包括互連至少兩個第 一結構與至少兩個第二結構以形成一SRAM資料單元。 1 2.如申請專利範圍第1 0項之方法，更包括互連第一結 構與第二結構以形成DRAM資料單元。 13. —種積體電路，包括： 一基底（12); 一在基底上面所形成之第一絕緣層（1 0 ); 在第一絕緣層内有至少乇同深度之第一溝槽（1 4 )與第 二溝槽（2 0 ); 在溝槽内所形成之一第三絕緣層（2 4 )，及 在溝槽内所形成之多晶矽（4 0或5 0 )，且該多晶矽（4 0 或5 0 )係形成於該第三絕緣層（2 4 )之上， 其中多晶矽（4 0或5 0 )之上表面與第一絕緣層（1 0 )之上 表面係實際上共平面。1 4.如申請專利範圍第1 3項之積體電路，更包括第二絕 緣層與在第二絕緣層與第一絕緣層間所形成一終止層 (210)。 1 5 .如申請專利範圍第1 4項之積體電路，其中經由終止O:\60\60101.ptc 第15頁 478094 修正 案號 88114626 六、申請專利範圍 層而形成第二溝槽而第一溝槽之底部表面即係終止層之頂 部表面。 1 6 ·如申請專利範圍第丨3項之積體電路，更包括在基底 與第一絕緣層間所形成之第二絕緣層與在第一與第二絕緣 層間所形成之一終止層。 17· —種製造積體電路之方法，包括： 形成一第一絕緣層（2 0 5 ); 形成在第一絕緣層（2〇5)上面之障礙層（210); 形成在障礙層（2 1 〇 )上面之第二絕緣層（2 1 5 ); 形成在第二絕緣層（215)内之至少第一溝槽（120);及 經由第一絕緣層（2〇5)障礙層（21 0)，及第二絕緣層 (215)形成一第二溝槽〇4〇)。 1 8 ·如申請專利範圍第1項之方法，包括在第一與第二溝 槽内形成第三絕緣層（2 4 )。 1 9 ·如申請專利範圍第丨8項之方法，更包括在第一溝槽 (、為1 2 0 )内形成多晶矽（4 〇或5 〇 )以形成第一結構與在第二 溝槽（1 4 0 )内形成多晶矽（4 0或5 0 )以形成第二結構。 2 0 ·如申請專利範圍第丨9項之方法，其中至少有兩個第 一結構與至少兩個第二結構且該方法更包括互連該至少兩 個第一結構與至少兩個第二結構以形成SRAM資料單元。 21·如申請專利範圍第19項之方法，更包括互連第一結 構第一結構以形成D R A Μ資料單元。 22·如申請專利範圍第18項之方法，更包括在至少第一 及第二溝槽内形成一移植障礙（3〇或52)以防止移植之離子O:\60\60101.ptc 第16頁 478094 _案號88114626_fb年//月二多曰 修正 __ 六、申請專利範圍 滲透入部份第三絕緣層内。 2 3.如申請專利範圍第2 2項之方法，其中祗在第一及第 二溝槽内形成移植障礙（3 0或5 2 )。 2 4 .如申請專利範圍第2 2項之方法，更包括除掉移植障 礙。 2 5.如申請專利範圍第2 2項之方法，更包括： 除掉移植障礙（3 0或5 2 );及 隨後在第一及第二溝槽内形成多晶矽物質（4 0或5 2 )。 2 6 .如申請專利範圍第2 2項之方法，其中該移植障礙（3 0 或5 2 )包括砷化矽，砷化鈕，砷化鈦，砷化鎢，及砷化鍅O:\60\60101.ptc 第17頁
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/140,276 US6365469B2 (en) | 1998-08-26 | 1998-08-26 | Method for forming dual-polysilicon structures using a built-in stop layer |
| US09/140,275 US6080625A (en) | 1998-08-26 | 1998-08-26 | Method for making dual-polysilicon structures in integrated circuits |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW478094B true TW478094B (en) | 2002-03-01 |
Family
ID=26838040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW088114626A TW478094B (en) | 1998-08-26 | 1999-08-26 | Dual-polysilicon structures in integrated circuits and a method for making them |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2000124326A (zh) |
| KR (1) | KR100705308B1 (zh) |
| TW (1) | TW478094B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6493848B1 (en) * | 1999-11-03 | 2002-12-10 | Agere Systems Guardian Corp. | Rate equation method and apparatus for simulation of current in a MOS device |
| US9153479B2 (en) | 2013-03-11 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of preventing a pattern collapse |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05190565A (ja) * | 1992-01-09 | 1993-07-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR940016948A (ko) * | 1992-12-31 | 1994-07-25 | 김주용 | 반도체 소자의 게이트 전극 형성 방법 |
| JPH07131000A (ja) * | 1993-10-29 | 1995-05-19 | Sony Corp | 電界効果型半導体装置の製造方法 |
| JPH07240528A (ja) * | 1994-02-28 | 1995-09-12 | Toshiba Corp | 半導体装置のゲート製造方法及び半導体装置 |
| KR19980015593A (ko) * | 1996-08-23 | 1998-05-25 | 김주용 | 반도체 소자의 제조방법 |
| KR100321718B1 (ko) * | 1998-06-29 | 2002-03-08 | 박종섭 | 씨모스트랜지스터의게이트전극형성방법 |
-
1999
- 1999-08-23 JP JP11235240A patent/JP2000124326A/ja active Pending
- 1999-08-26 TW TW088114626A patent/TW478094B/zh not_active IP Right Cessation
- 1999-08-26 KR KR1019990035568A patent/KR100705308B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000017553A (ko) | 2000-03-25 |
| KR100705308B1 (ko) | 2007-04-11 |
| JP2000124326A (ja) | 2000-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2587857B2 (ja) | 埋込み多重レベル間相互接続体装置 | |
| JPS58100441A (ja) | 半導体装置の製造方法 | |
| JPH0133945B2 (zh) | ||
| JPH06163460A (ja) | 半導体材料上における金属の選択的溶着方法 | |
| US5459100A (en) | Method for forming metal wiring of semiconductor device | |
| TW472360B (en) | A semiconductor device and a method of forming a multi-layered dual-polysilicon structure | |
| TW478094B (en) | Dual-polysilicon structures in integrated circuits and a method for making them | |
| JPH03248534A (ja) | 半導体素子の製造方法 | |
| JPS6355780B2 (zh) | ||
| US6080625A (en) | Method for making dual-polysilicon structures in integrated circuits | |
| JPH05849B2 (zh) | ||
| US5366918A (en) | Method for fabricating a split polysilicon SRAM cell | |
| JPH02306623A (ja) | 半導体装置の製造方法 | |
| US6365469B2 (en) | Method for forming dual-polysilicon structures using a built-in stop layer | |
| JP2874173B2 (ja) | 半導体装置の製造方法 | |
| JP2517751B2 (ja) | 半導体装置の製造方法 | |
| GB2294157A (en) | Forming metal wiring of semiconductor device | |
| JPH02241032A (ja) | 配線形成方法 | |
| JPH02203531A (ja) | 多層配線の形成方法 | |
| JPH02210833A (ja) | 半導体装置の製造方法 | |
| JPH05166754A (ja) | 半導体装置の製造方法 | |
| JPH0212030B2 (zh) | ||
| JPS5878456A (ja) | 半導体装置およびその製造方法 | |
| JPH04127468A (ja) | 半導体集積回路装置の製造方法 | |
| JPS59178765A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |