TW478041B - Method of producing a semiconductor device - Google Patents

Method of producing a semiconductor device Download PDF

Info

Publication number
TW478041B
TW478041B TW089122689A TW89122689A TW478041B TW 478041 B TW478041 B TW 478041B TW 089122689 A TW089122689 A TW 089122689A TW 89122689 A TW89122689 A TW 89122689A TW 478041 B TW478041 B TW 478041B
Authority
TW
Taiwan
Prior art keywords
film
silicon film
semiconductor device
manufacturing
scope
Prior art date
Application number
TW089122689A
Other languages
English (en)
Inventor
Masahito Gotou
Yasumori Fukushima
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Application granted granted Critical
Publication of TW478041B publication Critical patent/TW478041B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

五、發明說明（U 發明之背景 本發明係關 之半導體裝▲：：如’驅動活化母體液晶顯示裝置 於-種製造具有；用; 體裝置之方法。使用所明催化金屬元素晶化之矽犋之半導 在薄型彳氏* -耗電液晶顯示裝置中，佔田下 該等裝置可確保高性能如；，供驅動元件之 等裝置主尊用二南回應速度。因此，此 寸衣置王要用於個人電腦（pc 邱枪，m a ττ?τ 于徒弘視（丁Vs)等之顯示 邻伤因此，TFTs之市場規模已明顯膨脹。 有些TFTs使用CGS(連續顆粒矽）膜作為頻道區之半導 體。如JP-A- 6-2 44 1 〇3所示，（：(^膜為具有優異結晶度之81 膜，其係藉沉積微量某種金屬元素如N i在非晶石夕（以下簡 稱為a-Si)膜之表面上，然後進行其熱處理而得。CGS膜與 傳統a-Si及多晶石夕（以下簡稱為p-Si )膜比較時，可確保低 耗電及高速回應。此外，CGS具有優點為，其高度可動性 之利用亦容許未來片狀電腦之製造。因此，C g S膜被視為 有别途的膜：’其可用於次一代液晶顯示裝置。 附帶地，由上述製造步驟獲得之C G S膜包含促進結晶之 金屬元素之原子。當使用含有金屬元素之CGS膜製造TFT 時，金屬元素作為形成TFT頻道區之Si内之雜質，導致能 量位準於Si内之發生。因此，造成一些嚴重問題，如TFT 之臨限電壓隨著時間之改變或OFF電流之增加。 為了解決該問題，一種除去金屬元素之方法揭示於
JP-A- 1 0 - 223 533。在 JP-A- 1 0 - 2 2 35 3 3 中，製成之部份 CGS
478041 五、發明說明（2) 膜在高濃度下摻雜有填（P )，V族元素，然後實施熱處理。 因此，金屬元素係自將變成T F T頻道部份之.區吸至摻雜有 CGS之P之零件。 此外，在使用JP-A- 1 0 -22 3 53 3揭示之吸進法製造半導體 裝置之方法中，元素P被選擇性導入CGS膜内，因此，需要 在CGS膜上形成光罩。因此，需要形成光罩之光刻步驟。 結果，有增加步驟之問題，導致生產成本提高。 另外，在金屬元素自頻道區之吸進後，由於摻雜P之區 包含吸進之金屬元素，該等區無法用於裝置之製造，因而 必須除去。結果，產生半導體裝置之佈置如圖像元素，驅 動器元素在基板上之限制。因此，造成問題為，製造該半 導體裝置所需之CGS膜之面積會增加，導致裝入該等半導 體裝置之所得裝置尺寸方面之增加。 | 發明之概述 本發明鑒於上述問題製成，本發明之目的為提供一種製 造半導體裝置之方法，該法實施吸進而不用任何光罩，因 而降低生產成本且容許由本方法製成之裝入半導體裝置之 裝置尺寸之減小。 為了達到上述目的，根據本發明製造半導體裝置之方 法，包括步驟為： 使用促進矽結晶之催化金屬元素晶化非晶矽膜或局部結 晶非晶命膜， 直接在第一矽膜之整個表面上形成含有V族元素之第二 矽膜；
478041 五、發明說明（3) 將第一矽膜及第二矽膜實施熱處理，藉以將催化金屬元 素自第一矽膜吸至第二矽膜；及 除去已吸進催化金屬元素之第二矽膜。 在製造本發明半導體裝置之方法中，催化金屬元素自結 晶第一矽膜之吸進係使用直接形成在第一矽膜整個表面上 之第二矽膜而非使用第一矽膜本身之零件實施。即，本發 明之方法不涉及在吸進過程中V族元素之選擇性注入第一 矽膜内。因此，吸進過程對V族元素之選擇性注射不需光 罩，因而對形成光罩不用光刻步驟。因此，對半導體裝置 之製造步驟得以簡化而可降低生產成本。 此外，在除去催化金屬元素已自第一矽膜吸進之第二矽 膜後，作為雜質之催化金屬元素實質上不存在於第一矽膜 内，因此第一石夕膜不包括任何無用區。因此，在裝置之佈 置如圖像元素及驅動器元素方面並無限制，使裝入此等半 導體裝置之裝置尺寸可被減小。 然而，有對製造本發明半導體裝置方法固有之二個可能 問題，即，（A)V族元素之原子擴散入第一矽膜内，（B)除 去含有V族元素之第二矽膜之方法。以下說明對此等問題 之解決方式。 (Α)對V族元素擴散入第一矽膜内之解決方式 在根據本發明製造半導體裝置之方法中，第一與第二矽 膜之熱處理有可能造成第二矽膜内V族元素原子移行或移 動至第一石夕膜。移入第一石夕膜内之V族元素作為雜質。因 此，當使用含V族元素之第一矽膜製造TFT作為半導體裝置
第7頁 478041 五、發明說明（4) w3 v知元素之第一石夕膜不利地影響τ I? τ之特性。 為I防止V私元素擴散進入第一矽膜内，利用V族元素與 催化金屬元素間之擴散常數之差異。已知v族元素之矽膜 内之擴政常數與催化元素者大不相同。例如，磷（P)與鎳 (Νι)現分別被選作V族元素與催化金屬元素之代表。關於 催化金屬70素，可使用至少一元素選自Fe，Co，Ni，Cu， RU ’ = ’ Pd ’ 0s，Ir，Pt 及Au 所組成之群。
通常，矽膜内P之擴散常數在400 t下被計算成為1.47X 10—2ί cm2/秒’在60(rc下為2 8〇 χι〇，cm2/秒，而矽膜内 Νι之擴散常數在4〇〇它下被計算成為5. 84 χ…丨6 cm2/秒， 在“❾它下為^⑽^::^七㈢^^^^如上所述’結果在矽膜 内，Νι之擴散常數大於p之擴散常數為約1〇數位。 砂im之擴散常數，嘗試二種模擬:(ι)ρ擴散入第-矽膜内，（2)Nl之吸入第二矽膜内。模 圖3所示，p原子作可逆移行，或在 ：件如下。如 44間作來回移動，而Ni原子作非可逆移.，、43與第二矽犋 膜43至第二石夕膜44之一方向㈣，因 拙或以自第一石夕 膜内。此外，Ni於第一石夕膜43内之界面壤及入第二败 /W，而Ρ於第二石夕臈44内之界面濃度為度為i Μ 另外，第一矽膜43之膜厚為1〇〇㈣，而M〇u原原子 被設定無限’因為在模擬上其不需卑广夕 ，、 石夕，製造TFT時，第-石夕膜内P原子與N外Ά 中此寺原子被硯為不會不利地影響tft之原子之濃卑〜 過1 01。原子/ c m3。 特性，^ 度，复 各為不知、 478041 五、發明說明（5) 上述模擬之條件由下列等式（1 )，（ 2 )及（3 )所取代。等 式（1)，（2)及（3)為雜質擴散之一般等式。 (P之擴散常數） D = 3.85 X exp -3.66eV kt (1) (Ni之擴散常數） D = 0.lx exp-
Λ.9βΥ ~kT -----(2) 濃度計算之等式） Qt C(x，〇——— \nDt 其中t =時間 exp 一 x ~4Dt (3) X :深度， e :電子電荷， T:溫度（單元為K:Kelvin)， k:Boltzmann 常數，
Qt:元素之表面濃度，及 C (X，t ):在時間流逝為t後在深度為X之濃度。 使用上述等式（1)，（2)及（3)計算有關P擴散入第一矽膜 内及N i吸入第二矽膜内之結果分別示於圖4及圖5。圖4為 顯示P在第一矽膜43内之濃度與P之擴散深度間之座標。圖 5為顯示對第一矽膜内之Ni濃度減至101G原子/cm3或以下所 需之時間與自第一矽膜43及第二矽膜44之界面之深度間之 關係之座標。
第9頁 478041 五、發明說明（6) 如圖4所示，當對第一與第二矽膜43，44在600 °C下實施 熱處理12小時（圖3所示），在自第一石夕膜表面超過1.5 nm 深度之P之濃度為不超過1 01G原子/cm3。即，P幾乎不會在 自第一石夕膜43表面超過1.5 nm深度下擴散。 另一方面，圖5顯示，藉在400 °C下實施熱處理3小時， 具有厚度為1 00 nm之第一矽膜43内之Ni濃度被減至101G原 子/ cm3或以下，因此達成充分吸進。 以此方式，藉在適當加熱溫度下對第一與第二矽膜43， 44實施處理一段適當時間，變成可能吸進在第一矽膜4 3内 之催化金屬元素Ni，而不會擴散含於較上第二矽膜44内之 V族元素P進入第一矽膜43内。 根據計算，吸進可在低溫下藉處理一段長時間如3 5 0 °C 下處理24小時，或在高溫下處理一段短時間如7 0 0 °C下處 理1 0分鐘而成功地實施。然而，在實際步驟中，較長處理 時間會增加成本。另外，在較高溫度下，會有一些不確定 因素造成P擴散入第一矽膜43内，例如元素由於缺陷之截 留。因此，一般認為，最好在溫度為4 0 0 - 6 0 0 °C範圍内實 施吸進N i作為催化金屬元素之熱處理4至1 2小時。 (B)除去含有V族元素之較上第二矽膜之方法 須知，在根據本發明製造半導體裝置之方法中，含有V 族元素及催化金屬元素之較上第二矽膜必須在吸進後除 去。 .關於除去含有V族元素及催化金屬元素之第二矽膜之方 法，可預料僅藉選擇性蝕刻除去第二矽膜。然而，因為第
第10頁 478041 五、發明說明（7) 一與第二石夕 第二石夕膜。 刻，其時間 膜及部份第 當實施乾 劣化第一石夕 題，可增加 面方式決定 首先，假 之膜厚為X ^ 餘刻時間分 餘刻較上第 被ii刻之膜1.43-1.3=0 後’對剩餘 内。因此， 之5%以内時 放置〇 · 1 3膜 士口下： 膜均為矽膜，所以無法僅使用選摆^ ^ + 、伟性蝕刻 因此，關於除去第二矽膜之方法，π…外除去 可4吏用私 可預先決定。可設定餘刻時間，祐奸， 乾钱 + ^ 各 1之整個第 由此數字 膜對第二矽 矽膜之膜厚 均勻性或扁 二矽膜下方之第一矽膜被蝕刻。 -不二矽 蝕刻一段預定時間以除去第二石夕， 膜在蝕刻後之膜厚之均勻性。為了、解、’有可能 較下第一矽膜對較上第二矽瞑之膜厚比此問 需要何種膜厚比。 、子 。以下 設較上第二矽膜之膜厚為1，及較下第— >至於乾#刻之一般數值，平面内分佈及、 別被設定為1 0%及+ 30%。當在此等條件下，度’ 二矽膜時，欲蝕刻之平均膜厚為丨· 3，大=^ 厚為：1 · 3 X 1 · 1 = 1· 43。此等膜厚間之差異 • 1 3。附帶地，在藉乾蝕刻完全除去第二矽… 第一矽膜所需之膜厚均勻性，即扁平性在以以 若上述膜厚之差異，即〇·13，在第一碎膜膜厚 ，則無問題。考慮〇· 3之膜厚將被過度蝕刻， 厚差異在第一石夕膜獏厚之5%以内之狀況被表示 0· 13 +(Χ-0· 3)<〇· 〇5 式，膜厚之值X被計算成為χ>2.9。即，第一矽 膜之膜厚比被發現為約3 : 1。因此，藉使第二 不超過第一石夕膜者之三分之一，第一矽膜之膜 平性可被有利地保持，即使第二矽膜被乾蝕刻 矽犋
第11頁 478041 五、發明說明（8) 除去亦然。 在一具體例中，第二矽膜由氣相生長法所形成。在此情 提供加入V族元素之步驟。因此，生產步 此可降低生產成本。。 況下， 驟不會 對於 進，本 括： 形成 將第 矽膜内 除去 為了 對第一 化氛圍 本發 扁平性 及缺點 一矽膜 不必分開 增加，因 可需於第 發明之方 一石夕膜内之催化元素原子之進一步吸 法在除去第二石夕膜之步驟後，進一步包 氧化物膜在第一碎曹上； 一石夕膜與氧化物膜實施熱處理 之催化金屬元至氧化物膜；及 氧化物膜。 有效地吸 矽膜及氧 内及溫度 明之方法 優異之高 如銷孑L ， 被用於形 能如南速 性能T F 丁 s 影像感應 面說明可 進催化金屬元素 化物膜之熱處理 為 7 0 0 _ 1 1 5 0 °C 下 藉以吸進留於第 之高性 用該1¾ 接觸型 由下 點。 附圖之簡單說明 可實現 品質結 以及具 成作為 操作， ，可實 器、三 更加明 一種半導 晶$夕膜， 有南生產 半導體裝 低漏電流 現南功能 次元I C等 白本發明 自第一石夕膜至氧化物膜， 較佳於至少一個鹵素之氧 進行。 體裝置，具有結晶定向及 在低成本下具有極少雜質 力及高產率。因此，若第 置之TFT之活化區時，TFT 及低電壓操作被實現。使 活化母體液晶顯示裝置、 ，其具有縮減之尺寸。 之其他目的、特性及優
第12頁 478041 五、發明說明（9) 由以下提供之詳細說明及僅為本發明之例示性而非限制 性之附圖，當可更加瞭解本發明，且其中： 圖 1A，1B，1C，1D，1E，1F，1G，1H，1I ，1J，1K 及 1L 為顯示根據本發明之一具體例作為半導體裝置之TFT之製 造步驟之視圖； 圖2為自以上可見之TFT之視圖； 圖3為概念圖表，說明P之擴散及N i之吸進之模擬； 圖4為顯示P之濃度與P之擴散深度間之關係之座標；及 圖5為顯示對Ni濃度成為1 01G原子/cm3或：上所需之時間 與深度間之關係之座標。 元件符號說明 11 石英基板 12 a -S i 膜 13 CGS膜 14 a -S i 膜 15 第一氧化物膜 16 第二氧化物膜 17 閘電極 18a 源區 18b >及區 19 第三氧化物膜 20 源電極佈線 21 没電極佈線 22 保護膜
第13頁 478041 五、發明說明（10) 2 3 圖像元素電極 4 3 第一矽膜 44 第二矽膜 101 鎳 103 CGS膜 1 03a圖案化CGS膜 1 〇4 a-Si 膜 較佳具體例之細節說明 本發明將根據圖所示之具體例詳述。 例作為半導體裳置之 圖號1 A至1 L順序按序 圖1 A - 1 L為顯示根據本發明之具體 TFT之製造步驟之視圖。製造步驟以 進行。TFT由下列步驟製成。 (1首先，在作為具有絕緣表面之基板之石英基板1 1 上，藉LPCVD(低壓化學蒸氣沉積）法沉積a —。獏丨卩至厚 j ’例如，為65 nm。此時，例如，使用slk二矽烷 -作為源氣體，在溫度為4 5 〇及壓 /、 a-Si膜12 。 d卜形成 (2 )其次水溶液，盆中 ! η ^ ^ /、TNl (cf3coo)2(醋酸鎳）在濃产 Α 10 ppm下被溶解，在a —Si 2 /隹展度為 以將促進Si結晶之Ni 1〇1元 正個表面上破旋轉塗佈， 膜12之表面，如圖1B所示。為催化金屬元素加入a-Si 定至例如約1 x 1 原子/ c 。 a - S i膜1 2表面之濃度被設 之方法，可使用噴濺法、CVD ^於將Nl 1 01加入a-Si膜12 法等。 ’、電漿處理法、蒸氣沉積
478041
五、發明說明（11) (3 )然後，在6 ο 〇 °c下於氮氛圍内實施熱處理丨2小時以曰 化a-Si膜12，因此形成圖1C所示之CGS膜13作為第一^ 曰曰 膜。此時，CGS獏1 3包含Ni。CGS膜1 3内之Ni濃度係藉威應 偶合電漿質量光譜學分析，並發現為1 · 5 X 1 猎1應 / 4υ 原千 / c m3。 (4) 隨後，作為含有高濃度V族元素p之第二石夕膜之3 — ^ 膜14被形成在含Ni之CGS膜1 3上，如圖ID所示。乂Q . ^ ^ 么 ^ 1 1 4 係措混合含S i之氣體與含p之氣體形成。因此，不需要附 加提供加入V族元素之步驟。因此，可降低生產成本。 又，此時，a-Si膜14内P之濃度被設定至1 X 1 π原子 /cm3 ’a-Si膜14之膜厚被設定為CGS膜13之膜厚（β5 nm)之 二分之一或以下，即，低於約2 2 nm。另在此具體例中， a-Si膜14之膜厚被設定至1〇龍。 (5) 其次，實施溫度為4〇〇-6 0 0 °C之熱處理4-12小時供 CGS膜13内Ni之吸入含高濃度p之a —Si膜14内。結果，如圖 1E所示’CGS膜13與a-Si膜14變成在含Ni及P之膜與a_si膜 104内具有減量Ni之CGS膜103。 藉實施溫度範圍為400-600 °C之熱處理，可防止p自a — si 膜14之擴散入CGS膜13内，又CGS膜13内之Ni可被充分地吸 進。相對照地，若熱處理之溫度超過6 〇 〇 t時，P之原子會 被擴散入CGS膜13内。因此，若含P之CGS膜13被用以製造 TFT時’ CGS膜不利地影響TFT之特性。另一方面，若熱處 理之溫度低於4 〇 〇 °c時，C G S膜1 3内之鎳不會被充分地吸 進’因此，需要較長時間之熱處理，導致生產成本之提 高。
第15頁 478041 五、發明說明（12) 此外，實施熱處理在4與12小時之間容許⑽膜13州之 有效吸進。若實施熱處理低於4小時時，⑽膜内之W益法 被充分地吸進。又超過12小時之長時間熱處理 ’生 成本之提高。 i (6^後，如圖IF所示，含Niika_Si膜1〇4(示於圖 1 E )係藉乾蝕刻技術除去。此時，CG s膜丨〇 3可被過度蝕刻 至某種程度，但因為a-Si膜104之膜厚不大於CGs膜1〇3之 膜厚之三分之一，如圖1E所示，所以CGS膜1〇3厚度之均勻 性被有利地保持。 (7)其次，如圖1G所示，具有獏厚為3〇 nm之第一氧化物. 膜15係在950 °C於〇2氛圍内形成在CGS膜1〇3之表面上。此 步驟稱為第二吸進過程，其具有自CGS膜1〇3進一步除去Ni 原子之功效。在第二吸進過程中，若熱處理係在含有至少 一個鹵素，如HC1，HF，HBr，Cl2，F2及βΓ2之氧化氛圍内 實施蚪’ CGS膜1 03内之鎳原子可被更有效地縮減。此時之 k度較佳為700-1150 C範圍内。當溫度更接近。〇時，
Ni之擴散入第一氧化物膜15内被促進，因而增強吸進n丨之 功效。 (8 )在使用緩衝氫氟酸除去第一氧化物膜丨5後，使用普 通光刻及乾#刻技術進行型樣形成，使欲變成T F T活化區 之一部份留下，如圖1H所示。結果，圖案化CGS膜丨〇3a被 形成在石英基板11上。 (j)在^圖案化CGS膜103a上，藉CVD法形成作為閘絕緣膜 之第二氧化物膜1 6至厚度為8 〇 n m，如圖1 I所示。然後，
第16頁 478041 五、發明說明（13) p - S i膜藉C V D法沉積至厚度為3 〇 〇 n m。所得p — §丨膜係使用 普通光刻及乾钱刻技術作型樣，以形成間電極1 7 ’ (1 0 )如圖1 J所示，使用閘電極1 7作為光罩，p離子在濃 度為約2 X1015原子/cm2下植入CGS膜1〇3内以形成源區18a 及汲區18b。
(11 )如圖1 K所示，在第二氧化物膜丨6與閘電極丨7之整個 表面上’使用C V D法形成作為層内絕緣膜之第三氧化物膜 1 9至厚度為6 0 0 nm。為了活化已離子植入之雜質，在 950 C於氣氣圍内實施熱處理30分鐘後，第二及第三氧化 物膜1 6，1 9係使用普通光刻及乾蝕刻形成有接觸孔。 (1 2 )最後’在按序沉積A 1 S i膜、氮化物膜及透明傳導膜 (ITO)分別至厚度為40 0 nm，40 0 nm及80 nm後，實施光刻 及乾蝕刻法以完成TFT 1，如圖1L所示。TFT 1具有各自 A 1 S i膜形成之源電極佈線2 0及汲電極佈線？ 1，自氮化物膜 形成之保護膜2 2及自透明傳導膜形成之圖像元素電極2 3。 當由以上觀看時，TFT 1呈圖2所示之狀態。在圖2中，為 了容易瞭解起見，有些膜被省略。
由上可知，因為吸進後使用直接形成在第一矽膜1 3整個 表面上之第二石夕膜14而不是使用第一石夕膜13之零件進行， 所以吸進過程不用光罩，因而無形成光罩之光刻步驟。因 此，製造步驟被簡化，藉以降低生產成本。 另外，在除去已吸進含於CGS膜13内之Ni之a-Si膜104 後，作為雜質之Ni及P並未呈現於CGS膜103内，而無不可 用之區存在於CGS膜103内。因此，在圖像元素與驅動元素
第17頁 478041 五、發明說明（14) 之佈置方面沒有限制，因此可減少具有TFTs 1如活化母體 型LCD之裝置之尺寸。 此外，本具體例之TFT 1為根據本發明製成之半導體裝 置之一例，因此除了申請專利範圍所述者以外，物質，膜 厚’形成方法等不限於上述。 C G S膜1 3係藉加入N i至 但可使用局部結晶非晶矽 N i被用作催化金屬元素， N i ，Cu ，Ru ， 另外，雖然在以上具體例中 a-Si膜12内並進行熱處理獲得 膜來取代非晶矽膜1 2。 此外，雖然在上述具體例中 但可使用至少一個金屬元素選自Fe，Co Rh，Pd，0s，Ir，Pt及Au所組成之群。 又，亦可使用一種或多種其他V族元素取代磷。 本發明被如此說明，顯然其可以許多方式改變。該等改 變不應脫離本發明之精神及範圍以外，熟悉此技藝者顯而 易知之所有該等改正意指包括在下面申請專利範圍之範圍 内。
第18頁

Claims (1)

  1. 478041 六、申請專利範圍 1 · 一種製造半導體裝置之方法，其包括下列步驟： 使用促進矽結晶之催化金屬元素晶化非晶矽膜或局部 結晶非晶矽膜，以形成結晶第一矽膜； 直接形成含V族元素之第二矽膜在第一矽膜之整個表 面上； 將第一矽膜與第二矽膜實施熱處理，藉以催化金屬元 素自第一矽膜吸至第二矽膜；及 除去已吸進催化金屬元素之第二矽膜。 2 ·根據申請專利範圍第1項之製造半導體裝置之方法， 使用至少一個選自 Fe，Co，Ni，Cu，Ru，Rh，Pd，0s， Ir，Pt及Au所組成之群之元素作為催化金屬元素。 3 ·根據申請專利範圍第1項之製造半導體裝置之方法， 其中包含於第二矽膜内之V族元素為罐。 4. 根據申請專利範圍第1項之製造半導體裝置之方法， 其中形成第二矽膜之步驟包括混合含矽之氣體與含V族元 素之氣體以藉氣相生長法形成第二矽膜。 5. 根據申請專利範圍第1項之製造半導體裝置之方法， 其中吸進催化金屬元素之熱處理係在溫度範圍為4 0 0 °C -6 0 0 °C下實施。 6. 根據申請專利範圍第1項之製造半導體裝置之方法， 其中吸進催化金屬元素之熱處理係實施4-1 2小時。 7. 根據申請專利範圍第1項之製造半導體裝置之方法， 其中第二矽膜被形成至厚度為第一矽膜厚度之三分之一或 以下。
    第19頁 478041 六、申請專利範圍 8 ·根據申請專利範圍第7項之製造半導體裝置之方法， 其中除去第二矽膜之步驟使用乾蝕刻過程。 9 ·根據申請專利範圍第1項之製造半導體裝置之方法， 其中在除去第二矽膜之步驟後，該方法更包括： 形成氧化物膜在第一矽膜上； 將第一矽膜與氧化物膜實施熱處理，藉以將殘留於第 一矽膜内之催化金屬元素吸至氧化物膜；及 除去氧化物膜。 1 0 ·根據申請專利範圍第9項之製造半導體裝置之方法， 其中對第一矽膜及氧化物膜之熱處理係在含有至少一個鹵 素之氧化氛圍内及溫度為700-1150 °C下進行。 1 1 ·根據申請專利範圍第1項之製造半導體裝置之方法， 其中第一矽膜被用於形成半導體裝置之活化區。 _
    第20頁
TW089122689A 1999-11-02 2000-10-27 Method of producing a semiconductor device TW478041B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31223699A JP2001135573A (ja) 1999-11-02 1999-11-02 半導体装置の製造方法およびその半導体装置

Publications (1)

Publication Number Publication Date
TW478041B true TW478041B (en) 2002-03-01

Family

ID=18026822

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089122689A TW478041B (en) 1999-11-02 2000-10-27 Method of producing a semiconductor device

Country Status (4)

Country Link
US (1) US6436745B1 (zh)
JP (1) JP2001135573A (zh)
KR (1) KR20010060231A (zh)
TW (1) TW478041B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075002B1 (en) * 1995-03-27 2006-07-11 Semiconductor Energy Laboratory Company, Ltd. Thin-film photoelectric conversion device and a method of manufacturing the same
JP3844566B2 (ja) * 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001319878A (ja) 2000-05-11 2001-11-16 Sharp Corp 半導体製造方法
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5088993B2 (ja) * 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
SG179310A1 (en) * 2001-02-28 2012-04-27 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US7118780B2 (en) * 2001-03-16 2006-10-10 Semiconductor Energy Laboratory Co., Ltd. Heat treatment method
US7052943B2 (en) * 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7253032B2 (en) * 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
JP4854866B2 (ja) * 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100876927B1 (ko) * 2001-06-01 2009-01-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 열처리장치 및 열처리방법
US6780693B2 (en) * 2001-12-29 2004-08-24 Lg.Philips Lcd Co., Ltd. Method of fabricating polysilicon thin film transistor
JP4115158B2 (ja) 2002-04-24 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
KR100611154B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치
TWI240950B (en) * 2004-03-26 2005-10-01 Chi Mei Optoelectronics Corp Thin film transistor, thin film transistor substrate, and methods for manufacturing the same
JP4700317B2 (ja) * 2004-09-30 2011-06-15 株式会社半導体エネルギー研究所 表示装置の作製方法
US7524713B2 (en) * 2005-11-09 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20070117287A1 (en) * 2005-11-23 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
TW200824003A (en) * 2006-11-17 2008-06-01 Chunghwa Picture Tubes Ltd Semiconductor device and manufacturing method thereof
KR100864884B1 (ko) * 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
KR101030027B1 (ko) 2008-12-18 2011-04-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR101733196B1 (ko) * 2010-09-03 2017-05-25 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조 방법, 및 이를 구비한 표시 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244103A (ja) 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体の製造方法
US6133119A (en) * 1996-07-08 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method manufacturing same
JP3942683B2 (ja) 1997-02-12 2007-07-11 株式会社半導体エネルギー研究所 半導体装置作製方法
JP3844552B2 (ja) * 1997-02-26 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
US6436745B1 (en) 2002-08-20
KR20010060231A (ko) 2001-07-06
JP2001135573A (ja) 2001-05-18

Similar Documents

Publication Publication Date Title
TW478041B (en) Method of producing a semiconductor device
JP3116085B2 (ja) 半導体素子形成法
US7807500B2 (en) Process for production of SOI substrate and process for production of semiconductor device including the selective forming of porous layer
JP3717634B2 (ja) 半導体装置の作製方法
JP2000012864A (ja) 半導体装置の作製方法
TW200400640A (en) Semiconductor device and method for fabricating the same
TWI285763B (en) Thin film transistor and method for manufacturing same
TW200423407A (en) Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor
JP2003100633A (ja) 半導体装置の製造方法および半導体装置
JP3371121B2 (ja) 半導体製造方法
JP3970814B2 (ja) 半導体装置の製造方法
JP2800743B2 (ja) 薄膜トランジスタの製造方法
JP4249886B2 (ja) 薄膜半導体装置の製造方法
JP3203652B2 (ja) 半導体薄膜の製造方法
JPH0521465A (ja) 半導体装置及びその製造方法
JPH0432267A (ja) 薄膜トランジスタ
KR0178489B1 (ko) 반도체 장치 제작에서의 도펀트 활성화 방법
JPH11354448A (ja) 半導体装置の作製方法
JP4076930B2 (ja) 半導体装置の製造方法
JP2007043192A (ja) 結晶性半導体膜の作製方法、結晶性珪素膜の作製方法及び薄膜トランジスタの作製方法
JP2960742B2 (ja) 薄膜トランジスタ素子
JPH09260673A (ja) 薄膜トランジスタの製造方法及び製造装置
JPH11354447A (ja) 半導体装置の作製方法
JP2002261286A (ja) ポリシリコン薄膜トランジスタの信頼性を改善する製造方法
JP2002343974A (ja) 薄膜トランジスタとその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees