TW460982B - Bipolar transistor with passivation layer scheme and method of making the same - Google Patents
Bipolar transistor with passivation layer scheme and method of making the same Download PDFInfo
- Publication number
- TW460982B TW460982B TW085114606A TW85114606A TW460982B TW 460982 B TW460982 B TW 460982B TW 085114606 A TW085114606 A TW 085114606A TW 85114606 A TW85114606 A TW 85114606A TW 460982 B TW460982 B TW 460982B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- dielectric layer
- window
- dielectric
- passivation
- Prior art date
Links
- 238000002161 passivation Methods 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000002955 isolation Methods 0.000 claims abstract description 12
- 238000001465 metallisation Methods 0.000 claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 238000011049 filling Methods 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 239000004642 Polyimide Substances 0.000 claims description 8
- 230000002079 cooperative effect Effects 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 229920001721 polyimide Polymers 0.000 claims description 8
- 238000000206 photolithography Methods 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 18
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 230000008901 benefit Effects 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 230000007704 transition Effects 0.000 abstract description 2
- 230000001052 transient effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 157
- 238000009413 insulation Methods 0.000 description 21
- 230000008569 process Effects 0.000 description 10
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 7
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 6
- 238000010276 construction Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 229960002050 hydrofluoric acid Drugs 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- -1 hydrogen acid Chemical class 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000000746 purification Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- RPAJSBKBKSSMLJ-DFWYDOINSA-N (2s)-2-aminopentanedioic acid;hydrochloride Chemical class Cl.OC(=O)[C@@H](N)CCC(O)=O RPAJSBKBKSSMLJ-DFWYDOINSA-N 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- OYLRFHLPEAGKJU-UHFFFAOYSA-N phosphane silicic acid Chemical compound P.[Si](O)(O)(O)O OYLRFHLPEAGKJU-UHFFFAOYSA-N 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Bipolar Transistors (AREA)
Description
460982 A7 _______B7_ 五、發明説明(1 ) 本發明係關於一種半導體裝置,特別是高壓雙極性平面 電晶體,其具有基板,至少一層含有至少一個窗口的隔絕 層,躺置於隔絕層上且具有建構之邊緣區域的鈍化層設計 和沈積於純化層設計上的金屬化層。 高壓雙極性平面電晶體爲人需求,用於切換式電源供應 器、馬達控制、直流轉換器、交流轉換器、近臨開關、寬 頻帶放大器、窄頻放大器、超音波產生器、無中斷電源供 應器、高壓斷流器、映像管的無閃爍控制、螢光燈電路、 和自動化電子裝置。另一個主要的應用是低雜訊控制之三 相電流驅動器的領域,因爲關掉和較高操作頻率的要求無 法以閘流器完成。在從5 0 0至1 2 0 0伏特的適切電|範園 中’考慮電流密度,及因此而產生的成本時,雙極性電晶 體原理優於單極性金屬氧化物半導體原理。 光電晶體也屬於高壓雙極性平面電晶體。電恩阻抗値高 達幾個千伏特在此是平常的^ 經濟部中央標準局員工消費合作社印製 ·1· dx In In In ^^^1 mi m ml Tv (請先閲讀背面之注意事項再填寫本頁) 爲了增加崩潰電壓’這類的雙極性平面電晶體需要電氣 邊緣電場強度的降低,其藉由電晶體邊緣輪廓的適當成形 而達成。特定地説’爲了這個目的’基板和金屬化層之間 的鈍化層設計必須提供,以相當地增加電晶體的崩潰電 壓,並避免電晶體的過早崩潰,例如,在電壓或電流峰値 時。熱氧化S10 2組成的隔絕層,及任何另外的隔絕層, 藉由介電層予以強化,以形成表面鈍化設計,並將這锢鈍 化設計在接觸窗口和電晶體邊緣處的邊緣區域由適當的建 構截出斜角。 -4- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公楚 460982 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(2 然而,在藉由根據先前技藝之諸層之光微影術和蝕刻的 邊緣區域建構期間,内凹突出物凹槽可能在表面鈍化設計 的邊緣處出現,其因個別層的受到蝕刻而造成。 不純物’特別是濕氣和蚀刻劑殘留物,可能集中於這此 凹槽中’造成半導體裝置的反相電流並降低它的壽命試驗 穩定性。當接著沈積金屬化層於接觸窗口中時,金屬也將 進入内凹突出物。這降低了電流和電壓阻抗。該蝕刻不足 的邊緣也可能在較強的蝕刻不足情況下斷掉。 爲補救此現象,曰本專利2-37747建議以具有等高邊緣 的中介層覆蓋矽基板上的第一隔絕層,並以另外的中介層 覆蓋這兩層,該另外的中介層完全由鈍化層覆蓋住。 本方法需要兩個光微影製程步驟,及繼之而來的層蝕 刻,用於形成鈍化層設計,因此是勞力密集且昴貴的。然 而’如此.形成的平面電晶體具有小的主動區域,其因覆蓋 層所需要的間隙而引起。 本發明目的標是要提共一半導體裝置,特別是高壓雙極 性平面電晶體,其具有改良的鈍化層設計,該設計具有建 構之邊緣區域而不會有凹槽形成。 根據本發明,這個目標藉由一半導體裝置達成,其具有 基板,至少一層含有至少一個窗口的隔絕層,躺置於隔絕 層上的鈍化層設計和躺置於鈍化層設計上的金屬化層,其 中鈍化層設計包含至少兩層介電層,第一介電層覆蓋隔絕 層和艺的邊緣以及位於窗口之外側邊緣帶中的基板,第二 介電層覆蓋第一介電層,也蓋在隔絕層邊緣之上且位於窗 ,~丨_!,----於------訂------- I!--i (請先閲讀背面之注意事項再填寫本頁) -5-
4 6 0 9 8 2 經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明(3 ) 口之外側區域的一部分中❹ 這樣的半導體裝置,因爲它在壽命試驗期間之改良的電 壓阻抗、低的漏開電流和增加的穩定性,是令人注目的。 根據本發明之平面電晶體的一個優點是,電氣參數由於藉 由根據本發明之鈍化層設計之轉換至接觸窗口和至裝置邊 緣的保護,是非常穩定的。瞬間頻率値fT高達3 00百萬赫 兹’整體功率耗散高達1瓦,且崩潰電壓値高達i千伏特 得以達成。儘管相較於先前技藝有建構的鈍化層設計,電 晶體的主動表面區域還是相當地得力於根據本發明之鈍化 層之具有建構邊緣區域的省空間排列。另一個優點是,因 内凹突出物凹槽同時在介電層侧方處和隔絕層側方處形成 而造成之晶圓上製造的剔除完全得以避免。 較好,在本發明的架構之内,每一層介電層具有均勻的 層厚度 '關於鈍化設計諸層的重疊,這造成具有平面高起 的斜平邊緣,其降低了電氣邊緣電場強度並改善了電壓阻 挽β具有平坦高起的斜平邊緣也改善了接觸窗口區域中金 屬化層對鈍化層設計的附著性及該設計在跨越過窗口邊緣 之處的結合力。 較好,在本發明的架構之内,該半導體裝置具有兩層隔 絕層,第一隔絕層由熱產生矽的氧化物組成,第二隔絕層 由熱產生的含磷矽氧化物組成。熱產生的含磷矽氧化物 (富含磷熱氧化物)對基板和熱產生矽氧化物製成之隖絕 層,附著得特別良好。它作爲離子獲取物並因此保護下方 的裝置,防止任何會對半導體裝置之信賴性造成主要威脅 -6- 本紙張;^度適用中國國家標準(CNS ) Α4規格(210X297公釐) m^· nn •/IV (請先閱讀背面之注意事項再填寫本頁) 訂 460982 A7 B7 五、發明説明(4 ) 的污染。 而且,較好,第一介電層是由氮化矽製成,且第二介電 是由二氧化矽製成。 在本發明的架構之内,第一介電層由·矽氧化物或氮化砍 製成且第二介電層由聚醯亞胺製成,可能是較佳的。 而且,第一介電層由聚酿亞胺製成且第二介電層由氮化 矽製成,可能是較佳的。 這些介電層,每一層對建構個別之其他層所需要的蚀刻 劑具有高選擇性,所以此二層可在單一的光微影步驟中加 以建構。 經濟部中央標準局員工消費合作社印製 [ιί---.裝------訂 (請先閎讀背面之注意事項再填寫本頁) 本發明係關於一製造半導體裝置的方法,該裝置具有基 板’具有至少一層含有至少一個窗口的隔絕層,具有躺置 於隔絕層上的鈍化層設計和躺置於鈍化層設計上的金屬化 層,鈍化層設計包含至少兩層介電層,其中第一和第二介 電層沈積於整個基板表面之上,該基板具有至少—層含有 至少一個窗口的隔絕層,在該介電層中蝕刻出—個或幾個 較小的窗口’如此原來窗口的外側邊緣帶保持爲第—和第 二介電層覆蓋,接著再次蝕刻第二介電層,如此,在該窗 口的外側邊緣帶區域中,第二介電層部分地覆蓋第一介電 層0 藉由本方法可得到具有鈍化層設計的半導體裝置,詨鈍 化層設計具有建構的邊緣區域,該邊緣區域具有平坦且緩 緩傾斜的邊緣高起。隔絕層因爲它之由第—介電層所形成 的覆蓋而無法受到蝕刻。第一介電層的受到任何蝕刻藉由 本紙張尺度適用中國國家標準(CNS ) Α4規格(2丨0Χ297公瘦) 4 6 0 y 8 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明(5 ) 在最終触刻步驟中第二介電層之邊緣的過度蝕刻而去除。 所以’第一介電層在窗口的外側邊緣帶區域中部分地覆蓋 第一介電層。 較好,窗口的蝕刻藉由一個光微影製程發生,第—和第 二介電層藉由一個光阻罩幕和兩種選擇性蝕刻劑而蝕刻 出,首先使用光阻罩幕和相對於第一介電層具選擇性的蝕 刻劑建構第二介電層,此時移開光阻罩幕,使用相對於第 一介電層具選擇性的蝕刻劑建構第一介電層,在此期間第 一介電層作爲罩幕,接著,再次用選擇性蝕刻劑蝕刻第二 介電層,直到第一介電層在窗口的外側邊緣帶區域中已經 變得部分暴露出來。 藉由本方法,建構鈍化設計所需要的光微影建構步驟數 目降低爲一個罩幕步驟。這個不僅造成成本降低,也造成 製程彳&賴性和產品品質之相當的改進,因爲任何鈍化層設 計和隔絕層中的受到蝕刻得以避免。 本發明以下將參考附圖而更詳細地解釋,其中 圖1是根據本發明之平面電晶體的橫斷面。 根據本發明之平面電晶體建立於基板丨上,該基板通常 含有0.2毫米厚的n_或卜型導電矽單結晶,其具有〇 1至 1〇平方毫米的表面區域。基板包含以擴散導入的pn接 合。这些卩11接合界定出,例如,自基極擴散區域9至射極 擴散區域8的轉換。高度攙雜的通道止動區1〇與射極擴散 區域一起製造,且具有與基板相同的導電度型態。高度攙 雜的通道止動區i 〇,其標示出個別裝置的外側邊緣,防 -1— HI - - l·—— m ^^^1 1^1.*^- - - I ill— 111 m ! . ml * -β (請先閱讀背面之注意事項再填寫本頁) 8 460982 發明説明( 止從基極穿過隔絕層2下方 背面集極的漏電流流動。通道而越過電晶體切割線至 ^隔絕層2通常含有不可穿透的熱產生二氧化 隔絕層的邊緣界定出—個戋 U或幾個窗口。基板表面最初暴露 於境些原來之窗口的區域中。 第一隔絕層2可完全以第二隔絕層3加以覆蓋。此第二 隔絕層延伸蓋㈣-隔絕層的邊緣,且覆蓋位於原來窗口 之外侧邊緣帶中的基板。在這種情形中,第二隔絕層的邊 緣界定*窗卩》第二隔絕層通常具有Gi至G4微米的層 厚度,且覆蓋基板超過至少丨微米的寬度。 該諸隔絕層完全以第-介電層4加以覆蓋。該第—介電 層延伸蓋過上層隔絕層的邊緣,且覆蓋位於原來窗口之外 側邊緣帶中的基板。第一介電層通常具有〇1至〇2微米 的厚度,外侧邊緣帶具有至少〗微米的寬度。第二介電層 5延伸蓋過第一介電層,也蓋過隔絕層的外側邊緣。第二 隔絕層的邊緣相較於第一介電層的邊緣重置,距離至少 0.1微米。第二介電層的層厚度通常是〇 2至16微米。 邊緣斜角通常包含與基板表面成3〇至6〇。的側面角度。 經濟部中央標準局員工消費合作社印裝 — ίι— 衣 II V (請先閲讀背面之注意事項再填寫本黃) 金屬化層6覆蓋窗口、鈍化層設計之建構的邊緣區域、 和部分的第二介電層,如此以形成平面的接觸。 金屬化層可另外提供於第二介電層上,僅只作爲電極, 且可在半導體裝置的至少一個角落中,與基板形成歐姆接 觸。 爲了保護半導體裝置,防止機械性和化學性侵襲,它可 9 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 460982
經濟部中央標準局員工消費合作社印製 以額外以保護層7加以塗覆。 根據本發明的元件可製造爲個別的半導體裝置或作爲平 面技術中之積體電路的一部分。實務上,製造以發晶圓作 爲起始,該晶圓遠大於單一電晶體或某種電路之製造所需 要者’並使用具有約略〇·3至3.5毫米之光柵節距的棋盤 式圖樣以形成覆蓋的氧化物構造,該構造防止攙雜劑的擴 散入不須要的位置。高達8 0 0 0 0個的個別電晶體,或5 〇 至100個至固態電路如此同時經由單一矽晶圓的加工而產 生。如果所有的層已經提供並加以建構,且接觸和導體軌 已經製成,將矽晶圓分成各個半導體裝置,該裝置接著可 形成接觸並構裝。 根據本發明之鈍化層設計的製造以製備過的晶圓作爲起 始’在該晶圓中,基極和射極擴散區域已經提供且其已經 含有一層或幾層,通常是兩層隔絕層。熱產生之二氧化矽 組成的第一隔絕層以爲人所知的方式施加且提供窗口。含 磷熱矽氧化物組成之第二隔絕層在npn電晶體所使用的射 製程期間,及在pnp電晶體所使用的基極接觸擴散製程期 間形成。 接著藉由後續光微影術和蚀刻步骤的罩幕,將基極和射 極用的小接觸窗口蚀刻進入該兩層隔絕層。兩層隔絕層以 相同的蚀刻劑,缓衝氫氟酸,予以建構》 純化層設計的介電層經由來自氣相之沈積而沈積於這個 基本構造上。通常,鈍化排列以兩層介電層形成。第一介 電層沈積於上層隔絕層上,通常是在低壓CVD製程中所 -10- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) n —in n. 裝— n I 訂 (請先閱讀背面之注意事項再填窝本頁) 460982 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明(8 ) ^ ^ -一'- 製造的矽氮化物層,例如在7〇〇至8〇〇1>(:、3〇〇_4〇〇毫托 耳下,由SiH2Cl4NH3製成。第二介電層通常是二氧化 矽層,產生於使用電漿激發的電漿強化製程中,例如在 300至3 50°C、3 80千赫茲及15千瓦下,由SiH^N2〇製 成。兩層最初沈積於整個表面之上。該兩層予以接合地建 構。 爲了這個目的,提供光阻罩幕,曝光,並加以顯影。然 後’首先以氫敦酸和氟化錄的.混合物均方性地蚀刻二氧化 碎層。在這個製程步驟期間,矽氮化物不受侵襲,因爲氫 氟故和氟化銨的混合物相對於氮化珍具有高度的選擇性。 然後去除光阻罩幕。接著’在濕式狀態中,以熱磷酸均方 性地蝕刻矽氮化物層,該先前蝕刻的以〇2層作爲罩幕。 在這個製程步驟中,Si Ο 2層不受侵襲,因爲熱磷酸也相 對於沈積的Si02具有高度選擇性。爲了推回矽氮化物邊 緣背後之二氧化矽層的邊緣,蝕刻接著再次使用氫氟酸和 氟化録的混合物而發生。 矽氮化物層可另外在電漿強化的製程中沈積。在這個情 況中,第二介電層應由聚醯亞胺製成。很多的製程可用於 沈積矽氧化物,例如,在熱器壁反應器中來自四乙基正矽 酸鹽的沈積,在CVD製程中於低溫下來自矽烷和氧的沈 積,在較高溫度下來自矽烷和氮氫化合物的沈積,或者在 旋轉塗佈製程中來自合適之基本化合物的沈積(旋轉塗佈 於玻璃)。 選擇另外的材料组合,用於層構造,是可能的。然而, -11 - 本紙張尺度適用中國國家標準(CNS ) M規格(210X297公釐) 裝-----丨訂---------- i (請先閲讀背面之注意事項再填寫本頁) 460982 A7 B7 五、發明説明(9 ) 很多的相容性要求必須充分符合,特別考慮擴散、附著 性、如上文所説明的選擇性蝕刻劑,和機械性及熱應力。 下列的組合已獲證實適合於第一和第二介電層: -電漿氧化物型式的二氧矽’ LT〇(“低溫氧化物,,), TEOS(四乙基正矽酸鹽作爲起始化合物),或lpcvD氧 化物作爲第一層,使用氳氟酸和氟化銨作爲蝕刻劑,且聚 醯亞胺作爲第二層,使用聯胺作爲蝕刻劑, -聚醯亞銨作爲第一層,使用聯胺作爲蝕刻劑,且電漿氮 化物型式的矽氮化物作爲第二層,使用熱磷酸作爲蝕刻 劑, -電漿氮化物型式的矽氮化物或LPCVD氮化物作爲第一 層’使用磷酸作爲蚀刻劑,且聚醯亞胺作爲第二層,使用 聯胺作爲#刻劑,或 -LPCVD氮化物型式的矽氮化物作爲第一層,使用熱嶙酸 作爲蝕刻劑’且LTO或TEOS或旋轉塗佈於玻璃(spitt_ on glass,下文簡稱SOG)型式的二氧化矽作爲第二層, 使用氳氟酸和氟化銨作爲蝕刻劑。 金屬化層在下一個製程步驟中沈積,通常藉由高純度鋁 的濺鍍或蒸嫂。 經濟部中央標準局員工消費合作社印裂 —ί I----k------ (請先閲讀背面之注意事項再填寫本頁) 最後,金屬化層通常以保護層保護,防止機械性損壞、 腐蝕、和離子污染。爲了這個目的,裝置以矽氮化物、 Si02、磷-矽酸鹽玻璃、或聚醯亞胺層加以覆蓋》 由於該改良的鈍化層設計,平面雙極性npn和pnp高壓 電晶體達到500至1000伏特的崩潰電壓,平面npil和pnp -12- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ' ' 46 098 2 經濟部中央橾準局員工消費合作社印製 A7 B7 五、發明説明(10 ) 達林頓(Darlington)電晶體達到高達2〇〇伏特的崩潰電 壓。 該半導體裝置以在15〇。(:下儲存的型式接受加速壽命試 驗(accelerated life test ’下文簡稱A]LT)。它們達到 長於1 000小時的壽命時間,且剔除比率降低得相當多。 根據本發明的方法節省了 一個光微影建構步驟,兩層介電 層可使用一個光罩予以建構。這不僅造成成本降低,也造 成在製程k賴性和產品品質上的相當改良,因爲任何鈍化 層設計和隔絕層中的受到蝕刻得以避免。 -13 (請先閲讀背面之注意事項再填寫本頁)
平 争 W , t
Z
Claims (1)
- 4 6 0982 第85114606號專利申請案 中文申請專利範圍修正本(89年8月)申請專利範圍 xJsffrt繁 經濟部中央標準局員工消費合作社印製 1. 一種雙載子電晶體,其具有一基板,至少一層含有至少 一個窗口的隔絕層,躺置於絕緣層上的鈍化層設計和沈 積於鈍化層設計上的金屬化層,其中鈍化層設計包含至 少兩層介電層,第一介電層覆蓋隔絕層和它的邊緣以及 位於窗口之外側邊緣帶中的基板,且其中的第二介電層 覆蓋第一介電層,也蓋在隔絕層的邊緣之上且位於窗口 之外側區域的一部分中。 2. 根據申請專利範圍第1項之雙載子電晶體,其中每一層 介電層具有均勾的層厚度。 3·根據申請專利範圍第2項之雙載子電晶體,其中它具有 兩層隔絕層,第一隔絕層含有熱產生之矽氧化物且第二 隔絕層含有熱產生之含磷矽氧化物。 4·根據申請專利範圍第3項之雙載子電晶體,其中第一介 電層由珍氮化物製成且第二介電層由二氧化砍製成。 5.根據申請專利範圍第3項之雙載子電晶體,其中第一介 電層由矽氧化物或矽氮化物製成且第二介電層由聚醯亞 胺製成。 6·根據申請專利範圍第3項之雙載予電晶體,其中第一介 電層由聚醯亞胺製成且第二介電層由矽氮化物製成。人 7·—種雙載子電晶體的方法,該雙載子電晶體具有一基 板,具有至少一層含有至少一個窗口的隔絕層,具有躺 置於隔絕層上的鈍化層設計和躺置於鈍化層設計上的金 屬化層,鈍化層設計包含至少兩層介電層,其中第一和 第二介電層沈積於基板的整個表面之上,該基板具有至 「紙張(CNS) Α娜(210Χ297公釐) (請先閱讀背面之注意事項再填寫本頁) 1_.---11 —.-IΊ — I — i---- -、1T -----鋒-丨Μ---Ί — - .—ί— - I _ · » —^n 1^1 A8 B8 C8 D8 460982 六、申請專利範圍 少—層含有至少一個窗口的絕緣層,在該介電層中蝕刻 出一個或幾個較小的窗口,如此原來窗口的外側邊緣帶 保持為第一和第二介電層所覆蓋,接著,蝕刻第二介電 層,如此,第二介電層在窗口的外側邊緣帶中部分地覆 蓋第一介電層。 8.根據申請專利範圍第7項之方法,其中窗口的蝕刻藉由 光微影步驟而發生,第一和第二介電層藉由光阻罩幕和 兩種選擇性蚀刻劑而蚀刻,第二介電層首先使用光阻罩 幕和蝕刻劑予以建構,該蝕刻劑相對於第一介電層是具 選擇性的’其時’切光阻罩幕,並以相對於第二介電 f具選擇性的蚀刻劑建構第—介電層,在該步驟期間, 弟二介電層作為罩幕,接著,再次使用選擇性蚀刻劑触 :第二介電層,直到第一介電層在窗口的外側邊緣帶區 域中已經變得部分地暴露。 (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局負工消費合作社印製 2-本紙張適用中國國家標準(CNS ) M規格(2ΐ〇χ297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19540309A DE19540309A1 (de) | 1995-10-28 | 1995-10-28 | Halbleiterbauelement mit Passivierungsaufbau |
Publications (1)
Publication Number | Publication Date |
---|---|
TW460982B true TW460982B (en) | 2001-10-21 |
Family
ID=7776116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085114606A TW460982B (en) | 1995-10-28 | 1996-11-26 | Bipolar transistor with passivation layer scheme and method of making the same |
Country Status (7)
Country | Link |
---|---|
US (1) | US5798562A (zh) |
EP (1) | EP0771028A3 (zh) |
JP (1) | JPH09167778A (zh) |
KR (1) | KR970024001A (zh) |
DE (1) | DE19540309A1 (zh) |
MY (1) | MY116682A (zh) |
TW (1) | TW460982B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2964983B2 (ja) * | 1997-04-02 | 1999-10-18 | 日本電気株式会社 | 三次元メモリモジュール及びそれを用いた半導体装置 |
EP1026732A1 (en) * | 1999-02-05 | 2000-08-09 | Motorola, Inc. | A method of forming a high voltage semiconductor device |
EP1138804A3 (de) | 2000-03-27 | 2003-06-25 | Infineon Technologies AG | Bauelement mit zumindest zwei aneinander grenzenden Isolierschichten und Herstellungsverfahren dazu |
DE10065783B4 (de) * | 2000-12-30 | 2007-05-03 | Leica Microsystems Cms Gmbh | Verfahren, Anordnung und System zur Ermittlung von Prozessgrößen |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4001870A (en) * | 1972-08-18 | 1977-01-04 | Hitachi, Ltd. | Isolating protective film for semiconductor devices and method for making the same |
US3985597A (en) * | 1975-05-01 | 1976-10-12 | International Business Machines Corporation | Process for forming passivated metal interconnection system with a planar surface |
US4091406A (en) * | 1976-11-01 | 1978-05-23 | Rca Corporation | Combination glass/low temperature deposited Siw Nx Hy O.sub.z |
JPS5850417B2 (ja) * | 1979-07-31 | 1983-11-10 | 富士通株式会社 | 半導体装置の製造方法 |
JPS5627935A (en) * | 1979-08-15 | 1981-03-18 | Toshiba Corp | Semiconductor device |
JPS56150830A (en) * | 1980-04-25 | 1981-11-21 | Hitachi Ltd | Semiconductor device |
JPS5748247A (en) * | 1980-09-05 | 1982-03-19 | Oki Electric Ind Co Ltd | Semiconductor integrated circuit device |
DE3115029A1 (de) * | 1981-04-14 | 1982-11-04 | Deutsche Itt Industries Gmbh, 7800 Freiburg | "verfahren zur herstellung eines integrierten bipolaren planartransistors" |
EP0071665B1 (de) * | 1981-08-08 | 1986-04-16 | Deutsche ITT Industries GmbH | Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor |
JPS601846A (ja) * | 1983-06-18 | 1985-01-08 | Toshiba Corp | 多層配線構造の半導体装置とその製造方法 |
US4600624A (en) * | 1983-09-20 | 1986-07-15 | International Business Machines Corporation | Composite insulator structure |
US4601939A (en) * | 1983-09-20 | 1986-07-22 | International Business Machines Corporation | Composite insulator structure |
EP0239652B1 (de) * | 1986-03-22 | 1991-07-24 | Deutsche ITT Industries GmbH | Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor |
DE3683054D1 (de) * | 1986-12-12 | 1992-01-30 | Itt Ind Gmbh Deutsche | Verfahren zum herstellen einer monolithisch integrierten schaltung mit mindestens einem bipolaren planartransistor. |
JPH0654774B2 (ja) * | 1987-11-30 | 1994-07-20 | 株式会社東芝 | 半導体装置及びその製造方法 |
JPH0237747A (ja) * | 1988-07-28 | 1990-02-07 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
FR2635408B1 (fr) * | 1988-08-11 | 1992-04-10 | Sgs Thomson Microelectronics | Memoire de type eprom a haute densite d'integration |
FR2642900B1 (fr) * | 1989-01-17 | 1991-05-10 | Sgs Thomson Microelectronics | Procede de fabrication de circuits integres a transistors de memoire eprom et a transistors logiques |
JP3271094B2 (ja) * | 1993-07-05 | 2002-04-02 | ソニー株式会社 | 積層配線基板及びその製造方法 |
US5384271A (en) * | 1993-10-04 | 1995-01-24 | General Electric Company | Method for reduction of off-current in thin film transistors |
JP2682403B2 (ja) * | 1993-10-29 | 1997-11-26 | 日本電気株式会社 | 半導体装置の製造方法 |
US5366911A (en) * | 1994-05-11 | 1994-11-22 | United Microelectronics Corporation | VLSI process with global planarization |
US5484740A (en) * | 1994-06-06 | 1996-01-16 | Motorola, Inc. | Method of manufacturing a III-V semiconductor gate structure |
-
1995
- 1995-10-28 DE DE19540309A patent/DE19540309A1/de not_active Withdrawn
-
1996
- 1996-10-21 EP EP96202929A patent/EP0771028A3/de not_active Withdrawn
- 1996-10-25 JP JP8284163A patent/JPH09167778A/ja not_active Abandoned
- 1996-10-25 MY MYPI96004446A patent/MY116682A/en unknown
- 1996-10-28 KR KR1019960049051A patent/KR970024001A/ko active IP Right Grant
- 1996-10-28 US US08/738,513 patent/US5798562A/en not_active Expired - Fee Related
- 1996-11-26 TW TW085114606A patent/TW460982B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0771028A2 (de) | 1997-05-02 |
EP0771028A3 (de) | 1998-06-24 |
DE19540309A1 (de) | 1997-04-30 |
KR970024001A (ko) | 1997-05-30 |
MY116682A (en) | 2004-03-31 |
US5798562A (en) | 1998-08-25 |
JPH09167778A (ja) | 1997-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6844241B2 (en) | Fabrication of semiconductor structures having multiple conductive layers in an opening | |
JPH1022457A (ja) | 容量装置及び半導体装置並びにそれらの製造方法 | |
TW466647B (en) | Semiconductor device and method for fabricating the same | |
US6225183B1 (en) | Method of fabricating a thin-film resistor having stable resistance | |
TW460982B (en) | Bipolar transistor with passivation layer scheme and method of making the same | |
CN211295073U (zh) | 一种pin射频管 | |
KR970004847B1 (ko) | 반도체장치 및 그 제조방법 | |
JP2005519475A (ja) | キャパシタを備えたモノリシック集積soi回路 | |
JP3035215B2 (ja) | 半導体装置 | |
KR100869751B1 (ko) | 반도체 소자와 그의 제조방법 | |
WO1994025985A1 (en) | Method and semiconductor device with increased maximum terminal voltage | |
KR100212170B1 (ko) | 반도체 소자의 본딩 패드 형성방법 | |
JPH0770586B2 (ja) | 半導体装置の製造方法 | |
JPH09205137A (ja) | 素子分離領域形成法 | |
CN116666066A (zh) | 变压器元件、半导体装置、变压器元件的制造方法以及半导体装置的制造方法 | |
CN115274863A (zh) | 一种用于车载过压保护的纵向结构tvs芯片及制作方法 | |
KR930007753B1 (ko) | 소자분리 산화막 형성방법 | |
KR970005703B1 (ko) | 트렌치형 소자분리 구조를 갖는 반도체 장치 및 그 제조 방법 | |
KR100290769B1 (ko) | 텅스텐 플러그 형성 방법 | |
JPH0464247A (ja) | 誘電体分離基板とその製造方法 | |
KR19990000376A (ko) | 반도체 소자 제조방법 | |
JPH07169710A (ja) | 半導体装置のコンタクト構造およびその製造方法 | |
KR100312975B1 (ko) | 플라즈마를 이용한 식각공정에서 절연막 파괴를 방지할 수있는 반도체 소자 제조 방법 | |
KR100200307B1 (ko) | 반도체 소자의 콘택 형성방법 | |
KR100312987B1 (ko) | 반도체소자의소자분리막제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |