JPH09167778A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH09167778A JPH09167778A JP8284163A JP28416396A JPH09167778A JP H09167778 A JPH09167778 A JP H09167778A JP 8284163 A JP8284163 A JP 8284163A JP 28416396 A JP28416396 A JP 28416396A JP H09167778 A JPH09167778 A JP H09167778A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric layer
- semiconductor device
- window
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 29
- 230000000087 stabilizing effect Effects 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 19
- 238000000926 separation method Methods 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 14
- 238000001465 metallisation Methods 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 239000004642 Polyimide Substances 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 229920001721 polyimide Polymers 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 239000003795 chemical substances by application Substances 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 174
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 10
- 230000006641 stabilisation Effects 0.000 description 8
- 238000011105 stabilization Methods 0.000 description 8
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 6
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- OYLRFHLPEAGKJU-UHFFFAOYSA-N phosphane silicic acid Chemical compound P.[Si](O)(O)(O)O OYLRFHLPEAGKJU-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 縁部領域に溝が形成されることのない改善し
た表面安定化層構造を有し、耐電圧値及びブレークダウ
ン電圧を高め、漏洩電流を低くし、寿命試験中の安定性
を高めた半導体装置を提供する。 【解決手段】 基板１と、少なくとも１つの窓を有する
少なくとも１つの分離層２，３と、この分離層上に位置
する表面安定化層構造体と、この表面安定化層構造体上
に堆積された金属化層６とを具える半導体装置におい
て、前記表面安定化層構造体が第１及び第２の２つの誘
電体層４，５を有し、第１誘電体層４が前記分離層２，
３を被覆するとともにこの第１誘導体層４の縁部が窓の
外側縁部領域で基板１を被覆し、第２誘電体層５が前記
分離層の縁部を越えて且つ窓の外側縁部領域の一部分内
で前記第１誘電体層４を被覆している。
た表面安定化層構造を有し、耐電圧値及びブレークダウ
ン電圧を高め、漏洩電流を低くし、寿命試験中の安定性
を高めた半導体装置を提供する。 【解決手段】 基板１と、少なくとも１つの窓を有する
少なくとも１つの分離層２，３と、この分離層上に位置
する表面安定化層構造体と、この表面安定化層構造体上
に堆積された金属化層６とを具える半導体装置におい
て、前記表面安定化層構造体が第１及び第２の２つの誘
電体層４，５を有し、第１誘電体層４が前記分離層２，
３を被覆するとともにこの第１誘導体層４の縁部が窓の
外側縁部領域で基板１を被覆し、第２誘電体層５が前記
分離層の縁部を越えて且つ窓の外側縁部領域の一部分内
で前記第１誘電体層４を被覆している。
Description
【０００１】
【発明の属する技術分野】本発明は、基板と、少なくと
も１つの窓を有する少なくとも１つの分離層と、この分
離層上に位置する表面安定化層構造体と、この表面安定
化層構造体上に堆積された金属化層とを具える半導体装
置、特に高電圧バイポーラプレーナトランジスタに関す
るものである。
も１つの窓を有する少なくとも１つの分離層と、この分
離層上に位置する表面安定化層構造体と、この表面安定
化層構造体上に堆積された金属化層とを具える半導体装
置、特に高電圧バイポーラプレーナトランジスタに関す
るものである。
【０００２】
【従来の技術】高電圧バイポーラプレーナトランジスタ
は、スイッチモードの電源、モータ制御装置、ＤＣ変換
器、ＡＣ変換器、近接スイッチ、広帯域増幅器、ＮＦ増
幅器、超音波発生器、中断されない電源、高電圧カット
アウト、撮像管用無フリッカ制御装置、螢光ランプ回路
及び自動車電子工学に必要とされている。他の主な適用
分野は低雑音制御三相電流駆動装置の分野である。その
理由は、スイッチング・オフ及び高動作周波数の条件は
サイリスタによって満足しえない為である。バイポーラ
トランジスタ原理は５００〜１２００ボルトの関連の電
圧範囲で電流密度、従って価格に関してユニポーラＭＯ
Ｓ原理よりも優れている。ホトトランジスタは高電圧バ
イポーラプレーナトランジスタにも属する。この場合、
数ＫＶまでの耐電圧値が一般的である。
は、スイッチモードの電源、モータ制御装置、ＤＣ変換
器、ＡＣ変換器、近接スイッチ、広帯域増幅器、ＮＦ増
幅器、超音波発生器、中断されない電源、高電圧カット
アウト、撮像管用無フリッカ制御装置、螢光ランプ回路
及び自動車電子工学に必要とされている。他の主な適用
分野は低雑音制御三相電流駆動装置の分野である。その
理由は、スイッチング・オフ及び高動作周波数の条件は
サイリスタによって満足しえない為である。バイポーラ
トランジスタ原理は５００〜１２００ボルトの関連の電
圧範囲で電流密度、従って価格に関してユニポーラＭＯ
Ｓ原理よりも優れている。ホトトランジスタは高電圧バ
イポーラプレーナトランジスタにも属する。この場合、
数ＫＶまでの耐電圧値が一般的である。
【０００３】ブレークダウン電圧を高めるためには、こ
のようなバイポーラプレーナトランジスタの縁隅部を適
切な形状にすることによりエッジ電界強度を減少させる
必要がある。特に、基板と金属化層との間に表面安定化
層構造体を設けてトランジスタのブレークダウン電圧を
著しく高めるとともにトランジスタが早期に、例えばこ
の目的のための電圧又は電流ピーク時にブレークダウン
するのを回避する必要がある。表面安定化層構造体を形
成するのに、熱酸化されたＳｉＯ2 の分離層やいかなる
他の分離層も誘電体層で補強され、接点窓やトランジス
タの縁部におけるこの表面安定化層構造体の縁部領域を
傾斜付の適切な構造としている。
のようなバイポーラプレーナトランジスタの縁隅部を適
切な形状にすることによりエッジ電界強度を減少させる
必要がある。特に、基板と金属化層との間に表面安定化
層構造体を設けてトランジスタのブレークダウン電圧を
著しく高めるとともにトランジスタが早期に、例えばこ
の目的のための電圧又は電流ピーク時にブレークダウン
するのを回避する必要がある。表面安定化層構造体を形
成するのに、熱酸化されたＳｉＯ2 の分離層やいかなる
他の分離層も誘電体層で補強され、接点窓やトランジス
タの縁部におけるこの表面安定化層構造体の縁部領域を
傾斜付の適切な構造としている。
【０００４】しかし、従来の技術によると、写真食刻処
理による縁部領域の構造化や層のエッチング中に、個々
の層がアンダーエッチングされる為に表面安定化層構造
体の縁部に凹状の張出し溝（オーバーハングを有する
溝）が生じるおそれがある。
理による縁部領域の構造化や層のエッチング中に、個々
の層がアンダーエッチングされる為に表面安定化層構造
体の縁部に凹状の張出し溝（オーバーハングを有する
溝）が生じるおそれがある。
【０００５】これらの溝内に不純物、特に湿気やエッチ
ング剤の残留が集まり、半導体装置の逆電流を高めると
ともにその寿命試験の安定度を低減させるおそれがあ
る。後に金属化層を接点窓内に堆積する場合、金属がこ
の凹状の張出し溝内に入り込むおそれもある。これによ
り耐電流及び耐電圧を減少させる。アンダーエッチング
されたこれらの縁部はこのアンダーエッチングが強い場
合破損するおそれもある。
ング剤の残留が集まり、半導体装置の逆電流を高めると
ともにその寿命試験の安定度を低減させるおそれがあ
る。後に金属化層を接点窓内に堆積する場合、金属がこ
の凹状の張出し溝内に入り込むおそれもある。これによ
り耐電流及び耐電圧を減少させる。アンダーエッチング
されたこれらの縁部はこのアンダーエッチングが強い場
合破損するおそれもある。
【０００６】かかる欠点を改善するために、シリコン基
板上の第１分離層を、縁部がこの第１分離層と同じ高さ
となる中間層で被覆し、これら２つの層を他の中間層で
被覆し、この他の中間層を表面安定化（パッシベーショ
ン）層で被覆することが特開平２−３７７４７号明細書
に開示されている。
板上の第１分離層を、縁部がこの第１分離層と同じ高さ
となる中間層で被覆し、これら２つの層を他の中間層で
被覆し、この他の中間層を表面安定化（パッシベーショ
ン）層で被覆することが特開平２−３７７４７号明細書
に開示されている。
【０００７】この方法は表面安定化層構造体を形成する
のに後の層エッチングを伴う２回の写真食刻処理工程を
必要とし、従って多大な労力を必要とし、費用が嵩むも
のとなる。更に、これにより形成されたプレーナトラン
ジスタでは、被覆に要するスペースが大きくなる為に活
性領域が小さくなる。
のに後の層エッチングを伴う２回の写真食刻処理工程を
必要とし、従って多大な労力を必要とし、費用が嵩むも
のとなる。更に、これにより形成されたプレーナトラン
ジスタでは、被覆に要するスペースが大きくなる為に活
性領域が小さくなる。
【０００８】
【発明が解決しようとする課題】本発明の目的は、溝が
形成されないように縁部領域を構成した、改善した表面
安定化層構造体を有する半導体装置、特に高電圧バイポ
ーラプレーナトランジスタを提供せんとするにある。
形成されないように縁部領域を構成した、改善した表面
安定化層構造体を有する半導体装置、特に高電圧バイポ
ーラプレーナトランジスタを提供せんとするにある。
【０００９】
【課題を解決するための手段】本発明は、基板と、少な
くとも１つの窓を有する少なくとも１つの分離層と、こ
の分離層上に位置する表面安定化層構造体と、この表面
安定化層構造体上に堆積された金属化層とを具える半導
体装置において、前記表面安定化層構造体が第１及び第
２の２つの誘電体層を有し、第１誘電体層が前記分離層
を被覆するとともにこの第１誘導体層の縁部が窓の外側
縁部領域で基板を被覆し、第２誘電体層が前記分離層の
縁部を越えて且つ窓の外側縁部領域の一部分内で前記第
１誘電体層を被覆していることを特徴とする。
くとも１つの窓を有する少なくとも１つの分離層と、こ
の分離層上に位置する表面安定化層構造体と、この表面
安定化層構造体上に堆積された金属化層とを具える半導
体装置において、前記表面安定化層構造体が第１及び第
２の２つの誘電体層を有し、第１誘電体層が前記分離層
を被覆するとともにこの第１誘導体層の縁部が窓の外側
縁部領域で基板を被覆し、第２誘電体層が前記分離層の
縁部を越えて且つ窓の外側縁部領域の一部分内で前記第
１誘電体層を被覆していることを特徴とする。
【００１０】本発明の半導体装置によれば、耐電圧値が
改善され、漏洩電流が低くなり、寿命試験中の安定性が
増大する。本発明によるプレーナトランジスタには、本
発明による表面安定化層構造体を以って接点窓への遷移
部及び装置の縁部への遷移部を保護する為に電気的パラ
メータが極めて安定するという利点がある。本発明によ
れば、３００ＭＨｚまでの過渡周波数値ｆT が達成さ
れ、合計の電力消費量は１Ｗまでとなり、ブレークダウ
ン電圧値は１ＫＶまでとなる。本発明による表面安定化
層構造体を従来の技術と比較すると、縁部領域を本発明
により構造化した本発明による表面安定化層構造体はス
ペースを節約する配置となっている為に、トランジスタ
の能動表面積が比較的大きくなる。本発明の他の利点
は、誘電体層の側面と分離層の側面との双方における凹
状の張出し溝が形成されることにより、ウェファ上に形
成される半導体装置が不良品となるのを完全に回避しう
るということである。
改善され、漏洩電流が低くなり、寿命試験中の安定性が
増大する。本発明によるプレーナトランジスタには、本
発明による表面安定化層構造体を以って接点窓への遷移
部及び装置の縁部への遷移部を保護する為に電気的パラ
メータが極めて安定するという利点がある。本発明によ
れば、３００ＭＨｚまでの過渡周波数値ｆT が達成さ
れ、合計の電力消費量は１Ｗまでとなり、ブレークダウ
ン電圧値は１ＫＶまでとなる。本発明による表面安定化
層構造体を従来の技術と比較すると、縁部領域を本発明
により構造化した本発明による表面安定化層構造体はス
ペースを節約する配置となっている為に、トランジスタ
の能動表面積が比較的大きくなる。本発明の他の利点
は、誘電体層の側面と分離層の側面との双方における凹
状の張出し溝が形成されることにより、ウェファ上に形
成される半導体装置が不良品となるのを完全に回避しう
るということである。
【００１１】本発明の実施例では、各誘電体層の層厚を
一様にするのが好ましい。このようにすると、表面安定
化層構造体の層の重なりとの関係で、平面傾斜形状の縁
部が得られ、これによりエッジ電界強度を減少させると
ともに耐電圧値を増大させる。又、平面傾斜形状の縁部
は、表面安定化層構造体への金属化層の被着を接点窓の
領域内で高めるとともに、この表面安定化層構造体が窓
の縁部と交差する個所でのこの表面安定化層構造体の結
合力を高める。
一様にするのが好ましい。このようにすると、表面安定
化層構造体の層の重なりとの関係で、平面傾斜形状の縁
部が得られ、これによりエッジ電界強度を減少させると
ともに耐電圧値を増大させる。又、平面傾斜形状の縁部
は、表面安定化層構造体への金属化層の被着を接点窓の
領域内で高めるとともに、この表面安定化層構造体が窓
の縁部と交差する個所でのこの表面安定化層構造体の結
合力を高める。
【００１２】本発明の実施例では、半導体装置が第１及
び第２の２つの分離層を有し、第１分離層が熱形成され
た酸化シリコンより成り、第２分離層が熱形成された燐
含有酸化シリコンより成っているようにする。熱形成さ
れる燐含有酸化シリコン（燐含有量の多い熱酸化物）は
基板や熱形成された酸化シリコンよりなる分離層に特に
良好に被着する。燐含有酸化シリコンはイオンゲッタと
して作用し、従って、いかなる汚染に対しても下側の装
置を保護する。かかる汚染は半導体装置の信頼性に著し
い影響を及ぼす。更に、第１誘電体層は窒化シリコンを
以って構成し、第２誘電体層は二酸化シリコンを以って
構成するのが好ましい。
び第２の２つの分離層を有し、第１分離層が熱形成され
た酸化シリコンより成り、第２分離層が熱形成された燐
含有酸化シリコンより成っているようにする。熱形成さ
れる燐含有酸化シリコン（燐含有量の多い熱酸化物）は
基板や熱形成された酸化シリコンよりなる分離層に特に
良好に被着する。燐含有酸化シリコンはイオンゲッタと
して作用し、従って、いかなる汚染に対しても下側の装
置を保護する。かかる汚染は半導体装置の信頼性に著し
い影響を及ぼす。更に、第１誘電体層は窒化シリコンを
以って構成し、第２誘電体層は二酸化シリコンを以って
構成するのが好ましい。
【００１３】本発明の実施例では、第１誘電体層を酸化
シリコン又は窒化シリコンを以って構成し、第２誘電体
層をポリイミドを以って構成するのも好ましい。更に、
第１誘電体層をポリイミドを以って構成し、第２誘電体
層を窒化シリコンを以って構成するのも好ましい。
シリコン又は窒化シリコンを以って構成し、第２誘電体
層をポリイミドを以って構成するのも好ましい。更に、
第１誘電体層をポリイミドを以って構成し、第２誘電体
層を窒化シリコンを以って構成するのも好ましい。
【００１４】これらの各誘電体層はそれぞれの他の誘電
体層を構造化するのに必要なエッチング剤に対し高い選
択性を有する為、これらの２つの誘電体層を１回の写真
食刻工程で構造化しうる。
体層を構造化するのに必要なエッチング剤に対し高い選
択性を有する為、これらの２つの誘電体層を１回の写真
食刻工程で構造化しうる。
【００１５】又、本発明は半導体装置の製造方法にも関
するもので、本発明は、基板と、少なくとも１つの窓を
有する少なくとも１つの分離層と、この分離層上に位置
する表面安定化層構造体と、この表面安定化層構造体上
に位置する金属化層とを具える半導体装置であって、前
記表面安定化層構造体が少なくとも第１及び第２の２つ
の誘電体層を有している当該半導体装置を製造するに当
たり、第１及び第２誘電体層を、少なくとも１つの窓を
有する少なくとも１つの分離層が設けられた基板の全表
面上に堆積し、これら誘電体層に１つ又は数個の小さな
窓をエッチング形成して最初の窓の外側縁部領域が第１
及び第２誘電体層により被覆されたままになるように
し、次に第２誘電体層を、この第２誘電体層が最初の窓
の外側縁部領域で第１誘電体層を部分的に被覆するよう
にエッチングすることを特徴とする。
するもので、本発明は、基板と、少なくとも１つの窓を
有する少なくとも１つの分離層と、この分離層上に位置
する表面安定化層構造体と、この表面安定化層構造体上
に位置する金属化層とを具える半導体装置であって、前
記表面安定化層構造体が少なくとも第１及び第２の２つ
の誘電体層を有している当該半導体装置を製造するに当
たり、第１及び第２誘電体層を、少なくとも１つの窓を
有する少なくとも１つの分離層が設けられた基板の全表
面上に堆積し、これら誘電体層に１つ又は数個の小さな
窓をエッチング形成して最初の窓の外側縁部領域が第１
及び第２誘電体層により被覆されたままになるように
し、次に第２誘電体層を、この第２誘電体層が最初の窓
の外側縁部領域で第１誘電体層を部分的に被覆するよう
にエッチングすることを特徴とする。
【００１６】この本発明の方法によれば、縁部領域が平
面でゆるやかな傾斜形状の縁部を有している表面安定化
層構造体を具える半導体装置が得られる。分離層は第１
誘電体層により被覆されている為にアンダーエッチング
されるおそれがない。又、最後のエッチング処理で第２
誘電体層の縁部が後退エッチングされることにより第１
誘電体層のいかなるアンダーエッチングも回避される。
従って、第２誘電体層は窓の外側縁部領域において第１
誘電体層を部分的に被覆する。
面でゆるやかな傾斜形状の縁部を有している表面安定化
層構造体を具える半導体装置が得られる。分離層は第１
誘電体層により被覆されている為にアンダーエッチング
されるおそれがない。又、最後のエッチング処理で第２
誘電体層の縁部が後退エッチングされることにより第１
誘電体層のいかなるアンダーエッチングも回避される。
従って、第２誘電体層は窓の外側縁部領域において第１
誘電体層を部分的に被覆する。
【００１７】好ましくは、窓のエッチングを１回の写真
食刻処理により行ない、第１及び第２誘電体層は１つの
ホトレジストマスクおよび２種類のエッチング剤を用い
てエッチングし、第２誘電体層をホトレジストマスクと
第１誘電体層に対して選択性のエッチング剤とを用いて
最初に構造化し、次にホトレジストマスクを除去し、第
２誘電体層をマスクとして作用させて第１誘電体層を第
２誘電体層に対して選択性のエッチング剤を用いて構造
化し、次に第１誘電体層が最初の窓の外側縁部領域で部
分的に露出されるまで第２誘電体層を選択性エッチング
剤で再びエッチングする。
食刻処理により行ない、第１及び第２誘電体層は１つの
ホトレジストマスクおよび２種類のエッチング剤を用い
てエッチングし、第２誘電体層をホトレジストマスクと
第１誘電体層に対して選択性のエッチング剤とを用いて
最初に構造化し、次にホトレジストマスクを除去し、第
２誘電体層をマスクとして作用させて第１誘電体層を第
２誘電体層に対して選択性のエッチング剤を用いて構造
化し、次に第１誘電体層が最初の窓の外側縁部領域で部
分的に露出されるまで第２誘電体層を選択性エッチング
剤で再びエッチングする。
【００１８】この方法によれば、表面安定化層構造体を
構成するのに必要な写真食刻工程数が１回のマスク工程
だけ減らされる。これにより製造費が低減化されるばか
りではなく、処理の信頼性及び製品の品質が可成り改善
される。その理由は、表面安定化層構造体及び分離層に
おけるいかなるアンダーエッチングも回避される為であ
る。
構成するのに必要な写真食刻工程数が１回のマスク工程
だけ減らされる。これにより製造費が低減化されるばか
りではなく、処理の信頼性及び製品の品質が可成り改善
される。その理由は、表面安定化層構造体及び分離層に
おけるいかなるアンダーエッチングも回避される為であ
る。
【００１９】
【発明の実施の形態】以下本発明を、図面を参照して説
明するに、本発明によるプレーナトランジスタの断面図
を図１に示す。
明するに、本発明によるプレーナトランジスタの断面図
を図１に示す。
【００２０】本発明によるプレーナトランジスタは、通
常表面積が０．１〜１０ｍｍ2 で厚さが０．２ｍｍのｎ
導電型又はｐ導電型シリコン単結晶よりなる基板１上に
形成する。この基板は拡散により導入されるｐｎ接合を
有する。これらのｐｎ接合は例えば、ベース拡散領域９
からエミッタ拡散領域８への遷移部を規定する。多量に
ドーピングされたチャネルストッパ１０はエミッタ拡散
領域８と一緒に形成され、基板１と同じ導電型を有す
る。別の装置の外側縁を示すこの多量にドーピングされ
たチャネルストッパ１０は、漏洩電流がベースから分離
層２の下側のチャネルを経て且つトランジスタ切断線を
横切ってコレクタの裏側に流れるのを阻止する。
常表面積が０．１〜１０ｍｍ2 で厚さが０．２ｍｍのｎ
導電型又はｐ導電型シリコン単結晶よりなる基板１上に
形成する。この基板は拡散により導入されるｐｎ接合を
有する。これらのｐｎ接合は例えば、ベース拡散領域９
からエミッタ拡散領域８への遷移部を規定する。多量に
ドーピングされたチャネルストッパ１０はエミッタ拡散
領域８と一緒に形成され、基板１と同じ導電型を有す
る。別の装置の外側縁を示すこの多量にドーピングされ
たチャネルストッパ１０は、漏洩電流がベースから分離
層２の下側のチャネルを経て且つトランジスタ切断線を
横切ってコレクタの裏側に流れるのを阻止する。
【００２１】第１分離層２は通常、熱形成される二酸化
シリコンの不浸透性の層よりなる。この分離層の縁部は
１つ以上の窓を画成する。基板表面は最初はこれらの最
初の窓の領域で露出されている。第１分離層２には第２
分離層３を完全に被覆することができる。この第２分離
層３は第１分離層２の縁部を越えて延在し、最初の窓の
外側縁部領域で基板を被覆する。この場合、第２分離層
の縁部が窓を画成する。第２分離層は通常０．１〜０．
４μｍの層厚を有し、少なくとも１μｍの幅に亘って基
板を被覆する。
シリコンの不浸透性の層よりなる。この分離層の縁部は
１つ以上の窓を画成する。基板表面は最初はこれらの最
初の窓の領域で露出されている。第１分離層２には第２
分離層３を完全に被覆することができる。この第２分離
層３は第１分離層２の縁部を越えて延在し、最初の窓の
外側縁部領域で基板を被覆する。この場合、第２分離層
の縁部が窓を画成する。第２分離層は通常０．１〜０．
４μｍの層厚を有し、少なくとも１μｍの幅に亘って基
板を被覆する。
【００２２】これら分離層は第１誘電体層４により完全
に被覆される。この第１誘電体層４は上側の第２分離層
３の縁部を越えて延在し、窓の外側縁部領域内で基板を
被覆する。第１誘電体層４は通常０．１〜０．２μｍの
厚さを有し、その外側縁部領域の幅は少なくとも１μｍ
とする。第２誘電体層５は第１誘電体層４上で分離層の
外側縁部の上方にも延在させる。第２誘電体層の縁部は
第１誘電体層４の縁部に比べて少なくとも０．１μｍだ
け引込んでいる。第２誘電体層の層厚は通常０．１〜
１．６μｍである。
に被覆される。この第１誘電体層４は上側の第２分離層
３の縁部を越えて延在し、窓の外側縁部領域内で基板を
被覆する。第１誘電体層４は通常０．１〜０．２μｍの
厚さを有し、その外側縁部領域の幅は少なくとも１μｍ
とする。第２誘電体層５は第１誘電体層４上で分離層の
外側縁部の上方にも延在させる。第２誘電体層の縁部は
第１誘電体層４の縁部に比べて少なくとも０．１μｍだ
け引込んでいる。第２誘電体層の層厚は通常０．１〜
１．６μｍである。
【００２３】縁部の傾斜面は基板表面と通常３０°〜６
０°のフランク角を成している。金属化層６は、窓と表
面安定化層構造体の縁部領域と、第２誘電体層とを被覆
してプレーナ接点を形成する。或いはまた、金属化層は
第２誘電体層上に電極としてのみ設けることができ、半
導体装置の少なくとも１つの隅部で基板とのオーム接点
を有するようにしうる。更に、半導体装置を機械的且つ
化学的影響から保護するために、この半導体装置を保護
層７で被覆することができる。
０°のフランク角を成している。金属化層６は、窓と表
面安定化層構造体の縁部領域と、第２誘電体層とを被覆
してプレーナ接点を形成する。或いはまた、金属化層は
第２誘電体層上に電極としてのみ設けることができ、半
導体装置の少なくとも１つの隅部で基板とのオーム接点
を有するようにしうる。更に、半導体装置を機械的且つ
化学的影響から保護するために、この半導体装置を保護
層７で被覆することができる。
【００２４】本発明による素子は個別の半導体装置とし
て或いは集積回路の一部としてプレーナ技術で製造しう
る。実際製造者は１つのトランジスタ又はある回路の製
造に必要な場合よりも著しく大きなシリコンウェファを
以って製造開始し、不所望な個所でのドーパントの拡散
を阻止する被覆酸化物構造体を形成するのにラスターピ
ッチが約０．３〜３．５ｍｍのチェス盤型パターンを用
いる。単一のシリコンウェファを処理することにより８
００００個までの個々のトランジスタ或いは５０〜１０
０個のソリッドステート回路が同時に形成される。すべ
ての層を設け、これらを構造化し、接点及び導体細条を
製造した後、シリコンウェファを個々の半導体装置に分
割する。後に、これら半導体装置に接点を形成し、これ
ら半導体装置をパッケージ化することができる。
て或いは集積回路の一部としてプレーナ技術で製造しう
る。実際製造者は１つのトランジスタ又はある回路の製
造に必要な場合よりも著しく大きなシリコンウェファを
以って製造開始し、不所望な個所でのドーパントの拡散
を阻止する被覆酸化物構造体を形成するのにラスターピ
ッチが約０．３〜３．５ｍｍのチェス盤型パターンを用
いる。単一のシリコンウェファを処理することにより８
００００個までの個々のトランジスタ或いは５０〜１０
０個のソリッドステート回路が同時に形成される。すべ
ての層を設け、これらを構造化し、接点及び導体細条を
製造した後、シリコンウェファを個々の半導体装置に分
割する。後に、これら半導体装置に接点を形成し、これ
ら半導体装置をパッケージ化することができる。
【００２５】本発明による表面安定化層構造体の製造
は、ベース及びエミッタ拡散領域が既に設けられ、１つ
又は幾つかの、通常２つの分離層を既に有している準備
済のウェファを以って開始する。熱形成する二酸化シリ
コンの第１分離層は既知のようにして被着され、これに
窓があけられる。熱形成される酸化シリコンの第２の分
離層はｎｐｎトランジスタの場合エミッタ形成処理中
に、ｐｎｐトランジスタの場合ベース接点拡散処理中に
形成される。
は、ベース及びエミッタ拡散領域が既に設けられ、１つ
又は幾つかの、通常２つの分離層を既に有している準備
済のウェファを以って開始する。熱形成する二酸化シリ
コンの第１分離層は既知のようにして被着され、これに
窓があけられる。熱形成される酸化シリコンの第２の分
離層はｎｐｎトランジスタの場合エミッタ形成処理中
に、ｐｎｐトランジスタの場合ベース接点拡散処理中に
形成される。
【００２６】ベース及びエミッタに対する小さな接点窓
が次の写真食刻及びエッチング工程でマスクにより２つ
の分離層中にエッチング形成される。これら分離層は双
方共同じエッチング剤、すなわち緩衝調整された弗化水
素酸で構造化される。
が次の写真食刻及びエッチング工程でマスクにより２つ
の分離層中にエッチング形成される。これら分離層は双
方共同じエッチング剤、すなわち緩衝調整された弗化水
素酸で構造化される。
【００２７】この基本構造体上には、表面安定化層構造
体に対する誘電体層が気相からの堆積により形成され
る。通常、表面安定化は２つの誘電体相により達成され
る。上側の分離層上に堆積される第１誘電体層は通常、
例えば７００〜８００℃で３００〜４００ミリトルでの
低圧ＣＶＤ処理でＳｉＨ2 Ｃｌ2 及びＮＨ3 から形成さ
れた窒化シリコン層である。第２誘電体層は通常、例え
ば３００〜３５０℃で３８０ＫＨｚ及び１５ＫＷのプラ
ズマ励起を用いたプラズマ強調処理でＳｉＨ4 及びＮ2
Ｏから形成した二酸化シリコン層である。これらの双方
の層は表面全体に亘って堆積される。これらの双方の層
は一体構造となる。
体に対する誘電体層が気相からの堆積により形成され
る。通常、表面安定化は２つの誘電体相により達成され
る。上側の分離層上に堆積される第１誘電体層は通常、
例えば７００〜８００℃で３００〜４００ミリトルでの
低圧ＣＶＤ処理でＳｉＨ2 Ｃｌ2 及びＮＨ3 から形成さ
れた窒化シリコン層である。第２誘電体層は通常、例え
ば３００〜３５０℃で３８０ＫＨｚ及び１５ＫＷのプラ
ズマ励起を用いたプラズマ強調処理でＳｉＨ4 及びＮ2
Ｏから形成した二酸化シリコン層である。これらの双方
の層は表面全体に亘って堆積される。これらの双方の層
は一体構造となる。
【００２８】この目的のために、ホトレジストマスクを
設け、これに露光処理及び現像処理をする。次に、まず
最初に二酸化シリコン層に弗化水素酸及び弗化アンモニ
ウムの混合物により等方性エッチングを行なう。この処
理工程中窒化シリコン層はエッチングされない。その理
由は、弗化水素酸及び弗化アンモニウムの混合物は窒化
シリコンに対し極めて高い選択性を有する為である。次
に、ホトレジストマスクを除去する。次に、前にエッチ
ングしたＳｉＯ2 層をマスクとして作用させて窒化シリ
コン層に湿潤状態で高温燐酸を用いて等方性エッチング
を行なう。この処理工程でＳｉＯ2 層はエッチングされ
ない。その理由は、高温燐酸も堆積されたＳｉＯ2 に対
して高い選択性を有する為である。次に、二酸化シリコ
ン層の縁部を窒化シリコンの縁部よりも後退させるため
に、弗化水素酸及び弗化アンモニウムの混合物を用いて
もう一度エッチングを行なう。
設け、これに露光処理及び現像処理をする。次に、まず
最初に二酸化シリコン層に弗化水素酸及び弗化アンモニ
ウムの混合物により等方性エッチングを行なう。この処
理工程中窒化シリコン層はエッチングされない。その理
由は、弗化水素酸及び弗化アンモニウムの混合物は窒化
シリコンに対し極めて高い選択性を有する為である。次
に、ホトレジストマスクを除去する。次に、前にエッチ
ングしたＳｉＯ2 層をマスクとして作用させて窒化シリ
コン層に湿潤状態で高温燐酸を用いて等方性エッチング
を行なう。この処理工程でＳｉＯ2 層はエッチングされ
ない。その理由は、高温燐酸も堆積されたＳｉＯ2 に対
して高い選択性を有する為である。次に、二酸化シリコ
ン層の縁部を窒化シリコンの縁部よりも後退させるため
に、弗化水素酸及び弗化アンモニウムの混合物を用いて
もう一度エッチングを行なう。
【００２９】或いはまた、窒化シリコン層をプラズマエ
ッチング処理で堆積することもできる。この場合、第２
誘電体層はポリイミドから形成する必要がある。酸化シ
リコンを堆積するには、種々の処理、例えば高温壁の反
応器中でのテトラエチル・オルトシリケートからの堆
積、低温度でのＣＶＤ処理によるシラン及び酸素からの
堆積、高温度でのシラン及び窒素−水素化合物からの堆
積又は適切な基礎化合物（スピン・オンガラス）からの
スピン・オン処理での堆積を用いることができる。
ッチング処理で堆積することもできる。この場合、第２
誘電体層はポリイミドから形成する必要がある。酸化シ
リコンを堆積するには、種々の処理、例えば高温壁の反
応器中でのテトラエチル・オルトシリケートからの堆
積、低温度でのＣＶＤ処理によるシラン及び酸素からの
堆積、高温度でのシラン及び窒素−水素化合物からの堆
積又は適切な基礎化合物（スピン・オンガラス）からの
スピン・オン処理での堆積を用いることができる。
【００３０】層構造体に対しては他の材料の組合せを選
択することができる。しかし、多数の適合性の条件、特
に上述した拡散、接着性、選択性のエッチング剤及び機
械的且つ熱的ひずみに関する条件を満足させる必要があ
る。第１及び第２誘電体層に対しては以下の組合せが適
していることを確かめた。 − 第１誘電体層として、プラズマ酸化物の形態の二酸
化シリコン、又はＬＴＯ（低温酸化物）、又はＴＥＯＳ
（出発化合物としてのテトラエチル・オルトシリケー
ト）、又はＬＰＣＶＤ酸化物；そのエッチング剤とし
て、弗化水素酸及び弗化アンモニウム；第２誘電体層と
して、ポリイミド；そのエッチング剤として、ヒドラジ
ン。 − 第１誘電体層として、ポリイミド；そのエッチング
剤として、ヒドラジン；第２誘電体層として、プラズマ
窒化物；そのエッチング剤として、高温燐酸。 − 第１誘電体層として、プラズマ窒化物の形態の窒化
シリコン又はＬＰＣＶＤ窒化物；そのエッチング剤とし
て、燐酸；第２誘電体層として、ポリイミド；そのエッ
チング剤として、ヒドラジン。 − 第１誘電体層として、ＬＰＣＶＤ窒化物の形態の窒
化シリコン、そのエッチング剤として高温燐酸；第２誘
電体層として、ＬＴＯ或いはＴＥＯＳの形態の二酸化シ
リコン又はスピン−オンガラス（ＳＯＧ）；そのエッチ
ング剤として、弗化水素酸及び弗化アンモニウム。
択することができる。しかし、多数の適合性の条件、特
に上述した拡散、接着性、選択性のエッチング剤及び機
械的且つ熱的ひずみに関する条件を満足させる必要があ
る。第１及び第２誘電体層に対しては以下の組合せが適
していることを確かめた。 − 第１誘電体層として、プラズマ酸化物の形態の二酸
化シリコン、又はＬＴＯ（低温酸化物）、又はＴＥＯＳ
（出発化合物としてのテトラエチル・オルトシリケー
ト）、又はＬＰＣＶＤ酸化物；そのエッチング剤とし
て、弗化水素酸及び弗化アンモニウム；第２誘電体層と
して、ポリイミド；そのエッチング剤として、ヒドラジ
ン。 − 第１誘電体層として、ポリイミド；そのエッチング
剤として、ヒドラジン；第２誘電体層として、プラズマ
窒化物；そのエッチング剤として、高温燐酸。 − 第１誘電体層として、プラズマ窒化物の形態の窒化
シリコン又はＬＰＣＶＤ窒化物；そのエッチング剤とし
て、燐酸；第２誘電体層として、ポリイミド；そのエッ
チング剤として、ヒドラジン。 − 第１誘電体層として、ＬＰＣＶＤ窒化物の形態の窒
化シリコン、そのエッチング剤として高温燐酸；第２誘
電体層として、ＬＴＯ或いはＴＥＯＳの形態の二酸化シ
リコン又はスピン−オンガラス（ＳＯＧ）；そのエッチ
ング剤として、弗化水素酸及び弗化アンモニウム。
【００３１】金属化層は次の処理工程で通常純度の高い
アルミニウムのスパッタリング又は蒸着により堆積す
る。最後に、通常、金属化層を機械的損傷、エッチング
及びイオン汚染に対して保護層で保護する。この目的の
ために、装置を、窒化シリコン又はＳｉＯ2 又は燐−珪
酸塩ガラス又はポリイミドの層で被覆する。
アルミニウムのスパッタリング又は蒸着により堆積す
る。最後に、通常、金属化層を機械的損傷、エッチング
及びイオン汚染に対して保護層で保護する。この目的の
ために、装置を、窒化シリコン又はＳｉＯ2 又は燐−珪
酸塩ガラス又はポリイミドの層で被覆する。
【００３２】表面安定化層構造体が改善される為、プレ
ーナバイポーラｎｐｎ及びｐｎｐ高電圧トランジスタの
ブレークダウン電圧は５００〜１０００Ｖとなり、プレ
ーナｎｐｎおよびｐｎｐダーリントントランジスタのプ
レークダウン電圧は２００Ｖまでとなる。
ーナバイポーラｎｐｎ及びｐｎｐ高電圧トランジスタの
ブレークダウン電圧は５００〜１０００Ｖとなり、プレ
ーナｎｐｎおよびｐｎｐダーリントントランジスタのプ
レークダウン電圧は２００Ｖまでとなる。
【００３３】本発明の半導体装置に１５０℃に保った状
態で促進寿命試験（ＡＬＴ）を行なった。これらの寿命
時間は１０００時間以上にも達し、不良品割合は著しく
減少した。本発明による方法によれば、２つの誘電体層
を１つのホトレジストマスクで形成しうる為、１回の写
真食刻工程を節約しうる。その結果、製造費が低減する
ばかりでなく、処理上の信頼性及び製品の品質も著しく
改善される。その理由は、表面安定化層構造体及び分離
層におけるいかなるアンダーエッチングも回避される為
である。
態で促進寿命試験（ＡＬＴ）を行なった。これらの寿命
時間は１０００時間以上にも達し、不良品割合は著しく
減少した。本発明による方法によれば、２つの誘電体層
を１つのホトレジストマスクで形成しうる為、１回の写
真食刻工程を節約しうる。その結果、製造費が低減する
ばかりでなく、処理上の信頼性及び製品の品質も著しく
改善される。その理由は、表面安定化層構造体及び分離
層におけるいかなるアンダーエッチングも回避される為
である。
【図１】本発明によるプレーナトランジスタを示す断面
図である。
図である。
１ 基板 ２ 第１分離層 ３ 第２分離層 ４ 第１誘電体層 ５ 第２誘電体層 ６ 金属化層 ７ 保護層 ８ エミッタ拡散領域 ９ ベース拡散領域
Claims (8)
- 【請求項１】 基板と、少なくとも１つの窓を有する少
なくとも１つの分離層と、この分離層上に位置する表面
安定化層構造体と、この表面安定化層構造体上に堆積さ
れた金属化層とを具える半導体装置において、 前記表面安定化層構造体が第１及び第２の２つの誘電体
層を有し、第１誘電体層が前記分離層を被覆するととも
にこの第１誘導体層の縁部が窓の外側縁部領域で基板を
被覆し、第２誘電体層が前記分離層の縁部を越えて且つ
窓の外側縁部領域の一部分内で前記第１誘電体層を被覆
していることを特徴とする半導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、
各誘電体層の厚さが一様であることを特徴とする半導体
装置。 - 【請求項３】 請求項２に記載の半導体装置において、
この半導体装置が第１及び第２の２つの分離層を有し、
第１分離層が熱形成された酸化シリコンより成り、第２
分離層が熱形成された燐含有酸化シリコンより成ってい
ることを特徴とする半導体装置。 - 【請求項４】 請求項３に記載の半導体装置において、
第１誘電体層が窒化シリコンより成り、第２誘電体層が
二酸化シリコンより成っていることを特徴とする半導体
装置。 - 【請求項５】 請求項３に記載の半導体装置において、
第１誘電体層が酸化シリコン又は窒化シリコンより成
り、第２誘電体層がポリイミドから成っていることを特
徴とする半導体装置。 - 【請求項６】 請求項３に記載の半導体装置において、
第１誘電体層がポリイミドから成り、第２誘電体層が窒
化シリコンから成っていることを特徴とする半導体装
置。 - 【請求項７】 基板と、少なくとも１つの窓を有する少
なくとも１つの分離層と、この分離層上に位置する表面
安定化層構造体と、この表面安定化層構造体上に位置す
る金属化層とを具える半導体装置であって、前記表面安
定化層構造体が少なくとも第１及び第２の２つの誘電体
層を有している当該半導体装置を製造するに当たり、 第１及び第２誘電体層を、少なくとも１つの窓を有する
少なくとも１つの分離層が設けられた基板の全表面上に
堆積し、これら誘電体層に１つ又は数個の小さな窓をエ
ッチング形成して最初の窓の外側縁部領域が第１及び第
２誘電体層により被覆されたままになるようにし、次に
第２誘電体層を、この第２誘電体層が最初の窓の外側縁
部領域で第１誘電体層を部分的に被覆するようにエッチ
ングすることを特徴とする半導体装置の製造方法。 - 【請求項８】 請求項７に記載の半導体装置の製造方法
において、窓のエッチングを１回の写真食刻処理により
行ない、第１及び第２誘電体層は１つのホトレジストマ
スクおよび２種類のエッチング剤を用いてエッチング
し、第２誘電体層をホトレジストマスクと第１誘電体層
に対して選択性のエッチング剤とを用いて最初に構造化
し、次にホトレジストマスクを除去し、第２誘電体層を
マスクとして作用させて第１誘電体層を第２誘電体層に
対して選択性のエッチング剤を用いて構造化し、次に第
１誘電体層が最初の窓の外側縁部領域で部分的に露出さ
れるまで第２誘電体層を選択性エッチング剤で再びエッ
チングすることを特徴とする半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19540309A DE19540309A1 (de) | 1995-10-28 | 1995-10-28 | Halbleiterbauelement mit Passivierungsaufbau |
| DE19540309:6 | 1995-10-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09167778A true JPH09167778A (ja) | 1997-06-24 |
Family
ID=7776116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8284163A Abandoned JPH09167778A (ja) | 1995-10-28 | 1996-10-25 | 半導体装置及びその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5798562A (ja) |
| EP (1) | EP0771028A3 (ja) |
| JP (1) | JPH09167778A (ja) |
| KR (1) | KR970024001A (ja) |
| DE (1) | DE19540309A1 (ja) |
| MY (1) | MY116682A (ja) |
| TW (1) | TW460982B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2964983B2 (ja) * | 1997-04-02 | 1999-10-18 | 日本電気株式会社 | 三次元メモリモジュール及びそれを用いた半導体装置 |
| EP1026732A1 (en) * | 1999-02-05 | 2000-08-09 | Motorola, Inc. | A method of forming a high voltage semiconductor device |
| EP1138804A3 (de) | 2000-03-27 | 2003-06-25 | Infineon Technologies AG | Bauelement mit zumindest zwei aneinander grenzenden Isolierschichten und Herstellungsverfahren dazu |
| DE10065783B4 (de) * | 2000-12-30 | 2007-05-03 | Leica Microsystems Cms Gmbh | Verfahren, Anordnung und System zur Ermittlung von Prozessgrößen |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4001870A (en) * | 1972-08-18 | 1977-01-04 | Hitachi, Ltd. | Isolating protective film for semiconductor devices and method for making the same |
| US3985597A (en) * | 1975-05-01 | 1976-10-12 | International Business Machines Corporation | Process for forming passivated metal interconnection system with a planar surface |
| US4091406A (en) * | 1976-11-01 | 1978-05-23 | Rca Corporation | Combination glass/low temperature deposited Siw Nx Hy O.sub.z |
| JPS5850417B2 (ja) * | 1979-07-31 | 1983-11-10 | 富士通株式会社 | 半導体装置の製造方法 |
| JPS5627935A (en) * | 1979-08-15 | 1981-03-18 | Toshiba Corp | Semiconductor device |
| JPS56150830A (en) * | 1980-04-25 | 1981-11-21 | Hitachi Ltd | Semiconductor device |
| JPS5748247A (en) * | 1980-09-05 | 1982-03-19 | Oki Electric Ind Co Ltd | Semiconductor integrated circuit device |
| DE3115029A1 (de) * | 1981-04-14 | 1982-11-04 | Deutsche Itt Industries Gmbh, 7800 Freiburg | "verfahren zur herstellung eines integrierten bipolaren planartransistors" |
| EP0071665B1 (de) * | 1981-08-08 | 1986-04-16 | Deutsche ITT Industries GmbH | Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor |
| JPS601846A (ja) * | 1983-06-18 | 1985-01-08 | Toshiba Corp | 多層配線構造の半導体装置とその製造方法 |
| US4601939A (en) * | 1983-09-20 | 1986-07-22 | International Business Machines Corporation | Composite insulator structure |
| US4600624A (en) * | 1983-09-20 | 1986-07-15 | International Business Machines Corporation | Composite insulator structure |
| DE3680520D1 (de) * | 1986-03-22 | 1991-08-29 | Itt Ind Gmbh Deutsche | Verfahren zum herstellen einer monolithisch integrierten schaltung mit mindestens einem bipolaren planartransistor. |
| DE3683054D1 (de) * | 1986-12-12 | 1992-01-30 | Itt Ind Gmbh Deutsche | Verfahren zum herstellen einer monolithisch integrierten schaltung mit mindestens einem bipolaren planartransistor. |
| JPH0654774B2 (ja) * | 1987-11-30 | 1994-07-20 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JPH0237747A (ja) * | 1988-07-28 | 1990-02-07 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| FR2635408B1 (fr) * | 1988-08-11 | 1992-04-10 | Sgs Thomson Microelectronics | Memoire de type eprom a haute densite d'integration |
| FR2642900B1 (fr) * | 1989-01-17 | 1991-05-10 | Sgs Thomson Microelectronics | Procede de fabrication de circuits integres a transistors de memoire eprom et a transistors logiques |
| JP3271094B2 (ja) * | 1993-07-05 | 2002-04-02 | ソニー株式会社 | 積層配線基板及びその製造方法 |
| US5384271A (en) * | 1993-10-04 | 1995-01-24 | General Electric Company | Method for reduction of off-current in thin film transistors |
| JP2682403B2 (ja) * | 1993-10-29 | 1997-11-26 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5366911A (en) * | 1994-05-11 | 1994-11-22 | United Microelectronics Corporation | VLSI process with global planarization |
| US5484740A (en) * | 1994-06-06 | 1996-01-16 | Motorola, Inc. | Method of manufacturing a III-V semiconductor gate structure |
-
1995
- 1995-10-28 DE DE19540309A patent/DE19540309A1/de not_active Withdrawn
-
1996
- 1996-10-21 EP EP96202929A patent/EP0771028A3/de not_active Withdrawn
- 1996-10-25 MY MYPI96004446A patent/MY116682A/en unknown
- 1996-10-25 JP JP8284163A patent/JPH09167778A/ja not_active Abandoned
- 1996-10-28 KR KR1019960049051A patent/KR970024001A/ko active IP Right Grant
- 1996-10-28 US US08/738,513 patent/US5798562A/en not_active Expired - Fee Related
- 1996-11-26 TW TW085114606A patent/TW460982B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| MY116682A (en) | 2004-03-31 |
| TW460982B (en) | 2001-10-21 |
| DE19540309A1 (de) | 1997-04-30 |
| KR970024001A (ko) | 1997-05-30 |
| EP0771028A2 (de) | 1997-05-02 |
| US5798562A (en) | 1998-08-25 |
| EP0771028A3 (de) | 1998-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4502913A (en) | Total dielectric isolation for integrated circuits | |
| KR100289273B1 (ko) | 폴리실리콘 바이어스 전압 콘택을 갖는 반도체 소자 트렌치 절연구조 | |
| US5442223A (en) | Semiconductor device with stress relief | |
| JPH09134956A (ja) | 半導体装置の製造方法 | |
| US4661832A (en) | Total dielectric isolation for integrated circuits | |
| US5882981A (en) | Mesa isolation Refill Process for Silicon on Insulator Technology Using Flowage Oxides as the Refill Material | |
| JPS6213814B2 (ja) | ||
| JP4567126B2 (ja) | 集積デバイスの製造方法および集積デバイス | |
| KR20030026912A (ko) | 고전압 주변부 | |
| US10566203B1 (en) | Method for alleviating etching defect of salicide barrier layer | |
| JPH04280456A (ja) | 半導体装置及びその製造方法 | |
| JPH09167778A (ja) | 半導体装置及びその製造方法 | |
| JPH0697297A (ja) | コンタクトを有する半導体素子及びその製造方法 | |
| US6521942B2 (en) | Electrically programmable memory cell | |
| US5998302A (en) | Method of manufacturing semiconductor device | |
| EP0278159A2 (en) | Method of manufacturing a semiconductor device comprising an isolation structure | |
| JP2000031489A (ja) | 半導体装置の製造方法 | |
| EP0724298A2 (en) | Semiconductor device with bipolar transistor and fabrication method thereof | |
| JPH0669166A (ja) | コンタクトホールの形成方法 | |
| US6537917B2 (en) | Method for fabricating electrically insulating layers | |
| JP3321527B2 (ja) | 半導体装置の製造方法 | |
| JPH02153534A (ja) | 半導体装置の製造方法 | |
| JPH0917856A (ja) | 半導体装置の製造方法 | |
| KR100273313B1 (ko) | 반도체 소자의 단차영역에서 다결정실리콘의 식각방법 | |
| KR100290769B1 (ko) | 텅스텐 플러그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20040708 |