JPH0770586B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0770586B2 JPH0770586B2 JP19961986A JP19961986A JPH0770586B2 JP H0770586 B2 JPH0770586 B2 JP H0770586B2 JP 19961986 A JP19961986 A JP 19961986A JP 19961986 A JP19961986 A JP 19961986A JP H0770586 B2 JPH0770586 B2 JP H0770586B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- oxide film
- junction
- mask
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に関するもので、特に集
積回路等のLOCOS法によって分離されたPN接合の素子分
離における電気的耐性を改良した製造方法に係るもので
ある。
積回路等のLOCOS法によって分離されたPN接合の素子分
離における電気的耐性を改良した製造方法に係るもので
ある。
従来の技術 通常、半導体装置においてPN接合の絶縁分離、例えばバ
イポーラICにおけるトランジスタのベース領域とエミッ
タ領域の電気的絶縁を得るために、半導体基板中の活性
領域周辺をLOCOS法によって選択的に酸化し、絶縁酸化
膜領域を形成することが一般的手法になっている。例え
ば第２図（ａ）に示すように、半導体基板200上のＰ型
領域210上にシリコン窒化膜等の耐酸化性のマスクを残
置して選択酸化し、絶縁酸化膜領域250a,250bを形成
後、耐酸化性のマスクを除去して開口部にＮ型領域270
を形成し、Ｎ型領域270を覆う低抵抗ポリシリコン等の
導電材260を堆積する。
イポーラICにおけるトランジスタのベース領域とエミッ
タ領域の電気的絶縁を得るために、半導体基板中の活性
領域周辺をLOCOS法によって選択的に酸化し、絶縁酸化
膜領域を形成することが一般的手法になっている。例え
ば第２図（ａ）に示すように、半導体基板200上のＰ型
領域210上にシリコン窒化膜等の耐酸化性のマスクを残
置して選択酸化し、絶縁酸化膜領域250a,250bを形成
後、耐酸化性のマスクを除去して開口部にＮ型領域270
を形成し、Ｎ型領域270を覆う低抵抗ポリシリコン等の
導電材260を堆積する。
発明が解決しようとする問題点 第２図（ａ）に示すような一般的なPN接合の絶縁分離に
おいて、PN接合を分離する絶縁酸化膜領域の先端部280
a,280bは酸化膜厚が薄い上に酸化時の応力によって膜質
が劣化しやすいこと、洗浄、エッチング等の処理中に第
２図（ｂ）に示すように絶縁酸化膜領域の先端部280a,2
80bが後退してPN接合の短絡が起こりやすいこと、ある
いは第２図（ｃ）に示すようにピンホール290等の発生
率が高いことなどの不安定な要因があり、このためPN接
合にサージ等の電圧が印加された場合絶縁酸化膜領域の
先端部280a,280bが絶縁破壊を起こしやすい。一方、素
子の微細化に伴って接合の深さを浅くする必要が生じて
いる。このため絶縁酸化膜領域の先端部280a,280bをPN
接合の絶縁分離に使用する場合、短絡故障発生頻度が増
加し、製品の歩留および信頼性を低下させていた。
おいて、PN接合を分離する絶縁酸化膜領域の先端部280
a,280bは酸化膜厚が薄い上に酸化時の応力によって膜質
が劣化しやすいこと、洗浄、エッチング等の処理中に第
２図（ｂ）に示すように絶縁酸化膜領域の先端部280a,2
80bが後退してPN接合の短絡が起こりやすいこと、ある
いは第２図（ｃ）に示すようにピンホール290等の発生
率が高いことなどの不安定な要因があり、このためPN接
合にサージ等の電圧が印加された場合絶縁酸化膜領域の
先端部280a,280bが絶縁破壊を起こしやすい。一方、素
子の微細化に伴って接合の深さを浅くする必要が生じて
いる。このため絶縁酸化膜領域の先端部280a,280bをPN
接合の絶縁分離に使用する場合、短絡故障発生頻度が増
加し、製品の歩留および信頼性を低下させていた。
本発明はこのような問題点を解決するもので、PN接合を
絶縁酸化膜領域の先端部から後退させて形成し、PN接合
の電気的耐性の改良と信頼性の改善をする半導体装置の
製造方法を提供するものである。
絶縁酸化膜領域の先端部から後退させて形成し、PN接合
の電気的耐性の改良と信頼性の改善をする半導体装置の
製造方法を提供するものである。
問題点を解決するための手段 この問題点を解決するために本発明は、第１導電型の半
導体基板の主面上に耐酸化性の第１のマスク材を形成す
る工程と、前記半導体基板の接合形成予定領域上に前記
耐酸化性の第１のマスク材パターンを選択的に残置させ
る工程と、前記耐酸化性の第１のマスク材パターンをマ
スクとして選択的に酸化し酸化膜を形成する工程と、前
記酸化膜をマスクとして前記接合形成予定領域を所望の
深さでエッチングする工程と、前記接合形成予定領域に
第２導電型の半導体領域を形成する工程と、前記第２導
電型の半導体領域を覆う導電材を形成する工程とを備え
た半導体装置の製造方法を提供する。
導体基板の主面上に耐酸化性の第１のマスク材を形成す
る工程と、前記半導体基板の接合形成予定領域上に前記
耐酸化性の第１のマスク材パターンを選択的に残置させ
る工程と、前記耐酸化性の第１のマスク材パターンをマ
スクとして選択的に酸化し酸化膜を形成する工程と、前
記酸化膜をマスクとして前記接合形成予定領域を所望の
深さでエッチングする工程と、前記接合形成予定領域に
第２導電型の半導体領域を形成する工程と、前記第２導
電型の半導体領域を覆う導電材を形成する工程とを備え
た半導体装置の製造方法を提供する。
作用 この方法により、絶縁酸化膜領域の先端部の不安定要因
を除くために、PN接合を絶縁酸化膜の先端部から後退さ
せるべく、この絶縁酸化膜をマスクとしてPN接合形成予
定領域を所望の深さでエッチングしてから、PN接合を形
成することによって、良好なPN接合の絶縁分離を実現
し、高歩留高信頼性の半導体装置の提供が可能となっ
た。
を除くために、PN接合を絶縁酸化膜の先端部から後退さ
せるべく、この絶縁酸化膜をマスクとしてPN接合形成予
定領域を所望の深さでエッチングしてから、PN接合を形
成することによって、良好なPN接合の絶縁分離を実現
し、高歩留高信頼性の半導体装置の提供が可能となっ
た。
実施例 以下、本発明の製造方法による実施例について第１図
（ａ）〜（ｅ）に基づき説明する。
（ａ）〜（ｅ）に基づき説明する。
（１）まず、半導体基板100中のＰ型不純物領域上を酸
化して約200Aの酸化膜120を形成した後、約400Aのシリ
コン窒化膜130を堆積した。
化して約200Aの酸化膜120を形成した後、約400Aのシリ
コン窒化膜130を堆積した。
（２）次いで第１回目のホト・マスク工程によって、接
合形成予定領域上を覆うレジストパターン140を形成し
た［第１図（ａ）］。
合形成予定領域上を覆うレジストパターン140を形成し
た［第１図（ａ）］。
（３）次いで、レジストパターン140をマスクとしてシ
リコン窒化膜130を除去し、シリコン窒化膜パターン130
aを形成した［第１図（ｂ）］。
リコン窒化膜130を除去し、シリコン窒化膜パターン130
aを形成した［第１図（ｂ）］。
（４）次いで、シリコン窒化膜パターン130aをマスクと
して選択酸化して、約3000Aの酸化膜150a,150bを形成し
た。［第１図（ｃ）］ （５）次いで、シリコン窒化膜パターン130aおよび酸化
膜120をウェットエッチング等で除去し前記接合形成予
定領域上に開口を形成して半導体基板面を露出させた
後、酸化膜150a,150bをマスクとして接合形成予定領域
の半導体基板面をドライエッチング等の等方性エッチン
グにより約1000Aエッチングしてエッチング部10を形成
した［第１図（ｄ）］。
して選択酸化して、約3000Aの酸化膜150a,150bを形成し
た。［第１図（ｃ）］ （５）次いで、シリコン窒化膜パターン130aおよび酸化
膜120をウェットエッチング等で除去し前記接合形成予
定領域上に開口を形成して半導体基板面を露出させた
後、酸化膜150a,150bをマスクとして接合形成予定領域
の半導体基板面をドライエッチング等の等方性エッチン
グにより約1000Aエッチングしてエッチング部10を形成
した［第１図（ｄ）］。
（６）次いで、半導体基板面上に約3000Aのポリシリコ
ン160を堆積した。
ン160を堆積した。
（７）次いで、ポリシリコン160中にＮ型不純物をイオ
ン注入した後、熱処理して接合形成予定領域にＮ型不純
物領域170を形成した［第１図（ｅ）］。
ン注入した後、熱処理して接合形成予定領域にＮ型不純
物領域170を形成した［第１図（ｅ）］。
以上の一連の工程によって、所望するPN接合が形成され
た。
た。
ただし、他の好ましい製造方法として、（１）工程にお
いて形成する耐酸化性膜は前記の酸化膜とシリコン窒化
膜との多層膜の他、シリコン窒化膜等の単層膜も考える
ことができる。また（６）工程において形成する導電膜
は前記のポリシリコンの他、アルミニューム等の金属膜
やシリコンと金属との化合物等も考えることができる。
いて形成する耐酸化性膜は前記の酸化膜とシリコン窒化
膜との多層膜の他、シリコン窒化膜等の単層膜も考える
ことができる。また（６）工程において形成する導電膜
は前記のポリシリコンの他、アルミニューム等の金属膜
やシリコンと金属との化合物等も考えることができる。
発明の効果 本発明による製造方法によって、絶縁酸化膜領域の先端
部の不安定要因が取り除かれ、PN接合にサージ等の電圧
が印加された場合、絶縁破壊による短絡故障発生を減少
させて、PN接合の電気的耐性が改良でき、高歩留、高信
頼性の半導体装置の提供が可能となる。
部の不安定要因が取り除かれ、PN接合にサージ等の電圧
が印加された場合、絶縁破壊による短絡故障発生を減少
させて、PN接合の電気的耐性が改良でき、高歩留、高信
頼性の半導体装置の提供が可能となる。
第１図（ａ）〜（ｅ）は、本発明の実施例における製造
方法を示す工程断面図、第２図（ａ）〜（ｃ）は従来例
を示す断面図である。 100,200……半導体基板、110,220……Ｐ型不純物領域、
120……酸化膜、130……シリコン窒化膜、140……レジ
ストパターン、150,250……酸化膜、160,260……ポリシ
リコン、170,270……Ｎ型不純物領域、280……絶縁酸化
膜領域の先端部、290……ピンホール。
方法を示す工程断面図、第２図（ａ）〜（ｃ）は従来例
を示す断面図である。 100,200……半導体基板、110,220……Ｐ型不純物領域、
120……酸化膜、130……シリコン窒化膜、140……レジ
ストパターン、150,250……酸化膜、160,260……ポリシ
リコン、170,270……Ｎ型不純物領域、280……絶縁酸化
膜領域の先端部、290……ピンホール。
Claims (1)
- 【請求項１】第１導電型の半導体基板の主面上に耐酸化
性の第１のマスク材を形成する工程と、前記半導体基板
の接合形成予定領域上に前記耐酸化性の第１のマスク材
パターンを選択的に残置させる工程と、前記耐酸化性の
第１のマスク材パターンをマスクとして選択的に酸化し
酸化膜を形成する工程と、前記酸化膜をマスクとして前
記接合形成予定領域を所望の深さでエッチングする工程
と、前記接合形成予定領域に第２導電型の半導体領域を
形成する工程と、前記第２導電型の半導体領域を覆う導
電材を形成する工程とを備えた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19961986A JPH0770586B2 (ja) | 1986-08-26 | 1986-08-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19961986A JPH0770586B2 (ja) | 1986-08-26 | 1986-08-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6355954A JPS6355954A (ja) | 1988-03-10 |
| JPH0770586B2 true JPH0770586B2 (ja) | 1995-07-31 |
Family
ID=16410862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19961986A Expired - Lifetime JPH0770586B2 (ja) | 1986-08-26 | 1986-08-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770586B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04164404A (ja) * | 1990-10-29 | 1992-06-10 | Ikeda Bussan Co Ltd | 可動ヘッドレスト |
| JPH0639106B2 (ja) * | 1990-10-30 | 1994-05-25 | 池田物産株式会社 | 表皮材一体パッド材の成形方法 |
| JPH0969494A (ja) * | 1995-08-31 | 1997-03-11 | Texas Instr Japan Ltd | 半導体装置の製造方法 |
| US5897356A (en) * | 1997-02-27 | 1999-04-27 | Micron Technology, Inc. | Methods of forming field oxide and active area regions on a semiconductive substrate |
| JP3338383B2 (ja) * | 1998-07-30 | 2002-10-28 | 三洋電機株式会社 | 半導体装置の製造方法 |
-
1986
- 1986-08-26 JP JP19961986A patent/JPH0770586B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6355954A (ja) | 1988-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5567642A (en) | Method of fabricating gate electrode of CMOS device | |
| EP0076105B1 (en) | Method of producing a bipolar transistor | |
| KR950010287B1 (ko) | 베이스 재결합 전류가 낮은 바이폴라 트랜지스터를 갖는 바이폴라 상보형 금속 산화물 반도체 제조 방법 | |
| JP2874620B2 (ja) | 半導体装置の製造方法 | |
| JPS5950113B2 (ja) | 半導体装置 | |
| KR0147510B1 (ko) | 반도체장치 및 그 제조방법 | |
| US4691436A (en) | Method for fabricating a bipolar semiconductor device by undercutting and local oxidation | |
| JPH0770586B2 (ja) | 半導体装置の製造方法 | |
| US5324672A (en) | Manufacturing method for bipolar transistor | |
| JP3407023B2 (ja) | 半導体装置の製造方法 | |
| JPS59130465A (ja) | Ｍｉｓ半導体装置の製造方法 | |
| US6004840A (en) | Method of fabricating a semiconductor device comprising a MOS portion and a bipolar portion | |
| US5998302A (en) | Method of manufacturing semiconductor device | |
| JPH07161762A (ja) | 半導体デバイス | |
| JP3552913B2 (ja) | 半導体素子の素子分離方法 | |
| JPS6255700B2 (ja) | ||
| JPH0366815B2 (ja) | ||
| JP3902417B2 (ja) | 半導体装置の製造方法 | |
| JPH05226466A (ja) | 半導体装置の製造方法 | |
| JPS5915494B2 (ja) | 半導体装置の製造方法 | |
| JP2001102570A (ja) | 半導体トランジスタ及びその製造方法 | |
| JPH08111419A (ja) | 半導体装置及びその製造方法 | |
| JPS63114261A (ja) | トランジスタ用の自己整合型ベース分路 | |
| JPS596061B2 (ja) | 半導体装置の製造方法 | |
| JPH09237832A (ja) | 半導体装置の製造方法 |