TW455997B - A semiconductor device and a method of producing the same - Google Patents
A semiconductor device and a method of producing the same Download PDFInfo
- Publication number
- TW455997B TW455997B TW089115616A TW89115616A TW455997B TW 455997 B TW455997 B TW 455997B TW 089115616 A TW089115616 A TW 089115616A TW 89115616 A TW89115616 A TW 89115616A TW 455997 B TW455997 B TW 455997B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- region
- oxide film
- aforementioned
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000012535 impurity Substances 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 28
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 28
- 150000002500 ions Chemical class 0.000 claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 claims description 43
- 239000010410 layer Substances 0.000 claims description 40
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 37
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 36
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 34
- 239000011229 interlayer Substances 0.000 claims description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 27
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 239000010703 silicon Substances 0.000 claims description 27
- 230000015572 biosynthetic process Effects 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 18
- 239000004575 stone Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000002844 melting Methods 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 230000008018 melting Effects 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- 238000003860 storage Methods 0.000 claims description 5
- 210000000746 body region Anatomy 0.000 claims description 2
- 239000000839 emulsion Substances 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 235000015170 shellfish Nutrition 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 238000002156 mixing Methods 0.000 description 27
- 238000010586 diagram Methods 0.000 description 20
- 238000005192 partition Methods 0.000 description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- -1 nitride nitride Chemical class 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052861 titanite Inorganic materials 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 206010011878 Deafness Diseases 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 240000005373 Panax quinquefolius Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 241001674048 Phthiraptera Species 0.000 description 1
- 229910052778 Plutonium Inorganic materials 0.000 description 1
- 235000009827 Prunus armeniaca Nutrition 0.000 description 1
- 244000018633 Prunus armeniaca Species 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 206010044565 Tremor Diseases 0.000 description 1
- 230000009418 agronomic effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003517 fume Substances 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000000877 morphologic effect Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical compound [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 210000003625 skull Anatomy 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/90—MOSFET type gate sidewall insulating spacer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/903—FET configuration adapted for use as static memory cell
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
455997 五 '發明說明（l) ---- 【本發明的詳細說明】 【發明所屬技術領域】 本發明涉及半導體裝置及其製造方法，具體而言，涉及 在同一塊半導體基板上配置記憶體件和邏輯裝置的半導體 裝置（下面稱為"混裝裝置"）及其製造方法。 【習知之技術】 近年來，為了適應多媒體時代’對半導體裝置人們提出 了將各種各樣的裝置集成在1片晶片上的要求。作為其典 型例子’就是將DRAM (動態隨機存取記憶體：Dynamic
Random Access Memory) ，SRAM (靜態隨機存取記憶體： Static Random Access Memory)，快閃記憶體等記憶體 件和邏輯裝置形成在同一半導體基板上，安'裝在i片晶月 上。 圖24是表示已往DRAM混裝裝置的剖面結構圊。在圖24 中’左側（1 0 0 )表示記憶體件形成區’右侧（丨〇 I )表示 邏輯裝置形成區。下面參照圖24說明已有DRAM混裝裝置的 結構。 首先’說明已有DRAM混裝裝置中記憶體件形成區的剖面 結構。作為記憶體件形成區’在石夕基板5 1上設有活性區， 由底部N阱52和在其上形成的p阱區53a構成。在矽基板51 的正面設有分隔區54和閘極氧化膜55。在分隔區54包圍、 P阱區53a形成源極/汲極區56a，56b。 的 在閘極氧化膜55及分隔氧化膜54上隔開預定間隔形成 極57a-57c。在間極57a-57c的上表面形成由氮化石夕膜或甲
89U5616,ptd 第6頁 5997
TEOS氧化膜構成的絕緣膜58 緣膜58、源極/汲極區56a、 化矽膜60 ’覆蓋氧化矽膜59 化矽膜6 0。 。再形成氧化矽膜59，覆蓋絕 56b及分隔區54。然後形成氮 。形成層間絕緣膜67，覆蓋氮 在位於源極/汲極區56b上部的區域形成將層間絕緣膜 W、氮化矽膜60、氧化石夕膜59、閘極57b和57c上的絕緣膜 5 8的Q卩刀和閘極氧化膜5 5開口的自定位接觸開口部分 69。該自定位接觸開口部分69露出源極/汲極區56b的表 面。 在該自定位接觸開口部分69形成由導電物質構成的插聊 線例如用作位元線用或電容單元的存儲節點接觸用的觸 頭。形成插腳線後，再形成位元線或電容的下部電極（未 圖示）。位元線或電容的下部電極經插腳線與源極/汲極 區5 6 b電連接。 另一方面，邏輯裝置形成區在矽基板5丨的正面設有分隔 區54。在分隔區54包圍的活性區分別設有n阱區53b和p阱 區53c。在N阱區53b形成低濃度雜質區的56c，56d和高濃 度雜質區的62c，62d，構成LDD (輕摻雜的汲極：Ughtly
Doped Drain)構造的源極/汲極區70c，70d。 在矽基板51的P阱區53c形成低濃度雜質區的56e，56f和 高濃度雜質區的62a，62b ’構成LDD構造的源極/汲極區 7〇a’ 70b。在位於源極/汲極區70c與70d間的溝道區上以 閘極氧化膜55為仲介形成閘極57d。在P阱區53c，以閘極 氧化膜55為仲介形成閘極5 7e。
第7頁 455997 五、發明說明（3) TFnt，極電f57d及…的上表面分別形成由氮化石夕膜或 TE0S乳化膜構成的絕緣膜58。再形成由氧化石夕㈣和氮化 石夕膜60構成的侧壁’使與閘極57d和形成在其上表面的絕 ^膜58的侧面接觸’形成氧切膜59和氮化石夕細 構成的側壁’使與問極57e和形成在其上面的 側面接觸。 形成矽化物保護膜64 ’卩覆蓋形成在閘極…表面的絕 緣膜58、側壁的表面及源極/汲極區62c， 62d的一部分。 再在未形成矽化物保護膜64的源極/汲極區7〇a_7〇d上形成 例如鈷矽化物膜、鈦矽化物膜構成的高熔點金屬矽化物膜 66。再在整個半導體基板5丨上形成層間絕緣膜67。 在習知的DRAM混裝裝置中，活性區的導電型，即注入雜 質的導電型不限定於以上所述，當然也可以是其相反的導 電型。 、 下面，參照圖1 3〜圖24說明習知的混裝裝置的製造方 法。首先，如圖13所示，在形成底部n阱52、P阱區53a、 胖區53b、P阱區53c的矽基板51的正面形成分隔區54。分 隔區54的分隔構造採用STi (淺溝隔離：shallow Trench Isolation )步驟，對矽基板51開深溝，再埋入氧化膜等 絕緣膜，形成平坦的分隔構造。 在妙基板5 1的正面形成閘極氧化膜5 5。在該閘極氧化膜 55上或分隔氧化膜54上的預定區域形成閘極57a-57e。將 閘極57a-5 7e和形成在它們上面的絕緣膜58作為掩模，在p 阱區53a、53c向矽基板51離子注入η型雜質；在N阱區5 3b
455997
------- 五、發明說明（4) 向矽基板5 1離子〉主入p型雜質。由此，形成源極/汲極區 56a， 56b’和低濃度雜質區56c_56fe 下面，如圖1 4所示，在整個矽基板5丨上形成氧化矽膜 59，使之覆蓋閘極57a-57e和形成在它們上面的絕緣膜 5_8。然後，在氧化矽膜59上形成氮化矽膜6〇。再如圖丨5所 不，塗敷抗蝕層6 1 ’進行照相製版，對邏輯裝置形成區中 η型電晶體區的抗蝕層6 1開口。 接著’對氧化矽膜5 9和氮化矽膜6 〇進行異向性蝕刻，在 閘極57e兩侧形成側壁。將侧壁等作為掩模自定位地注入η 型雜質，形成高濃度雜質區62a， 6 2b。用低濃度雜質區 56e、局？農度雜質區62a構成LDD構造的源極/汲極區7〇a。 用低濃度雜質區56f、高濃度雜質區62b構成LDD構造的源 極/汲極區7 0 b。 下面’如圖1 6所示’塗敷抗姑層6 3，進行照相製版，對 邏輯裝置形成區中P型電晶體區的抗蝕層6 3開口。對氧化 石夕膜5 9和氮化矽膜6 0進行異向性蝕刻，在閘極5 7 d的兩側 形成側壁。以側壁等作為掩模自定位地注入p型雜質，形 成南濃度雜質區62c， 62d。用低濃度雜質區56c、高濃度 雜質區62c構成LDD構造的源極/汲極區7〇c。用低濃度雜質 區56d、咼濃度雜質區62d構成LDD構造的源極/没極區 7 0 d。 如圖17所示，在除去抗蝕層63後，在整個矽基板51形成 邏輯裝置中矽化物保護膜構成氧化矽膜64。如圖1 8所示， 接著塗敷抗#層’利用照相製版技術形成抗麵層圖形6 5。
则15616‘ptd 第9頁 455997 五、發明說明（5) 以抗触層圖形65為掩模對氡化矽膜64進行蝕刻，如圖丨9所 不’除去抗蝕層圖形65。如圖20所示，在源極/汲極區 70a-70d的露出面形成高熔點金屬矽化物膜66。 如圖2 1所示，在整個矽基板5丨上形成層間絕緣膜6 7。如 圖2。2所不，塗敷抗蝕層6 8，進行照相製版，對記憶體件形 成區中源極/汲極區5 6 b上面的抗蝕層製作圖形。如圖2 3所 示’以抗姓層68為掩模並取氮化矽膜60作為蝕刻終止層， 對層間絕緣膜6 7進行異向性蝕刻。如圖2 4所示，除去抗蝕 層68後’自定位地對氮化矽膜6〇、氧化矽骐59、絕緣膜“ 進行触刻’使源極/汲極區56b露出。通過以上步驟形成自 定位接觸開口部分6 9。 【本發明所欲解決的課題】 圖25 —圖30是說明圊1 8所示步驟後已有混裝裝置出現問 通用的剖面構造圖。下面，簡單說明圖25—圖3〇中的製造 方法。如圖1 8所示，作為習知的混裝裝置，即使在不需要 石夕化物保護膜6 4的記憶體件形成區中也形成矽化物保護膜 64。如圖25所示，以抗蝕層圖形65為掩模進行矽化物保護 膜64的蝕刻。再如圖26所示，在源極/汲極區7〇a_7〇d的露 出面形成高熔點金屬矽化物膜6 6。 如圖27所示，在整個矽基板51的表面形成層間絕緣膜 67 °如圖2δ所示’塗敷抗蝕層68進行照相製版，對記憶體 件形成區中源極/汲極區5 6b上部的抗蝕層製作圖形。如圖 29所示，以抗蝕層68為掩模並將氮化矽膜6〇作為蝕刻終止 層，對層間絕緣膜6 7進行異向性银刻。除去抗姓層6 8。如
455997 五、發明說明（6) 圖3 0所示，自定你μ & 58進行異向性_，細、氧切膜59和絕緣膜 接觸開口部分69。 >及極區56b露出，.形成自定位 作為習知的混梦骷 形成區中由於對‘化^ :圖25所示，蝕刻時在記憶體件 部的氮化烟 會失掉蚀刻終止。結果源極/汲極區邮的上部 時可能閘極已經“一=”工定位接觸開口部分69 部分69护点接- 一閘極外露，則自定位接觸開口 導體裝置可靠性下降的=佈線層會與閑極短路’出現半 閘枉m不’由於閘極間的縱橫比1^，故難以完全除去 閣極間。殘留的：” 物保護膜64會殘留在 古 、夕化物保護膜64會使閘極間的縱橫比更 呵。其結果如圖27所千，杏拟eupcr # μ 作' t匕更 67時，間極門π 4 ’、田/成BPSG荨構成的層間絕緣膜 Μ極間不會形成層間絕緣膜67 間的絕緣不確實，故會出現半導體裝置可靠=降 =照圖28至圖29所示的步驟’當對層間絕緣膜67 :時’由於殘留的石夕化物保護膜64不含有删或磷而難 刻丄故殘留在閘極57b與57^的孔間。因此，如圖3〇所示蝕 =位接觸開口部分69的縱橫比增高，從而出現自定: ，開口部分69形成後所形成的佈線層（未圖示）難以 基极51上的源極/汲極區561b連接的問題。 ” 此外，在混裝裝置中，由於具有各裝置共有的步驟和單
4 5 59 97 五、發明說明（7) 個裝置特有的步驟’増加了混裝裝置形成的步驟數，故使 製造步驟趨於複雜化。 本發明是為了改進已有技術的混裝裝置的上述問題而實 施者’其目的在於提供一種半導體裝置和其製造方法，在 同一塊半導體基板上形成不同裝置的混裝裝置中，製造步 驟簡單，可靠性高。 & 【解決課題的手段】 二本發明的半導體裝置，是一種在半導體基板的正面包含 記憶體件區（1 〇 〇 )和邏輯裝置區（i 〇丨）的半導體裝置 1中* ^其包含.在記憶體件區的正面形成隔有間隔以夾著第 面二區的肖第1和第2源極"及極區；在邏輯裝置區的正 雜隔以央著第2溝道區的一對第^第2低濃度 形成溝m2溝道區上分別隔著閉極氧化膜 成：=:·、Λ2=為覆蓋第1間極、㈣極而形 化硬膜上的：門=氧二“夕膜上的氮切膜；形成在氮 膜、氮化石夕^条 於在存儲區形成的層間絕緣 成的自定位接魎3化矽膜的第1源極’汲極區上部的區域形 質區上部的巴：開延伸到位於第1及第2低濃度雜 由氧化石夕覆蓋第2閘極上部和側壁部而形成的、 作為端部形：，化石夕膜構成的侧壁膜；以側壁膜的兩端部 本發明的半導ίϊϊ基及第2高濃度雜質區。 第2閘極的上體裝置，其形成在邏輯裝置區（1 〇 1 )的 有作為第2間核ϊ側壁部的氧化石夕膜和氮化石夕膜，除了且 極的側壁膜的功能外’還具有作為矽化物； 455997 —.——— 五、發明說明（8) 護膜的功能。 導體裝置的製造方法，是
板的正面包含記憶體件區（1〇〇) =體J 半導體裝置進行製造的製造方法， 放置严⑴"的 區隔有間隔以夾著P溝道區形成—對、有心在記憶體件 區’並在邏輯裝置區隔有間隔 ：第2源極/汲極 第1和第2低壤度雜質區的步驟；成一對 上合別1¾发仕弟1，筹道區、第2溝道區 覆蓋第1閘極、楚9 μ抖而六屯極第2閉極的步驟；為 步驟丨在A # ^ 導體基板上形成氧化矽膜的 部塗敷ΪΓ思 上形成氮化石夕膜的步驟；在第2問極上 行並以抗触層為掩模對氧化石夕膜和氮化石夕膜進 模在以:'丄通ί:抗：層、氧切膜、氧化梦膜為掩 古板上自定位地注人雜質離子，形成第】及第2 间/辰度雜質區的步驟。 二，本發明的的半導體製造方法，丨進一步具有：在形 及第2高濃度雜質區的步驟後，在第！及第2高濃度雜 貝區的表面區域形成高熔點金屬矽化物膜的步驟。 又’本發明的半導體製造方法，其進一步具有：在形成 高熔點金屬矽化物膜的步驟後，在整個半導體基板面上形 成層間絕緣膜的步驟；在位於存儲區（1 〇 〇 )形成的層間 絕緣膜、氮化矽膜、氧化矽膜的第1源極/汲極區上部的區 域形成自定位接觸開口部分的步驟。 立又’本發明的半導體製造方法，其形成自定位接觸開口 部分的步驟包含：通過將氮化矽膜作為蝕刻阻擋膜對第1
89115616.ptd 第13頁 65997 —. 五、發明說明（9) 刻，形成到達第i 内部的氮化/膜和氧化石夕M進行触 【本發明』ΐ;形態極Γ極區的第2開口的步驟。 剖：Γίϊ:圖ΐ明本發明的實施形態。說明實施形態的 裝置形成區。 側表不記憶體件形成區，右側表示邏輯 記實施形態"RAM混裝裝置的剖面構造圖。在 2和該底區中/在矽基板1上形成活性區，由底部^ 設有2上形成的ρ附區3a構成。在石夕基板1的正面 成诉L Λ 極氧化膜5。在分隔區4 _p拼區3a形 风妹極/汲極區6a，6b。 化膜構/Λ ia—7c的上表面形成例如氮化石夕膜或丽氧 膜8及Λ _ °再形成氮化@賴，使之覆蓋絕緣 膜8及源極/汲極區6a，6b和分隔區4。然 =15 ’使之覆蓋氮化矽膜1〇。層間：邑 磷或兩者的氧化矽膜。 疋含有硼或 在，於源極/汲極區6b上部的區域形成對層間絕 15、氮化石夕膜10、氧化石夕膜9、閉極則〜上的絕緩= —j分、閘極氧化膜5開口的自定位接觸開口部分、1、 自定位接觸開口部分1 7的形成使源極/汲極區化 。該 出’用於例如位元線’或電容單元的存儲節點的觸^面露 jL6 5 9 9 7 五、發明說明（ίο) " 後在自定位接觸開口部分1 7中形成導電物質構成的插腳 線，再形成位元線或電容的下部電極（未圖示）。位元線 或電容的下部電極通過插腳線與源極/汲極區6b電連接。-另一方面’在邏輯形成區，在發基板1的正面設置分隔 區4。還設置N阱區3b、p阱區3c，作為分隔區4包圍的活性 〇 在N阱區3b分別形成低濃度雜質區的6c， ，和高濃度 雜為區的1 2 c，1 2 d，構成L D D構造的源極/及極區1 ^ 1 8 d 〇 在矽基板1的P阱區3c形成低濃度雜質區的6e’ 6f，和高 度雜質區的12a， 12b，構成LDD構造的源極/汲極區18a， 在N钟區3b隔著閘極氧化膜5形成閘極^。在閉極^的上 ，面形成氮化矽膜或TEOS氧化膜構成的絕緣艇8。再形成 氧化矽膜9，使之覆蓋閘極7d和絕緣膜8的側表面、絕緣膜 1 η的上^部、閘極氧化膜5。在氧化矽膜9上形成氮化秒膜 ^化矽膜9和氮切襲是兼有閘極7d的側壁功能和 /中石夕繼護膜功能的石夕化物保護膜/侧壁19。 的初 '甚严扑中’高浪度雜質區12c，12d中低濃度雜質區 ΐ Λ以化物保護膜/側壁19。這是由於將石夕化物保護 ''壁19作為掩模形成高濃度雜質區丨^， i2d的緣故。 ;注入離子形成高濃度雜質區m，m時，不必考慮 膜厚和取最佳離子注人條件，#高了注人能量等注 入條件的自由度。 -〇 b 9 9 7 五、發明說明（11) 在P牌區3c ’隔著閘極氧化膜5形成閘極7e。在閘極7e的 上表面形成氮化矽膜或TEOS氧化膜構成的絕緣膜8。再形 成氧化矽膜9和氮化矽膜1 〇構成的側壁，使閘極7e與形成 在其上表面的絕緣膜8的側面相連。 在源極/汲極區〗8 a -1 8 d的未形成矽化物保護膜/侧壁I 9 的路出表面’形成例如銘石夕化物膜、鈦石夕化物膜等構成的 高炼點金屬石夕化物膜1 4 ^ 然後，形成層間絕緣膜1 5，使之覆蓋整個半導體基板 1。在實施形態1的混裝裝置中，活性區的導電型、注入雜 負的導電型不限定於以上所述，當然也可用與其相反的導 電型。 實施形_ 2 下面’參知、圖1〜圖1 2說明實施形態1所示J) R Α Μ湛》裝裝置 的製造方法。 如圖1所示’在形成有底部Ν阱2、ρ阱區3a、Ν阱區3b、Ρ 啡區3c的矽基板1的正面形成分隔區4。分隔區4的分隔構 造採用STI (淺溝隔離：shallow Trench Isolation)步 驟’對矽基板1開深溝，埋入氧化膜等絕緣膜，形成平坦 的分隔構造。 一 在矽基板1的正面’經例如熱氧化等形成氧化矽膜構成 的閘極氧化膜5。閘極氧化膜也可採用對氧化矽膜進行氮 化處理形成的氮氧化物膜。在閘極氧化膜5或分隔氧化膜4 上形成閘極7a-7e，進而形成絕緣膜8。閘極7a，7b，7c， 7e和形成在它們上部的絕緣膜8，用例如抗蝕層等同 ^ 5 5 9 9 7 五、發明說明（12) —掩模作圖形成。將開極和形成在它們上面的絕緣 H作為掩模’在P拼區3a，3c離子注型雜質，在n附區 3b離子注入p型雜質，從而形成源極/汲極區、低 度雜質區6c-6f。 "" :面，如圖2所示，在整個矽基板〗形成氧化矽膜9，以 覆1閘極7a-7e和形成在它們上面的絕緣膜8。然後，在 2膜9上形成氮化石夕膜1〇。接著，如圖3所示，塗敷抗蚀 :.，利用照相製版技術對邏輯裝置形成區中η型電晶體 ，著，對氧化矽膜9、氮切膜1G進行異向性㈣，在 閑極7e和其上部絕緣膜8的兩側形成側壁。用 ，模’自定位地注入n型雜質，形成高濃度雜質區心乍為 。用低濃度雜質區6e、高濃度雜質區12a，構成ldd構 :勺源極/汲極區l8a。用低濃度雜質區“、高濃度雜質區 ’構成LDD構造的源極/汲極區m。在源極，汲極區⑴ /、18b隔開間隔以夾著溝道區，完成一對源極/汲極區。 下面，如圖4所示，塗敷抗蝕層丨3，在邏輯裝 的P型電晶體區域中，僅僅在間μ％ & 成£ 膜9及氮化石夕膜10的部分形成抗#層圖形13。如圖5所示， 2蝕層圖形13為掩模’對氧化矽膜9、氮化矽膜ι〇、閑 極氧化臈5進行異向性蝕刻。 :後：：圖6所示’將抗蝕層13作為掩模注入口型雜質， 二：戚度雜質區12c，12d D在低濃度雜質區6。和高濃度 $區⑻構成LDD構造的源極/汲極區18c。在低濃度區^
五、發明說明（13) 和南濃度區1 2 d構成L D D構造的源極/沒極區1 8 d。在源極/ 汲極區1 8c與〗8d間隔開間隔央著溝道區，完成一對源極/ 〉及極區。 如圖7所示除去抗蝕圖形1 3後，再如圖8所示，將氧化石夕 膜9、氮化矽膜10作為掩模，在邏輯裝置形成區中高濃度 雜質區1 2 a - 1 2 d的表面形成結梦化物、鈦；5夕化物等高炫點 金屬矽化物膜1 4。高熔點金屬矽化物膜丨4是在蒸鍍鈷或鈦 等之後利用熱反應使之與矽基板〗反應形成鈦矽化物膜或 鈦石夕化物膜。 下面，如圖9所示，在整個矽基板〗面上形成層間絕緣膜 1 5。然後如圖1 〇所示，塗敷抗蝕層丨6，利用照相製版技術 對5己憶體件形成區中源極/汲極區6 b上部的抗餘層1 6製作 圖形。如圖11所示，將抗蝕層丨6作為掩模並將氮化矽膜^ 〇 作為蝕刻終止層，對層間絕緣膜丨5進行異向性蝕刻。 除去抗蝕層16後，如圖12所示，對氮化矽膜1〇、氧化 膜9、絕緣膜S的一部分、氧化矽膜5進行異向性蝕刻，使 源極/汲極區6b外露。通過以上步驟形成自定.位接觸開口 部分17。該開口部分17用作形成位元線（未圖示） 蛋 /沒極區6b的觸_、或與電容單元的下部電極的觸腳 用作形成其他觸腳的觸孔。 ^ 【發明之效果】 如上所述，I照本發明的半導體襄置，是一種在 基板的正面包含記憶體件區和邏輯裝置區的半導體裝立 其包含：在記憶體件區的正面形成隔有間隔以夾著第'溝
455997_ "J*，發明說明（14) " ' -- 道區的一對第1和第2源極/汲極區；在邏輯裝置區的正面 形成隔有間隔以夾著第2溝道區的一對第}和第2低濃度雜 質區；纟第1溝道區、第2溝道區上分別隔著閉極氧化膜形 成，第1開極、第2閘極；為覆蓋第…極、第2問極而形成 的虱化矽膜；形成在氧化矽膜上的氮化矽膜；形成在氮化 矽臈亡的層間絕緣膜；在位於在存儲區形成的層間絕緣 膜、氮化矽膜、氧化矽膜的第丨源極/汲極區上部的區域形 成7自定位接觸開口部分；延伸到位於第】及第2低濃度雜 質區上部的區域’覆蓋第2閘極上部和侧壁部而形成的、 由氣化梦膜和氮化矽膜構成的側壁膜；以側壁膜的兩端部 作為端部形成在半導體基板中的第1及第2高濃度雜質區。 因，在6已憶體件區中形成的自定位接觸開口部分不會降 低半導體裝置的可靠性。由於採用記憶體件與邏輯裝置共 有的步驟形成半導體裝置，故可不會增加步驟數。而且在 最入離子形成高濃度雜質區時不必考慮閘極的膜厚等而取 佳離子注入條件，具有注入條件自由度高的效果。 化=於升》成在邏輯裝置區的第2閘極的上部和側壁部的氧 外石夕膜和氮化矽膜除了具有作為第2閘極的侧壁膜的功能 形’、f具有作為矽化物保護膜的功能’故能刪除邏輯裝置 體成區中形成矽化物保護膜的步騍，從而能誠少製作半導 震置的步驟數。另外，由於側壁膜與矽化物保護臈兩者 此 ’不必為記憶體件區形成不必要的矽化物保護膜，因 ^ 此九成自定位接觸開口部分而不降低半導體裂置的可 靠性。
第19頁 五、發明說明（]5) ' -一·-— 按照本發明的半導體裝置的势 體基板的正面包含記憶體件區‘ /梦罢疋.一，對在半導 進行製造的製造方法，其包含^裝置區的半導體裝置 央著第Π聋道區形成-對第^第2在&憶體件區隔有間隔以 裝置區隔有間隔以夾著第2溝道及極區’並在邏輯 度形成一對第1和第2低濃 極氧化膜形成第1閘極、第2閘極 蹄、品上y刀別隔著閘 極、第^極而在半導體ί ΛH步Λ;為覆蓋第1問 氧化石夕膜上形成氮化石夕膜的步驟 1膜的步驟，在 〇邵，在第2閘極上部塗數枋 蝕層並以抗#層為掩模對氧化矽膜 土咖 /膜和氮化矽旗進行蝕刻的 乂驟，通過以抗钱層、氧化石夕膜、帛a π & w ^ ^ , 私，联、氮化矽獏為掩模在半導 體基板上自定位地注入雜質離子， @ λα ^ « , &成第1及第2南濃度雜 資&的V驟。由於採用記憶體件與邏輯裝置共有的步驟， 故能減少製造半導體裝置的步驟數。 由於^有在形成第1及第2高濃度雜質區的步驟後，在第 1及第2咼濃度雜質區的表面區域形成高熔點金屬矽化物膜 的步驟’故能減小第1及第2高濃度雜質區的寄生電阻。 由於具有在形成高嫁點金屬矽化物膜的步驟後，在整個 半導體基板面上形成層間絕緣膜的步驟，和在位於記憶體 件區中形成的層間絕緣膜、氮化矽膜、氧化矽膜的第j源 極/汲極區上部的區域形成自定位接觸開口部分的步驟， 故不會降低半導體裝置的可靠性。 由於形成自定位接觸開口部分的步驟包含通過將氮化石夕 膜作為蝕刻阻擋膜對第1源極/汲極區上部的層間絕緣膜進
m
89115616.pid 第20頁 Λ 4 6 5 9 9 7 五、發明說明（16) 行蝕刻，形成第1開口的步驟，和通過對第1開口内部的氮 化矽膜和氧化矽膜進行蝕刻，形成到達第1腺極/汲極區的 第2開口的步驟，故能不降低半導體裝置的可靠性而製作 自定位接觸開口。 【元件編號說明】 1 矽基板 2 底部N阱 3 a P阱區 3b N阱區 3 c P阱區 4 分隔區 5 閘極氧化膜 6 a、6 b 源極/ >及極區 6c-6f 低濃度雜質區 7a- 7 e 閘極 8 絕緣膜 9 氧化矽膜 10 氮化石夕膜 12a-12d 南？農度雜質區 14 高熔點金屬矽化物膜 15 層間絕緣膜 17 自定位接觸開口部分 1 8a-l 8d 源極/ ί及極區 19 矽化物保護膜/側壁
89115616.ptd 第21頁 465997 圖式簡單說明 圊1為說明本發明實施形態1中半導體裝置製造方法的剖 面構造圖。 圖2為說明本發明實施形態1中半導體裝置製造方法的剖 面構造圖。 圖3為說明本發明實施形態i中半導體裝置製造方法的剖 面構造圖。 圖4為說明本發明實施形態1中半導體裝置製造方法的剖 面構造圖。 圖5為說明本發明實施形態1中半導體裝置製造方法的剖 面構造圖。 圖6為說明本發明實施形態1中半導體裝置製造方法的剖 面構造圖。 圖7為說明本發明實施形態1中半導體裝置製造方法的剖 面構造圖。 圖8為說明本發明實施形態1中半導體裝置製造方法的剖 面構造圖。 圊9為說明本發明實施形態1中半導體裝置製造方法的剖 面構造圖。 圖1 0為說明本發明實施形態1中半導體裝置製造方法的 剖面構造圖。 圖1 1為說明本發明實施形態1中半導體裝置製造方法的 剖面構造圖。 圖1 2為說明本發明實施形態1中半導體裝置及其製造方 法的剖面構造圖。
89115616.ptd 第22頁 …〇9 9了 圖式簡單說明 圖1 3為說明習知混裝裝置製造方法的剖面構造圖。 圖1 4為說明習知混裝裝置製造方法的剖面構造圖。 圖1 5為說明習知混裝裝置製造方法的剖面構造圖。 圖1 6為說明習知混裝裝置製造方法的剖面構造圖。 圖1 7為說明習知混裝裝置製造方法的剖面構造圖。 圖1 8為說明習知混裝裝置製造方法的剖面構造圖。 圖1 9為說明習知混裝裝置製造方法的剖面構造圖。 圖2 0為說明習知混裝裝置製造方法的剖面構造圖。 圖2 1為說明習知混裝裝置製造方法的剖面構造圖。 圖22為說明習知混裝裝置製造方法的剖面構造圖。 圖23為說明習知混裝裝置製造方法的剖面構造圖。 圖24為說明習知混裝裝置及其製造方法的剖面構造圖。 圖2 5為說明習知混裝裝置所存在問題的剖面構造圖。 圖2 6為說明習知混裝裝置所存在問題的剖面構造圖。 圖2 7為說明習知混裝裝置所存在問題的剖面構造圖。 圖28為說明習知混裝裝置所存在問題的剖面構造圖。 圖2 9為說明習知混裝裝置所存在問題的剖面構造圖。 圖3 0為說明習知混裝裝置所存在問題的剖面構造圖。
89]156)6.ptd 第23頁
Claims (1)
- 455997 六、申請專利範圍 ---- h一種半導體裝置，在半導體基板（η的正面包含記 憶體件區（100 )和邏輯裝置區（1〇1 )的半導體基板， 具備有： ' 在前述記憶體件區（；1 〇 〇 )的正面形成隔有間隔以央著 第1溝道區C3a )的一對第！和第2源極/汲極區（6a，此 );及， 在前述邏輯裝置區Π(Η )的正面形成隔有間隔以夾著 第2溝道區（3b )的一對第！和第2低濃度雜質區（6c 6(J );及， ’ 在刖述第1溝道區、第2溝道區上分別隔著閘極氧化膜 (5 )形成的第1閘極（7b )、第2閘極（7d );及， 為覆蓋前述第1閘極、前述第2閑極而形成的氧化矽膜 (9 );及， ' 形成在前述氧化矽膜上的氮化矽膜（丨〇 ):及， 形成在前述氮化矽膜上的層間絕緣膜（〗5 );及， 在位於在前述存儲區形成的前述層間絕緣膜（〗5 )、前 述氮化矽膜（1 〇 )、前述氧化矽膜的前述第〗源極/汲極區 (6b )上部的區域形成的自定位接觸開口部分（〗7 ); 及， ’ +延伸到位於前述第1及第2低濃度雜質區上部的區域，覆 蓋m述第2閘極上部和侧壁部而形成的、由前述氧化矽膜 和前述氮化矽膜（丨0 )構成的側壁膜；及， 以前述側壁膜的兩端部作為端部形成在前述半導體基板 中的第1及第2高濃度雜質區（12c，12d ) 。 土89115616.ptd 第24頁 455997 六、申請專利範圍 2. 如申請專利範圍第1項之半導體裝置，其中，形成在 邏輯裝置區（1 0 1 )的第2閘極的上部和側壁部的氧化矽膜 (9 )和氮化矽膜（1 〇 )除了具有作為前述第2閘極（7d ) .的側壁膜的功能外’還具有作為矽化物保護膜的功能。 3. —種半導體裝置之製造方法，在半導體基板的 正面包含記憶體件區（10〇)和邏輯裝置區（1〇1)的半導 體裝置之製造方法中，其具備有： 、在前述記憶體件區隔有間隔以夾著第1溝道區（3a )形 ，一，第1和第2源極/汲極區（6a，6b )，並在前述邏輯 裝置區隔有間隔以夾著第2溝道區（6e, 6f)形成一對第工 和第2低濃度雜質區的步驟；及， 防ί二述？1溝道區（3a )、前述第2溝道區（3c )上分別 J者f極氧化膜（5 )形成第1閘極、第2閘極的步驟； 及， 述述第1閑極（7”、前述第2⑷7e)而在前 述2體基板上形成氧化矽膜的步驟；及， 2化矽膜上形成氮化矽膜的步驟；及， 模對g ^备^閘極上部塗敷抗蝕層（11 )並以抗蝕層為掩 的步驟「及匕矽膜（9 )和前述氮化矽膜（1 0 )進行蝕刻 通過以前述抗敍層、5& 模在前述半導體基自J 膜、前述氮化石夕膜為掩 及第2高濃度雜質疋位地注入雜質離子，形成第1 4 如 (12a ’12b)的步驟。 •申-專利範圍第3項之半導體袭置之製造方法，其89Π5616.ptd -------- 第25頁 」5 5 9 q 7___ 夂、申請專利範圍 中，進一步具有： 在形成第1及第2高濃度雜皙 第2高濃度雜質區的表面區雜域貝:成的二驟後，在前述第1及 (14)的步驟。 成^點金屬石夕化物膜 5. 如申請專利範圍第3或$ 其中，進一步具有： @之丰導體裝置之製造方法， 在形成而溶點金屬秒化物腹卩1 1 & 实噌其刼& f* #彡&思μ 骐（14 )的步驟後，在整個半 導體基板面上七成層間絕緣膜（15 )的步驟及，牛 在位於記憶體件區（1 〇 0 ) Φ犯4、 ,,r x u J中形成的前述層間絕緣膜 (1 5 )、氮化矽膜（1 〇 )、氧 此广 乳化矽膜（9 )的第1源極/汲 極區上部的區域形成自定位接觸開口部分（17)的步驟。 6. 如申請專利範圍第5項之半導體裝置之製造方法，盆 中，形成自定位接觸開口部分（7 )的步驟包含： 。通過將氮化矽膜（1 0 )作為蝕刻阻擋膜對第1源極/汲極 區（6b )上部的層間絕緣膜（丨5 )進行蝕刻，形成第1開 口的步驟；及， 通過對前述第1開口内部的前述氮化矽膜Π 0 )和氧化 石夕膜（9 )進行蝕刻，形成到達前述第1源極/汲極區（6 b )的第2開口的步驟。89]]56]6,ptd 第26頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000002356A JP2001196549A (ja) | 2000-01-11 | 2000-01-11 | 半導体装置および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW455997B true TW455997B (en) | 2001-09-21 |
Family
ID=18531472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089115616A TW455997B (en) | 2000-01-11 | 2000-08-03 | A semiconductor device and a method of producing the same |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6486516B1 (zh) |
| JP (1) | JP2001196549A (zh) |
| KR (1) | KR20010070037A (zh) |
| TW (1) | TW455997B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7235835B2 (en) | 2002-05-14 | 2007-06-26 | Sony Corporation | Semiconductor device and its manufacturing method, and electronic device |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396896B1 (ko) * | 2001-08-03 | 2003-09-02 | 삼성전자주식회사 | 디램 반도체 소자의 제조방법 |
| US6890824B2 (en) | 2001-08-23 | 2005-05-10 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6566194B1 (en) * | 2001-10-01 | 2003-05-20 | Advanced Micro Devices, Inc. | Salicided gate for virtual ground arrays |
| KR100429886B1 (ko) * | 2002-05-15 | 2004-05-03 | 삼성전자주식회사 | 균일한 실리사이드 접합을 갖는 집적 회로 반도체 소자 및그 제조방법 |
| US7858458B2 (en) * | 2005-06-14 | 2010-12-28 | Micron Technology, Inc. | CMOS fabrication |
| JP2007157870A (ja) * | 2005-12-02 | 2007-06-21 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| KR100660720B1 (ko) * | 2005-12-29 | 2006-12-21 | 동부일렉트로닉스 주식회사 | 수평 구조의 게이트 커패시터 및 그 제조 방법 |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960009726B1 (ko) | 1992-07-07 | 1996-07-23 | 방금택 | 도로변의 차량 방음벽 |
| JP2953404B2 (ja) | 1995-12-08 | 1999-09-27 | ソニー株式会社 | 半導体装置及びその製造方法 |
| JPH1168103A (ja) | 1997-08-22 | 1999-03-09 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH11297991A (ja) * | 1998-04-06 | 1999-10-29 | Seiko Epson Corp | 半導体装置 |
| US6004843A (en) * | 1998-05-07 | 1999-12-21 | Taiwan Semiconductor Manufacturing Company | Process for integrating a MOS logic device and a MOS memory device on a single semiconductor chip |
| US6124610A (en) * | 1998-06-26 | 2000-09-26 | Advanced Micro Devices, Inc. | Isotropically etching sidewall spacers to be used for both an NMOS source/drain implant and a PMOS LDD implant |
| KR100343135B1 (ko) * | 1998-07-24 | 2002-09-18 | 삼성전자 주식회사 | 단채널효과를개선한모스트랜지스터제조방법 |
| JP2000150681A (ja) * | 1998-11-16 | 2000-05-30 | Toshiba Corp | 半導体装置 |
| JP2000332210A (ja) * | 1999-05-24 | 2000-11-30 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2001077209A (ja) * | 1999-07-08 | 2001-03-23 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
2000
- 2000-01-11 JP JP2000002356A patent/JP2001196549A/ja not_active Withdrawn
- 2000-05-03 US US09/563,510 patent/US6486516B1/en not_active Expired - Lifetime
- 2000-08-03 TW TW089115616A patent/TW455997B/zh active
- 2000-08-26 KR KR1020000049856A patent/KR20010070037A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7235835B2 (en) | 2002-05-14 | 2007-06-26 | Sony Corporation | Semiconductor device and its manufacturing method, and electronic device |
| US7884407B2 (en) | 2002-05-14 | 2011-02-08 | Sony Corporation | Semiconductor device, its manufacturing method and electronic apparatus thereof |
| US9748289B2 (en) | 2002-05-14 | 2017-08-29 | Sony Semiconductor Solutions Corporation | Semiconductor device, its manufacturing method and electronic apparatus thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US6486516B1 (en) | 2002-11-26 |
| JP2001196549A (ja) | 2001-07-19 |
| KR20010070037A (ko) | 2001-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI326900B (en) | Method for manufacturing semiconductor device | |
| TW455995B (en) | Semiconductor apparatus and its manufacturing method | |
| JP3831602B2 (ja) | 半導体装置の製造方法 | |
| TW548703B (en) | Manufacturing method of semiconductor device | |
| TWI223898B (en) | Semiconductor device and the manufacturing method of the same | |
| JP3132435B2 (ja) | 半導体装置の製造方法 | |
| TW533596B (en) | Semiconductor device and its manufacturing method | |
| JP2009152580A (ja) | 半導体素子及びその製造方法 | |
| TW455997B (en) | A semiconductor device and a method of producing the same | |
| US5913122A (en) | Method of making high breakdown voltage twin well device with source/drain regions widely spaced from FOX regions | |
| TW451420B (en) | Method of manufacturing semiconductor device | |
| KR100714949B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TW508825B (en) | Semiconductor device and process of manufacturing the same | |
| JP2007005575A (ja) | 半導体装置およびその製造方法 | |
| TW552714B (en) | Semiconductor device and process | |
| JP2004221301A (ja) | 半導体装置とその製造方法 | |
| JP2002231908A (ja) | 半導体装置の製造方法 | |
| JP2008244008A (ja) | 高耐圧ｍｏｓトランジスタの製造方法、及び高耐圧ｍｏｓトランジスタ | |
| JPH0738095A (ja) | 半導体装置及びその製造方法 | |
| JPS60244037A (ja) | 半導体装置及びその製造方法 | |
| JP4746600B2 (ja) | 縦型ｍｏｓｆｅｔの製造方法 | |
| JP3180904B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6237960A (ja) | 読み出し専用半導体記憶装置の製造方法 | |
| JP3116889B2 (ja) | 半導体装置の製造方法 | |
| US20050095801A1 (en) | Trench capacitor and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent |