JPH11297991A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11297991A JPH11297991A JP9368698A JP9368698A JPH11297991A JP H11297991 A JPH11297991 A JP H11297991A JP 9368698 A JP9368698 A JP 9368698A JP 9368698 A JP9368698 A JP 9368698A JP H11297991 A JPH11297991 A JP H11297991A
- Authority
- JP
- Japan
- Prior art keywords
- region
- source
- gate electrode
- conductivity type
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【課題】半導体装置において、ＬＤＤ領域の寄生抵抗に
よる駆動能力の低下を防止し、大きな駆動能力を有する
半導体装置を提供する。 【解決手段】ＬＤＤ領域２０３の上方に低抵抗なシリサ
イド層２０８を形成する。 【効果】ＬＤＤ領域の寄生抵抗による駆動能力の低下を
防止し、大きな駆動能力を有する半導体装置を提供する
ことが可能になる。
よる駆動能力の低下を防止し、大きな駆動能力を有する
半導体装置を提供する。 【解決手段】ＬＤＤ領域２０３の上方に低抵抗なシリサ
イド層２０８を形成する。 【効果】ＬＤＤ領域の寄生抵抗による駆動能力の低下を
防止し、大きな駆動能力を有する半導体装置を提供する
ことが可能になる。
Description
【０００１】
【発明の属する技術分野】本発名は，半導体装置に関す
る。
る。
【０００２】
【従来の技術】従来の半導体装置は，図３のようであっ
た。
た。
【０００３】３０１は半導体基板またはウェル、３０２
はソース／ドレイン領域、３０３は３０２より浅くかつ
不純物濃度が薄いソース／ドレイン領域であり一般的に
はＬｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ略してＬＤ
Ｄ領域（以後ＬＤＤ領域と呼ぶ）と呼ばれている領域。
３０４はゲート絶縁膜、３０５はゲート電極、３０６は
サイドウォールと呼ばれる絶縁膜である。
はソース／ドレイン領域、３０３は３０２より浅くかつ
不純物濃度が薄いソース／ドレイン領域であり一般的に
はＬｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ略してＬＤ
Ｄ領域（以後ＬＤＤ領域と呼ぶ）と呼ばれている領域。
３０４はゲート絶縁膜、３０５はゲート電極、３０６は
サイドウォールと呼ばれる絶縁膜である。
【０００４】周知のように３０３のＬＤＤ領域は、微細
化プロセスの進展とともにゲート長が短くなり、それに
ともなってドレイン近傍の電界強度の増加に伴い発生し
たホットキャリアー対策として導入された。このＬＤＤ
領域によりドレイン近傍の電界を緩和してホットキャリ
アーの発生を押さえる効果があり、１．２μｍ以下のデ
ザインルールの製品では多くのプロセスで一般的に用い
られている。
化プロセスの進展とともにゲート長が短くなり、それに
ともなってドレイン近傍の電界強度の増加に伴い発生し
たホットキャリアー対策として導入された。このＬＤＤ
領域によりドレイン近傍の電界を緩和してホットキャリ
アーの発生を押さえる効果があり、１．２μｍ以下のデ
ザインルールの製品では多くのプロセスで一般的に用い
られている。
【０００５】またソース／ドレイン領域の寄生抵抗を低
減するためにソース／ドレイン領域上にチタンシリサイ
ド、コバルトシリサイド、白金シリサイドといった高融
点金属シリサイド層を形成する拡散層シリサイドプロセ
スや、ゲート電極も拡散層と同時に高融点金属シリサイ
ド層を形成するサリサイドプロセスも知られているが、
これらのプロセスにおいてもＬＤＤ領域は、基板シリコ
ン層にソース／ドレイン領域より浅くかつ薄い不純物濃
度を導入することにより形成されている。
減するためにソース／ドレイン領域上にチタンシリサイ
ド、コバルトシリサイド、白金シリサイドといった高融
点金属シリサイド層を形成する拡散層シリサイドプロセ
スや、ゲート電極も拡散層と同時に高融点金属シリサイ
ド層を形成するサリサイドプロセスも知られているが、
これらのプロセスにおいてもＬＤＤ領域は、基板シリコ
ン層にソース／ドレイン領域より浅くかつ薄い不純物濃
度を導入することにより形成されている。
【０００６】
【発明が解決しようとする課題】しかし前述の従来技術
では、ホットキャリアー低減のために設けているＬＤＤ
領域は、電界緩和のため一般的にソース／ドレイン領域
より約１桁程度薄い不純物濃度が用いられている。その
ためこのＬＤＤ領域そのものは高い抵抗を持った領域と
なり、結果としてトランジスタに対しては、寄生抵抗と
してそのトランジスタの駆動能力を低下させるという問
題点があった。
では、ホットキャリアー低減のために設けているＬＤＤ
領域は、電界緩和のため一般的にソース／ドレイン領域
より約１桁程度薄い不純物濃度が用いられている。その
ためこのＬＤＤ領域そのものは高い抵抗を持った領域と
なり、結果としてトランジスタに対しては、寄生抵抗と
してそのトランジスタの駆動能力を低下させるという問
題点があった。
【０００７】そこで，本発明はこの様な問題点を解決す
るもので，その目的とすることは、ホットキャリアー低
減のためのＬＤＤ領域の効果を失わずに、ＬＤＤ領域の
寄生抵抗を低減し、トランジスタの駆動能力を最大限に
引き出すトランジスタ構造を提供するものである。
るもので，その目的とすることは、ホットキャリアー低
減のためのＬＤＤ領域の効果を失わずに、ＬＤＤ領域の
寄生抵抗を低減し、トランジスタの駆動能力を最大限に
引き出すトランジスタ構造を提供するものである。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
第１の導電形の不純物を有する半導体基板またはウェル
からなる第１の領域と、この第１の上方に形成されるゲ
ート電極と、このゲート電極を囲む絶縁膜と、このゲー
ト電極を囲む絶縁膜の外側に形成されかつ先の第１の導
電型と反対導電型の第２の導電型の不純物を有する第２
の領域であるソース／ドレイン領域とゲート電極を囲む
絶縁膜の下方でかつソース／ドレイン領域より内側に形
成され、第２の導電型の不純物を有するソース／ドレイ
ンの一部である第３の領域を持つ半導体装置において、
第３の領域上に低抵抗の第４の領域を有する事を特徴と
する。
第１の導電形の不純物を有する半導体基板またはウェル
からなる第１の領域と、この第１の上方に形成されるゲ
ート電極と、このゲート電極を囲む絶縁膜と、このゲー
ト電極を囲む絶縁膜の外側に形成されかつ先の第１の導
電型と反対導電型の第２の導電型の不純物を有する第２
の領域であるソース／ドレイン領域とゲート電極を囲む
絶縁膜の下方でかつソース／ドレイン領域より内側に形
成され、第２の導電型の不純物を有するソース／ドレイ
ンの一部である第３の領域を持つ半導体装置において、
第３の領域上に低抵抗の第４の領域を有する事を特徴と
する。
【０００９】
【発明の実施の形態】以下図面により，本発明の実施例
を説明する。
を説明する。
【００１０】図１は，本発明の半導体装置の一例を表わ
す断面図である。
す断面図である。
【００１１】１０１は半導体基板またはウェル、１０２
はソース／ドレイン領域、１０３は１０２より浅くかつ
不純物濃度が薄いソース／ドレイン領域であるＬＤＤ領
域、１０４はゲート絶縁膜、１０５は２層構造のゲート
電極の下層であるポリシリコン層であり、１０６はゲー
ト電極の上層であるチタンシリサイド層である。１０７
はゲート電極１０５を酸化した時に形成されるゲート電
極側壁の酸化膜であり、１０８はサイドウォールと呼ば
れる絶縁膜である。１０９は、ゲート電極を酸化した時
に形成される絶縁膜１０７より外側でかつＬＤＤ領域で
ある１０３とソース／ドレイン領域である１０４の上方
に形成された低抵抗のチタンシリサイド層である。なお
本実施例に於いては、１０９をチタンシリサイドとして
説明したが、コバルトシリサイド、白金シリサイド等の
高融点金属のシリサイドであればまったく同じ効果が期
待できる。またゲート構造として下層がポリシリコン層
１０５、上層がチタンシリサイド層１０６を例として説
明したが、上層はタングステンシリサイド、モリブデン
シリサイド、コバルトシリサイド、白金シリサイド等の
高融点金属のシリサイドでもまったく同様の効果が期待
できる。同じく２層構造のゲート電極でも下層１０５が
アモルファスシリコンで上層１０６がポリシリコンとい
った構造でもまったく同じ効果が期待できる。またゲー
ト電極は１０５と１０６といった２層構造でなく、ポリ
シリコン、アモルファスシリコンといった１層構造でも
まったく同じ効果が期待できる。なお本実施例ではソー
ス／ドレイン構造としてＬＤＤ構造を例にとって説明し
たが、ＬＤＤ構造にパンチスルー防止用のソース／ドレ
イン用の不純物とは異なる導電型の不純物をゲート電極
下に斜めにイオン注入したＨＡＬＯ構造のトランジスタ
においてもまったく同じ効果が期待できる。
はソース／ドレイン領域、１０３は１０２より浅くかつ
不純物濃度が薄いソース／ドレイン領域であるＬＤＤ領
域、１０４はゲート絶縁膜、１０５は２層構造のゲート
電極の下層であるポリシリコン層であり、１０６はゲー
ト電極の上層であるチタンシリサイド層である。１０７
はゲート電極１０５を酸化した時に形成されるゲート電
極側壁の酸化膜であり、１０８はサイドウォールと呼ば
れる絶縁膜である。１０９は、ゲート電極を酸化した時
に形成される絶縁膜１０７より外側でかつＬＤＤ領域で
ある１０３とソース／ドレイン領域である１０４の上方
に形成された低抵抗のチタンシリサイド層である。なお
本実施例に於いては、１０９をチタンシリサイドとして
説明したが、コバルトシリサイド、白金シリサイド等の
高融点金属のシリサイドであればまったく同じ効果が期
待できる。またゲート構造として下層がポリシリコン層
１０５、上層がチタンシリサイド層１０６を例として説
明したが、上層はタングステンシリサイド、モリブデン
シリサイド、コバルトシリサイド、白金シリサイド等の
高融点金属のシリサイドでもまったく同様の効果が期待
できる。同じく２層構造のゲート電極でも下層１０５が
アモルファスシリコンで上層１０６がポリシリコンとい
った構造でもまったく同じ効果が期待できる。またゲー
ト電極は１０５と１０６といった２層構造でなく、ポリ
シリコン、アモルファスシリコンといった１層構造でも
まったく同じ効果が期待できる。なお本実施例ではソー
ス／ドレイン構造としてＬＤＤ構造を例にとって説明し
たが、ＬＤＤ構造にパンチスルー防止用のソース／ドレ
イン用の不純物とは異なる導電型の不純物をゲート電極
下に斜めにイオン注入したＨＡＬＯ構造のトランジスタ
においてもまったく同じ効果が期待できる。
【００１２】また図２は，本発明の半導体装置の別の一
例を表わす断面図である。
例を表わす断面図である。
【００１３】２０１は半導体基板またはウェル、２０２
はソース／ドレイン領域、２０３は２０２より浅くかつ
不純物濃度が薄いソース／ドレイン領域であるＬＤＤ領
域。２０４はゲート絶縁膜。２０５は２層構造のゲート
電極の下層であるポリシリコン層であり、２０６はゲー
ト電極の上層であるチタンシリサイド層である。２０７
はゲート電極に隣接する酸化膜からなる第１のサイドウ
ォールであり、２０８は第１のサイドウォールの外側に
形成される、酸化膜からなる第２のサイドウォールであ
る。２０９は、ゲート電極を酸化した時に形成される絶
縁膜２０７より外側でかつＬＤＤ領域である２０３とソ
ース／ドレイン領域である２０４の上方に形成された低
抵抗のチタンシリサイド領域である。なお本実施例に於
いては、第１のサイドウォールと第２のサイドウォール
を酸化膜として説明したが、これはともにシリコンナイ
トライド、オキシナイトライド等の絶縁物であればまっ
たく同じ効果が期待できる。また本実施例に於いては、
２０９をチタンサリサイドとして説明したが、コバルト
シリサイド、白金シリサイド等の高融点金属のシリサイ
ドであればまったく同じ効果が期待できる。またゲート
構造として下層がポリシリコン層２０５、上層がチタン
シリサイド層２０６を例として説明したが、上層はタン
グステンシリサイド、モリブデンシリサイド、コバルト
シリサイド、白金シリサイド等の高融点金属のシリサイ
ドでもまったく同様の効果が期待できる。同じく２層構
造のゲート電極でも下層１０５がアモルファスシリコン
で上層２０６がポリシリコンといった構造でもまったく
同じ効果が期待できる。またゲート電極は２０５と２０
６といった２層構造でなく、ポリシリコン、アモルファ
スシリコンといった１層構造でもまったく同じ効果が期
待できる。なお本実施例ではソース／ドレイン構造とし
てＬＤＤ構造を例にとって説明したが、ＬＤＤ構造にパ
ンチスルー防止用のソース／ドレイン用の不純物とは異
なる導電型の不純物をゲート電極下に斜めにイオン注入
したＨＡＬＯ構造のトランジスタにおいてもまったく同
じ効果が期待できる。
はソース／ドレイン領域、２０３は２０２より浅くかつ
不純物濃度が薄いソース／ドレイン領域であるＬＤＤ領
域。２０４はゲート絶縁膜。２０５は２層構造のゲート
電極の下層であるポリシリコン層であり、２０６はゲー
ト電極の上層であるチタンシリサイド層である。２０７
はゲート電極に隣接する酸化膜からなる第１のサイドウ
ォールであり、２０８は第１のサイドウォールの外側に
形成される、酸化膜からなる第２のサイドウォールであ
る。２０９は、ゲート電極を酸化した時に形成される絶
縁膜２０７より外側でかつＬＤＤ領域である２０３とソ
ース／ドレイン領域である２０４の上方に形成された低
抵抗のチタンシリサイド領域である。なお本実施例に於
いては、第１のサイドウォールと第２のサイドウォール
を酸化膜として説明したが、これはともにシリコンナイ
トライド、オキシナイトライド等の絶縁物であればまっ
たく同じ効果が期待できる。また本実施例に於いては、
２０９をチタンサリサイドとして説明したが、コバルト
シリサイド、白金シリサイド等の高融点金属のシリサイ
ドであればまったく同じ効果が期待できる。またゲート
構造として下層がポリシリコン層２０５、上層がチタン
シリサイド層２０６を例として説明したが、上層はタン
グステンシリサイド、モリブデンシリサイド、コバルト
シリサイド、白金シリサイド等の高融点金属のシリサイ
ドでもまったく同様の効果が期待できる。同じく２層構
造のゲート電極でも下層１０５がアモルファスシリコン
で上層２０６がポリシリコンといった構造でもまったく
同じ効果が期待できる。またゲート電極は２０５と２０
６といった２層構造でなく、ポリシリコン、アモルファ
スシリコンといった１層構造でもまったく同じ効果が期
待できる。なお本実施例ではソース／ドレイン構造とし
てＬＤＤ構造を例にとって説明したが、ＬＤＤ構造にパ
ンチスルー防止用のソース／ドレイン用の不純物とは異
なる導電型の不純物をゲート電極下に斜めにイオン注入
したＨＡＬＯ構造のトランジスタにおいてもまったく同
じ効果が期待できる。
【００１４】このように、ＬＤＤ領域上にシリサイド等
の低抵抗領域を形成することにより、ＬＤＤ領域の寄生
抵抗を低減することが可能となり、結果としてＬＤＤ領
域の寄生抵抗によるトランジスタの駆動能力の低下を防
止し、大きな駆動能力を有する半導体装置を提供するこ
とが可能になる。
の低抵抗領域を形成することにより、ＬＤＤ領域の寄生
抵抗を低減することが可能となり、結果としてＬＤＤ領
域の寄生抵抗によるトランジスタの駆動能力の低下を防
止し、大きな駆動能力を有する半導体装置を提供するこ
とが可能になる。
【００１５】
【発明の効果】本発明によれば、第１の導電形の不純物
を有する半導体基板またはウェルからなる第１の領域
と、この第１の上方に形成されるゲート電極と、このゲ
ート電極を囲む絶縁膜と、このゲート電極を囲む絶縁膜
の外側に形成されかつ先の第１の導電型と反対導電型の
第２の導電型の不純物を有する第２の領域であるソース
／ドレイン領域とゲート電極を囲む絶縁膜の下方でかつ
ソース／ドレイン領域より内側に形成され、第２の導電
型の不純物を有するソース／ドレインの一部である第３
の領域を持つ半導体装置において、第３の領域上に低抵
抗の第４の領域を有する半導体記憶装置の構成としたの
で、高抵抗なソース／ドレインの一部である第３の領域
上に低抵抗の第４の領域を有する事により、第３の領域
の寄生抵抗が第４の領域により低減可能となり、結果と
して第３の領域の寄生抵抗によるトランジスタの駆動能
力の低下を防止し、大きな駆動能力を有する半導体装置
を提供することが可能になる。
を有する半導体基板またはウェルからなる第１の領域
と、この第１の上方に形成されるゲート電極と、このゲ
ート電極を囲む絶縁膜と、このゲート電極を囲む絶縁膜
の外側に形成されかつ先の第１の導電型と反対導電型の
第２の導電型の不純物を有する第２の領域であるソース
／ドレイン領域とゲート電極を囲む絶縁膜の下方でかつ
ソース／ドレイン領域より内側に形成され、第２の導電
型の不純物を有するソース／ドレインの一部である第３
の領域を持つ半導体装置において、第３の領域上に低抵
抗の第４の領域を有する半導体記憶装置の構成としたの
で、高抵抗なソース／ドレインの一部である第３の領域
上に低抵抗の第４の領域を有する事により、第３の領域
の寄生抵抗が第４の領域により低減可能となり、結果と
して第３の領域の寄生抵抗によるトランジスタの駆動能
力の低下を防止し、大きな駆動能力を有する半導体装置
を提供することが可能になる。
【図１】本発明の半導体装置の一実施例を示す主要断面
図である。
図である。
【図２】本発明の半導体装置の別の一実施例を示す主要
断面図である。
断面図である。
【図３】従来の半導体装置を説明する為の主要断面図で
ある。
ある。
１０１ 半導体基板またはウェル １０２ ソース／ドレイン領域 １０３ ＬＤＤ領域 １０４ ゲート絶縁膜 １０５ ポリシリコン層 １０６ チタンシリサイド層 １０７ ゲート電極側壁の酸化膜 １０８ サイドウォールと呼ばれる絶縁膜 １０９ チタンシリサイド層 ２０１ 半導体基板またはウェル ２０２ ソース／ドレイン領域 ２０３ ＬＤＤ領域 ２０４ ゲート絶縁膜 ２０５ ポリシリコン層 ２０６ チタンシリサイド層 ２０７ ゲート電極側壁の第１のサイドウォール ２０８ 第１のサイドウォールに隣接する第２のサイド
ウォール ２０９ チタンシリサイド層 ３０１ 半導体基板またはウェル ３０２ ソース／ドレイン領域 ３０３ ＬＤＤ領域 ３０４ ゲート絶縁膜 ３０５ ゲート電極 ３０６ サイドウォール
ウォール ２０９ チタンシリサイド層 ３０１ 半導体基板またはウェル ３０２ ソース／ドレイン領域 ３０３ ＬＤＤ領域 ３０４ ゲート絶縁膜 ３０５ ゲート電極 ３０６ サイドウォール
Claims (1)
- 【請求項１】第１の導電形の不純物を有する半導体基板
またはウェルからなる第１の領域と、この第１の上方に
形成されるゲート電極と、このゲート電極を囲む絶縁膜
と、このゲート電極を囲む絶縁膜の外側に形成されかつ
先の第１の導電型と反対導電型の第２の導電型の不純物
を有する第２の領域であるソース／ドレイン領域とゲー
ト電極を囲む絶縁膜の下方でかつソース／ドレイン領域
より内側に形成され、第２の導電型の不純物を有するソ
ース／ドレインの一部である第３の領域を持つ半導体装
置において、第３の領域上に低抵抗の第４の領域を有す
る事を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9368698A JPH11297991A (ja) | 1998-04-06 | 1998-04-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9368698A JPH11297991A (ja) | 1998-04-06 | 1998-04-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11297991A true JPH11297991A (ja) | 1999-10-29 |
Family
ID=14089297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9368698A Withdrawn JPH11297991A (ja) | 1998-04-06 | 1998-04-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11297991A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6486516B1 (en) * | 2000-01-11 | 2002-11-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and a method of producing the same |
| US7205618B2 (en) | 2004-02-19 | 2007-04-17 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
-
1998
- 1998-04-06 JP JP9368698A patent/JPH11297991A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6486516B1 (en) * | 2000-01-11 | 2002-11-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and a method of producing the same |
| US7205618B2 (en) | 2004-02-19 | 2007-04-17 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| US7435655B2 (en) | 2004-02-19 | 2008-10-14 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7485925B2 (en) | High voltage metal oxide semiconductor transistor and fabricating method thereof | |
| JP2000101069A (ja) | 半導体素子及びその製造方法 | |
| JPH09246568A (ja) | 縦形ダブル・ゲート電界効果トランジスタ | |
| JPH04147629A (ja) | 半導体装置およびその製造方法 | |
| JP2002231829A (ja) | 不揮発性半導体メモリおよびその製造方法 | |
| US20090250756A1 (en) | N-type schottky barrier tunnel transistor and manufacturing method thereof | |
| KR100495662B1 (ko) | 반도체 소자 제조 방법 | |
| US20050104135A1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH11220130A (ja) | 半導体素子の配線と半導体素子及びその製造方法 | |
| JPH1174525A (ja) | Ｍｉｓ型電界効果トランジスタを含む半導体装置及びその製造方法 | |
| JP2729422B2 (ja) | 半導体装置 | |
| JPH11297991A (ja) | 半導体装置 | |
| JP3057792B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2008078356A (ja) | 半導体装置およびその製造方法 | |
| KR0144413B1 (ko) | 반도체소자 및 그 제조방법 | |
| JPH11297990A (ja) | 半導体装置 | |
| JPH0982949A (ja) | 半導体装置及びその製造方法 | |
| JPH1065171A (ja) | モストランジスタの製造方法 | |
| KR100203910B1 (ko) | 모스 전계 효과 트랜지스터의 제조방법 | |
| US7265400B2 (en) | Semiconductor device including field-effect transistor using salicide (self-aligned silicide) structure and method of fabricating the same | |
| JPH07135313A (ja) | 電界効果トランジスタ及びその製造方法 | |
| KR20000073372A (ko) | 반도체 소자의 제조방법 | |
| JP4308341B2 (ja) | 半導体装置及びその製造方法 | |
| US20050106844A1 (en) | Method of fabricating a MOSFET device | |
| JPH07106559A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |