TW451267B - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- TW451267B TW451267B TW089103616A TW89103616A TW451267B TW 451267 B TW451267 B TW 451267B TW 089103616 A TW089103616 A TW 089103616A TW 89103616 A TW89103616 A TW 89103616A TW 451267 B TW451267 B TW 451267B
- Authority
- TW
- Taiwan
- Prior art keywords
- false
- patterns
- pattern
- patent application
- wiring
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 239000000758 substrate Substances 0.000 claims description 22
- 238000000926 separation method Methods 0.000 claims description 18
- 230000002079 cooperative effect Effects 0.000 claims description 12
- 230000000295 complement effect Effects 0.000 claims 1
- 239000011229 interlayer Substances 0.000 abstract description 31
- 239000010410 layer Substances 0.000 description 35
- 238000000034 method Methods 0.000 description 23
- 229920002120 photoresistant polymer Polymers 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 238000011156 evaluation Methods 0.000 description 12
- 150000004767 nitrides Chemical class 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000005855 radiation Effects 0.000 description 7
- 239000002356 single layer Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Description
A7
五、發明說明(1) 經濟部智慧財產局員工消費合作社印製 發明背景 本發明是有關於以 C Μ P (C h e m i c a 1 M e c h a n i e a 1 Ρ ο 1 i s h ’化學硏磨)法製造的半導體裝置。 圖1 8與圖1 9是先前邏輯與記憶體混載的半導體圖 示。根據圖1 8與圖1 9所示,區域A爲低密度閘配線的 邏輯部’區域B爲高密度閘配線的記憶部。 圖1 8爲先前以L S I圖紋形成的單層構造半導體裝 置(從半導體基板到第1層金屬配線止)的剖面圖。此半 導體裝置是以下述方法形成。 根據圖1 8所示’先將圖紋化的光阻劑(圖中未繪出 )形成於半導體基板1 1上,以此光阻劑做爲遮罩,使片 狀區域1 2能選擇性地形成。 然後將多矽形成於半導體基板1 1上,再於多矽上形 成一層圖紋化的光阻劑(圖中未繪出)。以此光阻劑做爲 遮罩選擇性地蝕刻多矽層,形成閘配線1 3。 然後使用例如 C V D ( Chemical Vapor Deposition , 化學蒸鍍)法將含有硼或磷的矽氧化膜轉變成第一層間膜 1 4,再用例如C Μ P法使第一層間膜1 4幾近平坦化。 然後將圖紋化的光阻劑(圖中未繪出)形成於第一層 間膜1 4上。以此光阻劑爲遮罩蝕刻第一層間膜1 4,分 別形成位於區域A、區域Β的連接孔。然後全面性地形成 一層鎢,這層鎢會嵌入連接孔1 5 a、1 5 b。然後利用 例如C Μ P法使鎢層平坦化。之後再分別形成第一層金屬 配線 1 δ θ、1 Θ b。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1 1 1 n I n I n n=-OJ1 ϋ n n n n I , . -*'* V (請先閱讀背面之注意事項}^寫本頁> -4- 4 51 2 6 7 A7 B7 五、發明說明(2) 圖1 9爲使用先前L S I型模形成的多層構造半導體 裝置的剖面圖。此半導體裝置是以下述方法形成。 (請先閱讀背面之注意事項H寫本頁) 根據圖1 9所示,在圖1 8所示之單層構造的第一層 金屬配線16a 、16b形成完畢後,再用如CVD法使 矽氧化膜轉變形成第二層間膜1 7,再用如C Μ P法使第 二層間膜1 7幾近平坦化。 然後於第二層間膜1 7上形成一層圖紋化的光阻劑( 圖中未繪出)。以此層光阻劑爲遮罩對第二層間膜1 7進 行蝕刻,分別形成位於區域A、區域Β的放熱孔1 8 a、 1 8 b。然後全面性地形成一層鎢,這層鎢會嵌入放熱孔 1 8 a 、1 8 b。然後利用如C Μ P法使鎢層幾近平坦化 。之後選擇性地形成第二層金屬配線1 9 a、1 9 b。 經濟部智慧財產局員工消費合作社印制农 根據上述之單層構造以及多層構造,相對於區域B而 言,區域A的閘配線密度會越來越低。因此,在第一、第 二層間膜1 4、1 7用CMP法平坦化之時,區域A的各 閘1 3、Γ 6 a會因C Μ P法而加重集中。因此,相較於 區域Β而言,區域Α的硏磨程度會變大。相較於區域Β而 言,區域A的第一、第二層間膜14、17會變薄。其結 果會導致區域A與區域B交接處產生比方說0.4乃至 〇 . 5//m 的落差 20、21。 藉由上述步驟,在單層構造裡,區域A的連接孔 1 5 a的深度會形成得較淺,區域B的’連接孔1 5 b的深 度會形成得較深。 因此,位在區域A裡,連接孔1 5 a會貫穿在半導體 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -5- A7 451267 B7_____ 五、發明說明(3 ) 基板11的表面形成擴散層(圖中未繪出)。爲此’連接 孔1 5 a的缺陷將導致連接孔1 5 a內的金屬侵入半導體 基板,而發生漏電現象。此外在區域B中,連接孔1 5 b 較深,並且和上部相比,其底部的開口較小,所以會產生 連接部阻抗上昇的問題。 另外在多層構造中,區域A的放熱孔1 8 a的深度會 形成得較淺,而區域B的放熱孔1 8 b的深度則形成得較 深。 依上述,在區域A中,放熱孔1 8 a的金屬配線會貫 穿形成於16 a的表面的障蔽金屬(圖中未繪出)。因此 ,放熱孔1 8 a內的金屬將會侵入金屬配線1 6 a。而其 結果爲金屬配線1 6 a的阻抗會跟著上昇。另外,在區域 B中,放熱孔1 8 b較深,且與上部相比,其底部的開口 較小,所以會產生連接阻抗上昇的問題。 發明說明 本發明乃爲解決上述課題而提出,其欲達到之目的爲 提供一種可能性,使像是邏輯部圖紋密度低的區域與像是 記憶體部圖紋密度高的區域之間,彼此的落差能獲得抑制 的半導體裝置。 本發明是採下述手段來達成前述目的。 本發明的半導體裝置在第一配線形成處的第一區域, 及配線密度較前記第一配線高的第二配線形成處的第二區 域’及至少在前記第一區域上方至少在列方向所形成的第 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) —I Γ---^ — — — — — 1— ---! I I — 訂--------- - X7 (請先閱讀背面之注意事項寫本頁) 經濟部智慧財產局員工消費合作社印製 45128? A7 B7 五、發明說明(4 ) 二配線,及在則記第一區域的第一配線以外的空曠區域的 行方向、列方向上’均配置有所定間隔距離的複數假圖紋 形成其中。 (請先閱讀背面之注意事項#-1寫本頁) 本發明之其他的半導體裝置在第一配線形成處的第一 區域’及配線密度較前記第一配線高的第二配線形成處的 第二區域,及至少在前記第一區域上方至少在列方向所形 成的弟二配線’及在前記第一區域的第一配線以外的空曠 區域的行方向、列方向上’均配置有所定間隔距離、且與 則述第二配線至少在行方向上所定間隔並錯開的複數假圖 紋形成其中。 而且本發明之其他的半導體裝置,在半導體基板有供 元件形成用的元件區域,及形成於前記半導體基板內用來 分隔前記元件區域的元件分隔溝,及位於前記元件分隔溝 底面的行方向、列方向上配置之所定間隔距離的複數假圖 紋’及前記.假圖紋周圍之元件分隔溝內,均有嵌入絕緣膜 ’且前記之假圖紋表面高度是與前記半導體基板的表面高 度相同。 經濟部智慧財產局員工消費合作社印製 前記之相鄰的各假圖紋在行方向、列方向上會以一定 的間隔錯開。 則記假圖紋爲正方形,各假圖紋之相互間隔等於前述 正方形之邊長,在行方向上相鄰的前記假圖紋在列方向上 是以未滿前記相互間隔的距離錯開,在列方向上相鄰的前 記假圖紋在行方向上是以未滿前記相互間隔的距離錯開 前記假圖紋爲正方形,在行方向上相鄰的前記各假圖 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 51 2 6 7 A7 B7 五、發明說明(5) 紋亦可以前記正方形之邊長以上的距離錯開;在列方向上 相鄰的前記各虛擬圖案亦可以前記正方形之邊長以上的距 離錯開。 前記假圖紋亦可爲圓形。此外前記第一區域爲邏輯區 域,第二區域爲記憶體區域。 如同以上的說明,本發明可以提供一種半導體裝置, 其特徵爲藉由在像邏輯部等之低密度圖紋區域處形成假圖 紋’使之與像記憶體部等之高密度圖紋區域銜接處的層間 膜落差能獲得改善。 圖說 圖1 :採用本發明的半導體裝置範例剖面圖。 圖2Α : L/S圖紋的平面圖。 圖2 Β :鋸齒狀圖紋的平面圖。 圖3 :圖紋覆蓋率與落差之評估結果。 圖4 :假圖紋的第一配置範例平面圖。 請 先 閱 讀 背 之 注 意 事 項 ί裝 訂 經濟部智慧財產局員工消費合作社印製 圖圖圖圖圖圖 圖圖 面面 平平 例例 範 範 Aw 置置 配配 二三 第第 ahm 紋紋 圖圖 假假 JTJ 己 酉 四五 第第 白 紋紋 圖 圖 假假
_ 第 第的 的紋 紋圖 圖假 假 : : ο m -—I 圖 圖 面面 平平 例例 範範 與 例 範 置 配 配 圖 。 係 圖 S — 線 之E 線 配 層 上 =7 層 上 與 圖 係 之 線 配 層 上 與 例 範 置 配 三 第 的 紋 圖 假 圖 適 度 尺 張 紙 本 釐 公 97 2 X 10 2 /IV 格 規 A4 S) N (C 準 標 家 4 1^2 %19103616號專利申請案 中文說明書修正頁 A7 B7 民國90年6月呈 修正 五、發明説明(6) ------- 〇 圖1 2 :假圖紋的第四配置範例與上層配線之關係圖 (請先閲讀背面之注意事項再填寫本頁) 〇 圖1 3 :假圖紋的第五配置範例與上層配線之關係圖 〇 圖1 4 :鋸齒狀圖紋與上層配線之關係圖。 圖15:圓形圖紋的平面圖。 圖1 ,6 A :以先前技術製造之元件分隔區域的形成工 程剖面圖。 圖1 6 B :續圖1 6 A,以先前技術製造之元件分隔 區域的形成工程剖面圖。 圖1 7 A :採用本發明的元件分隔區域的形成工程剖 面圖。 圖1 7 B :續圖1 7 A,採用本發明的元件分隔區域 的形成工程剖面圖。 . 圖1 7 C :續圖1 7B,採用本發明的元件分隔區域 的形成工程剖面圖。 經濟部智慧財產局員工消費合作社印製 圖1 8 :先前技術所製造之單層構造半導體裝置的製 造工程剖面圖。 圖1 9 :先前技術所製造之多層構造半導體裝置的製 造工程剖面圖。 主要元件對照表 11 半導體基板 本紙張尺度適用中國國家標準(CNS ) Μ規格(210X297公釐) -9- 4 512 6 7 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(7) 12 片狀區域 13 閘配線 14 第一層間膜 15a 連接孔 15b 連接孔 16a 金屬配線 16b 金屬配線 17 第二層間膜 1 8 a 放熱孔 18b 放熱孔 19a 第二層金屬配線 19b 第二層金屬配線 2 0 落差 2 1 落差 3 1 半導體基板 32 第一氧化膜 3 3 氮化膜 34 第二氧化膜 35a 光阻劑 35b 光阻劑 3 6 S T 1 溝 3 6a S T 1 溝 3 6b 假圖紋(凸部) 3 7 絕緣膜 (請先閱讀背面之注意事項%^寫本頁) 裝 一-口,. --線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -10-
五、發明說明(8 ) 3 8 凹部 3 9 元件分隔區域 39a 元件分隔區域 4 0 落差 4 1 假圖紋 5 1 .上層配線 發明詳細說明 本發明的實施形態將用以下圖面說明。 首先說明本發明的原理。如圖1 ,本發明藉由在配線 &、度低如區域A處形成假圖紋,來抑制區域A與區域B銜 接處的落差。在此圖1中的區域A表示閘配線密度低如邏 輯部,區域B表示閘配線高如記憶體部。 如圖1所不,例如在單層構造的情況,於半導體基板 1 1上形成圖紋化的光阻劑(圖中未繪出)。以此光阻劑 爲遮罩選擇性的形成片狀區域1 2。 經濟部智慧財產局員工消費合作社印製 然後於半導體基板1 1上形成一層物質例如多矽,在 於此層多矽上形成一層圖紋化的光阻劑(圖中未繪出)。 以此光阻劑爲遮罩對多矽進行選擇性的蝕刻。藉由上述步 驟形成區域A的閘配線1 3 a與假圖紋1 3 b,以及區域 B的閘配線1 3 c。前記之假圖紋1 3 b是在閘配線 1 3 a以外之空曠區域形成。 ^ 然後利用如C V D法,將含有硼或磷的矽氧化膜轉化 形成第一層間膜1 4 ;利用如C Μ P法使第一層間膜1 4 本纸張尺度適用中國國家標準(CNS)A4規格(210x297公釐) u Α7 45ί 2 67 Β7_ 五、發明說明(9 ) 平坦化。在第一層間膜1 4平坦化之際’由於區域A內形 成之假圖紋1 3 b之故,C Μ P導致的加重會分散給閘配 線1 3 a及假圖紋1 3 b ,而不會有像先前一樣的加重集 中現象。因此區域A與B的第一層間膜14的硏磨度便能 做到幾乎相同。如此一來,位於區域A與B交界處的第一 層間膜1 4之落差2 0就可獲得抑制。 而且即使是多層構造,在配線形成之際,藉由於空曠 區域形成假圖紋,也可獲得和上記單層構造相同的效果。 接下來針對上記之假圖紋的形狀作說明。圖2 A、 2 B乃爲了形成最佳假圖紋所作的評估圖紋,此處的評估 面積設定爲4mmx 4mm。 圖2 A是表示一邊長爲L,另一邊長等於評估面積之 一邊的長方形狀的線圖紋3 2,以間隔距離S配置成的 Line/Space (L/S)圖紋 3 1。 圖2 B是表示邊長爲L的正方形圖紋3 4配置成所謂 的鋸齒圖紋3 3。此鋸齒圖紋3 3的配置中,每相鄰兩圖 紋3 4之間對角的距離皆爲(S — L ) /,2。 將上述兩種評估圖紋3 1、3 3上形成層間絕緣膜、 再以C Μ P法使此層間絕緣膜平坦化後,針對層間絕緣膜 上產生的落差加以評估。也就是在圖1所示的假圖紋 1 3 b的部份,採用L / S圖紋3 1或鋸齒圖紋3 3的方 式形成,再於L / S圖紋3 1或鋸齒圖紋3 3上形成層間 膜1 4,以C Μ P法使層間膜1 4平坦化。根據以上成品 來評估區域Α和區域Β的層間膜1 4的落差2 0。另外, 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --.----:*!!! I !| t--— — — — — — - -\ϊ^_ 、 (請先閱讀背面之注意事項^'4寫本頁) 經濟部智慧財產局員工消費合作社印製 -12- Α7 Β7 4 5! 2^7 五、發明說明(1〇) (請先閱讀背面之注意事項#4寫本頁) 落差2 0的評估也配合評估圖紋3 1、3 3的s、L的各 種變化來加以進行。換句話說,改變假圖紋佔評估面積的 比例(即圖紋的覆蓋率),來評估落差2 0的變化。 圖3表示隨著覆蓋率改變的落差2 0之評估結果。如 圖3所示,無論圖紋覆蓋率如何改變,鋸齒圖紋比L / S 圖紋更能抑制落差。因此我們可以了解正方形的假圖紋比 較能抑制C Μ P之後造成的層間膜落差。 接下來針對正方形假圖紋的配置方式檢討評估各種圖 紋對C Μ Ρ後之層間膜落差。 如圖4,將邊長L的正方形假圖紋4 1 ,以行列間隔 皆爲S的格子狀來配置。令此配置列爲圖紋1。這圖紋1 將當作後述圖紋的基準。在此,假設假圖紋4 1的邊長L 爲4 # m,假圖紋4 1的相互間隔S假設爲4 // m。且評 估面積假設爲4 4 #mx 4 4 圖5是.將圖紋1所示之假圖紋4 1在行與列方向上逐 步推移S/ 4的配置例。令此配置列爲圖紋2。 圖6是將圖紋1所示之假圖紋4 1在行與列方向上逐 步推移S/2的配置例。令此配置列爲圖紋3。 經濟部智慧財產局員工消費合作社印製 圖7是將圖紋1所示之假圖紋4 1在行與列方向上逐 步推移3 S / 4的配置例。令此配置列爲圖紋4。 圖8是將圖紋1所示之假圖紋4 1在行與列方向上逐 步推移S的配置例。令此配置列爲圖紋5。 接下來使用圖紋1到5各種假圖紋’評估C Μ P後的 層間膜落差。此結果如表1所示。根據表1 ’圖紋的推移 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -13- Α7 Β7 45^2βγ 五、發明說明(11) 量及圖紋的覆蓋率越多者越能抑制落差。因此圖紋1到5 各種假圖紋在抑制C Μ P後之落差上有效。 【表1】 圖紋 推移量 (μ m ) C Μ P落差 Cum) 圖紋覆蓋率 〔%〕 1 0 0.05 2 5.0 2 1 0.0 2 2 4.8 3 2 0 2 6.7 4 3 0 2 9.6 5 4 0 3 3.3 請 先 閱 讀 背 之 注 意 事 項 r 本 頁 經濟部智慧財產局員工消費合作社印製 接下來檢討圖紋1到5與上層配線之關係。首先說明 的是,若在假圖紋上方複數形成其他的配線,就會在這些 配線之間產生電容,而此電容將會導致信號傳輸延遲。因 此,假圖紋正上方應儘量避免形成上層配線。 爲此,我們移動上層配線的位置,檢討假圖紋與上層 配線重疊區域(overlap區域)。這裡我們假設配線的幅爲 0 . 5"m。其結果表示於圖9至1 3與表2。 表2中,(A )表示配線與重疊之假圖紋數,(B ) 表7K與假圖紋有任何重疊的配線根數。而A X B表示假圖 紋與上層配線重疊部份的數目。這裡的A是只要假圖紋的 全區域有和配線重疊者就記入數目。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -14- 45^267 ....... .. 五、發明說明(12) ------· 圖紋 推移量 和上層配線重疊之 配線根數 A X B { β m ^ 假圖紋數(A ) (B ) 1 0 6 4 8 2 8 8 2 1 4 2 2 8 8 3 2 4 16 6 4 4 3 4 1 2 4 8 5 4 4 5 6 12 4 .圖9表示圖4所示之圖紋1的情形。在列方向上呈直 線狀配列的假圖紋上方,沿著列方向配置上層配線5 1。 此種配置情形下,和配置於列方向上的配線5 1之一根重 疊的假圖紋4 1數最多爲6 ,而滿足此條件的配線5 1根 數有4 8。因此假圖紋與上層配線重疊部份的數目(A X B)爲288。與後述各種圖紋的情況相較,此288爲 最大數目。 經濟部智慧財產局員工消費合作社印製 圖1 0表示圖5所示之圖紋2的情形。與圖紋1相比 ,在此情形下各假圖紋4 1自列方向往行方向移行。因此 與沿列方向配置的配線5 1之一根重疊的假圖紋數最多爲 4,而滿足此條件的配線5 1根數則爲2 2。因此假圖紋 與上層配線重疊部份的數目爲88。 圖1 1表示圖6所示之圖紋3的情形。與圖紋2相比 ,在此情形下各假圖紋4 1自列方向往行方向移行。因此 與沿列方向配置的配線51之一根重疊的假圖紋數最多爲 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4^1267 . Α7 ____ Β7 五、發明說明(13) 6。因此假圖紋 4 ’而滿足此條件的配線5 1根數則爲 與上層配線重疊部份的數目爲6 4。 紋3相比 行。因此 數最多爲 此假圖紋 情形下因 列方向配 與假圖紋 層配線重 直線狀的 電容。另 離推移配 在考慮上 請 先-閱 讀 背 面― 之 注 意 事 項 ijf - / 1 ί裝 頁 訂 圖1 2表示圖7所示之圖紋4的情形。與圖 ,在此情形下各假圖紋4 1自列方向往行方向移 與沿列方向配置的配線5 1之一根重疊的假圖紋 4,而滿足此條件的配線5 1根數則爲1 2。因 與上層配線重疊部份的數目爲4 8。 圖1 3表示圖8所示之圖紋5的情形。在此 各假圖紋4 1在列方向上呈直線狀並列,故與沿 置之配線5 1重疊的假圖紋4 1數最多爲4,而 重疊的配線5 1根數則爲5 6。因此假圖紋與上 疊部份的數目增加爲1 2 4。 也就是說,如圖紋2至4般假圖紋4 1未呈 配置,因重疊部份的數目減少,故可抑制配線的 外,將假圖紋4 1的行與列方向上以S以上的距 置時,就會重複上述圖紋1至5的配置列。因此 層配線的電容情況下,最有效的配置應如式(1 ) 經濟部智慧財產局員工消費合作社印製 (1 ) 〇 <推移量<假圖紋之相互距離s 此外,在圖紋覆蓋率高的情況下,在採用R I Ε ( Reactive Ion Etching,反應離子餓刻)、CD Ε (
Chemical Dry Etching,化學乾飽刻)等化學|ί[刻法製作圖 紋時會產生問題。例如藉由偵測除去物之氣體來控制硏磨 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -16- r 2 S 7 A7 B7 五、發明說明(Μ) 的裝置’會發生偵測變爲困難。因此覆蓋率應越低越好, 例如減低至4 0 %以下。 請先閱讀背面之注音?事項寫本頁) 因此,圖2 Β所示的鋸齒圖紋3 3的情況中,如圖3 所示’圖紋覆蓋率爲16 · 3%,即L = 4//m、 s = 1 〇 m的假圖紋爲最合適之圖紋配置。此種情況下 ,CMP後的落差爲〇 . 〇 1 ,與不形成假圖紋時的 落差(0 . 4至〇 . 5/zm)相比有顯著抑制。另外圖 1 4表示此種鋸齒圖紋與上層配線5 1之間的關係。 根據以上實際例子,我們在邏輯部這類配線密度低的 區域形成假圖紋,如此一來便能抑制邏輯部與記憶體部之 間產生的層間膜落差。另外假圖紋的形狀爲正方形者更能 抑制落差。另外,根據式(1 )所示的鋸齒狀配置法,便 可抑制其與上層配線之間的電容。再者,藉由採用假圖紋》 會使如邏輯部般的低配線密度區域提高配線密度,先前晶 片上用以減少記憶體與邏輯的間隙的配置情形所採用的電 路印刷與蝕刻等條件亦可採用。如此一來便可有效利用既 有的設定條件。此外,因覆蓋率不同而導致的寸法變動( loading effect )亦可減少。 經濟部智慧財產局員Η消費合作社印製 還有假圖紋的形狀或配置並不侷限於上記的實施例。 上記的實施例中,圖4所示之基準假圖紋之邊長L與假圖 紋的相互距離S雖然相等,但即使假圖紋的相互距離S比 邊長L大、圖紋覆蓋率小亦可。即假圖·紋的邊長L假定爲 4 ’假圖紋的相互距離S假定爲1 〇 。而評估面 積便假定爲4 4 "mx 4 4 。 本紙張尺度適用中國國家標準<CNS)A4規格(210 X 297公釐) 5 4 7 β 2 B7 五、發明說明(15) --->---------------裝--- - (3 (請先閱讀背面之注意事項tii:寫本頁) 將上述的假圖紋,用和上記實施例同樣的方法’也就 是採用在行方向以1 / S逐步推移的圖紋來評估CMP後 的層間膜落差。表3顯示此一評估結果。從表3可以得知 ,推移量在7 # m的時候最能抑制落差’而圖紋覆蓋率卻 相對較低。因此這種配置的假圖紋亦能有效抑制c Μ P後 的落差。 【表3】 推移量 { β m ) C Μ P後落差 〔# m〕 圖紋覆蓋率 〔%〕 0 0.30 8.2 1 0.27 一 2 0.25 8.3 3 0.21 一 4 0.18 9.7 5 0.15 . 6 0.11 一 7 0.03 10.9 8 0.05 — 9 0.09 一 10 0.11 16.7 --線· 經濟部智慧財產局員工消費合作社印製 另外,假圖紋的形狀並不侷限爲正方形,如圖1所示 ,即使爲圓形亦可。另外,行與列方向上的推移量也不限 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -18- Α7 Β7 五、發明說明(16) 定爲一特定値,隨著空曠區域面積與形狀的改變,行與列 方向上的推移量也可以有不同的配置。另外,假圖紋也不 限只能形成在邏輯部般的區域,邏輯部與記憶體部之間的 間隙等空曠區域亦可。上述的情況亦能得到和上記實施例 同樣的效果。 另外,配線方向並不限於列方向,即使是行方向亦可 。此種情況也可與上述實施例一樣防止配線間之電容增加 再者,上述之假圖 例如可與爲了形成S T 溝分隔)構造之元件分 亦可。 圖 1 6 A、1 6 B 成方法。圖17A、1 隔區域的形成方法。 如圖1 6 A所示, 紋並不限定要與閘配線同時形成。 I ( Shallow Trench Isolation ,淺 隔區域的溝形成時同時形成假圖紋 表示先前技術之元件分隔區域的形 7 B、1 7 C表示本發明的元件分 請 先 閱 讀 背 面 之 注 意 事 項 ί裝 訂 線 經濟部智慧財產局員工消費合作社印製 第一氧化膜3 2形成於半導體基板 上’再於此第一氧化膜3 2上形成氮化膜3 3。於此 二氧化膜3 4,再於此第二氧化膜 阻劑(圖中未繪出)。用這層圖紋 第二氧化膜3 2、3 4以及氮化膜 氮化膜3 3上再形成第 3 4上塗佈圖紋化的光 化的光阻劑,使第一、 3 3圖紋化。之後除去光阻劑。然後以圖紋化的第 二氧化膜3 2、3 4, 基板3 1 ,形成S T I 3 7,此絕緣膜3 7會 第
及氮化膜3 3爲遮罩,去除半導體 溝3 6。然後全面性地形成絕緣膜 陷入S T I溝3 6。在此,S T I 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -19- 45t2S7 S A7 ____B7 五、發明說明(17) 溝3 6'的開口爲大的情況下,S T I溝3 6上的絕緣膜 3 7便會產生凹部3 8。 (請先閱讀背面之注意事項寫本頁) 其後,如圖1 6 B所示,以C Μ P法使絕緣膜3 7平 坦化後,第一、第二氧化膜3 2、3 4及氮化膜3 3裨去 除。其結果於半導體基板3 1內形成ST I構造的元件分 隔區域3 9。此時,因絕緣膜3 7形成時的凹部3 8 ,元 件分隔區域3 9中央的表面會產生低於半導體基板3 1表 面的落差4 0。此元件分隔區域3的落差40 ’在如圖1 所示的層間膜全面性堆積之時,將會導致層間膜1 4發生 落差。 在此,如同下述說明,本發明爲了抑制元件分隔區域 的落差,在S Τ I溝形成的同時一起形成假圖紋》 經濟部智慧財產局員工消費合作社印制4 首先如圖1 7 Α所示,於半導體基板3 1上形成第一 氧化膜3 2 ,再於此第一氧化膜3 2上形成氮化膜3 3。 於此氮化膜3 3上形成第二氧化膜3 4,再於此第二氧化 膜3 4上塗佈圖紋化的光阻劑。其結果導致第二氧化膜 3 4上形成圖紋化的光阻劑3 5 a ' 3 5 b。利用這圖紋 化的光阻劑35a、35b ’使第一、第二氧化膜32、 3 4及氮化膜3 3圖紋化。之後去除光阻劑。然後以圖紋 化的第一、第二氧化膜3 2、3 4,及氮化膜3 3爲遮罩 ,去除半導體基板3 1。其結果一倂形成了複數的凸部 36b與複數的STI溝36a。在此,藉由光阻劑 3 5 b形成像是圖4到圖8所示地被假圖紋化’而形成上 述假圖紋形狀的凸部(以下簡稱爲假圖紋)3 6 b。再者 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -20- 4 5 ? 2 β 7 Α7 _ Β7 五、發明說明(18) * ,圖4至圖8所示的假圖紋將成爲假圖紋3 6 b的上面圖 〇 再來如圖1 7 B所示’全面性地形成絕緣膜3 7,此 絕緣膜3 7會陷入S T I溝3 6 a。其結果將使S T I溝 3 6 a上的絕緣膜3 7表面產生凹部3 8 a。在此由於假 圖紋採用形成複數的S T I溝3 6 a ,故凹部3 8 a深度 較淺,且能縮小凹部3 8 a的開口。 其後如圖1 7 C所示,絕緣膜3 7經過C Μ P法平坦 化之後,第一、第二氧化膜32、34以及氮化膜33被 去除。其結果爲半導體基板3 1內形成S Τ I構造的複數 兀件分隔區域3 9 a。 如以一來,藉由假圖紋3 6 b於ST I溝3 6 a形成 時同時形成,可以抑制絕緣膜3 7形成時發生於S Τ I溝 上方的大面積凹部3 8 a 。而且在元件分隔區域3 9 a形 成之際就能防止生於元件分隔區域3 9 a的表面落差。 I 1/--— 4 — — — — — — — . I I I I I — I 訂·11 — 1111 -^· , - Ί/ ' (請先閱讀背面之注杳?事項#i寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用+國國豕標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- AS B8 C8 D8 補 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 ^2: 第891 036 1 6號專利申請案 中文申請專利範圍修正本 民國90年6月修正 1 種半導體裝置,其特徵爲: 第一配線形成所在之第一區域,與配線密度較前記第 一配線爲高之第二配線形成所在之第二區域;及 至少在前記第一區域上方的至少在列方向上形成之第 三配線;及 前記第一區域之前記第一配線以外的空曠區域處,具 備有行方向、列方向上依照固定間隔距離配置形成之複數 假圖紋。 2 ·如申請專利範圍第1項之半雩體裝置,其中,包 含: 相鄰之前記各假圖紋,在p方向、列方向上以一定間 隔錯開。 3 .如申請專利範圍第1項之半導體裝置,其中,包 含: 前記假圖紋爲正方形,各假圖紋之相互間隔等於前記 正方形之邊長,行方向上相鄰之前記各假圖紋則在列方向 上以未滿前記正方形相互間隔之距離錯開;列方向上相鄰 之前記各假圖紋則在行方向上以未滿前記正方形相互間隔 之距離錯開。 4 .如申請專利範圍第1項之半導體裝置,其中,包 (請先閱讀背面之注意事項再填寫本頁) 6 裝 -an Bi 1· I — I— ·1!!11 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) D8 六、申請專利範圍 含: (請先閱讀背面之注意事項再填寫本頁) 前記假圖紋爲正方形,在行方向上相鄰之前記各假圖 紋則以前記正方形邊長以上之距離離間,在列方向上相鄰 之前記各假圖紋則以前記正方形邊長以上之距離離間。 5 .如申請專利範圍第1項之半導體裝置,其中,包 含: 前記假圖紋爲圓形。 6 .如申請專利範圍第1項之半導體裝置,其中,包 含: 前記第一區域爲邏輯區域,第二區域爲記憶體區域。 7 . —種半導體裝置,其特徵爲:具備 第一配線形成所在之第一區域,與配線密度較前記第 一配線爲高之第二配線形成所在之第二區域;及 至少在前記第一區域上方的至少在列方向上形成之第 三配線;及 形成於前記第一區域之前記第一配線尽外的空曠區域 〜 * 經濟部智慧財產局員工消費合作社印製 處,於行方向、列方向上依照固定間隔距離加以配置,於 前記第三配線之至少在行方向上,以固定間隔錯開之複數 假圖紋。 8 ·如申請專利範圍第7項之半導體裝置,其中,包 含: 相鄰之前記各假圖紋,在行方向、列方向上以一定間 隔錯開。 9 .如申請專利範圍第7項之半導體裝置,其中,包 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -2- AS R8 C8 1)8 45,Ζ.βγ. 六、申請專利範圍 含: {請先閲讀背面之注意事項再填寫本頁) 前記假圖紋爲正方形,各假圖紋之相互間隔等於前記 正方形之邊長,行方向上相鄰之前記各假圖紋則在列方向 上以未滿前記正方形相互間隔之距離錯開;列方向上相鄰 之前記各假圖紋則在行方向上以未滿前記正方形相互間隔 之距離錯開。 1 ◦.如申請專利範圍第7項之半導體裝置,其中, 包含: 前記假圖紋爲正方形,在行方向上相鄰之前記各假圖 紋則以前記正方形邊長以上之距離離間,在列方向上相鄰 之前記各假圖紋則以前記正方形邊長以上之距離離間。 1 1 .如申請專利範圍第7項之半導體裝置,其中, 包含: 前記假圖紋爲圓形。 1 2 ·如申請專利範圍第7項之半導體裝置,其中, 包含: 前記第一區域爲邏輯區域,第二粵域爲記憶體區域。 1 "3 種半導體裝置,其特徵爲: 經濟部智慧財產局員工消費合作社印製 具.有元件形成所在之元件區鱗的半導體基板,及 形成於則..5己半導體基板內,分隔目U g己·兀件區域的元件 分隔溝,及 ! 、前記元件分離溝的底面,行方向、列方向上以所定間 隔離間配置之複數假圖紋,及 前記假圖紋周圍的元件分隔溝內具有埋陷的絕緣膜, 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) X A8 B8 C8 D8 六、申請專利範圍 &前記假圖紋的表面高度與前記半導體基板的表面高 度相同。 1 4 .如申請專利範圍第丨3項之半導體裝置,其中 ,包含: 之θυ sS各假圖紋,在行方向、列方向上以一定間隔錯 開。 1 5 .如申請專利範圍第1 3項之半導體裝置,其中 ,包含: 前記假圖紋爲正方形,各假圖紋之相互間隔等於前記 IE方形之邊長,行方向上相鄰之前記各假圖紋則在列方向 上以未滿前記正方形相互間隔之距離錯開;列方向上相鄰 之前記各假圖紋則在行方向上以未滿前記正方形相互間隔 之距離錯開。 1 6 .如申請專利範圍第1 3項之半導體裝置,其中 ,包含: 前記假圖紋爲正方形,在行方向上相鄰之前記各假圖 紋則以前記正方形邊長以上之距離離間,在列方向上相鄰 之前記各假圖紋則以前記正方形邊長以上之距離離間。 1 7 .如申請專利範圍第1 3項之半導體裝置,其中 ,包含: 前記假圖紋爲圓形。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項务填寫本頁) 裝 .SJ· 經濟部智慧財產局員工消費合作社印製 -4-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7606499 | 1999-03-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW451267B true TW451267B (en) | 2001-08-21 |
Family
ID=13594360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089103616A TW451267B (en) | 1999-03-19 | 2000-03-01 | Semiconductor device |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR20000076892A (zh) |
TW (1) | TW451267B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8278178B2 (en) | 2008-09-19 | 2012-10-02 | Hynix Semiconductor Inc. | Nonvolatile memory device and method of manufacturing the same |
KR101129159B1 (ko) * | 2009-05-25 | 2012-04-12 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자 및 그 제조방법 |
-
2000
- 2000-03-01 TW TW089103616A patent/TW451267B/zh not_active IP Right Cessation
- 2000-03-17 KR KR1020000013587A patent/KR20000076892A/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20000076892A (ko) | 2000-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9461007B2 (en) | Wafer-to-wafer bonding structure | |
TW571390B (en) | Semiconductor device and its manufacturing method | |
TW423066B (en) | Crack stops | |
TW415046B (en) | Semiconductor integrated circuit device, manufacturing method and the design method of the same | |
CN104253127B (zh) | 具有降低衬底翘曲的背面结构的集成电路 | |
TW454240B (en) | Improved contact and deep trench patterning | |
US7989309B2 (en) | Method of improving a shallow trench isolation gapfill process | |
CN109786382A (zh) | 三维存储器及其制造方法 | |
JP5522622B2 (ja) | 半導体記憶装置及びその製造方法 | |
KR20150137025A (ko) | 이중 패터닝을 사용한 자기-정렬 나노와이어 형성 | |
US9117804B2 (en) | Interposer structure and manufacturing method thereof | |
KR101717549B1 (ko) | 반도체 소자 제조방법 | |
TWI685020B (zh) | 包含線圖案的半導體裝置 | |
JP5426130B2 (ja) | ストレージノードを有する半導体装置及びその形成方法 | |
JP2011134824A (ja) | 半導体ウエハ、半導体ウエハの製造方法、および半導体装置 | |
JP2014216327A (ja) | 半導体装置及びその製造方法 | |
JP2007207878A (ja) | 半導体装置 | |
TW202137490A (zh) | 垂直式記憶裝置 | |
CN102446705A (zh) | 半导体器件的制造方法 | |
US6420748B1 (en) | Borderless bitline and wordline DRAM structure | |
TW451267B (en) | Semiconductor device | |
JP2002009161A (ja) | 半導体装置およびダミーパターンの配置方法 | |
TW200910568A (en) | Semiconductor device package and fabricating method thereof | |
KR20200076806A (ko) | 수직형 메모리 장치 | |
KR100689839B1 (ko) | 반도체장치의 더미패턴 설계방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |