TW449857B - Method for manufacturing capacitor lower electrode of semiconductor memory device - Google Patents
Method for manufacturing capacitor lower electrode of semiconductor memory device Download PDFInfo
- Publication number
- TW449857B TW449857B TW086106873A TW86106873A TW449857B TW 449857 B TW449857 B TW 449857B TW 086106873 A TW086106873 A TW 086106873A TW 86106873 A TW86106873 A TW 86106873A TW 449857 B TW449857 B TW 449857B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- amorphous silicon
- forming
- amorphous
- scope
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/964—Roughened surface
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Description
4493^7 A7 B7
本發明係有關一半導體裝置的製造方法,且尤其有關 在動態隨機存取記憶體(DRAM)中藉由增力卩電極的表面積而 增加電容器電容的製造一半導體裝置之電容器下部電極的 在DRAMs中,隨著一單元記憶體晶包的表面積的減少, 晶包電容就降低,因此產生一較低的記憶體晶包的讀取效 能及增加軟誤差率。因此,晶包電容量應該被保持在一可 揆受的準位以實現半導體記憶體裝置的高集成。
一半導體記憶體裝置的晶包電容在決定記億體容量上 參一重要的因素。隨著半導體記憶體裝置的集成度的增加 ,在一已知的晶包區域上許多增加電容量的方法已經被提 出。電容器電容C是由下式而得 ε0 · ε r·A C=-------------- d 其中e Q係自由空間的介電常數,h係一介質薄膜的 相對介電常數,A是電極的有效面積,而d是介質薄膜的厚 度。從上式可知,電容可以隨著三個參數的變化增加’即 ,介質薄膜的介電常數,一電容器的有效面積,或介質薄 膜的厚度。 跟典型的利用增加一電極的有效面積來增加電容器電 容的方法一樣,在一下部電極的表面上一半球狀的顆粒 | (HSG)矽膜被形成當做一粗糙的表面,或使用一三維的電容 器結構,包括有一堆疊,一溝渠,及一圓柱狀結構。 ^----,—疼------ΪΤ------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央榡準扃員工消費合作社印製 本紙乐尺度適用中國g家標準(CNS) Λ4規格〇χ297公瘦) ' Π- 經濟部中央標準局貞工消費合作社印裝 4 49857 A7 ___B7 _ 五、發明説明(2 ) 在美國專利編號5,385,863中Tatsumi揭露,爲了增加 電容器電極的有效面積,形成一多晶矽膜所製成的電容電 極,多晶矽膜分別藉由沉積一非晶矽膜在一覆蓋一半導體 基質的絕緣膜之上,在一多數非晶矽膜上產生一多數晶核 而形成,及生長多數晶核的每一個至一蘑菇形的或半球狀 的結晶顆粒中因此將非晶砍膜轉換成多晶矽膜。 但是,維持在絕緣膜上的非晶矽膜在;一潔淨的情況是 不同的,事實上,根據前面的習知技藝。甚至在非晶矽膜 中的一極小區域的結晶或因異質材料在一極小區域之表面 的污染抑制非晶砂膜中的砂原子的表面遷移且因而防止結 晶體集結與生長。結果,產生一不規則的一HSG膜。 顯示形成HSGs於一半導體基質之部分化 ........-—— 曰嗔的起晶矽膜上的結果的掃描電子顯微鏡相片。從此圖中 注意到,HSGs正常被形成在非晶矽上,但當因缺少矽的活 化能時在一結晶的部分無法得到晶核的生長。 同樣地’當非晶砂表面因爲異質材料的污染且因此非 晶矽原子與異質原子組合時,對矽做一表面遷移是困難的 ’且非晶砍表面進一步被污染,如果異質材料被累積到一 一定的厚度則結晶體集結與生長被終止。 本發明的目的是提供一製造一半導體裝置內的一電容 器的方法其可形成具有一均勻之粗糙表面的一下部電極。 爲了達成前述目的’在一製造一半導體裝置的一電容 器下部電極的方法中,形沉下部電極的薄膜沉積裝置提供 包含有一用以配置一晶圓在其上的一感受器的處理艙,形 ^----1¾.------ΐτ-------線 (請先閲讀背面之注意事項再填寫本頁) 本紙張·尺度適用中國國家標準(CNS )六4说格(210Χ 297公釐) 經濟部中央標準局員工消费合作社印裝 4 49857 A7 ______B7 五、發明説明(3 ) 成在一半導體基質上的一絕緣膜圖案,具有一暴露半導體 基質的一預定區域的接點孔的絕緣膜。一摻雜雜質的非晶 矽膜被沉積在整個合成的表面。一下部電極圖案藉由利用 非晶矽膜模製而形成。藉由淸潔合成物把污染物與—表面 氧化模從合成物的表面移除。一非晶矽薄層利用裝載淸潔 過的合成物至維持在真空的處理艙中而沉積在下部電極圖 案的表面’且加入一預定之氣體至處理艙中爲時一預定時 間。一多數矽晶核被形成且長在非晶矽薄層上形成一具有 粗糖表面的下部電極。 更好地是,當加熱半導體基質時執行預定氣體的加入 ,及加熱半導體基質的步驟包含有下列步驟:(a)維持感受 器的溫度在700-1000°C爲時5-40秒;及(b)在步驟(a)之後 立即在處理艙中維持感受器的溫度在500-80(TC。· 更好地是,預定之氣體是sm4、Sh%、SiH2ci2,及其 等之混合物之一。而更好地是,預定之氣體更包括一惰性 氣體。 在步驟(e)中非晶矽薄層僅被沉積在下部電極圖案的表 面是更好的。 緊接在步驟(e)之後執行步驟(f)無須真空崩潰是最好 的,且步驟⑴是在l〇'7torr或以下的壓力執行。 步驟(0最好是包含有下列的步驟:在矽晶核形成期間 連續地加入預定之氣體;在砍晶核成長期間阻止預定之氣 體的加入。在預定之氣體的加入步驟中預定之氣體的加入 同時被控制。 本紙張尺度逋用中國國家標準(CNS ) A4規格(210 X 297公釐) I----^----—裝------訂------级 (請先閲讀背面之注-Α-Ϊ項再填寫本頁) 經濟部中央標準局員工消費合作社印製 449857 A7 ____ B7 五、發明説明(4 ) 本發明之前面的各種目的與優點藉由詳細描述其一較 佳實施例並參考隨後之附圖將變得更明顯其中; 第1圖舉例說明形成在一下部電極表面上之結晶核的表 面張力; 第2A與2B圖係顯示一半導體基質上之在一部分晶化非 晶砂膜上形成HSGs之結果的SEM照片; 第3到6圖係相繼顯示根據本發明之一較佳實施例之用 以製造半導體記憶體裝置的一電容器之方法的步驟的橫截 面圖示; 第7圖舉例說明根據本發明之製造一電容器的處理艙中 的各種處理溫度; 第8A到8B圖顯示從各不同的溫度穩定時間與處理氣體 加入時間所獲得之粗糙表面之SEM照片; 第9圖係一顯示在每一種測試情況下的範例之電容與 特性的估算結果曲線圖; 第10圖係一顯示有關使用一足夠長的溫度穩定時間所 得到之顆粒高度之電容與cm,n/cmax特性的估算結果曲線圖; 第11圖係一顯示根據本發明之方法所製造之一電容器 的電容特性的估算結果曲線圖;及 第12圖係一顯示根據本發明之方法所製造之電容器的 Qnm/Q^特性的估算結果曲線圖。 大體上,用以增加電極有效面積的HSG矽膜的形成依矽 原子的表面遷移的物理過程而定。根據如此之一物理過程 ,晶核使用一砂基氣體,例如,sm4_si2H6而被形成於一 本紙乐尺度通用中國國家標準(CNS ) Λ4说格(2丨0X297公慶) ^---I裝^------訂------' 線 (請先閲讀背面之注意事項再填寫本頁) 449857 A7 經濟部中央標準局負工消費合作钍印製 B7 五、發明説明(5 ) 非晶矽膜的表面上,且被退火使得非晶矽膜的矽原子遷移 至晶核且形成一具有一預定尺寸的半球狀顆粒之HSG矽膜在 非晶矽膜的表面。這裡’爲允許晶核連續成長維時一特定 的週期,矽原子至晶核的遷移時間應該超過成爲底層之非 晶较膜的一主體面積的晶化時間。因而’遷移時間與晶化 時間應該被穩定的控制以確定經過前面之物理過程後電極 的有效面積增加。 在非晶矽膜表面形成HSG矽膜當作一粗糖表面的物理過 程在處理過程中受兩個因素影響:非晶矽膜本身的特性與 在結晶體集結之前或之後受到吸附在底層表面異質材料所 造成的污染。 尤其,使用做爲底層的非晶矽膜所形成的粗糙表面應 該保持非結晶狀態且完全的無結晶顆粒。在底層中結晶顆 粒的可能存在防止結晶顆粒的矽原子在粗糙表面的形成期 間遷移至晶核。在另一方面,異質誘引材料污染可能在淸 潔底層的表面或使一含有晶核的合成物暴露至大氣中發生 集結前保持底層表面乾淨是必要的。 諭明在一氣體環境中於一下部非晶矽電極圖 案10表面上由結晶矽所形成的一典型結晶核12。 通常,使用相位轉換當做活化能使形成在一非晶砂表 面上的結晶核成長的物理過程可以被表示成有關相位轉換 之吉布斯自由能與介面能量的加總’即在結晶體集結與成 長期間所產生的表面能量。第丨圖/¾樣的一個關係可 ' 一-_ 以下式表示 1 裝 訂—---,'線 (請先閲讀背面之注意事項再填寫本頁) 表紙条尺度適用中國國家標準(CNS ) Λ4規格(2丨0X297公釐) 經濟部中央梂準局員工消費合作社印裂 4 49 85 7 A7__57 五、發明説明(6 ) - G=(4/3) n r2AGtrf( θ )+Απ r2r f( θ ) 其中AG是一總吉布斯自由能,r是一結晶核的半徑,及a Gu是每單位體積之相位轉換的吉布斯自由能(z\Gu=A ^crystal △Gamo_u^)。r是rfflg、9^與、的向量合,其等 分別爲氣體與非晶矽之間、結晶矽與非晶矽之間,及氣體 與結晶砂之間的表面張力。f( Θ)是一結構因素α 如前所述,在非晶矽表面上的矽原子遷移至結晶矽, 即,結晶核12,具有上式所知之活化能使得結晶核成長。 前式表示非晶矽膜中的矽原子經由相位轉換結晶矽核成長 爲結晶矽所必需之最小活化能。實際上,爲了結晶核的成 長非晶矽膜的矽原子應該遷移至結晶矽。爲准許非晶矽膜 中的矽原子遷移至結晶矽,非晶矽應該被保持在非結晶的 狀態且應具有政原子不會與其他原子結合的自由表面。 在本發明中,一具有一非晶矽層形成在其上的半導體 基質被裝載至處理艙中且一高純度與低缺陷的非晶砍薄層 在極高真空狀態下被形成於非晶矽層上。接著’在非晶砂 薄層上執行結晶體集結與成長,因此形成一預期的粗糖表 面。 第3到6圖是顯示在根攄本發明之一較佳實施例的一用 以製造一半導體裝置的電容器的方法中的連續步驟的橫截 面圖; 參考第3圖,一絕緣層被形成在包含有一下層結構比如 一電晶體的半導體基質100上以隔離下層結構。然後’一光 電阻圖案(未顯示)利用光刻而形成於絕緣層之上。絕緣層 -----^-----------IT------'線 (钟先閲讀背面之注意事項再填寫本頁} 本紙張尺度通用中囷國家標準(O.s ) Λ4規格(2丨Ο X 297公釐) 經濟部中央標準局負工消費合作社印製 4 49 85 7 A7 ___B7 五、發明説明(7 ) 使用光刻圖案當作一餓刻遮罩而被蝕刻,因此形成一絕緣 圖案112與一用以暴露半導體基質100的一部份的接點孔
V 在光阻圖案被移除後,一接雜雜質的多晶砂膜被沉積 在具有接點孔1之合成物的整個表面上。非晶矽的一下部 電極圖案120利用模製經沉積的非晶砂模而形成。 之後,藉由濕式法淸潔合成物把污染物及一表面氧化 物膜自下部電極圖案120的表面移除。接下來,形成一粗糖 的表面,合成物被裝載入保持在一極高真空狀態的處理艙( 未顯示)中,最好在10_7torr的壓力或以下。 第7圖係一顯示用以在半導體基質1〇〇的下部電極圖案 120上形成粗糖表面之在處理艙中的處理過程期間每一階段 的溫度變化曲線圖。在第7圖中,參考字元(a)表示安裝於 處理艙中的一加熱器的一設定溫度的變化以控制處理艙中 感受器的溫度。參考字元(b)表示實際觀察之半導體基質溫 度的變化。參考號碼(c)表示感受器溫度的變化。 參考第7圖’在階段1中,感受器被加熱到700_10〇0它 ,最好大約是85(TC,藉由增加加熱器溫度至大約10⑻。(:維 時5-40秒’最好是20秒’以便迅速增加具有下部電極圖案 120形成於其上且被裝載入處理艙中的半導體基質丨⑻的溫 度。然後,感受器溫度被降低到一預定的溫度,例如 500-800°C,最好是720°C,藉由降低加熱器溫度至大約765 艺’然後加熱器溫度被維持在765°C。半導體基質1⑻被保 持在處理艙中維時一預定時間直到下部電極圖案120的表面 ^ -.1¾衣------ΐτ------ ^ (請先閲讀背面之注意事項再填寫本頁} 本纸張尺度適用中國國家標準(CNS)八4见格(2l0x297公釐) -10 - 經濟部中失標準局員工消費合作社印製 449857 A7 B7 五、發明説明(8 ) 被設定在一適合於接下來的程序中沉積^非晶砂薄層的溫 度。如此之一準備時間,即是,達到一適合非晶矽薄層的 沉積的溫度所需時間是參考一溫度穩定時間。 在第7圖中之階段2中’當基質溫度達到之一預定溫度 小於適合非晶矽薄層沉積的溫度時’即是’ 一粗糖表面形 成溫度,最好是550°C或以下,爲形成粗糙表面處理艙被加 入一形成結晶核所需的處理氣體’例如siH4、Si A與 31氏(:12其中之一,以便沉積非晶矽薄層在下部電極圖案 120的表面上。這裡,一惰性氣體比如氮氣(N2)或氬氣(Ar) 可被同時加至處理艙中。 第4圖舉例說明沉積在下部電極圖案120之表面的非晶 石夕薄層125。 非晶矽薄層125被沉積爲一數十埃的厚度,藉由控制處 理氣體加入時間僅沉積在下部電極圖案120的表面。這裡’ 因爲處理艙被保持在接近l〇-3t〇rr或以下的真空度甚至在 非晶矽薄層125的沉積期間’所以可以防止在下部電極圖案 120表面上的雜質的吸附,因此阻止半導體基質表面的污染 物的生成。 在第7圖之階段2當非晶矽層薄層125正被沉積時,基質 溫度被加熱到允許結晶核形成的溫度,例如570°C或以上。 因此,一多數結晶核可以被形成在非晶砍層薄層125之表面 上° 在第7圖之階段3中,當半導體基質100被漸漸加熱至一 結晶溫度或以上時’一多數結晶核被相繼地形成於非晶矽 I-----^----—裝------.-IT------ _線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) 經濟部中夬楢準局員工消費合作社印家 449857 f - A7 B7 五、發明説明(9 ) ' 層薄層125上(看第4圖)。即,結晶核被形成於非晶矽層薄 層125上不需真空洩漏,緊接於高度真空中的非晶矽層薄層 125的沉積之後。在矽結晶體集結期間,前面所述的程序連 續的執行。當必要時,可以同時控制氣體的流量。因此, 藉由不需真空洩漏連續形成非晶矽層薄層125與矽結晶體集 結可以防止在其介面上雜質的產生及吸附。因而,在本發 明的方法中可以形成一相同結構的結晶核。 在第7圖之階段4中,終止處理氣體的加入,且處理艙 的壓力仍被維持在極高的真空狀態,例如,在10_7torr或 以下,且執行一長晶的程序。即,當在處理艙中的半導體 基質100的溫度達到一穩態溫度時,在矽結晶溫度或以上結 晶核128正處於熱處理中。實際上,半導體基質100其大約 費時150秒即可達到一穩定狀態,即在處理艙中大約60(TC 。在此時間週期時,非晶矽層薄層125中的矽原子遷移至結 晶核128使得結晶核128可以成長。如果結晶核連續成長, 互聚力發生在相鄰的結晶顆粒之間,結果產生電容器有效 面積的降低。因此,藉由調整熱處理溫度及時間顆粒的成 長應被控制,以允許具有一適當尺寸顆粒之粗糖表面被形 成。 第6圖是一具有一粗糖表面之一完成後的下部電極的橫 截面圖。第6圖中,參考號碼120A表示在完成下部電極130 上粗糙表面前的下部電極圖案120的槪廓外形。 在第7圖之階段4中在具有粗糙表面的下部電極完成之 後,半導體基質100從處理艙中取下並冷卻至室溫。 ----1^--------1T------- ^ (請先閲讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準(CNS ) A4说格(210X297公釐} - 12 - 經濟部中央標準局員工消費合作社印裝 ^ -49857 " A7 _____B7 五、發明説明(10) 然後’一電容器絕緣膜被形成於前面的合成物上且一 導電材料被沉積在電容器絕緣膜之上形成—上部電極。 如前述根據本發明,用以形成非晶矽薄膜層在下部電 極圖案的表面上’形成結晶核與形成粗糙表面等一系列的 程序在處理艙中沒有真空洩的被連續的執行,因此,使 在極高的潔淨狀態下處理成爲可能。於是,在習知技藝所 遭遇的缺點譬如結晶顆粒的成長失敗可被克服而且可以提 高結晶顆粒尺寸與密度的均与性。 再則’根據本發明的製造方法,在下部電極與粗樟表 面間的非結晶層的沉積降低電容量最大値與最小値之比(以 下稱爲cmin/craax)。但是,對於一理想的這個問題可 以不需一額外的熱處理就可解決,因爲半導體基質在一其 後的電容器的形成程序中進行熱處理。 根據本發明之方法的在一下部電極上的一具有一粗糙 表面的電容器的特性被估算如下。 槪算1 爲估算在一下部電極圖案上之連續彤成的粗糙表面上 一非晶矽薄層的形成的效果,一溫度穩定時間,即,在一 需用來形成非晶矽薄層處理氣體加入之前的一備用時間在 30-180秒間變化且一處理氣體加入時間在80-140秒間變化 ,在它們保持765°C的加熱器溫度、180秒的結晶核成長時 間,及18sccm的處理氣體Si2H6的流率在的情況下°然後’ 看到在下部電極上形成粗糙表面的結晶顆粒的形狀。 第8A至8D圖係顯示在各種不同的溫度穩定時間及處理 本紙張尺度通用中國國家榇準(CNS ) A4規格(210X297公釐) -13- ^-----裝------訂------,+级 (請先閱讀背面之注意事項再填寫本頁) A7 449857 __B7 五、發明説明(11) 氣體加入時間下在前面之測試中所獲得之一粗糙表面之結 構的圖片。第8A圖係爲180秒的溫度穩定時間及80秒的處理 氣體加入時間f第诎圖爲90秒及100秒,第8C圖爲60秒及 Π0秒,而第8D圖爲30秒及140秒。 從第8A至8D圖的結果得知,當於溫度增加後(第8A圖) 之具有一足夠長的溫度穩定時間的一矽晶化溫度點執行結 晶體集結及成長時,結晶顆粒既大又密。在另一方面’當 溫度增加後溫度穩定時間分別被減少至90、60及30秒時’ 非結晶膜在結晶溫度達到前處理氣體加入後被沉積’即使 處理氣體加入時間增加,導致形成結晶顆粒的時間減少° 結果,在製程完成後所獲得的結構顯現出低密度與小的結 晶顆粒。因而,注意溫度穩定時間改變下部電極的有效面 積,因此直接影響一電容質,再製造一電容器時。· 槪算2 一絕緣膜及一上部電極被形成於槪算1的每一種情況下 所形成的樣品上。 第9圖係一顯示從電容的估算與每一樣品的Cmin/Cmax特 性結果的曲線圖。是利用不同的電容測量電壓-1.5 至+1.5V所測得之電容的最小値與最大値之比。是將一η 型摻雜雜質的下部電極接地並施加-1 · 5V至上部電極所得的 電容’而° 是將一η型摻雜雜質的下部電極接地並施加 +1.5V至上部電極所得的電容。 從第9圖的結果注意由於在形成於下部電極表面上的結 晶顆粒的大小及密度的增加’電容伴隨溫度穩定時間的增 本紙張尺度適用中國國家標準(CNS ) Α4规格(210X297公釐) -14 - -----;---h —裝------訂-------.線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標率局員工消費合作社印製 A7 4 4 9 85 7 ____87 五、發明説明(12) - 加而增加,如第8A至8D圖的SEM照片所示。c_/c_也觀察 出被分配在84-87%的範圍。 槪算3 基於槪算2的估算結果,具有一非晶矽下部電極圖案形 成於其上之一半導體基質被裝載入處理艙中一足夠長的溫 度穩定時間。然後,根據本發明之方法的提供有一具有— 粗糖表面的下部電極之電容器的特性被估算出。這裡,溫 度穩定時間是180秒,一處理氣體加入時間,即一顆粒形成 時間,是80秒,一處理氣體流率是18sccm,而顆粒尺寸, 即顆粒高度藉由控制處理溫度而控制,以便根據顆粒大小 估算電容及cmin/cmax特性。 第10圖係一顯示前述之估算結果之電容與cmin/c;ax特性 曲線圖。在第10圖中,顆粒高度表示缺少形成粗糙表 面的結晶顆粒。 從第10圖中,可以看出有效面積因此電容器的電容隨 著顆粒尺寸的增加而增加。(;1!5/(^隨著顆粒尺寸增加而降 低。 從各種結果可以注意,在電容器中其有效面積藉由利 用一粗糖表面而增加,而電容與(:_/〇^隨著顆粒尺寸的增 加而增加及降低。 然而,根據本發明之方法如果具有粗糖表面的一電容 器使用一短的溫度穩定時間形成,則顆粒尺寸的減少增加 電容,而非C^/C^,與第10圖的範例成對比。理由是當一 形成氣體的矽在高真空中被加入以在一經摻雜雜質的非晶 ^----it.------ir----- (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作杜印製 本纸張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) 449857 A7 B7 經濟部中央榇準局員工消費合作祍印製
(CNS ) A4M^ ( 2ΪΟΧ297公釐) 五、發明説明(13) 矽下部電極圖案上形成一粗糙表面時,在一低基質溫度, 一未經摻雜雜質的非晶政薄膜在粗糖表面形成前被形成。 由於未經摻雜雜質的非晶矽薄膜形成於下部電極圖案與粗 糙表面之間’下部電極發生嚴重的耗盡現象,因而降低
Crain/Cmax値。 這裡’因在高真空中所形萌的非晶矽層所造成的 降低的問題可以利用形成電容器後的一熱處理來解 決。 如前所述,可以防止粗糖表面的部份或整個的缺乏且 一期望的電容可以藉由適當地控制溫度穩定時間、處理氣 體加入時間、及其他處理參數而獲得。 槪算4 第11圖舉例說明一根據本發明之方法所製造之一電容 器的電容特性之估算結果。第11圖中,一未應用本發明的 方法的比較範例沒有粗糖的表面。從第11圖的結果注意到 ,一根據本發明之方法所製造的一電容器的大約25fF/cel 1 的電容量比未應用本發明之方法的電容器的大約15fF/cell 的電容量增加1.6倍以上。而且,根據一應用頻率獲得一再 生及穩定的電容分佈。 槪算5 第12圖舉例說明根據本發明之方法所製造之電容器的 Cmin/Cmax特性之一估算結果。第12圖中,一未應用本發明之 方法的比較範例沒有粗糖的表面。在一實際之半導體裝置 製程中,一半導體基質實際上被熱處理而不需要一額外的 16 ------^---- —^------1T------0 (請先閱讀背面之注意事項再填寫本頁) 44985γ # A7 _ B7 五、發明説明(14) - 熱處理步驟,因爲其後的熱處理緊接在後面因此,可以 產生雜質擴散至在高真空中所形成之一非晶矽層的效果。 因而,從第12圖的結果可以注意,在根據本發明所製造的 電容器中Cmin/Cmax特性被改善。 如前所述,根據本發明,可以抑制結晶穎粒之部分的 缺少,且結晶顆粒與密度比傳統HSGs的增多。於是,可以 有效增加一半導體記憶體裝置中的一電容器的有效面積。 雖然本發明已經使用特定的實施例詳細說明,但本發 明不侷限於前面的實施例。對於孰於此技的人可淸楚知道 在本發明的範圍與精神內許多的變化是可能的。 -----^---I#------ΐτ------^ (請先盼讀背面之注意事項再填寫本頁) 經濟部中夬標準局貞工消費合作社印衷 元件編號對照表 10 下部非晶矽電極圖案 120 A 下部電極圖案的外形 12 結晶核 125 非晶矽薄層 100 半導體基質 128 結晶核 112 絕緣圖案 130 下部電極 120 下部電極圖案 -17 - 本紙承尺度適用中國國家標準(CNS ) Λ4規格(210Χ 297公釐)
Claims (1)
- 4 49 857A8SC8D8 六、申請專利範圍 7T 第86106873號專利再審查案申請專利範圍修正本 修正日期:89年03月 1. 一種製造位在一微電子基材上的電極結構的方法’其包 含下列步驟: •在β亥微電子基材上形成一非晶質碎電極; •清潔該非晶矽電極表面’以由其上去除污染物與表 面氧化物; •形成一在該非晶石夕電極之經清潔表面上具有一平滑 表面的薄非晶矽層,其係在可一抑制矽晶核形成的 溫度與加工條件下形成;以及,而後 •在相對於該非晶矽電極之薄非晶矽層的平滑表面 上,形成並生長多個矽晶核6 2_如申請專利範圍第1項之方法,其中該形成該薄非晶矽 層的步驟包含下列步驟: •將包含有該非晶矽電極之經清潔表面的微電子基材 裝載入一維持在高真空下的處理腔;以及 •供應預定的氣體至該處理腔達一段時間。 絰濟邹智慧財產局員JL消費合作枉印製 溼 3‘如申請專利範圍第彳項之方法,其中該清潔步驟包含 處理s亥非晶砂電極表面的步驟β 4·如申請專利範圍第2項之方法, •其中該處理腔包含一位於其中的感受器, 器 •其中該裝載步驟包含置放該微電子基材於該感受 上, •其中該供應步驟進一步包含在供應步驟期間加熱該 (210 X 297 公釐) A8B8C8D8 44985? ------- 六、申請專利範圍 感受器的步驟。 , 5. 如申請專利範圍第4項之方法,其中該加熱步驟包含下 列步驟: •維持該感受器的溫度在7〇〇.1〇〇(rc維時54〇秒;及 •其後即刻維持該感受器的溫度在5〇〇_ 8〇〇t。 6. 如申請專利範圍第4項之方法,其令其中該加熱步驟包 含維持該感受器在一固定溫度的步驟。 7. 如申請專利範圍第1項之方法,其中該預定氣體係為 SiH4、Si2H6、SiH2Cl2 中至少一者 a 8. 如申請專利範圍第1項之方法,其中該在非晶石夕電極之 經清潔表面上形成薄石夕層之步驟與在該薄非晶層上生長 多個矽晶核之步驟在其中沒有打破真空下進行。 9. 如申請專利範圍第2項之方法,其中該高真空度係㈣ 托耳或更少的壓力. 1〇·如申請專利範圍第W之方法,其中在該薄非晶層上形 成與生長多個矽晶核的步驟包含互列步驟: •供應一預定氣體,以在該薄非晶層上形成多個石夕晶 核;以及 •終止該預定氣趙的供應,w生長該多個砂晶核。 11.如申請專利範圍第w之方法,其中該形成與生長步驟 之後進行下列步驟: •在該經生長的矽晶核上形成一介電層;以及 在該介電層上形成一第一電極,其相對於該經生長 的矽晶核,藉此在一微電子基材上製造電容器。 --------------^v!— 訂.! 線 {請先閲讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用巾關家標準(CNS)A4規格(210· x 297公釐) 經濟部智慧財產局員Η消費合作社印製 449857 § 1 D8 六、申請專利範圍 12. 如申請專利範圍第1項之方法,其中該<形成一非晶矽電 極步驟之前進行下列步驟: _ •在該微電子基材上形成記憶晶胞電晶體,該包含一 位在該電晶體該微電子基材的一面的源極/汲極; •在該微電子基材上形成一絕緣層,該絕緣層包含一 暴露該源極/汲極的接觸孔;以及 •其中該形成一非晶矽電極步驟包含有一在該絕緣層 形成非晶矽電極,以及經由該接觸孔而電氣連接該 源極/汲極,藉此製造一動態隨機存取記憶體。 13. 如申請專利範圍第12項之方法,其中該形成與生長步 驟之後進行下列步驟: • 在該經生長的矽晶核上形成一介電層;以及 •在該介電層上形成一第二電極,其相對於該經生長 的矽晶核,藉此在一微電子基材上製造電容器。 14. 如申請專利範圍第11項之方法,其中該形成該薄非晶 矽層的步驟包含下列步驟: •將包含有該非晶砍電極之經清潔表面的微電子基材 裝載入一維持在高真空下的處理腔;以及 •供應預定的氣骽至該處理腔達一段時間。 15. 如申請專利範圍第14項之方法, • 其中該處理腔包含一位於其中的感受器, •其中該裝載步驟包含置放該微電子基材於該感受器 上, •其中該供應步驟進一步包含在供應步驟期間加熱該 本紙張尺度適用41國國家標準(CNS)A4規格(210 X 297公爱) ----— 1----Hi ^ --------^---------線. {锖先閲婧背面之注項再填寫本頁> A8B8C8D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 感受葬的步驟。 t 16·如申請專利範圍第項之方法’其中該加熱步驟包含 下列步驟: •維持該感受器的溫度在700-1000¾維時5_4〇秒;及 •其後即刻維持該感受器的溫度在5〇〇_ 8〇(rc。 17. 如申請專利範圍第彳彳項之方法,其中該在非晶矽電極 之經π潔表面上形成薄矽層之步驟與在該薄非晶層上生 長多個矽晶核之步驟在其中沒有打破真空下進行。 18. 如申請專利範圍第12項之方法,其中該形成該薄非晶 矽層的步驟包含下列步驟: •將包含有該非晶矽電極之經清潔表面的微電子基材 裝載入一維持在高真空下的處理腔;以及 •供應預定的氣體至該處理腔達一段時間 19. 如申請專利範圍第18項之方法, •其中該處理腔包含一位於其中的感受器, •其中該裝載步驟包含置放該微電子基材於該感受器 上, •其中該供應步驟進一步包含在供應步驟期間加熱該 感受器的步驟。 2〇‘如申請專利範圍第13項之方法,其中該在非晶矽電極 之經清潔表面上形成薄矽層之步驟與在該薄非晶層上生 長多個妙晶核之步驟在其中沒有打破真空下進行ρ 21 ·如申請專利範圍第1項之方法,其中該形成薄矽層之步 驟係包含在該非晶矽電極之經清潔表面上形成具有數十 本紙張幻·^屮咖家標準(CNSM4規疋⑽X 297公釐)-Τ:---- (請先閱讀背面之注意事項再填寫本頁) « H ϋ n ϋ I I υ 1 1« 1 1 ^1 ^1 1 im n n ϋ I 經濟部智慧財產局員工消費合作社印製 44985 六、申請專利範圍 個埃厚度的非晶矽層。 , 22, 種製造位在一微電子基材上的電極結構的方法,其 包含下列步驟: •在該微電子基材上形成一非晶妙電極; •清潔該非晶矽電極表面,以由其上去除污染物與表 面氧化物; •將包含有該非晶矽電極之經清潔表面的微電子基材 裝載入一維持在高真空下的處理腔; •供應預定的氣體至該處理腔,以形成一在該非晶矽 電極之經清潔表面上具有一平滑表面的薄非晶矽 層,同時增高該微電子基材的溫度至一低於一形成 矽晶核的溫度;而後 •供應預定的氣體至該處理腔,以在一形成該矽晶核 的溫度上,在該非晶矽電極之經清潔表面上形成多 個矽晶核;以及 > 而後 •在一固定溫度下由該矽晶核生長該半球型顆粒^ 23. 如申請專利範圍第22項之方法,其中該清潔步驟包含 溼處理該非晶矽電極表面的步驟。 24_如申請專利範圍第22項之方法,其中該預定氣體係為 SiH4、Si2H6、SiH2CI2中至少一者。 25_如申請專利範圍第22項之方法,其中該生長半球顆粒 的步驟包含有終止該供應預定氣體的步驟。 26.如申請專利範園第22項之方法,其中該形成與生長步 驟之後進行下列步驟: _本紙張尺度適用t g家標準<CNS)A4規格⑵Ο X 297公« ) ~ -1 — — — — — — — — 认·· — !·訂-!!1·線-Ί C靖先閱讀背面之注$項再填寫本頁) 7 5 8 A8B8C8D8 六、申請專利範圍 •在該半球型顆粒上形成一介電層;以及 •在該介電層上形成一第二電極,其相.對於該半球型 顆粒,藉此在一微電子基材上製造電容器。 27_如申請專利範圍第22項之方法,其中該形成一非晶妙 電極步驟之前進行下列步驟: •在該微電子基材上形成記憶晶胞電晶體,該包含一 位在該電晶通該微電子基材的一面的源極/没極: • 其中該形成一非晶矽電極步驟包含有一在該絕緣層 形成非晶矽電極,以及經由該接觸孔而電氣連接該 源極/汲極,藉此製造一動態隨機存取記憶體。 28.如申請專利範圍第27項之方法,其中該形成與生長步 驟之後進行下列步驟: • 在該半球型顆粒上形成一介電層;以及 •在該介電層上形成一第二電極,其相對於該半球型 顆粒,藉此在一微電子基材上製造電容器。 (請先閲讀背面之注意事項再填寫本頁) ^------J— 訂---I I II I I. 經濟部智慧財產局員工消費合作杜印製 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960017740A KR100219482B1 (ko) | 1996-05-23 | 1996-05-23 | 반도체 메모리 장치의 커패시터 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW449857B true TW449857B (en) | 2001-08-11 |
Family
ID=19459681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW086106873A TW449857B (en) | 1996-05-23 | 1997-05-22 | Method for manufacturing capacitor lower electrode of semiconductor memory device |
Country Status (4)
Country | Link |
---|---|
US (1) | US5960281A (zh) |
JP (1) | JP3741518B2 (zh) |
KR (1) | KR100219482B1 (zh) |
TW (1) | TW449857B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100255662B1 (ko) * | 1997-05-03 | 2000-05-01 | 윤종용 | 반구형그레인의다결정실리콘막을갖는반도체장치의제조방법 |
US6245632B1 (en) * | 1997-05-22 | 2001-06-12 | Samsung Electronics Co., Ltd. | Variable temperature methods of forming hemispherical grained silicon (HSG-Si) layers |
JP3149910B2 (ja) * | 1997-06-05 | 2001-03-26 | 日本電気株式会社 | 半導体装置の製造方法 |
JP3244049B2 (ja) * | 1998-05-20 | 2002-01-07 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2000150815A (ja) * | 1998-09-04 | 2000-05-30 | Kokusai Electric Co Ltd | 半導体装置の製造方法及び半導体製造装置 |
JP4024940B2 (ja) | 1998-09-04 | 2007-12-19 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
KR20010083563A (ko) | 2000-02-16 | 2001-09-01 | 윤종용 | 폴리머 부착에 의한 선택적 반구형 그레인 성장을 이용한커패시터의 형성방법 및 이에 의해 형성된 커패시터 |
KR100434489B1 (ko) | 2001-03-22 | 2004-06-05 | 삼성전자주식회사 | 루테늄 산화막 씨딩층을 포함하는 루테늄막 증착 방법 |
KR100368978B1 (ko) | 2001-04-30 | 2003-01-24 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 제조방법 |
US20030020122A1 (en) * | 2001-07-24 | 2003-01-30 | Joo Jae Hyun | Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a noble metal oxide, and integrated circuit electrodes and capacitors fabricated thereby |
US7700454B2 (en) * | 2001-07-24 | 2010-04-20 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a high percentage of impurities |
US7008972B2 (en) * | 2003-06-12 | 2006-03-07 | Acushnet Company | Golf ball comprising microporous materials and methods for improving printability and interlayer adhesion |
US7341907B2 (en) * | 2005-04-05 | 2008-03-11 | Applied Materials, Inc. | Single wafer thermal CVD processes for hemispherical grained silicon and nano-crystalline grain-sized polysilicon |
KR100648246B1 (ko) * | 2005-07-11 | 2006-11-24 | 안강호 | 반도체 메모리 소자의 제조방법 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5691249A (en) * | 1990-03-20 | 1997-11-25 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
US5366917A (en) * | 1990-03-20 | 1994-11-22 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
TW209253B (zh) * | 1990-09-21 | 1993-07-11 | Nidden Aneruba Kk | |
JP2679433B2 (ja) * | 1991-03-14 | 1997-11-19 | 日本電気株式会社 | 多結晶シリコン膜の形成方法 |
JP2508948B2 (ja) * | 1991-06-21 | 1996-06-19 | 日本電気株式会社 | 半導体装置の製造方法 |
EP0553791A1 (en) * | 1992-01-31 | 1993-08-04 | Nec Corporation | Capacitor electrode for dram and process of fabrication thereof |
KR960002097B1 (ko) * | 1992-02-28 | 1996-02-10 | 삼성전자주식회사 | 반도체장치의 커패시터 제조방법 |
JPH05315543A (ja) * | 1992-05-08 | 1993-11-26 | Nec Corp | 半導体装置およびその製造方法 |
JPH06188385A (ja) * | 1992-10-22 | 1994-07-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2682386B2 (ja) * | 1993-07-27 | 1997-11-26 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2658824B2 (ja) * | 1993-08-31 | 1997-09-30 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2658840B2 (ja) * | 1993-12-01 | 1997-09-30 | 日本電気株式会社 | プロセスシミュレータおよびこれを用いたcvd装置およびプロセスシミュレーション方法 |
JPH07161931A (ja) * | 1993-12-02 | 1995-06-23 | Nec Corp | 半導体装置の製造方法 |
JP2727981B2 (ja) * | 1993-12-27 | 1998-03-18 | 日本電気株式会社 | 凸凹アモルファスシリコン膜および凸凹ポリシリコン膜の形成方法 |
JP2833545B2 (ja) * | 1995-03-06 | 1998-12-09 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2728025B2 (ja) * | 1995-04-13 | 1998-03-18 | 日本電気株式会社 | 半導体装置の製造方法 |
US5554557A (en) * | 1996-02-02 | 1996-09-10 | Vanguard International Semiconductor Corp. | Method for fabricating a stacked capacitor with a self aligned node contact in a memory cell |
-
1996
- 1996-05-23 KR KR1019960017740A patent/KR100219482B1/ko not_active IP Right Cessation
-
1997
- 1997-05-16 JP JP14303497A patent/JP3741518B2/ja not_active Expired - Fee Related
- 1997-05-22 TW TW086106873A patent/TW449857B/zh not_active IP Right Cessation
- 1997-05-22 US US08/861,607 patent/US5960281A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR970077663A (ko) | 1997-12-12 |
US5960281A (en) | 1999-09-28 |
KR100219482B1 (ko) | 1999-09-01 |
JP3741518B2 (ja) | 2006-02-01 |
JPH1056155A (ja) | 1998-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW449857B (en) | Method for manufacturing capacitor lower electrode of semiconductor memory device | |
US7642157B2 (en) | Method for enhancing electrode surface area in DRAM cell capacitors | |
KR960012256B1 (ko) | 다결정 실리콘막의 형성 방법 | |
KR100363083B1 (ko) | 반구형 그레인 커패시터 및 그 형성방법 | |
Aoyama et al. | Chemical vapor deposition of Ru and its application in (Ba, Sr) TiO3 capacitors for future dynamic random access memories | |
US6143620A (en) | Semiconductor processing method of providing a roughened polysilicon film and a capacitor construction | |
US6258653B1 (en) | Silicon nitride barrier for capacitance maximization of tantalum oxide capacitor | |
TWI538103B (zh) | 半導體裝置及半導體裝置之製造方法 | |
JP4573009B2 (ja) | 金属酸化物誘電体膜の気相成長方法 | |
JP2000012783A (ja) | 半導体素子の製造方法 | |
TW434656B (en) | Method of forming hemispherical grain for semiconductor devices | |
KR100505441B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
EP0902462B1 (en) | A method for manufacturing a capacitor lower electrode of a semiconductor memory device | |
US7052956B2 (en) | Method for forming capacitor of semiconductor device | |
TW425617B (en) | HSG lower electrode structure, capacitor using the same, and the formation of the capacitor | |
KR100266282B1 (ko) | 반도체장치의 hsg박막 제조방법 | |
JPH1022474A (ja) | 半導体装置の製造方法 | |
TW410466B (en) | Manufacturing method for crown capacitor | |
KR100548846B1 (ko) | 도핑 균일도를 향상시킨 캐패시터의 제조 방법 | |
JP2004047633A (ja) | 成膜方法及び成膜装置 | |
TW508804B (en) | Integrated circuit capacitors having improved electrode and dielectric layer characteristics | |
JPH11163274A (ja) | 選択蒸着工程による半球形グレーンシリコン層を用いるキャパシターの形成方法 | |
CN1180470C (zh) | 制作半导体存贮器件的电容器下电极的方法 | |
JPH04209570A (ja) | 半導体素子の製造方法 | |
JP2001015709A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |