KR970077663A - 반도체 메모리 장치의 커패시터 제조 방법 - Google Patents

반도체 메모리 장치의 커패시터 제조 방법 Download PDF

Info

Publication number
KR970077663A
KR970077663A KR1019960017740A KR19960017740A KR970077663A KR 970077663 A KR970077663 A KR 970077663A KR 1019960017740 A KR1019960017740 A KR 1019960017740A KR 19960017740 A KR19960017740 A KR 19960017740A KR 970077663 A KR970077663 A KR 970077663A
Authority
KR
South Korea
Prior art keywords
forming
capacitor
amorphous silicon
semiconductor substrate
silicon
Prior art date
Application number
KR1019960017740A
Other languages
English (en)
Other versions
KR100219482B1 (ko
Inventor
남승희
김영선
박영욱
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960017740A priority Critical patent/KR100219482B1/ko
Priority to JP14303497A priority patent/JP3741518B2/ja
Priority to US08/861,607 priority patent/US5960281A/en
Priority to TW086106873A priority patent/TW449857B/zh
Publication of KR970077663A publication Critical patent/KR970077663A/ko
Application granted granted Critical
Publication of KR100219482B1 publication Critical patent/KR100219482B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/964—Roughened surface

Abstract

본 발명은 반도체 메모리 장치의 커패시터 제조 방법에 관한 것이다. 본 발명에서는 커패시터를 제조하기 위하여 반도체 기판상에 상기 반도체 기판의 소정의 영역을 노출시키는 콘택홀이 형성된 절연층 패턴을 형성하고, 그 위에 불순물이 도핑된 비정질 실리콘막을 증착한 후 패터닝하여 하부 전극 패턴을 형성하고, 상기 결과물을 세정하고, 진공으로 유지되는 반응 챔버 내에서 상기 하부 전극 패턴 표면에 비정질 실리콘 박층을 증착하고, 상기 비정질 실리콘 박층에 실리콘 결정핵을 생성 및 성장시킴으로써 상기 하부 전극 패턴의 표면에 굴곡형 결정립을 형성하는 단계를 포함한다. 본 발명에 의하면, 결정립이 성장되지 않는 결함을 억제할 수 있으며, 균일한 굴곡형 결정립을 얻을 수 있으므로, 반도체 메모리 장치에 포함된 커패시터의 유효 면적을 효과적으로 증가시킬 수 있다.

Description

반도체 메모리 장치의 커패시터 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도 내지 제6도는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 커패시터 제조 방법을 설명하기 위한 도면이다.

Claims (10)

  1. 반도체 기판상에 상기 반도체 기판의 소정의 영역을 노출시키는 콘택홀이 형성된 절연층 패턴을 형성하는 단계와, 상기 결과물 전면에 불순물이 도핑된 비정질 실리콘막을 증착하는 단계와, 상기 비정질 실리콘막을 패터닝하여 하부 전극 패턴을 형성하는 단계와, 상기 결과물 표면의 오염물과 표면 산화막을 제거하기 위해 상기 결과물을 세정하는 단계와, 진공으로 유지되는 반응 챔버 내에서 상기 반응 챔버 내의 온도를 조절함으로써 상기 반도체 기판의 온도를 상승시키면서 상기 반응 챔버 내에 실리콘 형성을 위한 소정의 가스를 소정 시간 동안 공급함으로써 상기 하부 전극 패턴 표면에 비정질 실리콘 박층을 증착하는 단계와, 상기 비정질 실리콘 박층에 실리콘 결정핵을 생성 및 성장시킴으로써 상기 하부 전극 패턴의 표면에 굴곡형 결정립을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 커패시터 제조 방법.
  2. 제1항에 있어서, 상기 반도체 기판의 온도를 상승시키는 단계는 상기 반응 챔버 내의 서셉터의 온도를 700∼1000℃로 5∼40초 동안 유지하는 단계와, 상기 반응 챔버 내의 서셉터의 온도를 500∼800℃로 계속 유지하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 커패시터 제조 방법.
  3. 제1항에 있어서, 상기 소정의 가스를 공급하는 단계는 SiH4, Si2H6및 SiH2Cl2로 이루어지는 군에서 선택된 어느 하나의 가스, 또는 그 혼합 가스를 공급하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 커패시터 제조 방법.
  4. 제3항에 있어서, 상기 소정의 가스를 공급하는 단계는 불활성 가스 분위기에서 행하는 것을 특징으로 하는 반도체 메모리 장치의 커패시터 제조 방법.
  5. 제1항에 있어서, 상기 세정 단계는 습식에 의해 행하는 것을 특징으로 하는 반도체 메모리 장치의 커패시터 제조 방법.
  6. 제1항에 있어서, 상기 반응 챔버는 10-7토르(torr) 이하의 압력으로 유지되는 것을 특징으로 하는 반도체 메모리 장치의 커패시터 제조 방법.
  7. 제1항에 있어서, 상기 비정질 실리콘 박층을 증착하는 단계는 상기 비정질 실리콘 박층을 상기 하부 전극 패턴 표면에만 증착하는 것을 특징으로 하는 반도체 메모리 장치의 커패시터 제조 방법.
  8. 제1항에 있어서, 상기 실리콘 결정핵을 생성 및 성장시키는 단계는 상기 비정질 실리콘 박층의 증착 단계에 이어서 진공 차단 없이 연속적으로 행하는 것을 특징으로 하는 반도체 메모리 장치의 커패시터 제조 방법.
  9. 제1항에 있어서, 상기 실리콘 결정핵을 생성 및 성장시키는 단계는 상기 실리콘 결정핵 생성시에는 상기 소정의 가스를 계속 공급하고, 상기 실리콘 결정핵 성장시에는 상기 소정의 가스의 공급을 차단하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 커패시터 제조 방법.
  10. 제9항에 있어서, 상기 실리콘 결정핵 생성을 위한 소정의 가스 공급 단계에서는 상기 소정의 가스의 유량을 조절하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 커패시터 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960017740A 1996-05-23 1996-05-23 반도체 메모리 장치의 커패시터 제조 방법 KR100219482B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960017740A KR100219482B1 (ko) 1996-05-23 1996-05-23 반도체 메모리 장치의 커패시터 제조 방법
JP14303497A JP3741518B2 (ja) 1996-05-23 1997-05-16 半導体メモリ装置のキャパシタ下部電極の製造方法
US08/861,607 US5960281A (en) 1996-05-23 1997-05-22 Methods of fabricating microelectronic electrode structures using hemispherical grained (HSG) silicon
TW086106873A TW449857B (en) 1996-05-23 1997-05-22 Method for manufacturing capacitor lower electrode of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960017740A KR100219482B1 (ko) 1996-05-23 1996-05-23 반도체 메모리 장치의 커패시터 제조 방법

Publications (2)

Publication Number Publication Date
KR970077663A true KR970077663A (ko) 1997-12-12
KR100219482B1 KR100219482B1 (ko) 1999-09-01

Family

ID=19459681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960017740A KR100219482B1 (ko) 1996-05-23 1996-05-23 반도체 메모리 장치의 커패시터 제조 방법

Country Status (4)

Country Link
US (1) US5960281A (ko)
JP (1) JP3741518B2 (ko)
KR (1) KR100219482B1 (ko)
TW (1) TW449857B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100255662B1 (ko) * 1997-05-03 2000-05-01 윤종용 반구형그레인의다결정실리콘막을갖는반도체장치의제조방법
US6245632B1 (en) * 1997-05-22 2001-06-12 Samsung Electronics Co., Ltd. Variable temperature methods of forming hemispherical grained silicon (HSG-Si) layers
JP3149910B2 (ja) * 1997-06-05 2001-03-26 日本電気株式会社 半導体装置の製造方法
JP3244049B2 (ja) * 1998-05-20 2002-01-07 日本電気株式会社 半導体装置の製造方法
JP4024940B2 (ja) 1998-09-04 2007-12-19 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2000150815A (ja) * 1998-09-04 2000-05-30 Kokusai Electric Co Ltd 半導体装置の製造方法及び半導体製造装置
KR20010083563A (ko) 2000-02-16 2001-09-01 윤종용 폴리머 부착에 의한 선택적 반구형 그레인 성장을 이용한커패시터의 형성방법 및 이에 의해 형성된 커패시터
KR100434489B1 (ko) 2001-03-22 2004-06-05 삼성전자주식회사 루테늄 산화막 씨딩층을 포함하는 루테늄막 증착 방법
KR100368978B1 (ko) 2001-04-30 2003-01-24 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
US20030020122A1 (en) * 2001-07-24 2003-01-30 Joo Jae Hyun Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a noble metal oxide, and integrated circuit electrodes and capacitors fabricated thereby
US7700454B2 (en) * 2001-07-24 2010-04-20 Samsung Electronics Co., Ltd. Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a high percentage of impurities
US7008972B2 (en) * 2003-06-12 2006-03-07 Acushnet Company Golf ball comprising microporous materials and methods for improving printability and interlayer adhesion
US7341907B2 (en) * 2005-04-05 2008-03-11 Applied Materials, Inc. Single wafer thermal CVD processes for hemispherical grained silicon and nano-crystalline grain-sized polysilicon
KR100648246B1 (ko) * 2005-07-11 2006-11-24 안강호 반도체 메모리 소자의 제조방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5366917A (en) * 1990-03-20 1994-11-22 Nec Corporation Method for fabricating polycrystalline silicon having micro roughness on the surface
US5623243A (en) * 1990-03-20 1997-04-22 Nec Corporation Semiconductor device having polycrystalline silicon layer with uneven surface defined by hemispherical or mushroom like shape silicon grain
TW209253B (ko) * 1990-09-21 1993-07-11 Nidden Aneruba Kk
JP2679433B2 (ja) * 1991-03-14 1997-11-19 日本電気株式会社 多結晶シリコン膜の形成方法
JP2508948B2 (ja) * 1991-06-21 1996-06-19 日本電気株式会社 半導体装置の製造方法
EP0553791A1 (en) * 1992-01-31 1993-08-04 Nec Corporation Capacitor electrode for dram and process of fabrication thereof
KR960002097B1 (ko) * 1992-02-28 1996-02-10 삼성전자주식회사 반도체장치의 커패시터 제조방법
JPH05315543A (ja) * 1992-05-08 1993-11-26 Nec Corp 半導体装置およびその製造方法
JPH06188385A (ja) * 1992-10-22 1994-07-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2682386B2 (ja) * 1993-07-27 1997-11-26 日本電気株式会社 半導体装置の製造方法
JP2658824B2 (ja) * 1993-08-31 1997-09-30 日本電気株式会社 半導体装置の製造方法
JP2658840B2 (ja) * 1993-12-01 1997-09-30 日本電気株式会社 プロセスシミュレータおよびこれを用いたｃｖｄ装置およびプロセスシミュレーション方法
JPH07161931A (ja) * 1993-12-02 1995-06-23 Nec Corp 半導体装置の製造方法
JP2727981B2 (ja) * 1993-12-27 1998-03-18 日本電気株式会社 凸凹アモルファスシリコン膜および凸凹ポリシリコン膜の形成方法
JP2833545B2 (ja) * 1995-03-06 1998-12-09 日本電気株式会社 半導体装置の製造方法
JP2728025B2 (ja) * 1995-04-13 1998-03-18 日本電気株式会社 半導体装置の製造方法
US5554557A (en) * 1996-02-02 1996-09-10 Vanguard International Semiconductor Corp. Method for fabricating a stacked capacitor with a self aligned node contact in a memory cell

Also Published As

Publication number Publication date
KR100219482B1 (ko) 1999-09-01
TW449857B (en) 2001-08-11
JP3741518B2 (ja) 2006-02-01
JPH1056155A (ja) 1998-02-24
US5960281A (en) 1999-09-28

Similar Documents

Publication Publication Date Title
US6020247A (en) Method for thin film deposition on single-crystal semiconductor substrates
US5242530A (en) Pulsed gas plasma-enhanced chemical vapor deposition of silicon
KR970077663A (ko) 반도체 메모리 장치의 커패시터 제조 방법
KR960002873A (ko) 박막 트랜지스터 및 그 제조 방법
KR20010023407A (ko) 단결정 실리콘층의 형성 방법 및 반도체 장치의 제조방법, 및 반도체 장치
KR0149194B1 (ko) 요철면을 갖는 실리콘막의 형성방법
US5858852A (en) Fabrication process of a stack type semiconductor capacitive element
US5470619A (en) Method of the production of polycrystalline silicon thin films
KR100282709B1 (ko) 반구형 실리콘을 이용한 캐패시터의 제조 방법
KR100279217B1 (ko) 반도체 장치 형성 방법, 결정성 반도체 막 형성 방법, 박막 트랜지스터 형성 방법 및 반도체 장치 제조 방법
JP4088912B2 (ja) 半導体素子のキャパシタ製造方法
CN101317249B (zh) 制造多晶硅薄膜的方法
KR100234380B1 (ko) 반구형 그레인의 실리콘막을 갖는 반도체장치의 제조방법
US6514803B1 (en) Process for making an amorphous silicon thin film semiconductor device
JP2001024165A5 (ko)
JPH05175456A (ja) 半導体素子の製造方法
JP2001185489A (ja) クリ−ニング方法
US20120180716A1 (en) Methods for epitaxial silicon growth
US6943089B2 (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
US6764916B1 (en) Manufacturing method for semiconductor device
JP2655924B2 (ja) 多結晶半導体薄膜形成方法
KR0179139B1 (ko) 다결정실리콘층 형성방법
KR0139574B1 (ko) 박막트랜지스터의 채널 폴리실리콘막 형성방법
JPH11163274A (ja) 選択蒸着工程による半球形グレーンシリコン層を用いるキャパシターの形成方法
KR970053938A (ko) 선택적 텅스텐 질화박막 형성방법 및 이를 이용한 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080602

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee