TW448474B - Semiconductor device capable of reducing dispersion in electrical characteristics and operating at high speed and method for fabricating the same - Google Patents

Semiconductor device capable of reducing dispersion in electrical characteristics and operating at high speed and method for fabricating the same Download PDF

Info

Publication number
TW448474B
TW448474B TW088118224A TW88118224A TW448474B TW 448474 B TW448474 B TW 448474B TW 088118224 A TW088118224 A TW 088118224A TW 88118224 A TW88118224 A TW 88118224A TW 448474 B TW448474 B TW 448474B
Authority
TW
Taiwan
Prior art keywords
oxide film
layer
region
gate
soi
Prior art date
Application number
TW088118224A
Other languages
English (en)
Inventor
Yasumori Fukushima
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Application granted granted Critical
Publication of TW448474B publication Critical patent/TW448474B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

4484 74 修正 a 月 案號 88118224 五、發明說明（1) 發明背景 本發明牽涉到一種半導體裝置，譬如在3〇 I (絕緣體上 的半導體）基底上所形成具有凹座結構的M〇S (金屬氧化半 導體）電晶體，以及其製造方法。 利用S 0 I基底所形成的電晶體目前相當受到矚目，因為 該裝置具有較佳的電氣特性，與利用大容量（bulk)半導體 基底所形成的傳統電晶體相較，其門限電壓較低、次門限 特性較佳、不會發生寄生兩極效應等，因此，針對該電晶 體的研究正積極進行申。 S 0 I基底的結構中，絕緣層在矽基底上形成，而矽層（以 下稱為SOI層）在絕緣層上形成，在這類讥1基底上形成的 M0S電晶體通常結構如圖1 1所示。關於s〇 I晶圓，其中一絕 緣層1 0 2和一 SO I層1 〇 3在矽基底1 〇 1上形成，一閘極丨丨4藉 由閉氧化膜112在SOI層103上形成，之後，低濃度雜質離 子利用問極11 4植入作為光罩，在通道區丨丨9的兩侧形成 L D D (輕摻染的沒極）區1 1 5和1 1 5 β此外，氧化膜間隔11 6 和1 1 6在閘極1 1 4的側壁端形成，之後’利用閘極I丨4和氧 化膜間隔11 6和U 6作為光罩執行高濃度植入，以形成源極 接合區1 17和汲極接合區I 18。因此形成的M0S電晶體中， 其通道區1 1 9形成極薄厚度在5 0到1 5 0 nm之間，以改良載 體移動性，所以該源極接合區1 1 7和汲極接合區丨丨8的厚度 同樣減少。因此，源極接合區i i 7和汲極接合區丨丨8的阻抗 本身增加，這導致問題產生，M0S電晶體的作業速度變慢 而使裝置特性降級^ ^ 為了要解決上述問題，照例提出以下半導體裝置製造方
O:\60\60934.ptc 第6頁 4484 74 ___案號 88118224_年月日__ 五、發明說明（2) 法（1 )和（2 )。 (1) 參考先前技藝日本公開Laid-Open Publication編號 HEI 9-8308的半導體裝置製造方法 圖12A到12E為說明參考先前技藝日本公開Laid-Open Publication編號HEI 9 -8 3 0 8的半導體裝置製造流程圖。 在由矽基底201、絕緣層202和SOI層203所架構的SOI基底 上，形成的SOI層203的厚度在300到500 nm之間。某部份 形成通道區和LDD區的SOI層利用光感膜222當作光罩加以 蝕刻，以便將S 0 I層2 0 3部份的膜厚度減少至特定厚度，形 成一溝槽（trench) 223 (圖12A)。接著，閘氧化膜212和 多晶矽層2 1 3均澱積在整個S 0 I基底之上。多晶矽層2 1 3和 閘氧化膜2 1 2利用光感膜2 24當作光罩連續蝕刻，之後，該 閘氧化膜212和閘極214形成（圖12B和12C)。接著，低濃度 雜質離子利用閘極214當作光罩植入SOI層2 0 3，形成LDD區 2 1 5 (圖1 2 D )。接著，氧化膜間隔2 1 6和2 1 6在閘極2 1 4的侧 壁端形成，最後，高濃度雜質離子利用閘極2 I 4和氧化膜 間隔2 1 6作為光罩植入，形成源極接合區2 1 7和汲極接合區 218 (圖 12E)。 (2) 利用LOCOS (局部矽氧化）處理的半導體裝置製造方 法 圖14A到14D為說明利用LOCOS 處理的半導體裝置製造方法 的流程圖。首先，如圖14A到14B所示，由矽基底401、絕 緣層402和SOI層403所架構的SOI基底上，通道區受制於 LOCOS處理，之後，所產生的LOCOS氧化膜利用氮化物膜 405當作光罩整個移除，形成一凹座（recess) c接著，如
O:\60V60934.ptc 第7頁 4484 7 4 索猇 88118224 月 曰 修正 五、發明說明（3) 圖1 4 C所示，形成一閘氧化膜4 1 2，之後，多晶矽膜4 1 3利 用CVD (化學汽相；殿積）法澱積在整個S(H基底上。接著， 多晶矽膜4 1 3深#刻到氮化物膜4 〇 5的表面，形成閘極 414。氮化物膜移除後’利用閘極414當作光罩在s〇I層403 上自行對齊形成源極接合區和汲極接合區。 由如圖12A至12E以及囷〗4A至14D所示的先前技藝技術製 造的soi層上形成的各個電晶體令，形成通道區或£1)1)區的 部份以特定深度組成’而源極接合區和汲極接合區可變 厚。因此’電晶體產生減少接合區阻抗的效應。 但是’利用圖1 2A至1 2E以及1 4A至14D所示的半導體裝置 製造方法製造的S 0 Ϊ層上所形成的電晶體有以下問題。 半導體裝置製造方法（1 )有下列問題。 根據圖12A至12E半導體裝置製造方法所製造的半導體裝 置’閘極2 1 4係利用光感膜2 24當作光罩蝕刻而成。由塗 覆、曝光及顯影（developing)過程中形成、作為光罩的光 感膜224 ’其位置在曝光裝置的精確範圍内改變。因此， 作為光罩的光感膜224不一定會在溝槽區223的中央形成。 圖13A至13D為移動作為光罩的光感膜位置時的流程圖。 如圖13A所示，當光感膜324從溝槽中央移向源極區端（在 圖13A至13D中為向左移動）時，形成閘極314 (圖13Β) β因 此’在植入低濃度雜質離子至“^區的下一流程中，其中 有一結構為位於源極端的LDD區315a和位於汲極端的11)1}區 315b變得不對稱（圖i3c)。接著，當高濃度雜質離子植入 源極接合區3 1 7和汲極接合區3 1 8時，電晶體會出現一種結 構’其t該源極端和該汲極端在通道區3丨9 (圖丨3 D)附近
O:\60\60934.ptc
第8頁 4484 74
五、發明說明（4) 開始變為非對稱。非對稱的程度取決於曝光裝置的 度’閉極無法一直在溝槽中央區形成。因此，要在特定位 置以高度再生力形成”十分困# ’且這 電晶體的電氣特性大不相同。 作為上述問題的對策，$，槽寬度增加以致源極端與没 極端的LDD區大小相同如圖1 3E所示時，則電晶體的尺 加’就整合而言會產生此種缺點。甚至，由於位於ldd區 31 5a和3 15b之外的源極接合區3 25和汲極接合區326厚度變 薄’因此接合區產生極大的阻抗’而減慢了電晶體的作業 速度。 半導體裝置製造方法（2 )有下列問題。 根據圖14A至丨41)的半導體裝置製造方法，形成凹座結構 的LOCOS氧化膜404利用濕餘刻整個移除（圖14β)，之後， 形成該閘氧化膜4 1 2和閘極4 1 4。因此，該閘極4〗4會出現 一種結構’其卡該閘極414與SOI層40 3的L〇c〇s端重疊（圖 14D)，這將導致問題產生，由於晶體缺陷會在層403的 LOCOS端產生漏電流。 甚至閘極4 1 4的側壁外形變成類似鳥嘴的形狀，這種形 狀很難控制，這使得雜質植入源極接合區、沒極接合區和 通道區的情況也難以控制。因此，無法得到所希望的電晶 體結構’將導致無法得到穩定的特性e 此外，根據在閘極4 14或SOI層40 3的源極接合區和汲極 接合區的表面上形成低阻抗矽化物的矽化技術，閘極4丄4 的結構中，閘極4 14重疊到SOI層4 0 3的LOCOS端。因此，有 時會因為閘極414與SOI層403的源極接合區和汲極接合區
O:\60\60934.ptc 第9頁 4484 74 案號 88118224_^^_日修正__ 五、發明說明（5) 之間形成的矽化物而發生橋接短路的現象。 發明總結 因此，本發明的目的係揭示一種可減少電氣特性分散、 避免矽化過程發生橋接短路及於高速下操作之半導體裝置 及其製造方法。 為達到上述目的，本發明提供一種具有矽基底、在矽基 底上形成絕緣層以及在絕緣層上形成S 0 I層的半導體裝 置，包括： 一在SOI層上形成之通道區： 在SOI層的通道區兩側所形成的LDD區； 在S 0 I層的個別L D D區之外形成的一源極接合區和一没極 接合區； 一透過閘絕緣膜在通道區上形成的閘極，其兩側壁的外 形約與SOI基底成垂直；以及 一氧化膜間隔，該間隔在閘極的兩側壁端上的LDD區形 成，其中 該源極接合區和ί及極接合區的厚度大於通道區的厚度， 且其中 該LDD區的厚度不斷改變，以致LDD區從通道區端向源極 接合區端及汲極接合區端逐漸變厚。 根據具有上述結構的半導體裝置，在通道區的閘極兩側 壁的LDD區上所形成的具有氧化膜間隔的結構，由於在製 造階段的雜質離子植入過程利用閘極和氧化膜間隔當作光 罩，因此出現自行對齊的配置，藉由此方法，依照相對於 L D D區之外的源極接合區和汲極接合區的位置來決定閘極
O:\60\60934.ptc 第10頁 448474 _案號88118224_年月日__ 五、發明說明（6) 位置。因此，可減少電氣特性分散的情況。S 0 I層的源極 接合區和汲極接合區要比通道區厚，因此，源極及汲·極接 合區的阻抗降低。SOI層的LDD區厚度不斷改變，以致LDD 區的厚度從通道區端向源極接合區端及汲極接合區端以通 道區厚度為準逐漸增加。因此，閘極和LDD區之間以及閘 極與源極和汲極接合區之間容量增加的情況受到限制。如 上所述，藉由減少源極和汲極接合區本身的阻抗以及限制 閘極與源極和汲極接合區間容量的增加，使電晶體作業的 速度大幅改善。甚至，所形成的閘極的側壁形狀約與SO I 基底垂直，因此，閘極不會與源極和汲極接合區重疊。在 採用矽化處理的情況下，則可避免問極與源極和汲極接合 區之間的橋接短路。 本發明也提供製造半導體裝置製造方法，該方法由以下 步驟組成： 連續在一 SOI基底上形成一第一氧化膜和一第一氮化物 膜，該S 0 I基底由矽基底、絕緣層和S 0 I層所組成； 藉由移除氮化物膜上成為SOI層的通道區的部份，在氮 化物膜上形成一開口； 選擇性地氧化該SOI層，並在剩餘的SOI層上形成一選擇 氧化膜，以致成為剩餘SOI層的通道區的一部份出現特定 厚度，其中有形成開口的氮化物膜用來作為光罩； 在該選擇氧化膜形成後，利用其中形成開口的氧化膜用 來作為光罩，蝕刻約與該SOI基底呈垂直的選擇氧化膜， 直到剩餘的SO I層曝露出來； 在藉由蝕刻選擇氧化膜所曝露的剩餘S 0 I層上形成閘氧
O:\60\60934.ptc 第11頁 4484 74
__案號 88118224 五、發明說明（7) 化膜； 藉由在整個SOI基底上形成一多晶石 一部份上閘氧化膜形成’以便在氮化物膜的上S01 J y 由多晶矽所組成的閘極，並深蝕刻該多a η心攻一 在閘極形成後，藉由移除該氮化物膜a、a I 值 該第-氧化棋，在制極之下的某區氧化膜和 變為一LDD區的一部份，並利用該閘極作’ ^ ，形成 度雜質離子至該SOI層： 罩植入低；農 藉由在整個SOI基底上形成一第二氧化膜，在該整個s 基底上’成為LDD區的部份在該SOI層上形成，以門 極兩側壁端形成一氧化膜間隔，並使該第二 / =， 向異性的蝕刻；以及 联X到各 在氧化膜間隔形成後’利用該閘極和氧化膜間隔當作本 罩’藉由植入高濃度雜質離子至SOI層中，在該閑極盘光 化膜間隔之下區域外的so I層内，形成一源極^人 ^ = 極接合區。 D -和及 根據本發明的半導體裝置製造方法，該第一氧化膜和 化物膜首先連續在SOI基底上形成，該SOI基底由該碎基’ 底、該絕緣層和該SOI層所組成，且藉由移除成為s〇I^J 道區的部份上之氮化物膜，該開口在該氮化物膜上形^ β 接著，該SO I層選擇性以氮化物膜氧化，其中該開口 /形° 成’用來作為光罩，以致成為SOI層通道區的部份出^ 定厚度’在SOI層上形成，該選擇氧化膜具有烏嘴形狀，· 其中該部份形狀的厚度向兩側外部逐漸減少。然後'該’ SO I層沿著該選擇氧化膜的鳥嘴形狀厚度逐漸改變，以^致
4484 74 _案號 88118224_年月日__ 五、發明說明（8)
該氮化物膜開口之下的部份（變為通道區）變平，且平坦區 兩側逐漸向外側變厚。之後，藉由蝕刻約與具有氮化物膜 的SOI基底垂直的選擇氧化膜，其中該開口形成當作光 罩，在該氮化物膜開口下方成為SOI層通道區的部份曝露 出來。接著，在利用蝕刻選擇氧化膜所曝露出來的SO I層 上藉由形成該閘氧化膜，在整個S 0 I基底上形成多晶矽 層，其中該閘氧化膜形成，並深蝕刻該多晶矽層，多晶矽 所組成之閘極在氮化物膜開口内側形成，也就是在成為 SOI層的膜厚度逐漸減少之通道區的一部份上。藉由在該 閘極形成後移除該氮化物膜、該選擇氧化膜及該第一氧化 膜，且利用該閘極作為光罩植入低濃度雜質離子至S 0 I層 ( 中，成為LDD區的部份在閘極下之區域外的SOI層内形成。 接著，藉由在整個SOI基底上形成一第二氧化膜，在該整 個SOI基底上，成為LDD區的部份在SOI層上形成，以便在 該閘極的兩側壁上形成氧化膜間隔，並使該第二氧化膜受 到各向異性的蝕刻。之後，利用該閘極和氧化膜間隔當作 光罩，藉由植入高濃度雜質離子至SOI層中，該源極接合 區和該汲極接合區在該閘極與氧化膜間隔之下區域外的 SOI層内形成。在此階段，該氧化膜間隔下的SOI層使其雜 質濃度維持較低濃度，以形成LDD區。藉由在SOI層厚度不 斷改變的區域上形成該氧化膜間隔，該LDD區的厚度持續 變化以致其厚度從通道區側朝向該源極接合區侧與汲極接 合區側逐漸增加。如上說明所製造之半導體裝置，該閘極 位置是以相對於LDD區之外的源極接合區與汲極接合區的 位置來決定。因此，可減少電氣特性分散的情況。該SO I
O:\60\60934.ptc 第13頁 4484 7 4 _案號88118224_年月曰 修正_ 五、發明說明（9) 層的源極接合區和汲極接合區的厚度變得大於通道區的厚 度。因此，該源極及汲極接合區本身的阻抗減少。SO I層 的LDD區厚度不斷改變，以致其厚度從通道區端向源極接 合區端及没極接合區端以通道區厚度為準逐漸增加。因 此，閘極和L D D區之間以及閘極與源極和汲極接合區之間 容量增加的情況受到限制，而允許電晶體的作業速度有明 顯的改進。甚至，所形成的閘極的側壁形狀約與S 01基底 垂直，因此，閘極不會與源極和汲極接合區重疊。在採用 矽化處理的情況下，則可避免閘極與源極和汲極接合區之 間的橋接短路。 本發明還提供一種具有矽基底、在矽基底上形成絕緣層 以及在絕緣層上形成SO I層的半導體裝置，包括： 一在SOI層上形成之通道區； 在SOI層的通道區兩側形成的LDD區； 在SOI層的個別LDD區之外形成的一源極接合區和一没極 接合區； 一透過閘絕緣膜在通道區上形成的閘極，且其兩側壁具 有一約與SOI基底成垂直的形狀；以及 一氧化膜間隔，該間隔在閘極的兩側壁處的LDD區上形 成，其中 該源極接合區和沒極接合區的厚度大於通道區和LDD區 個別的源極接合區和汲極接合區的厚度，且其中 該源極接合區和該汲極接合區的厚度不斷改變，以致 LDD區附近區域的厚度從LDD區端朝向該外側逐漸變厚。 根據具有上述結構的半導體裝置，在通道區的閘極兩側
O:\60\60934.ptc 第14頁 4484 74 _案號88118224_年月曰__ 五、發明說明（10) 壁的LDD區上所形成的具有氧化膜間隔的結構，由於在製 造階段的雜質離子植入過程利用閘極和氧化膜間隔當作光 罩，因此出現自行對齊的配置，藉由此方法，依照相對於 L D D區之外的源極接合區和汲極接合區的位置來決定閘極 位置。因此，可減少電氣特性分散的情況。S 0 I層的源極 接合區和沒極接合區變得比通道區和L D D區厚，藉此該源 極及汲極接合區的阻抗降低。該源極接合區和該汲極接合 區的厚度不斷改變，以致LDD區附近區域的厚度從LDD區端 朝向該外侧逐漸變厚。因此，閘極和L D D區之間以及閘極 與源没極接合區之間容量增加的情況受到限制。如上所 述，藉由減少源極和汲極接合區本身的阻抗以及限制閘極1 與源極和汲極接合區間容量的增加，使電晶體作業的速度 大幅改善。甚至，所形成的閘極的側壁形狀約與SO I基底 垂直，因此，閘極不會與源極和；及極接合區重憂。在採用 矽化處理的情況下，則可避免閘極與源極和汲極接合區之 間的橋接短路。 本發明也提供製造半導體裝置製造方法，該方法由以下 步驟組成： 連續在SOI基底上形成一第一氧化膜和一第一氮化物 膜，該S 0 I基底由矽基底、絕緣層和S 0 I層所組成； 藉由移除該第一氮化物膜的特定區，在該第一氮化物膜 上形成一開口 ： 選擇性地氧化該SOI層，並在剩餘的SOI層上形成一選擇 氧化膜，以致成為剩餘SOI層的通道區的一部份出現特定 厚度，其中有形成開口的氮化物膜用來作為光罩；
O:\60\60934.ptc 第15頁 4484 74 JL_____η 修正 曰 案號 88118224 五、發明說明（11) 藉由在整個SOI基底上形成一第二氮化物膜，在該第一 =物膜開口的兩侧壁上形成一氮化物膜間隔，其中該選 f 5 2膜形成’且藉由各向異性深蝕刻該第二氮化物 直到該選擇氧化膜曝露出來； Α ί Ϊ 3化物Ϊ間ί形成後，利用該第-氮化物膜及該氮 化物膜間隔作為光罩’ ϋ刻約與該so J基底呈垂直的 氧化膜，直到剩餘的SOI層曝露出來； 在藉由蝕刻選擇氧化祺所曝露的剩餘so丨層上形 化膜； 藉由在其上形成閘氧化祺的整個so丨基底上形成多晶矽 ΐ描ΐ第一氮化t膜的開口内形成一由多晶矽所組成的 閘極，並深蝕刻該多晶矽層. 藉：：除該閘極形成後“ 一氮化物膜、該乱 隔、該選擇氧化膜以及該第一氧化膜，在該閑極之下的某 !外的SOI層内’形成一成為LDD區的部份，並利用該閘極 當作光罩植入低濃度雜質離子至S0I層； 藉由在整個SOI基底上形成一第二氧化膜，在該整個s〇i 基底上，成為LDD區的部份在該S0I層上形成’以便在該閘 極兩侧壁端形成一氧化膜間隔，並使該第二氧化膜受到各 向異性的蝕刻；以及 在氧化膜間隔形成後’利用該閘極和氧化膜間隔當作光 罩’藉由植入南濃度雜質離子至SOI層中，在該閘極與氧 化膜間隔之下區域外的SOI層内，形成—源極接合區和一 ;及極接合區。 根據本發明的半導體裝置製造方法，該第一氧化膜和該
O:\60\60934.ptc
第16頁 4484 7 4 _案號 88118224_年月日_ί±^._ 五、發明說明（12) 第一氮化物膜首先連續在SOI基底上形成，該基底由該矽 基底、該絕緣層和該SO I層所組成，且藉由移除該第一氮 化物膜的特定區，該開口在該第一氮化物膜中形成。接 著，該SO I層選擇性以第一氮化物膜氧化，其中該開口形 成，用來作為光罩，以致成為SOI層通道區的部份出現特 定厚度，在SOI層上形成，該選擇氧化膜具有鳥嘴形狀， 其中該部份形狀的厚度向兩側外部逐漸減少。然後，該 S 0 I層沿著該選擇氧化膜的鳥嘴形狀厚度逐漸改變，以致 該氮化物膜開口之下的部份變平，且平坦區兩側逐漸向外 側變厚。之後，藉由在整個SOI基底上形成該第二氮化物 膜，其中該選擇氧化膜形成，且藉由各向異性深蝕刻該第 二氮化物膜，直到該選擇氧化膜曝露出來，該氮化物膜間 隔在該第一氮化物膜的開口兩側壁上形成。之後，藉由蝕 刻約與該S 0 I基底垂直的選擇氧化膜，利用該第一氮化物 膜和氮化物膜間隔當作光罩直到SOI層曝露出來，該第一 氮化物膜開口之下的S 0 I層的部份曝露出來，但氮化物膜 間隔以下的區域不會曝露出來。接著，在利用蝕刻選擇氧 化膜所曝露出來的SOI層上藉由形成該閘氧化膜，在整個 SO I基底上形成多晶矽層，其中該閘氧化膜形成，並深蝕 刻該多晶矽層，多晶矽所組成之閘極在第一氮化物膜開口 内側形成。藉由在該閘極形成後移除該第一氮化物膜、該 氮化物膜間隔、該選擇氧化膜及該第一氧化膜，且利用該 閛極作為光罩植入低濃度雜質離子至SOI層中，成為LDD區 的部份在閘極下之區域外的S 0 I層内形成。接著，藉由在 整個SOI基底上形成一第二氧化膜，其中成為LDD區的部份
O:\60\60934.ptc 第17頁 4484 7 4 _案號 88118224_年月日_i±S._ 五、發明說明（13) 在SO I層上形成，並使該第二氧化膜受到各向異性的蝕 刻，該氧化膜間隔在該閘極的兩側壁上形成。之後，利用 該閘極和氧化膜間隔當作光罩，藉由植入高濃度雜質離子 至SO I層中，該源極接合區和該汲極接合區在該閘極與氧 化膜間隔之下區域外的SO I層内形成。在此階段，該氧化 膜間隔下的SO I層使其雜質濃度維持較低濃度，以形成LDD 區。藉由在該SO I層厚度減少膜的平坦區上形成氧化膜間 隔，該LDD區的厚度變成與該通道區的厚度相同，同時該 源極接合區和汲極接合區的厚度持續改變，以致在LDD區 附近區域的厚度從LDD區端開始朝向外側逐漸變厚。如上 說明所製造之半導體裝置，該閘極位置是以相對於LDD區 之外的源極接合區與汲極接合區的位置來決定。因此，可 減少電氣特性分散的情況。該S 01層的源極接合區和汲極 接合區的厚度.變得大於通道區的厚度。因此，該源極及汲 極接合區本身的阻抗減少。SOI層的LDD區的厚度與具有小 片膜厚度的通道區的厚度，因此，閘極和L D D區之間以及 閘極與源極和汲極接合區之間容量增加的情況受到限制， 而允許電晶體的作業速度有明顯的改進。甚至，所形成的 閘極的側壁形狀約與SO I基底垂直，因此，閘極不會與源 極和汲極接合區重疊。在採用矽化處理的情況下，則可避 免閘極與源極和汲極接合區之間的橋接短路。 本發明也提供製造半導體裝置製造方法，該方法由以下 步驟組成： 連續在SOI基底上形成一第一氧化膜和一第一氮化物 膜，該S 0 I基底由砍基底、絕緣層和S 0 I層所組成；
O:\60\60934.ptc 第18頁 4484 74 _案號88118224_年月日_^_ 五、發明說明（14) 藉由移除該第一氮化物膜的特定區，在該第一氮化物膜 上形成一開口； 選擇性地氧化該SOI層，並在剩餘的SOI層上形成一選擇 氧化膜，以致成為剩餘SOI層的通道區的一部份出現特定 厚度，其中有形成開口的氮化物膜用來作為光罩； 在選擇氧化膜形成之後，利用形成的開口作為光罩，蝕 刻約與SOI基底呈垂直的選擇氧化膜，直到剩餘SOI層的第 一氮化物膜曝露出來； 在藉由钱刻選擇氧化膜所曝露的剩餘SOI層上形成一第 二氧化膜； 藉由在整個SOI基底上形成一第二氮化物膜，在該第一 氮化物膜開口的兩側壁上形成一氮化物膜間隔，其中該第 二氧化膜形成，且藉由各向異性深蝕刻該第二氮化物膜， 直到該第二氧化膜曝露出來； 在該氮化物膜間隔形成之後，移除該第二氧化膜的曝露 區，並藉由移除該第二氧化膜而曝露出來的SOI層上形成 —閘氧化膜； 藉由在整個SOI基底上形成一多晶矽層，在該SOI基底的 一部份上閘氧化膜形成，以便在該第一氮化物膜的開口内 形成一由多晶矽所組成的閘極，並深蝕刻該多晶矽層； 藉由移除該閘極形成後的第一氮化物膜、該氮化物膜間 隔、該選擇氧化膜以及該第一氧化膜，在該閘極之下的某 區外的SOI層内，形成一成為LDD區的部份，並利用該閘極 當作光罩植入低濃度雜質離子至SOI層；
藉由在整個SOI基底上形成一第二氧化膜，在該整個SOI
O:\60\60934.ptc 第19頁 4484 74 _案號88118224_年月日__ 五、發明說明（15) 基底上，成為L DD區的部份在SO I層上形成，以便在該閘極 兩側壁端形成一氧化膜間隔，並使該第二氧化膜受到各向 異性的#刻；以及 在氧化膜間隔形成後，利用該閘極和氧化膜間隔當作光 罩，藉由植入高濃度雜質離子至SOI層中，在該閘極與氧 化膜間隔之下區域外的SO I層内，形成一源極接合區和一 汲極接合區。 根據本發明的半導體裝置製造方法，該第一氧化膜和該 第一氮化物膜首先連續在SOI基底上形成，該基底由該矽 基底、該絕緣層和該SO I層所組成，且藉由移除該第一氮 化物膜的特定區，該開口在該第一氮化物膜中形成。接 著，該S 0 I層選擇性以第一氮化物膜氧化，其中該開口形 成，用來作為光罩，以致成為SOI層通道區的部份出現特 定厚度，在SOI層上形成，該選擇氧化膜具有鳥嘴形狀， 其中該部份形狀的厚度向兩側外部逐漸減少。然後，該 S 0 I層沿著該選擇氧化膜的烏嘴形狀厚度逐漸改變，以致 該第一氮化物膜開口之下的部份變平，且平坦區兩侧逐漸 向外侧變厚。之後，藉由蝕刻約與具有氮化物膜的SO I基 底垂直的選擇氧化膜，其中該開口形成當作光罩，在該第 —氮化物膜開口下方SOI層的部份曝露出來。之後，藉由 在蝕刻該選擇氧化膜而曝露出來的SOI層上形成該第二氧 化膜，在整個SOI基底上形成該第二氮化物膜，在該基底 上該第二氧化膜形成，且藉由各向異性深蝕刻該第二氮化 物膜，直到該第二氧化膜曝露出來，該氮化物膜間隔在該 第一氮化物膜的開口兩側壁上形成。在氮化物膜間隔形成
O:\60\60934.ptc 第20頁 4484 74 _案號 88118224_年月日_ί±ί._ 五、發明說明（16) 後，藉由移除該第二氧化膜的曝露區，在藉由移除該第二 氧化膜所曝露出來的SOI層上形成該閘氧化膜，在形成閘 氧化膜的整個S 0 I基底上形成該多晶矽層，且深蝕刻該多 晶矽層，由多晶矽所組成的閘極在該第一氮化物膜開口之 内形成。藉由在該閘極形成後移除該第一氮化物膜、該氮 化物膜間隔、該選擇氧化膜及該第一氧化膜，且利用該閘 極作為光罩植入低濃度雜質離子至SOI層中，成為LDD區的 部份在閘極下之區域外的S 0 I層内形成。接著，藉由在整 個SOI基底上形成一第二氧化膜，其中成為LDD區的部份在 S 0 I層上形成，該氧化膜間隔在該閘極的兩側壁上形成， 並使該第二氧化膜受到各向異性的蝕刻。之後，利用該閘 極和氧化膜間隔當作光罩，藉由植入高濃度雜質離子至 SOI層中，該源極接合區和該汲極接合區在該閘極與氧化 膜間隔之下區域外的S 0 I層内形成。在此階段，該氡化膜 間隔下的SO I層使其雜質濃度維持較低濃度，以形成LDD 區。藉由在該SOI層厚度減少膜的平坦區上形成氧化膜間 隔，該LDD區的厚度變成與該通道區的厚度相同，同時該 源極接合區和汲極接合區的厚度持續改變，以致在LDD區 附近區域的厚度從LDD區端開始朝向外侧逐漸變厚"如上 說明所製造之半導體裝置，該閘極位置是以相對於LDD區 之外的源極接合區與沒極接合區的位置來決定。因此，可 減少電氣特性分散的情況。該S 01層的源極接合區和没極 接合區的厚度變得大於通道區的厚度。因此，該源極及汲 極接合區本身的阻抗減少。SOI層的LDD區的厚度與具有小 片膜厚度的通道區的厚度，因此，閘極和L D D區之間以及
O:\60\60934.ptc 第21頁 4484 7 4 _案號88118224_年月日__ 五、發明說明（17) 閘極與源極和汲極接合區之間容量增加的情況受到限制， 而允許電晶體的作業速度有明顯的改進。甚至，所形成的 閘極的側壁形狀約與SO I基底垂直，因此，閘極不會與源 極和汲極接合區重疊。在採用矽化處理的情況下，則可避 免閘極與源極和汲極接合區之間的橋接短路。 本發明也提供製造半導體裝置製造方法，該方法由以下 步驟組成： 連續在SOI基底上形成一第一氧化膜和一第一氮化物 膜，該S 0 I基底由ί夕基底、絕緣廣和S 0 I層所组成； 藉由移除該第一氮化物膜的特定區，在該第一氮化物膜 上形成一開口； 選擇性地氧化該SOI層，並在剩餘的SOI層上形成一選擇 氧化膜，以致成為剩餘SOI層的通道區的一部份出現特定 厚度，其中有形成開口的氮化物膜用來作為光罩； 藉由在整個SOI基底上形成一第二氮化物膜，在該第一 氮化物膜開口的兩側壁上形成第一氮化物膜間隔，其中該 選擇氧化膜形成，且藉由各向異性深蝕刻該第二氮化物 膜，直到該選擇氧化膜曝露出來； 在第一氮化物膜間隔形成之後，利用該第一氮化物膜及 該第一氮化物膜間隔作為光罩，蝕刻約與SO I基底呈垂直 的選擇氧化膜，直到SOI層曝露出來； 在藉由蝕刻選擇氧化膜所曝露的SOI層上形成一第二氧 化膜； 在該第二氧化膜形成後，藉由在整個SOI基底上形成一 第三氮化物膜，在該第一氮化物膜開口中的第一氮化物膜
O:\60\60934.p；c 第22頁 4484 74
Jt_h. 修正 曰 五、發明說明（18) 間隔之兩側壁上，形成一第二氮化物膜間隔，且藉由各向 異性深蝕刻該第三氮化物臈，直到該第二氧化膜曝露出 來； 在該第一氮化物骐間隔形成之後，移除該第二氧化膜的 曝露區’並在藉由移除該第二氧化膜而曝露出來的層 上形成一閘氧化膜； 藉由在其上形成閘氧化膜的整個s〇 I基底上形成多晶矽 層，在該第一氮化物膜的開口内形成一由多晶矽所組成的 閘極’並深姑刻該多晶石夕層； 於閘氧化膜形成之後，藉著移除第一氮化物膜、第一氮 化物膜間隔、第二氮化物膜間隔、選擇氧化膜以及第一氧 化膜，以及使用閘極電極作為光罩而植入低濃度雜質離 子，而於閘極之下某區域外的S0I層内，形成成為LDD區 部分。 藉由在SOI基底上形成一第二氧化膜而於變成s〇i層 區部分上之閘極電極兩侧壁上形成一氧化膜間隔，苴 成LDD區之部分係形成於s〇I層上，且使該第二&
各向異性的蝕刻；以及 乳化膜又至J 罩在後，利用該閘極和氧化膜間隔當作光 罩藉由植入尚濃度雜質離子至SOI層中，在該闡炻盥备 化膜間隔之下區域外的so f層内，形成一源極接入一 汲極接合區。 ° 根據本發明的半導體裝置製造方法，該第—氧化膜和該 第一氮化物膜首先連續在SOI基底上形成，該基底由該石夕 基底、該絕緣層和該SOI層所組成，且藉由移除該第—氮
O:\60\60934.ptc 第23頁 4484 7 4 _案號88118224_年月 曰 修正_ 五、發明說明（19) 化物膜的特定區，該開口在該第一氮化物膜中形成。接 著，該S 0 I層選擇性以第一氮化物膜氧化，其中該開口形 成，用來作為光罩，以致成為SOI層通道區的部份出現特 定厚度，在SO I層上形成，該選擇氧化膜具有鳥嘴形狀， 其中該部份形狀的厚度向兩側外部逐漸減少。然後，該 S 0 I層沿著該選擇氧化膜的烏嘴形狀厚度逐漸改變，以致 該第一氮化物膜開口之下的部份變平，且平坦區兩側逐漸 向外側變厚。之後，藉由在整個SO Ϊ基底上形成該第二氮 化物膜，其中該選擇氧化膜形成，且藉由各向異性深蝕刻 該第二氮化物膜，直到該選擇氧化膜曝露出來，該第一氮 化物膜間隔在該第一氮化物膜的開口兩側壁上形成。之 後，藉由蝕刻約與該SOI基底垂直的選擇氧化膜，在該第 一氮化物膜間隔形成後，利用該第一氮化物膜和第一氮化 物膜間隔當作光罩直到SO I層曝露出來，該第一氮化物膜 開口之下的SO I層的部份曝露出來，但第一氮化物膜間隔 以下的區域不會曝露出來。之後，藉由在蝕刻該選擇氧化 膜而曝露出來的SOI層上形成一第二氧化膜，接著在整個 SOI基底上形成該第三氮化物膜，且藉由各向異性深蝕刻 該第三氮化物膜直到該第二氧化膜曝露出來，該第二氮化 物膜間隔在該第一氮化物膜開口内第一氮化物膜間隔的兩 側壁上形成β在第二氮化物膜間隔形成後，藉由移除該第 二氧化膜的曝露區，在藉由移除該第二氧化膜所曝露出來 的S 0 I層上形成該閘氧化膜，在形成閘氧化膜的整個S 01基 底上形成該多晶矽層，且深蝕刻該多晶矽層，由多晶矽所 組成的閘極在該第一氮化物膜開口之内形成。在該閘極膜
O:\60\60934.ptc 第24頁 4484 74 _案號88118224_年月曰 修正_ 五、發明說明（20) 形成後藉由移除該第一氮化物膜、該第一氮化物膜間隔、 該第二氮化物膜間隔、該選擇氧化膜及該第一氧化膜，且 利用該閘極作為光罩植入低濃度雜質離子至該SO I層中， 成為LDD區的部份在閘極下的區域外的SOI層内形成。接 著，藉由在整個SOI基底上形成該第二氧化膜，其中成為 LDD區的部份在SOi層上形成，並使該第二氧化膜受到各向 異性的蝕刻，該氧化臈間隔在成為該閘極的兩側壁上S0 I 層的LDD區的區域上形成。之後，利用該閘極和氧化膜間 隔當作光罩，藉由植入高濃度雜質離子至SOI層中，該源 極接合區和該汲極接合區在該閘極與氧化膜間隔之下區域 外的SO I層内形成。在此階段，該氧化膜間隔下的SO I層使； 其雜質濃度維持較低濃度，以形成LDD區。藉由在該SOI層： 厚度減少膜的平坦區上形成氧化膜間隔，該LDD區的厚度 變成與該通道區的厚度相同，同時該源極接合區和汲極接 合區的厚度持續改變，以致在LDD區附近區域的厚度從LDD 區端開始朝向外側逐漸變厚。如上說明所製造之半導體裝 置，該閘極位置是以相對於LDD區之外的源極接合區與汲 極接合區的位置來決定。因此，可減少電氣特性分散的情 況。該SOI層的源極接合區和汲極接合區的厚度變得大於 通道區的厚度。因此，該源極及汲極接合區本身的阻抗減 少。SOI層的LDD區的厚度與具有小片膜厚度的通道區的厚 度’因此，閘極和L D D區之間以及閉極與源極和ί及極接合 區之間容量增加的情況受到限制，而允許電晶體的作業速 度有明顯的改進。甚至，所形成的閘極的側壁形狀約與 S 0 I基底垂直，因此，閘極不會與源極和汲極接合區重
O:\60\60934.ptc 第25頁 _案號88118224_年月日 修正 _ 五、發明說明（21) 疊》在採用矽化處理的情況下，則可避免閘極與源極和汲 極接合區之間的橋接短路。 在一具體實施例t，該SOI層通道區的厚度為5至100 nm，且SOI層的源極接合區及汲極接合區的厚度為50至500 n m ° 根據以上具體實施例之半導體裝置，當厚度在5至50 nm 之間時’該SOI層的通道區成為完全耗盡的狀態載體移動 力有改善，而當厚度介於5 〇至1 〇 〇 nm之間時，則是部份耗 盡的狀態，以致實際有足夠的載體移動力。若通道區厚度 小於5 nm ’則膜厚度很難控制，以致增加電氣特性變化的 機會’而導致不良影響。若通道區厚度超過10〇 nm，載體 移動力將減少，而導致問題產生。當厚度介於50至500之 間時’ SO I層的源極接合區及汲極接合區均允許阻抗減 少。但疋’若厚度小於50 nm，則阻抗變高，導致不良影 響e SSOI層的源極接合區和汲極接合區任一厚度超過5〇〇 nm ’則需要較多時間來形成SO I層，且製造過程中很難讓 時間減少。 在一具體實施例中，S〇l基底的絕緣層町以是氧化膜或 氮化物膜。 根據以上具體實施例的半導體裝置，單晶薄膜很容易形 成’ ^為作為基底的絕緣層上之SO I層利用在絕緣層上形 成的半導體材質之氧化膜或氮化物膜作為SOI層的絕緣 層。 圖式簡單說明 從以下所提供的詳細描述和附圖，可以更加瞭解本發
O:\60\60934.ptc 第26頁 4484 7 4 案號 88118224 年月曰 修正 五、發明說明（22) 明，以下描述及附圖僅作說明用，因此將不限制本發明， 且其中： 圖1 A至1 D為說明根據本發明第一具體實施例半導體裝置 製造方法的流程圖； 圖2A到2D為延續自圖1D的上述半導體裝置製造方法的流 程圖。 圖3 A至3 D為說明根據本發明第二具體實施例半導體裝置 製造方法的流程圖； 圖4A到4D為延續自圖3D的上述半導體裝置製造方法的流 程圖； 圖5A到5B為延續自圖4D的上述半導體裝置製造方法的流 程圖： 圖6A至6D為說明根據本發明第三具體實施例半導體裝置 製造方法的流程圖； 圖7A到7E為延續自圖6D的上述半導體裝置製造方法的流 程圖； 圖8A至8D為說明根據本發明第四具體實施例半導體裝置 製造方法的流程圖； 圖9A到9D為延續自圖8D的上述半導體裝置製造方法的流 程圖； 圖1 0A到1 0B為延續自圖9D的上述半導體裝置製造方法的 流程圖： 圖11為說明在一般SOI基底上製造半導體裝置的方法之 截面圖； 圖1 2A到1 2E為說明先前技藝的半導體裝置製造方法的流
O:\60\60934.ptc 第27頁 ΑΑΒ^Ι Λ __案號 88118224_± 五、發明說明（23) 月 曰 修正 程圖； 圖1 3Α到1 3Ε為說明先前技藝的半導體裝置製造方法的流 程圖；以及， 圖1 4Α到1 4D為說明另一先前技藝的半導體裝置製造方法 的流程圖。 較佳具體實施例之詳細說明 本發明之半導體裝置及製造方法將以附圖所示之具體實 施例為基礎詳細說明如下。 (第一具體實施例） 圖1Α至1D以及圖2Α至2D為說明根據本發明第一具體實施 例半導體裝置製造方法的流程圖。 首先’如圊1Α所示，在由矽基底I、絕緣層2及S(H層3所 組成之SOI基底上，在該SOI層3上連續形成一第一氧化膜4 和一氣化物膜5。接著，抗蝕光罩6在氮化物膜5上組成圖 案’形成開口 7 ’且蝕刻該氮化物膜5以便在氮化物膜5上 形成開口7A。應注意s〇I層3的膜厚度為150 ηιη。 ，接著’如圖1B所示’移除抗蝕光罩6 (如圖1A所示），之 後’執行LOCOS (矽的局部氧化），以致成為s〇i層3通道區 的部份8出現特定膜厚度（例如5 0 nm)，形成一選擇氧化膜 9 °在此階段*成為s 〇 I層3的源極接合區的部份丨〇以及成 ，^極接合區的部份丨丨均覆蓋著氮化物膜5 β因此，上述 部份1 >0及11均未氧化，以致部份丨〇及丨丨的厚度未改變。 接著’如圖1C所示，選擇氧化膜9(如圖1B所示）約與S0 j 基底呈垂直加以蝕刻，直到成為SO I層3通道區的部份8利 用氣化物膜5作為光罩曝露出來，之後，一閘氧化膜12在
4484 7 4 _案號88118烈4 年-J_g____修正__ 五、發明說明（24) 成為曝露SOI層3通道區的部份8上形成。在触刻L〇c〇s氧化 選擇氧化膜9時，選擇氧化膜9兩側上的鳥嘴部份（戠面圊 上該部份的厚度逐漸向外減少）並未钱刻，與圖1 4所示之 先前技藝半導體裝置製造方法有所不同。 因此，接下來步驟所形成之閘極1 4 (如圖2 A所示）受到 限制’因此不會覆蓋到成為S 01層3的源極接合區的部份1 〇 與成為及極接合區的部份11的LOCOS端，也減少L〇c〇s端由 於晶體缺陷而導致的漏電成。 由於選擇氧化膜9的#刻，因此為移除s〇i層表面上的受 損層而形成犧牲氧化膜、利用HF濕處理等方式移除該犧牲 氧化膜’之後在SOI層上形成一閘氧化膜也是可接受的s 在此狀態下，姓刻後的選擇氧化膜的側壁形狀略呈垂直。 接著’如圖1D所示，-多晶矽層13在整個s〇I基底之上 形成。 接著，如圖2 A所示，深蝕刻該多晶矽層1 3 (如圖1 D所 示）直到該多晶石夕層1 3從氮化物膜5表面上移除，且多晶石夕 所形成之閘極1 4藉由將多晶矽層僅留在成為s〇 I層3通道區 的部份8之上形成，因此，該校準過程就從閘極η的形成 中排除，且此閘極1 4移轉至通道區内，所以該閘極1 4的侧 壁形狀變為約與SOI基底垂直。 接著’如圖2Β所示，該氮化物膜5 (如圖2Α所示）移除， 之後’閘極1 4及第一氧化膜4兩側上具有烏嘴形狀的選擇 氧化膜9 a被移除。應注意此第一氧化膜4必須被移除，因 為該膜4在LOCOS氧化階段中受到毀損。 其次’如圖2 C所示，低濃度雜質離子利用閛極丨4作為光
O:\60\60934.ptc 第29頁 4484 74 _案號88118224_年月日 修正_ 五、發明說明（25) 罩植入該SOI層3中，形成變為LDD層的部份15及15，該LDD 區位於變為SOI層3通道區的部份8之外。接著，閘極14之 下的SOI層3區域變為通道區19。 其次’如圖2 D所示，氧化膜間隔1 6及1 6在閘極1 4的兩側 壁上形成，藉由在整個SOI基底上形成一第二氧化膜，且 使該第二氧化膜受到各向異性蝕刻，最後高濃度雜質離子 利用該閘極1 4及該氧化膜間隔1 6及1 6作為光罩植入該SO I 層3 ’在該SOI層3的通道區19的兩侧上形成LDD區15a及15a (如圖2C所示變為該通道區的部份8)。接著，一源極接合 區17和一汲極接合區18在LDD區15a及15a之外形成。 依照上述半導體裝置製造方法在該S 〇 I層3上形成的電晶 體中，該閘極14的位置是以相對於源極接合區17與汲極接 合區18的位置自動決定《因此，所需要的電晶體結構能夠 不受曝光裝置精確度的影響很容易地形成，且可減少電氣 特性分散的問題。 根據以上電晶體，形成的源極接合區1 7和汲極接合區i 8 變得比通道區19要厚，因此，接合區17及18本身的阻抗降 低。LDD區15a及15a的厚度持續改變，以致LDD區15a及15a 從通道區1 9側朝向該源極接合區1 7側及汲極接合區1 8端逐 漸變厚’且該閘極14及LDD區15a及15a彼此分開。因此， 閘極14及LDD區15a及15a之間的電容未增加，閘極14的電 容也幾乎未改變。因此，限制了電晶體作業速度減少的可 能性。 閘極1 4的側壁約與SO I基底垂直，該氧化膜間隔丨6及！ 6 在閘極1 4的側壁側上形成當作側壁。因此，改良高濃度雜
O:\60\60934.ptc 第30頁 4484 7 4 _案號 88118224 五、發明說明（26) 年月日 修正 質植入至形成源極及汲極區17及18的SOI層部份，且避免 矽化過程中閘極1 4及源極及汲極區1 7和1 8的橋接短路》 (第二具體實施例） 圖3A至3D、圖4A至4D以及圖5A及5B為流程圖，用以說明 本發明第二具體實施例的半導體裝置製造方法，應注意到 和第一具體實施例相同的元件均以相同參考數字標示。 首先’如圖3A所示，在由石夕基底1、絕緣層2及SOI層3所 組成之SOI基底上，在該SOI層3上連續形成一第一氧化膜4 和第一氮化物膜5。接著，抗蝕光罩6在第一氮化物膜5上 組成圖案’形成開口 7，且蝕刻該第一氮化物膜5以便在該 第一氮化物膜5上形成開口 7A。應注意SOI層3的膜厚度為 150 nm » 接著’如圖3B所示’移除抗蝕光罩6 (如圖3A所示），之 後’執行LOCOS流程’以致成為s〇I層3的通道區及LDD區的 部份8出現特定膜厚度（例如5〇 nm)，形成一選擇氧化膜 9。在此階段，成為S 0 I層3的源極接合區的部份丨〇以及成 為汲極接合區的部份11均覆蓋了第一氮化物膜5 ^因此， 上述部份10及11均未氧化，以致部份1〇及丨丨的厚度未改 變。亡述流程與第一具體實施例的流程相同。 ，，，如圖3C所示，一第二氮化物膜2〇形成於整個s〇i ，者，如圖3D所不，該第二氮化物膜2〇係以 ?刻，直到成為S〇I層3的通道區及LDD區 氧化膜9曝露出來、經由此過胺η上的選擇 成、先則形成的第一氮化物膜5的開口 7Α
4484 74 ___案號 88118224_ 午_^___修 ρ_ 五、發明說明（27)
其次，如圖4A所示，選擇氧化膜9約與s〇I基底垂直蝕刻 到部份8的冰度，該部份利用該第一氮化物膜5及該氣化物 膜間隔21和21當作光罩成為SOI層3的通道區，之後，—聞 氧化膜1 2形成。 V 在蝕刻此選擇氮化物膜9時’藉由相對於第一具體實施 例的氮化物膜間隔21 ’LOCOS端的另一邊界形成，且這限 制將在隨後流程中形成的閘極2 4 (如圖4 C所示）不致與S (Π 層3的L0C 0 S端重疊，更減少L OC 0S端因晶格故障而出現漏 電流的情況。 接著’如圖4B所示’一多晶矽層23在整個S01基底上形 成。 接著，如圖4C所示，深蝕刻該多晶矽層2 3直到該多晶石夕 層2 3從第一氮化物膜5表面上移除，且多晶矽所組成之間 極24藉由將多晶矽層僅留在成為s〇i層3通道區及LDD區的 部份8之上形成。 接著，如圖4D所示，閘極24兩側的第一氮化物膜5 (如 圖4C所示）和氮化物膜間隔21和21 (如圖4C所示）均移除》 接著’如圊5Α所示，具有鳥嘴形狀的選擇氧化膜9a和該 第一氧化臈4 (如圖4D所示）均移除。其次，低濃度雜質離 子利用閘極24作為光罩植入該SOI層3中，形成LDD區的部 份2 5及2 5，該L DD區位於閘極2 4之下區域外侧的S 0 I層3 中。接著，閘極24之下的SOI層3區域變為通道區29。 其次’如圖5 B所示，氧化膜間隔2 6及2 6在閘極2 4的兩側 壁上形成’藉由在整個SOI基底上形成一第二氧化膜，且 使該第二氧化膜受到各向異性蝕刻，最後高濃度雜質離子
O:\6O\60934.ptc 第32頁 4484 7 4 _案號88Π8224_年月日 修正__ 五、發明說明（28) 利用該閘極2 4及該氧化膜間隔2 6及2 6作為光罩植入該SO I 層3，在該SOI層3通道區29的兩側形成LDD區25a及25a，且 在LDD區25a和25a之外形成一源極接合區27和汲極接合區 28 = 藉由上述半導體裝置製造方法在該SOI層上形成的電晶 體中’該閘極2 4的位置是以相對於源極接合區2 7與汲極接 合區2 8的位置自動決定β因此，所需要的電晶體結構能夠 不受曝光裝置精確度的影響很容易地形成。該25a和25a的 LDD區可以與通道區29相同的厚度形成，藉由形成上述氮 化物膜間隔2 1和2 1，因此，電氣特性分散的情況可進一步 減少。 此外’在以上電晶體中，形成的源極接合區2 7和汲極接 合區28變得比通道區29和LDD區25a和25a要厚，因此，接 合區本身的阻抗降低。LDD區25 a和25a附近的源極接合區 27和没極接合區28的厚度持續變化，以致從LDD區25a和 2 5 a側朝向外側的區域逐漸變厚，且該閘極2 4與源極和汲 極接合區2 7和2 8分開。因此，閘極2 4及源極和汲極接合區 27和28間的電容未增加，閘極24的電容也幾乎未改變。因 此’限制了電晶體作業速度的減少。 閘極24的側壁約與s〇l基底垂直，該氧化膜間隔26及26 在閘極2 4的侧壁側上形成當作側壁。因此，改良高濃度雜 質植入至形成源極及汲極區27及28的3〇1層部份，且避免 石夕化過程中閘極2 4及源極及汲極區2 7和2 8的橋接短路。 (第二具體實施例） 圖6A至6D以及圖7A至7£;為流程圖，用以說明本發明第三
4484 74 _案號 88118224_年月 a_^_ 五、發明說明（29) 具體實施例的半導體裝置製造方法》應注意到和第一具體 實施例相同的元件均以相同參考數字標示。 首先，如圖6Α所示’在由矽基底1、絕緣層2及s〇I層3所 i且成之SOI基底上’在該SOI層3上連續形成一第一'氧化膜4 和第一氮化物膜5。接著’抗蝕光罩6在第一氮化物膜5上 組成圖案，形成開口 7 ’且#刻該第一氮化物膜5以便在該 第一氮化物膜5上形成開口 7A。應注意SOI層3的膜厚度為 15 0 n m 〇 接著，如圖6B所示，移除抗触光罩6 (如圖6A所示），之 後’執行LOCOS流程，以致成為SOI層3通道區及LDD區的部 份8出現特定膜厚度（例如50 nm)，形成一選擇氧化膜9。 在此階段，成為S 01層3的源極接合區的部份1 〇以及成為没 極接合區的部份11均覆蓋了第一氮化物膜5。因此，上述 部份均未氧化，以致該部份的厚度未改變。如圖6 A和6 B所 述之流程與第一具體實施例的流程相同。 接著，如圖6C所示，選擇氧化臈9 (如圖6B所示）利用該 第一氮化物膜5作為光罩蝕刻成約與SOI基底垂直，直到成 為SOI層3通道區及LDD區的部份8曝露出來。之後，一第二 氧化膜12A在曝露的SOI層3上形成。 接著，如圖6D所示，一第二氮化物膜31形成於整個SOI 基底之上。 接著，如圖7A所示，該第二氮化物膜31 (如圖6D所示） 係以各向異性深蝕刻，直到成為SO I層3通道區和LDD區的 部份8之上的第二氧化膜12A (如圖6D所示）曝露出來。在 此階段，氮化物膜間隔32和32形成於先前形成的第一氮化
O:\60\60934.ptc 第34頁 4484 7 4 _案號88118224_年月曰 修正__ 五、發明說明（30) 物膜5的開口7A，以及延伸自該第一氮化物膜5的選擇氧化 膜9開口的内壁側上。接著，藉由HF濕處理或類似方法移 除該第二氧化膜12A。之後，一閘極第二氧化膜12B形成於 變成SOI層3通道區的部份8之上。 在移除第二氧化膜12A的過程中，水平方向的側蝕刻受 到限制，由於氮化物膜間隔3 2的存在，因此出現可改良閘 極長度可控制性的結果。 藉由相對於第一具體實施例的氮化物臈間隔32，LOCOS 端的另一邊界形成，且這限制閘極34不致與SOI層3的 LOCOS端重叠，更減少LOCOS端因晶格故障而減少漏電流的 情況。 接著，如圖7B所示，一多晶矽層33在整個SOI基底之上 形成。 接著，如圖7C所示，深蝕刻該多晶矽層3 3直到該多晶矽 層33從第一氮化物膜5表面上移除，且多晶矽所組成之閘 極34藉由將多晶矽層僅留在成為SOI層3通道區及LDD區的 部份8之上形成。 接著，如圖7D所示，移除該第一氮化物膜5 (如圖7C所 示），之後，具有烏嘴形狀的選擇氧化膜9a以及第一氧化 膜4 (如圖7C)被移除。其次，低濃度雜質離子利用閘極34 作為光罩植入該SOI層3中，形成部份3 5及35，該部份變成 閘極34之下區域外側的SOI層3中的LDD區。接著，閘極34 之下的SOI層3區域變為通道區39。 其次，如圖7 E所示，氧化膜間隔3 6及3 6在閘極3 4的兩側 壁上形成，藉由在整個SOI基底上形成一第二氧化膜’且
O:\60\60934.ptc 第35頁 U84 74 1 案號88118224_年月曰 修正_ 五、發明說明（31) 使該第二氧化膜受到各向異性蝕刻，最後高濃度雜質離子 利用該閘極34及該氧化膜間隔3 6及36作為光罩植入該SOI 層3，在該SOI層3通道區39的兩側形成LDD區35a及35a，且 在LDD區3 5a和35a之外形成一源極接合區37和汲極接合區 38 ° 藉由上述半導體裝置製造方法在該SOI層上形成的電晶 體中’該閘極3 4的位置是以相對於源極接合區3 7與汲極接 合區3 8的位置自動決定《因此，所需要的電晶體結構能夠 不受曝光裝置精確度的影響很容易地形成。LDD區35a和 35a以與通道區39相同的厚度形成，藉由形成上述類似第 二具體實施例的氮化物膜間隔3 6和3 6，因此，電氣特性分 散的情況可進一步減少。 此外’在以上電晶體中，形成的源極接合區37和汲極接 合區38變得比通道區39和LDD區35a和35a要厚，因此，接 合區本身的阻抗降低。LDD區35a和35a附近的源極接合區 37和；及極接合區38的厚度持續變化，以致從ldd區35a和 3 5a側朝向外側的區域逐漸變厚，且該閘極34與源極和汲 極接合區3 7和3 8分開《因此，閘極34及源極和汲極接合區 37和38間的電容未增加’問極34的電容也幾乎未改變β因 此’限制了電晶體作業速度的減少。 閘極34的側壁約與S0I*底垂直，該氧化膜間隔“及％ ^ =極34的側壁側上形成當作侧壁。因此，改良高濃度雜 買植入至形成源極及汲極區37及38的3〇1層部份，且避 矽化過程中閘極3 4及源極及汲極區3 7和3 8之間的橋接短
O:\60\60934.ptc 第36頁 4484 74 _案號88118224__年月日 修正 _ 五、發明說明（32) (第四具體實施例） 圖8A至8D、圊9A至9D以及圖10A和10B為說明根據本發明 第四具體實施例半導體裝置製造方法的流程圖。應注意到 和第一具體實施例相同的元件均以相同參考數字標示》 首先，如圖8A所示，在由石夕基底1、絕緣層2及SOI層3所 組成之SOI基底上，在該SOI層3上連續形成一第一氧化膜4 和第一氮化物膜5 ◊接著，抗蝕光罩6在第一氮化物膜5上 組成圖案，形成開口 7，且#刻該第一氮化物膜5以便在該 第一氮化物膜5上形成開口 7A。應注意SOI層3的膜厚度為 150 nm 〇 接著，如圖8B所示，移除抗蝕光罩6 (如圖8A所示），之 後，執行LOCOS流程，以致成為SOI層3的通道區及LDD區的 部份8出現特定膜厚度（例如50 nm) ’形成一選擇氧化膜 9。在此階段，成為SO I層3的源極接合區的部份1 〇以及成 為沒極接合區的部份11均覆蓋了第一氮化物膜5。因此， 上述部份均未氧化，以致該部份的厚度未改變。 接著，如圖8C所示，一第二氮化物膜40形成於整個SOI 基底上。 接著，如圖8D所示，藉由各向異性蝕刻該第二氮化物膜 40，直到該第二氧化膜9曝露出來。經由此過程，第一氮 化物膜間隔41和41形成於先前形成的第一氮化物膜5的開 口 7 A的内壁側口 接著，如圖9A所示，選擇氧化膜9 (如圖8D所示）利用該 第一氮化物膜5以及該第一氮化物膜間隔41和41作為光罩 蝕刻成約與SOI基底垂直，直到成為SOI層3通道區及LDD區
O:\60\60934.ptc 第37頁 4484 7 4
的部份8»曝露出來。上述流程與第二具體實施例的流程相 同:接著，一氧化膜51形成於成為s〇I層3通道區的部份8 通道區之上，之後，一第三氮化物膜5〇在整個s〇I基底上 形成。 接著，如圖9B所不，該第三氮化物膜5〇 (如圖9A所示） 係以各向異性深蝕刻，直到成為s〇I層3通道區和ldd區的 部份8的通道區曝露出|。在此階段，第二氮化物膜間隔 42和42形成於先前形成的第—氣化物膜間隔41和41，以及 從該間隔延伸出來的選擇氧化臈9的開口的内壁侧之上。
接f，藉由HF濕處理或類似方法移除該氧化膜5丨（如圖9 A 所不）◊之後，一閘極氧化膜52形成於變成s〇I層3通道區 及L D D區的部份8之上。 ^此階段中’水平方向的侧蝕刻受到限制，由於第二氮 化物膜間隔42及42的存在，類似第三具體實施％，因此改 良閘極長度的可控制性β 相對於該第二及第三具體實施例，藉由該第二氮化物膜 間隔42和42，LOCOS端的另一邊界形成，且這限制閘極44 不致與SOI層3的LOCOS端重疊’更減少L〇c〇s端因晶格故障 使漏電流減少的情況。 接著，如圖9C所不，一多晶矽層43在整個s〇I基底上形 成。 接著，如圖9D所示，深蝕刻該多晶矽層43 (如圖9C所示） 直到該多晶矽層4 3從第一氮化物膜5表面上移除，且多晶 矽所組成之閘極4 4藉由將多晶矽層僅留在成為s〇丨層3通道 區及LDD區的部份8的通道區之上形成。
4484 74 _案號88118224__年月日__ 五、發明說明（34) 接著，如圖10A所示，移除該第一氮化物膜5 (如圖9D所 示），之後，具有烏嘴形狀的選擇氧化膜9a以及第一氧化 膜4 (如圖9 D)被移除。其次，低濃度雜質離子利用閘極4 4 作為光罩植入該SOI層3中’形成部份45及45，該部份變成 閘極4 4之下區域外側的S 0 I層3中的L D D區。接著，閘極4 4 以及閘氧化膜52之下的SOI層3區域變為通道區49。 其次，如圖1 0 B所示，氧化膜間隔4 6及4 6在閘極4 4的兩 侧壁上形成，藉由在整個SOI基底上形成一第二氧化膜， 且使該第二氧化膜受到各向異性蝕刻，最後高濃度雜質離 子利用該閘極4 4及該氧化膜間隔4 6及4 6作為光罩植入該 SOI層3，在該SOi層3通道區49之外形成LDD區45a及45a， 且在LDD區45a和45a之外形成一源極接合區47和没極接合 區4 8。 藉由上述半導體裝置製造方法在該SOI層上形成的電晶 體中，該閘極44的位置是以相對於源極接合區47與汲極接 合區4 8的位置自動決定。因此，所需要的電晶體結構能夠 不受曝光裝置精確度的影響很容易地形成。LDD區45a和 45a以與通道區49相同的厚度形成，藉由類似第二及第三 具體實施例形成該第一氮化物膜間隔4 1和4 1以及該第二氮 化物膜間隔42和42，^因此，可減少電氣特性分散的情 況β 此外，在以上電晶體中，形成的源極接合區47和汲極接 合區48變得比通道區49和LDD區45a和45a要厚，因此，接 合區本身的阻抗降低。LDD區45a和45a附近的源極接合區 47和汲極接合區48的厚度持續變化，以致從LDD區45a和
0;\60\60934,ptc 第39頁 4484 74 _案號88118224_车月曰 修正_ 五、發明說明（35) 4 5 a側朝向外侧的區域逐漸變厚，且該閘極4 4與源極和沒 極接合區4 7和4 8分開。因此，閘極4 4及源極和ί及極接合區 4 7和4 8間的電容未增加，閘極4 4的電容也幾乎未改變。因 此，限制了電晶體作業速度的減少。 閘極44的側壁約與SOI基底垂直，該氧化膜間隔46及4 6 在閘極4 4的侧壁侧上形成當作側壁。因此，改良高濃度雜 質植入至形成源極及汲極區47及48的SOI層部份，且避免 矽化過程中閘極4 4及源極及汲極區4 7和4 8的橋接短路。 雖然該第二至第四具體實施例均參考氮化物膜間隔2 1、 3 2、4 1和4 2加以說明，氧氮化物膜（S i 0 N )或類似材質也可 用於該間隔。 雖然SOI層3的通道區19、29、39、49在第一至第四具體 實施例中膜厚度為50nm，但是該S01層通道區的膜厚度可 以在5至100 nm的範圍内。當厚度在5至50 nm之間時，該 SOI層的通道區成為完全耗盡的狀態，使得載體移動力有 改善，而當厚度介於50至100 nm之間時，則是部份耗盡的 狀態，以致實際有足夠的載體移動力。若通道區厚度小於 5 nm，則膜厚度很難控制，以致增加電氣特性分散的機 會，而導致不良影響。若通道區庳度超過100 nm，載體移 動力將減少，而導致問題產生。 雖然SO I層3的源極和汲極區1 7、1 8、2 7、2 8、3 7、38、 47、48的膜厚度為150 nm，但是讓源極及没極接合區的厚 度大於通道區的厚度，且讓SOI層的源極和汲極接合區的 膜厚度在50至5 0 0 nm之間仍很適當（假設源極和汲極接合 區的膜厚度，例如為5 0 nm，則通道區的膜厚度落在大於
O:\60\60934.ptc 第40頁 4484 7 4 _案號88118224_年月日__ 五、發明說明（36) 等於5 nm小於5 0 nm的範圍之間。）將厚度設定在50至5 00 nm之間時，SO I層的源極接合區及汲極接合區均允許阻抗 減少。但是，當厚度小於5 0 nm時，則阻抗變高，導致不 良影響。若源極接合區和汲極接合區任一厚度超過5 0 0 nm，則需要較多時間來形成SOI層，且製造過程中很難讓 時間減少。 在第一至第四具體實施例中，SO I基底的絕緣層2最好是 氧化膜或氮化物膜。在上述情況下，利用在絕緣膜上形成 的SOI層半導體材質的氧化膜或氮化物膜，單晶薄膜很容 易在變為基底的絕緣層上形成當作SO I層。 因此本發明如上所述，很明顯地有許多不同的變化方 式。這類變化將不視為脫離本發明的精神與範疇，且所有 這類修改對於本行業的專家係顯而易見的方式均包含在以 下的申請專利範圍中。 參考數字 1 :矽基底 2 :絕緣層 3 : SOI 層 4 :氧化膜 5 :氮化物膜 9 :選擇氧化膜 1 0 :形成源極接合區的部份 1 1 :形成汲極接合區的部份 1 2、1 2B、52 :閘氧化膜 1 3 、2 3、3 3、4 3 :多晶矽層
O:\60\60934.ptc 第41頁 4484 74 案號 88118224 月 曰 修正 五、發明說明（37) 14 ' 24 、 34 、 44 15a '25a ' 35a ' 16 、 26 、 36 、 46 17 '27、37 '47 18、28 '38、48 21 、 32 、 41 、 42 :閘極 4 5a · L D D 區 氧化膜間隔 源極接合區 汲極接合區 氮化物膜間隔
O:\60\60934.ptc 第42頁

Claims (1)

  1. 4484 7 4 案號 88118224 ±_a. 修正 六、申請專利範圍 在該 一汲 的外 上形 度， 向源 膜 膜 選擇 現具 罩； 一種具有一矽基底而在該矽基底上形成一絕緣層以及 絕緣層上形成一 SOI層之半導體裝置，包括： 一在該SOI層上形成之通道區； 在該SOI層的通道區兩側所形成的LDD區； 在該SO I層的個別LDD區之外形成的一源極接合區和 極接合區； 一透過閘絕緣臈在通道區上形成的閘極，其兩侧壁 形約與該SOI基底成垂直；以及 —氧化膜間隔，該間隔在閘極的兩侧壁端的LDD區 成，其中 該源極接合區和沒極接合區的厚度大於通道區的厚 且其中 該LDD區的厚度不斷改變’以致LDD區從通道區端朝 極接合區端及汲極接合區端逐漸變厚。 一種半導體裝置製造方法，由以下步驟所組成： 連續在一 SOI基底上形成一第一氧化膜和一氮化物 該SOI基底由$夕基底、絕緣層和SOI層所組成； 藉由移除成為該SOI層通道區的—部份上之氮化物 在該氮化物膜中形成一開口； 選擇性地氧化該SOI層’並在剩餘的層上形成一 氧化膜’以致成為該剩餘s〇i層的通道區的一部份出 有特定厚度’其中形成開口的氮化物膜用來作為光 在該選擇氧化膜形成後’利用其中形成開口的氧化
    O:\60\60934.ptc 第44頁 4484 7 4 _案號 88118224 六、申請專利範圍 年 月 曰 修正 膜用來作為光罩，蝕刻約與該SOI基底呈垂直的選擇氧化 膜，直到剩餘的SOI層曝露出來； 在藉由蝕刻該選擇氧化膜所曝露的剩餘SO I層上形 成一閘氧化膜； 藉由在整個SOI基底上形成一多晶矽層，在該SOI基 底的一部份上閘氧化膜形成，以便在氮化物膜的開口内形 成一由多晶矽所組成的閘極，並深深蝕刻該多晶矽層； 在閘極形成後，藉由移除該氮化物膜、該選擇氧化 膜和該第一氧化膜，在該閘極之下的某區外的SO I層内， 形成變為一 LDD區的一部份，並利用該閘極作為光罩植入 低濃度雜質離子至該SOI層； 藉由在整個SOI基底上形成一第二氧化膜，在該整 個SOI基底上，成為LDD區的部份在該SOI層上形成，以便 在該閘極兩側壁端形成一氧化膜間隔，並使該第二氧化膜 受到各向異性的钱刻；以及 在氧化膜間隔形成後，利用該閘極和氧化膜間隔作 為光罩，藉由植入高濃度雜質離子至SOI層中，在該閘極 與氧化膜間隔之下的區域外的SOI層内，形成一源極接合 區和一汲極接合區。 3. —種具有矽基底而在該矽基底上形成一絕緣層以及在 該絕緣層上形成一SOI層之半導體裝置，包括： 一在該SOI層上形成之通道區； 在該SOI層的通道區兩側形成的LDD區； 在該SO I層的個別LDD區之外形成的一源極接合區和
    O:\60\60934.ptc 第45頁 4484 7 4 案號 88118224 月 a 修正 六、申請專利範圍 一没極接合區； 一透過閘絕緣膜在通道區上形成的閘極，且其兩侧 壁的外形約與該SOI基底成垂直；以及 一氧化膜間隔，該間隔在閘極的兩側壁端的L D D區 上形成，其中 該源極接合區和没極接合區的厚度大於通道區和 LDD區個別的源極接合區和汲極接合區的厚度，且其中 該源極接合區和該没極接合區的厚度不斷改變，以 致LDD區附近區域的厚度從LDD區端朝向該外側逐漸變厚。 4.—種半導體裝置製造方法，由以下步驟所組成： 連續在一 SOI基底上形成一第一氧化膜和一第一氮 化物膜’該SO I基底由矽基底、絕緣層和SO I層所組成； 藉由移除該第一氮化物膜的特定區，在該第一氮化 物膜上形成一開口； 選擇性地氧化該SOI層，並在剩餘的SOI層上形成一 選擇氧化膜’以致成為剩餘SOI層的通道區的一部份出現 具有特定厚度’其中形成開口的氮化物膜用來作為光罩； 藉由在整個SOI基底上形成一第二氮化物膜，在該 整個SOI基底上，該選擇氧化膜形成，以便在該第一氮化 物膜開口的兩側壁端上形成一氮化物膜間隔，且藉由各向 異性深深蝕刻該第二氮化物膜，直到該選擇氧化膜曝露出 來； 在該氮化物膜形成後，利用該第一氮化物膜及該氮 化物膜間隔作為光罩，蝕刻約與SO I基底成垂直的選擇氧
    O:\60\60934.ptc 第46頁 4484 7 4 _案號88118224_年月日_魅_ 六、申請專利範圍 化膜，直到剩餘SOI層曝露出來； 在藉由蝕刻該選擇氧化膜所曝露的剩餘SOI層上形 成一閘氧化膜； 藉由在整個SO I基底上形成一多晶矽層，在該整個 S 0 I基底上，該閘氧化膜形成，並深深蝕刻該多晶矽層； 在閘極形成後，藉由移除該第一氮化物膜、該氮化 物膜間隔、該選擇氧化膜以及該第一氧化膜，在該閘極之 下的某區外的SOI層内，形成變為一LDD區的一部份，並利 用該閘極作為光罩植入低濃度雜質離子至該SO I層； 藉由在整個SOI基底上形成一第二氧化膜，在該整 個SOI基底上，成為LDD區的部份在該SOI層上形成，以便 在該閘極兩側壁端形成一氧化膜間隔，其中成為LDD區的 部份在SOI層上形成，並使該第二氧化膜受到各向異性的 蝕刻；以及 在氧化膜間隔形成後，利用該閘極和氧化臈間隔作 為光罩，藉由植入高濃度雜質離子至SOI層中，在該閘極 與氧化膜間隔之下的區域外的SOI層内，形成一源極接合 區和一汲極接合區。 5. —種半導體裝置製造方法，由以下步驟所組成： 連續在一 SOI基底上形成一第一氧化膜和一第一氮 化物膜，該SO I基底由矽基底、絕緣層和S0 I層所組成； 藉由移除該第一氮化物膜的特定區，在該第一氮化 物膜上形成一開口； 選擇性地氧化該S 0 I層，並在剩餘的S 0 I層上形成一
    O:\60\60934.ptc 第47頁 4484 7 4 _案號88118224_年月日 修正_ 六、申請專利範圍 選擇氧化膜，以致成為剩餘SOI層的通道區的一部份出現 具有特定厚度，其中形成開口的氮化物膜用來作為光罩； 在該選擇氧化膜形成後，利用其中形成開口的第一 氮化物膜作為光罩，蝕刻約與SOI基底成垂直的選擇氧化 膜，直到剩餘的SOI層曝露出來； 在藉由蝕刻該選擇氧化膜所曝露出來的剩餘SOI層 上，形成一第二氧化膜； 藉由在整個SOI基底上形成一第二氮化物膜間隔， 在該整個SO I基底上，該第二氧化膜形成，以便在該第一 氮化物膜開口的兩側壁端上形成一氮化物膜間隔，且藉由 各向異性深深蝕刻該第二氮化物膜，直到該第二氧化膜曝 露出來； 在該氮化物膜間隔形成之後，移除該苐二氧化膜的 曝露區，並在藉由移除該第二氧化膜所曝露出來的SOI層 上形成一閘氧化膜； 藉由在整個SOI基底上形成一多晶矽層，在該整個 S 0 I基底的一部份上閘氧化膜形成，以便在該第一氮化物 膜的開口内形成一由多晶矽所組成的閘極，並深深蝕刻該 多晶矽層； 在閘極形成後，藉由移除該第一氮化物膜、該氮化 物膜間隔、該選擇氧化膜以及該第一氧化膜，在該閘極之 下的某區外的SOI層内，形成變為LDD區的一部份，並利用 該閘極作為光罩植入低濃度雜質離子至S 0 I層； 藉由在整個SOI基底上形成一第二氧化膜，在該整
    O:\60\60934.ptc 第48頁 4484 74 _案號88118224_年月日 修正_ 六、申請專利範圍 個SOI基底上，成為LDD區的部份在SOI層上形成，以便在 該閘極兩側壁端形成一氧化膜間隔，其中成為LDD區的部 份在S 0 I層上形成，並使該第二氧化膜受到各向異性的蝕 刻；以及 在氧化膜間隔形成後，利用該閘極和氧化膜間隔當 作光罩，藉由植入高濃度雜質離子至SOI層中，在該閘極 與氧化膜間隔之下的區域外的S 0 I層内，形成一源極接合 區和一汲極接合區。 6.—種半導體裝置製造方法，由以下步驟所組成： 連續在一 SOI基底上形成一第一氧化膜和一第一氮 化物膜，該SO I基底由矽基底、絕緣層和S0 I層所組成； 藉由移除該第一氮化物膜的特定區，在該苐一氮化 物膜上形成一開口； 選擇性地氧化該SOI層，並在剩餘的SOI層上形成一 選擇氧化膜，以致成為剩餘SO I層的通道區的一部份出現 具有特定厚度，其中形成開口的氮化物膜用來作為光罩； 藉由在整個SOI基底上形成一第二氮化物膜，在該 整個SOI基底上，該選擇氧化膜形成，以便在該第一氮化 物膜開口的兩側壁端上形成一第一氮化物膜間隔，且藉由 各向異性深深蝕刻該第二氮化物膜，直到該選擇氧化膜曝 露出來； 在該第一氮化物膜間隔形成後，利用該第一氮化物 膜和第一氮化物膜間隔，蝕刻約與SO I基底成垂直的選擇 氧化膜，直到SOI層曝露出來；
    O:\60\60934.ptc 第49頁 1484 74 _案號 88118224_年月日_ί±£-_ 六、申請專利範圍 在藉由蝕刻選擇氧化膜所曝露出來的SOI層上形成 一第二氧化膜： 在該第二氧化膜形成後，藉由在整個SOI基底上形 成一第三氮化物膜，在該第一氮化物膜開口中的第一氮化 物膜間隔之兩側壁端上，形成一第二氮化物膜間隔，且藉 由各向異性深深蝕刻該第三氮化物膜，直到該第二氧化膜 曝露出來； 在該第二氮化物膜間隔形成之後，移除該第二氧化 膜的曝露區，並在藉由移除該第二氧化膜而曝露出來的 S 0 I層上形成一閘氧化膜； 藉由在整個SOI基底上形成一多晶矽層，在該整個 SO I基底上有閘氧化膜形成，以便在該第一氮化物膜的開 口内形成一由多晶矽所組成的閘極，並深深蝕刻該多晶矽 層； 在該閘氧化膜形成後，藉由移除該第一氮化物膜、 該第一氮化物膜間隔、該第二氮化物膜間隔、該選擇氧化 膜以及該第一氧化膜，在該閘極之下的一區域外的SOI層 内形成一成為LDD區的部份，並利用該閘極當作光罩植入 低濃度雜質離子至SOI層； 藉由在整個SOI基底上形成一第二氧化膜，在該整 個SOI基底上，成為LDD區的部份在SOI層上形成，以便在 成為該SOI層的LDD區一部分之上的閘極兩側壁端上形成一 氧化膜間隔，並使該第二氧化膜受到各向異性的蝕刻；以 及
    O:\60\60934.pte 第50頁 ^484 74
    修正 在該氧化臈間隔形成後，利用該閘極和氧化膜間隔 當作光罩’藉由植入高濃度雜質離子至S0I層中，在該閘 極與氧化膜間隔之下區域外的s 〇丨層内，形成一源極接合 區和一沒極接合區。 7. 如申請專利範圍第}項之半導體裝置，其中 該SOI層的通道區的厚度為5至1〇〇 nm，且SOI層的 源極接合區及沒極接合區的厚度為5〇至5〇〇 nm。 8. 如申請專利範圍第3項之半導體裝置，其中 該SOI層的通道區的厚度為5至1〇〇 nm，且該SOI層 的源極接合區及沒極接合區的厚度為5〇至5〇〇 nm。 膜 9. 如申請專利範圍第1項之半導體裝置，其中 該SO I基底的絕緣層可以是該氧化膜或該氮化物 10 膜 如申請專利範圍第3項之半導體裝置，其中 該SO I基底的絕緣層可以是該氧化膜或該氮化物 11 如申請專利範圍第2項之半導體裝置製造方法，其中 該SOI層的通道區的厚度為5至1〇〇 nm，且SOI層的 源極接合區及汲極接合區的厚度為5〇至5〇〇 μ。 1 2‘如該^ 圍第4項之半導體裝置製造方法，其中 •择炻垃tr? « "/to通道區的厚度為5至100 nm，且S01層的 Ί二W 合區的厚度為50至50“m。 .# t 圍、第5項之半導體裝置省造方法，其中
    :\60\60934.ptc 、 s 、通道區的厚度為5至1〇〇 nm，且SOI層的 第51頁 1484 74
    O:\60\60934.ptc 第52頁
TW088118224A 1998-10-30 1999-10-21 Semiconductor device capable of reducing dispersion in electrical characteristics and operating at high speed and method for fabricating the same TW448474B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31023398A JP3408437B2 (ja) 1998-10-30 1998-10-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW448474B true TW448474B (en) 2001-08-01

Family

ID=18002794

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088118224A TW448474B (en) 1998-10-30 1999-10-21 Semiconductor device capable of reducing dispersion in electrical characteristics and operating at high speed and method for fabricating the same

Country Status (4)

Country Link
US (1) US6656810B1 (zh)
JP (1) JP3408437B2 (zh)
KR (1) KR100362873B1 (zh)
TW (1) TW448474B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677646B2 (en) * 2002-04-05 2004-01-13 International Business Machines Corporation Method and structure of a disposable reversed spacer process for high performance recessed channel CMOS
US20070090456A1 (en) * 2005-08-29 2007-04-26 Jin-Yuan Lee Soi device and method for fabricating the same
CN100414714C (zh) * 2006-07-21 2008-08-27 北京大学深圳研究生院 一种部分耗尽soi结构的mos晶体管及其制作方法
US7829407B2 (en) * 2006-11-20 2010-11-09 International Business Machines Corporation Method of fabricating a stressed MOSFET by bending SOI region
US8835265B1 (en) * 2012-06-18 2014-09-16 Altera Corporation High-k dielectric device and process
EP2757580A1 (en) * 2013-01-22 2014-07-23 Nxp B.V. Bipolar cmos dmos (bcd) processes
JP6186758B2 (ja) * 2013-03-06 2017-08-30 株式会社リコー 半導体装置の製造方法
US9214561B2 (en) * 2013-06-27 2015-12-15 Globalfoundries Inc. Thin body switch transistor
US9570437B2 (en) 2014-01-09 2017-02-14 Nxp B.V. Semiconductor die, integrated circuits and driver circuits, and methods of maufacturing the same
CN110197791B (zh) * 2019-07-02 2024-01-23 上海格瑞宝电子有限公司 多晶硅作为源区的沟槽mosfet结构及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326961A (ja) 1992-05-20 1993-12-10 Toshiba Corp 液晶表示装置用薄膜トランジスタの製造方法
US5567966A (en) 1993-09-29 1996-10-22 Texas Instruments Incorporated Local thinning of channel region for ultra-thin film SOI MOSFET with elevated source/drain
JPH07142739A (ja) 1993-11-22 1995-06-02 Toshiba Corp 多結晶シリコン薄膜トランジスターの製造方法
KR0166888B1 (ko) 1995-05-19 1999-01-15 구자홍 박막트랜지스터 제조방법
KR100227644B1 (ko) 1995-06-20 1999-11-01 김영환 반도체 소자의 트랜지스터 제조방법
US5811350A (en) * 1996-08-22 1998-09-22 Micron Technology, Inc. Method of forming contact openings and an electronic component formed from the same and other methods
US5956580A (en) * 1998-03-13 1999-09-21 Texas Instruments--Acer Incorporated Method to form ultra-short channel elevated S/D MOSFETS on an ultra-thin SOI substrate
US6117712A (en) * 1998-03-13 2000-09-12 Texas Instruments - Acer Incorporated Method of forming ultra-short channel and elevated S/D MOSFETS with a metal gate on SOI substrate
US6060749A (en) * 1998-04-23 2000-05-09 Texas Instruments - Acer Incorporated Ultra-short channel elevated S/D MOSFETS formed on an ultra-thin SOI substrate

Also Published As

Publication number Publication date
KR100362873B1 (ko) 2002-11-30
JP2000138375A (ja) 2000-05-16
KR20000029396A (ko) 2000-05-25
JP3408437B2 (ja) 2003-05-19
US6656810B1 (en) 2003-12-02

Similar Documents

Publication Publication Date Title
JP2548994B2 (ja) 電界効果型トランジスタ及びその製造方法
US6200866B1 (en) Use of silicon germanium and other alloys as the replacement gate for the fabrication of MOSFET
JP2841315B2 (ja) Ｍｏｓ電界効果トランジスタの製造方法
JPS626349B2 (zh)
TW448474B (en) Semiconductor device capable of reducing dispersion in electrical characteristics and operating at high speed and method for fabricating the same
US7485534B2 (en) Method of manufacture of a trench-gate semiconductor device
JPH11150270A (ja) トランジスターの特性を改善するための半導体装置製造方法
US8362530B2 (en) Semiconductor device including MISFET and its manufacture method
JP2793141B2 (ja) トレンチ素子分離膜を有する半導体装置の製造方法
KR20050009482A (ko) 반도체 소자의 제조방법
JP4532857B2 (ja) シャロートレンチ分離構造を有する半導体装置の製造方法
JPH09205205A (ja) Ｍｏｓ型半導体装置の製造方法及びｍｏｓ型半導体装置
JPS6160589B2 (zh)
JPS63227059A (ja) 半導体装置およびその製造方法
KR20020007848A (ko) 반도체 소자 및 그의 제조 방법
JPS59224141A (ja) 半導体装置の製造方法
US7446377B2 (en) Transistors and manufacturing methods thereof
JPH0982958A (ja) Ｍｏｓ型半導体装置およびその製造方法
JPH07221298A (ja) 電界効果型トランジスタ及びその製造方法
JPS61101077A (ja) 半導体装置の製造方法
TW436908B (en) Method to form a smooth gate polysilicon sidewall in the fabrication of integrated circuits
JPS6376481A (ja) 半導体装置及びその製造方法
TWI289907B (en) Method for fabricating metal oxide semiconductor transistor and memory device memory cell array thereof
JP2004319632A (ja) 半導体装置及びその製造方法
JPS61220372A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees