TW444300B - Semiconductor device, structure for mounting the semiconductor device, liquid crystal device, and electronic equipment - Google Patents

Semiconductor device, structure for mounting the semiconductor device, liquid crystal device, and electronic equipment Download PDF

Info

Publication number
TW444300B
TW444300B TW089103081A TW89103081A TW444300B TW 444300 B TW444300 B TW 444300B TW 089103081 A TW089103081 A TW 089103081A TW 89103081 A TW89103081 A TW 89103081A TW 444300 B TW444300 B TW 444300B
Authority
TW
Taiwan
Prior art keywords
liquid crystal
electrode
semiconductor device
substrate
protruding
Prior art date
Application number
TW089103081A
Other languages
English (en)
Inventor
Kenji Uchiyama
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of TW444300B publication Critical patent/TW444300B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Description

¢443 Ο Ο A? Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明d .) 發明所屬之技術領域 本發明係關於半導體裝置（以下，簡稱爲1C)、其 實裝構造'使用此實裝構造之液晶裝置、以及使用此液晶 裝置之電子機器《 先行技術 將面朝下接合（face-down bonding)形式的1C使用向異性 導電膜（A n i s 〇 t r 〇 p i c c ο n d u c t i v e f i 1 m / A C F)進行 C 〇 G (C h i ρ 0 η Glass)實裝，或者C〇F(Chip 〇n Film)實裝的方法，可以對應於 微細間距，同時可以將很多接點統括導電接續，所以適用 於對於構成液晶面板的多數條紋狀電極等之各電極端子或 是可撓配線基板的各電極端子實裝驅動用I C。 使用此向異性導電膜實裝I C時，如第8圖（A)所 示，在玻璃基板或是可撓配線基板等基板的I C實裝區域 9留下向異性導電膜6隻後，於此向異性導電膜6的表面 上配置驅動用I C13 >。其次，如第8圖（B)所示， 使用壓接頭5將驅動用I C 1 3 >熱壓接於基板側。結果 ，向異性導電膜6的樹脂部分溶融而流動。亦即，如第8 圖（C )所示，向異性導電膜6溶融流動，在硬化反應後 ，向異性導電膜6的樹脂部分固化的緣故，驅動用 I C 1 3 >被實裝於I c實裝區域9，同時驅動用 I c 1 3 >的突起電極1 3 0 z透過被包含於向異性導電 膜6的導電粒子6 0導電接續於基板側的電極端子1 6。 此處，在突起電極1 3 0 >與電極端子1 6之間中介的導 本纸張尺度適用中國國家標準<CNS〉A4規格（210 X 297公笼）-4- -------------裝------ 訂----I---* 線' - (請先閲讀背面之;i意事項再填寫本頁) 經濟部智慧財產局負工消費合作社印製 4443 0 0 at _____ 五、發明說明€ ) 電粒子6 0的數目對於電阻或可信賴性造成極大的影響。 於如此的實裝構造 > 從前驅動用IC1 3 >的突起電 極1 3 0係隔開1 0 0 左右的間距形成的'突起電極 1 3 0 /的形狀，係粗細一定的直線狀，或者與電極端子 1 6相對方向的表面爲彎曲的形狀 發明所欲解決之課題 然而，液晶裝置（液晶顯示裝置）伴隨著像素數的增 加，突起電極1 3 0 -也有高密度配置的傾向，所以有從 前的突起電極1 3 0 ~無法對應的問題點。亦即，於驅動 用IC13# |突起電極130~的間距高密度化至40 左右的話，如第8圖（B)所示，在向異性導電膜6 溶融時，相鄰的突起電極1 3 0 >之間導電粒子6 0高密 度地聚集，而有由於聚集的導電粒子6 0使突起電極 1 30 /彼此短路的問題點》但是，使突起電極1 30 > 變細的話，突起電極1 3 0 ~與電極端子1 6之間中介的 導電粒子6 0的數目減少，有損於電阻特性或是可信賴性 〇 在此，本發明的課題在於藉由改良突起電極的構造， 提供在以狹窄的間距彤成突起電極的場合，也不會使電氣 特性或可信賴性降低，可以透過向異性導電膜導電接續突 起電極與電極端子的I C、其實裝構造、液晶裝置以及電 子機器。 本紙張尺度適用中國國家標準（CNS)A4規格（2]0* 297公釐)7〇~ — — — — — — 丨丨 111' · i 奪 I I I I ^, 1111111· ^^ i J (請先閱讀背面之ii意事項再填寫本頁) Α7 444 3 Ο Ο _Β7___ 五、發明說明？) 供解決課題之手段 爲了解決上述課題，在本發明，提供一種半導體裝置 |係具備藉由透過包含導電粒子的向異性導電膜之壓接而 導電接續於基板側電極端子之面朝下接合（face-down bonding)用的複數突起電極之半導體裝置，其特徵爲：前述 突起電極，與相對方向於前述基板的電極端子之該突起電 極的表面側相比，接近根部處變細。 將適用本發明的半導體裝置透過向異性導電膜壓接於 基板而導電接續基板側的電極端子與半導體側的突起電極 時，向異性導電膜的樹脂部分會溶融而導電粒子在半導體 裝置與基板之間從半導體裝置的內側區域向外周側流出》 此處1相關於本發明的半導體裝置的突起電極，因爲根源 部分變細的緣故，即使高密度形成突起電極，在相鄰的突 起電極之間根源部分彼此還是隔著很寬的間隙。亦即，在 向異性導電膜的樹脂部分溶融而導電粒子在半導體裝置與 基板之間要從半導體裝置的內側區域向外周側流出時，因 爲相鄰的突起電極的根源之間不會滯留多數的導電粒子， 所以導電粒子不會使突起電極彼此短路。因此，即使高密 度形成半導體裝置的突起電極，也可以得到高可信賴性。 此外，突起電極，即使在根部變細，也因爲相對方向於基 板的電極端子的表面側變粗的緣故，所以基板的電極端子 與突起電極的相對向的面積很寬廣。因此，在突起電極與 電極端子之間中介著很多導電粒子的緣故，突起電極與電 極端子之間可以良好地導電接續。 本紙張尺度適用争國國家標準(CNS>A4規格<210 X 297公楚)-Ο7 -------------------f I 訂---------I ί {請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4443 0 0 Α7 Β7 五、發明說明θ ) ，相關於本發明的半導體裝置的實裝構造可以適用於各 種半導體裝置，但是於液晶裝置，在構成基板間封入液晶 的液晶面板的基板、以及被電路接續於該液晶面板的配線 基板之中的任一基板上實裝相關於本發明的半導體裝置的 話，更具效果。亦即，將這種液晶裝置作爲例如行動電話 等之電子機器的顯示裝置使用時•要提高液晶裝置的顯示 品質必須要增加像素數，結果，被構成於液晶面板的電極 數目增大，電極端子也被高密度配置。然而，使用相關於 本發明的半導體裝置的實裝構造的化，即使電極端子以及 突起電極被高密度配置，突起電極彼此也不會由於導電粒 子而短路，而且可以在突起電極與電極端子之間確保多數 導電粒子而良好地導電接續突起電極與電極端子。 發明之實施型態 以下參照附圖說明本發明地實施型態 (全體構成） 第1圖係被動矩陣形式的液晶裝置的外觀之立體圖， 第2圖係其分解立體圖。任一圖面，對於液晶裝置之形成 像素之條紋電極，都是省略其詳細圖示而僅模式顯示其中 一部分而已。 於第1圖及第2圖，液晶裝置1 0，具有例如由透明 玻璃所形成的第1透明基板1 ，及同樣藉由透明的玻璃所 形成的第2透明基板2。於這些基板之一方藉由印刷等形
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ZTZ (請先閲讀背面之ijL意事項再填寫本頁》
裝-------—訂-------I 經濟部智慧时產局員工消費合作社印製 4443 0 0 經濟部智慧財產局員工消费合作社印製 Α7 Β7 五、發明說明p ) 成密封劑3，而夾著此密封劑3黏著固定第1透明基板1 與第2透明基板2。第1透明基板1與第2透明基板2之 間隙（液晶胞間隙）之中，以密封劑3所區隔形成的液晶 封入區域4 0內被封入液晶4 1。於第1透明基板1的外 側表面藉由黏著劑等被貼覆偏光板4 a，於第2透明基板 2的外側表面也藉由黏著劑等貼覆偏光板（未圖示）。 第2透明基板2較第1透明基板1更大，所以在第2 透明基板2上重疊第1透明基板1的狀態下，第2透明基 板2有一部份從第1透明基板1的下端緣伸出。 於此伸出部分形成IC實裝區域91此處半導體裝置 之驅動用IC13藉由面朝下接合被COG實裝。在此部 分之實裝構造在稍後詳述，將向異性導電膜夾在第2透明 基板2與驅動用I C 1 3之間，再藉由將此加熱壓接而進 行接合=亦即，在此部分，處於透過向異性導電膜在第2 透明基板2的IC實裝區域9的電極端子上導電接續驅動 用IC13的突起電極的狀態。 此外，於第2透明基板2，較I C實裝區域9更爲下 端之側被形成輸入端子2，於這些輸入端子以熱密封等方 法接續著可撓印刷配線基板（未圖示）。 進而，雖在第1、2圖中省略詳細圖示，但在第1透 明基板1 ，被形成在液晶封入區域4 0的內側延伸於橫方 向的複數條紋電極，及在液晶封入區域4 0的外側將條紋 狀電極配線接續於各端子之用的配線圖案所構成的電極圖 案（薄膜圖案）。此電極圖案，係以透明的IT〇(銦錫 本紙張尺度通用令囷國家標準（CNS)A4規格（2〗〇χ 297公釐) -------------裝--------訂------I ·線I J (请先閱讀背面之主t事項再填寫本頁) 經濟部智慧財產局員工消费合作社印製 4 443 0 0 A； Β7 五、發明說明p ) 氧化物）等形成。此外，於第2透明基板2的內側表面， 也被形成在液晶封入區域4 0的內側延伸於縱方向的複數 條紋電極，及在液晶封入區域4 0的外側將條紋狀電極配 線接續於IC實裝區域9等之用的配線圖案所構成的電極 圖案（薄膜圖案）。此電極圖案，也是以透明的IT〇膜 等來形成。 將如此構成的第1透明基板1與第2透明基板2在指 定處所謀求導電接續，同時如第1圖所示貼合形成面板（ 液晶面板）的話，第1透明基板1的條紋狀電極與第2透 明基板2的條紋狀電極係相互交叉，於各交叉部分構成像 素。此外，於第1透明基板1與第2透明基板2之間隙， 在液晶封入區域4 0被封入液晶4 1。亦即，對驅動用 I C 1 3送入驅動用電力以及驅動訊號的話，驅動用 I C 1 3，根據驅動訊號對希望的適當的條紋狀電極施加 電壓而控制各像素之液晶4 1的配向狀態，所以在液晶裝 置10顯示出所要的影像。 (驅動用IC13的實裝構造） - 第3圖（A) 、 （B)分別是與驅動用IC13的第 2透明基板2之實裝圖的平面圖，以及其X — X —剖面圖 。第4圖（A)〜（C)係將驅動用IC實裝於基板上的 方法之工程圖β 於第1、2圖所示的液晶裝置，在1C實裝區域9聚 集多數的配線圖案的端部，該配線圖案的先端部分成爲電 本紙張尺度適用中國园家標準（CNS)A4規格（210 X 297公爱)-9- ------------------------------^ I i (請先閱讀背面之注意事項再填寫本頁> 4443 0 0 經濟部智慧財產局員工消费合作社印製 A7 B7 五、發明說明f ) 極端子。亦即，於液晶裝置1 0要提高顯示品質的話，需 要增加像素數，結果，被構成於液晶面板的條紋狀電極增 大’因此，電極端子1 6 (參照第4圖）也被高密度配置 亦即，如第3圖（A)所示，在驅動用IC13，與 第2透明電極2之實裝面1 3 a所形成的面朝下接合用的 複數突起電極1 3 0，也是液晶裝置1 0越增加像素數， 越被高密度配置。亦即，突起電極1 3 0沿著晶片的邊 1 3 b以狹窄的間距，例如以4 Ο μ m左右的間距被形成 。突起電極1 30的表面形狀，大約爲邊長1 5//m至 之四角型，相鄰的突起電極1 30彼此，在其表 面1 3 1約僅間隔2 5 // m至2 0 β m之狹窄間隙。 此處，驅動用IC13的突起電極130 *如第3圖 (B )所示，較相對方向於第2透明基板2的電極端子 1 6的表面1 3 1之側更接近根源部分1 3 2處變細。因 此，鄰接的突起電極1 3 0彼此，在其表面1 3 1約僅間 隔2 5 //m至2 0 之狹窄間隙，但是在根源部分 1 3 2則爲隔著較表面1 3 1側更寬的間隙。 以下說明如此構成的驅動用I C 1 3的實裝工程，同 時說明相關於本型態的IC實裝構造。 把相關於本型態的驅動用IC13實裝於第2透明基 板2的I C實裝區域9時，首先如第4圖（A)所示，在 第2透明基板2的IC實裝區域9留下向異性導電膜6之 後，於此向異性導電膜6的表面上，使突起電極1 3 0朝 — tl — — — — — — I I I 1 ' — — — — — II -----it (請先閲讀背面之iit事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210X297公爱) 4443 00 經濟部智慧財產局員工消费合作社印*1衣 A7 B7 五、發明說明p ) 下而配置驅動用I c 1 3。在此向異性導電膜6，係在塑 膠製的球（b a 11 )的表面被形成金屬膜之導電粒子 6 0分散於熱硬化樹脂中的狀態下。 其次，如第4圖（B )所示，使用壓接頭5將驅動用 I C 1 3熱壓接於基板側。結果，向異性導電膜6的樹脂 部分溶融。 亦即，如第4圖（C )所示，向異性導電膜6溶融流 動，而在硬化反應後*向異性導電膜6的樹脂部分固化的 緣故，驅動用I C 1 3在被實裝於I C實裝區域9的同時 ，驅動用I C13的突起電極130，透過被包含於向異 性導電膜6的導電粒子6 0導電接續於基板側的電極端子 16° 如此實裝驅動用I C 1 3時，向異性導電膜6溶融樹 脂部分，如第3圖（A)的箭頭A所示，樹脂部分或導電 粒子6 0在驛動用I C 1 3與第2透明基板2之間，通過 突起電極1 3 0之間從驅動用I C 1 3的內側區域向外周 側流出。此處，在本型態，驅動用I C 1 3的突起電極 130，如第3圖（B)以及第4圖（A)〜（C)所示 ，因爲根源部分1 3 2變細的緣故，即使高密度形成突起 電極1 3 0，在相鄰的突起電極1 3 0之間根源部分 1 3 2彼此也隔著寬廣的間隙。亦即，向異性導電膜6的 樹脂部分或導電粒子6 0穿過突起電極1 3 0之間時，穿 過根源部分1 3 0之間的寬廣間隙。因此，在突起電極 1 3 0之間不會有多數的導電粒子6 0滯留，導電粒子 本紙張尺度適用中0 S家標準（CNS)A4規格（210 X 297公楚)-11- ------r------------------------I y (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4443 0 0 A7 B7 五、發明說明？) 6 0不會使突起電極1 3 0彼此短路。因此，即使高密度 形成驅動用I C 1 3的突起電極1 3 0，也可得高可信賴 性。此外，突起電極130，因爲相對方向於第2透明基 板2的電極端子1 6之表面1 3 1側變粗的緣故，第2透 明基板2 2的電極端子1 6與突起電極1 3 0之對向面積 很寬。因此，突起電極13 0與電極端子1 6之間，成爲 中介著多數的導電粒子6 0 |突起電極1 3 0與電極端子 1 6可以良好地導.電接續。 (驅動用I C 1 3的突起電極1 3 0的製造方法） 以下參照第5圖說明使用於這種實裝構造的驅動用 I C 1 3的製造工程之中'，形成突起電極1 3 0的方法。 第5圖（A)〜（E)係顯示突起電極1 3 0之形成方法 的工程剖面圖。 首先，如第5圖（A)所示，在構成驅動用I C 1 3 的半導體基板1 3 5的表面形成電極1 3 6之後’如第5 圖（B)所示，塗布感光性的光阻劑1 50。此感光性的 光阻劑1 5 0係負片形式。亦即，透過曝光遮罩1 5 1曝 光感光性的光阻劑1 5 0時，感光性的光阻劑1 5 0之中 ，僅有以曝光遮罩1 5 1的遮光部分1 5 2覆蓋的區域’ 如第5圖（C )所示，在蝕刻工程（顯影工程）中被除去 〇 如此進行在形成指定圖案的光阻劑1 5 0時’在如第 5圖（B )所示的曝光工程，因爲被照射的光在感光性的 夂纸張又度適用申S國家標準（CNS>A4規格（210 * 297公® ) -127 I t----------- -------I I 訂·!------1 <請先閱讀背面之注患事項再填寫本頁) 4443 0 0 A7 B7 經濟部智慧財產局員工消f合作社印製 五、發明說明（IQ ) 光阻劑1 5 0內於橫方向亦會擴散的緣故，曝光部分 1 5 5與非曝光部分1 5 6的境界成爲逆傾斜的形狀。亦 即’如第5圖C C )所示，光阻劑1 5 0的開孔部分 1 5 7，其側面壁成爲具有逆向傾斜形狀。 如此形成指定圖案的光阻劑1 5 0之後，對電極 1 36的表面施以電鍍。結果，如第5圖（D)所示，在 電極1· 3 6的表面側以掩埋光阻劑1 5 0的開孔部分 1 5 7的方式被施以電鍍1 3 5。 亦即，電鍍結束之後，除去光阻劑1 5 0的話，如第 5圖（E)所示，較表面131之側更接近根源部分 1 3 2處可以形成較細的突起電極1 3 0。 (電子機器之搭載例） 第7圖係顯示相關於本發明的電子機器之一實施型態 的行動.電話機。此處所示的行動電話機3 0，被構成爲將 天線31、喇叭32、液晶裝置10、按鍵開關33、麥 克風3 4等各種構成要素收容於作爲筐體的外裝外殼3 6 。此外，外裝外殼3 6的內部，設有搭載洪控制上述各構 成要素的動作之用的控制電路的控制電路基板3 7。液晶 裝置10係由第1圖所示的液晶裝置10所構成。 在此行動電話機3 0，透過按鍵開關3 3以及麥克風 3 4輸入的訊號，或由天線3 1收訊到的收訊資料等被輸 入製控制電路基板3 7上的控制電路。而該控制電路|根 據輸入的各種資料在液晶裝置10的顯示面內顯示數字、 本紙張尺度適用中S國家標準(CNS)A4規格（2】0 X 297公釐) -13- ---------------------訂-------I (請先閱璜背面之注意事項再填寫本頁> 經濟部智慧財產局員工消費合作社印製 4 443 0 Ο Α7 Β7_ 五、發明說明ί1 ) 文字、圖案等影像，進而，從天線送出送訊資料。此外， 在第7圖的實施型態，顯示在行動電話機使用本發明的液 晶裝置的場合作爲電子機器之例，但是本發明之液晶裝置 ，除此之外，也可以適用於例如攜帶式行動終端、電子手 冊、攝影機的觀景窗等。 此外，第6圖（a) 、 （b)，係顯示搭載本型態的 液晶裝置1 0的行動電話機（電子機器）的重要部位之剖 面圖。 作爲搭載本型態的液晶裝置10的電子機器之一例， 在第6圖所示的行動電話1 0 0，於液晶裝置1 0的第1 透明基板1之側|有壓克力樹脂製或是聚碳酸酯製的透明 導光板1 9被重疊配置，由此導光板1 9與第2透明基板 2之間拉出可撓配線基板1 2 0，被導電以及機械地接續 於行動電話1 0 0本體的電路基板之印刷配線基板9 0。 鄰接於導光板19之側（或者端部），被配置朝向導光板 1 9的端部（光線入射部）射出光的背光用發光元件5 ◦ 。作爲這樣的背光用發光元件5 0使用L E D等，實裝於 印刷配線基板9 0上。在本實施例背光用發光元件5 0是 被實裝於印刷配線基板9 0上，但只要是可以朝向導光板 1 9入射的位置亦可被實裝於可撓配線基板1 2 0上，或 者實裝於印刷配線基板9 0以外的其他副基板a此處*液 晶裝置10係藉由雙面膠帶被固定於於導光體19同時以 框體1 10壓住。此外，導光板19固定液晶裝置10同 時藉由與印刷配線基板9 0之嵌合等方法保持爲一體’同 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) -14- ----------ί·裝-------I 訂---I--- - * 線 Ϊ i <請先閱讀背面之注意事項再填寫本頁) 4443 0 0 Α7 Β7 五、發明說明（2 ) 時也被固定於行動電話100的框體1 10。此外’於第 2透明基板2之側覆蓋有外蓋玻璃111。 (其他實施型態） 又，在上述實施型態，顯示對構成液晶面板的第2透 明基板2 COG實裝驅動用I C 1 3之例，但是亦有驅動 用I C1 3對於對液晶面板電路接續的可撓配線基板 COF實裝的場合。這種場合，也只要參照第4圖（A) 〜（C)所說明的實裝工程，取代第2透明基板2，在可 撓配線基扳上透過向異性導電膜6實裝驅動用IC即可。 發明之效果 如以上所說明的，在本發明因爲I c的突起電極在根 源部分變細，所以即使高密度形成突起電極，在相鄰的突 起電極之間根源部彼此也隔著寬廣的間隔β亦即，透過向 異性導電膜將I C實裝於基板時，向異性導電膜溶融而從 突起電極之間流出時，相鄰的突起電極的根源部彼此之間 不會滯留多數的導電粒子，因此導電粒子不會使突起電極 彼此短路。因此|即使高密度形成I C的突起電極，也可 得高可信賴度。此外，突起電極，因爲相對方向於基板的 電極端子的表面側變粗，所以基板的電極端子與突起電極 相對方向的面積很寬。因此，在突起電極與電極端子之間 ，中介著多數導電粒子，所以突起電極與電極端子可以良 好地導電接續。 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) '15- (請先閱讀背面之注意事項再填寫本頁) ' ------I I ^ - — II--> 1 I I. 經濟部智慧財產局員工消費合作社印製 4443 0 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明03 〉 圖面之簡單說明 第1圖係顯示適用本發明的液晶裝置的外觀之立體圖 〇 第2圖係顯示第1圖之液晶裝置的分解立體圖。 第3圖（A ) 、（ B )分別是顯示於第1圖的形成於 驅動用I C的突起電極的配置之平面圖，以及其X- X z 剖面圖。 第4圖（A)〜（C)係將顯示於第3圖的驅動用 1c實裝於構成液晶面板的第2透明基板上的工程之工程 剖面圖。 第5圖（A)〜（E)係顯示第3圖的驅動用I C的 突起電極之形成方法的工程剖面圖。 第6圖（A) 、 （B)分別係顯示適用本發明的搭載 液晶裝置的行動電話（電子機器）的重要部位之剖面圖。 第7圖係顯示適用本發明的搭載液晶裝置的行動電話 (電子機器）的說明圖。 第8圖（A)〜（C)係顯示對基板之從前的驅動用 IC的實裝工程之工程剖面圖。 主要元件符號說明 1 第1透明基板 2 第2透明基板 3 密封劑 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公芨)-16- -------------- --------訂 -----, {請先閉讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4443 00 A7 _B7 五、發明說明《Η ) 6 向; 異性 導 電 膜 9 I C實 裝 區 域 1 0 液£ f曰裝 置 1 3 驅動用 I C 1 6 電極端 子 1 9 導光板 4 0 液b f日封 入 區 域 4 1 液^ r0 5 0 背光用 發 光 元 件 6 0 向異性 導 電 膜 之 導 電 粒 子 9 0 印刷配 線 基 板 1 0 0 行 動 電 話 ( 電 子 機 器） 1 1 0 框 體 1 1 1 外 蓋 玻 璃 1 2 0 可 撓 配 線 基 板 1 3 0 突 起 電 極 1 3 1 突 起 電 極 的 表 面 1 3 2 突 起 電 極 的根 源 部 分 ------------装--------訂- --------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中舀因家標準（CNS)A4規格（210x297公釐） T7

Claims (1)

  1. A8B8CSD8 4443 Ο Ο 六、申請專利範圍 1 . 一種半導體裝置，係具備藉由透過包含導電粒子 的向異性導電膜之壓接而導電接續於基板側電極端子之面 朝下接合（f a c e - d 〇 w n b ο n d i n g)用的複數突起電極之半導體裝 置，其特徵爲： 前述突起電極，與相對方向於前述基板的電極端子之 該突起電極的表面側相比，接近根部處變細。 2 . —種半導體裝置之實裝構造，其特徵係使用前述 向異性導電膜將申請專利範圍第1項之半導體裝置壓接於 前述基板。 3 . —種液晶裝置，係使用申請專利範圍第2項之半 導體裝置的實裝構造之液晶裝置*其特徵爲：構成基板間 被封入液晶的液晶面板的基板，以及被導電接續於該液晶 面板的配線基板之中的至少一方基板上被實裝前述半導體 裝置。 4 . 一種電子機器，其特徵爲：裝設有申請專利範圍 第3項之液晶裝置。 (請先閱讀背面之注意事項再填寫本頁) r ---- I---I ----I----I 經濟部智慧財產局具工消費合作社印製 n * -.1 I I n · 本紙張尺度適用令國國家標準（CNS>A4規格（210* 297公釐） -18-
TW089103081A 1999-03-08 2000-02-22 Semiconductor device, structure for mounting the semiconductor device, liquid crystal device, and electronic equipment TW444300B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06045999A JP3826605B2 (ja) 1999-03-08 1999-03-08 半導体装置の実装構造の製造方法、液晶装置、および電子機器

Publications (1)

Publication Number Publication Date
TW444300B true TW444300B (en) 2001-07-01

Family

ID=13142881

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089103081A TW444300B (en) 1999-03-08 2000-02-22 Semiconductor device, structure for mounting the semiconductor device, liquid crystal device, and electronic equipment

Country Status (5)

Country Link
US (1) US6448663B1 (zh)
JP (1) JP3826605B2 (zh)
KR (1) KR100516597B1 (zh)
CN (1) CN1181542C (zh)
TW (1) TW444300B (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI240241B (en) * 2000-05-04 2005-09-21 Koninkl Philips Electronics Nv Assembly of a display device and an illumination system
US6642613B1 (en) * 2000-05-09 2003-11-04 National Semiconductor Corporation Techniques for joining an opto-electronic module to a semiconductor package
US6995753B2 (en) * 2000-06-06 2006-02-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP3892650B2 (ja) 2000-07-25 2007-03-14 株式会社日立製作所 液晶表示装置
JP3781967B2 (ja) * 2000-12-25 2006-06-07 株式会社日立製作所 表示装置
JP3756418B2 (ja) * 2001-02-28 2006-03-15 株式会社日立製作所 液晶表示装置及びその製造方法
US6806938B2 (en) * 2001-08-30 2004-10-19 Kyocera Corporation Liquid crystal display device with particular on substrate wiring, portable terminal and display equipment provided with the liquid crystal display device
JP2003121815A (ja) * 2001-10-16 2003-04-23 Nec Access Technica Ltd Ｌｃｄの保持構造
JP3573150B2 (ja) 2002-01-25 2004-10-06 セイコーエプソン株式会社 半導体装置及びこれを含む電気光学装置
KR100499134B1 (ko) * 2002-10-28 2005-07-04 삼성전자주식회사 압축 접합 방법
JP2004184805A (ja) * 2002-12-05 2004-07-02 Tohoku Pioneer Corp 導電配線の接続構造
KR20040075377A (ko) * 2003-02-20 2004-08-30 삼성전자주식회사 구동 아이씨 및 이를 갖는 디스플레이 장치
CN1325983C (zh) * 2003-05-27 2007-07-11 友达光电股份有限公司 液晶显示面板的封装结构及其制作工艺
JP4004994B2 (ja) 2003-06-05 2007-11-07 株式会社アドバンスト・ディスプレイ 表示装置
CN100356559C (zh) * 2003-09-24 2007-12-19 财团法人工业技术研究院 倒装芯片封装结构及其制造方法
TWI277815B (en) * 2004-01-16 2007-04-01 Hannstar Display Corp Liquid crystal display and manufacturing method of liquid crystal display including substrate
CN100416343C (zh) * 2004-01-21 2008-09-03 友达光电股份有限公司 增加金属连线可靠度的结构
CN1297840C (zh) * 2004-03-25 2007-01-31 友达光电股份有限公司 显示器的导线结构
CN101189625B (zh) * 2005-05-31 2011-09-28 株式会社半导体能源研究所 半导体器件及其制造方法以及天线的制造方法
JP4851255B2 (ja) * 2006-07-14 2012-01-11 株式会社 日立ディスプレイズ 表示装置
JP4920330B2 (ja) * 2006-07-18 2012-04-18 ソニー株式会社 実装構造体の実装方法、発光ダイオードディスプレイの実装方法、発光ダイオードバックライトの実装方法および電子機器の実装方法
JP2008235556A (ja) * 2007-03-20 2008-10-02 Sumitomo Electric Ind Ltd 配線板モジュール及び該配線板モジュールの製造方法
KR101285273B1 (ko) * 2007-06-15 2013-07-23 엘지디스플레이 주식회사 이동통신기기
CN101216619B (zh) * 2008-01-10 2010-09-22 友达光电股份有限公司 平面显示器及其制造方法和光电装置及其制造方法
CN101556838B (zh) * 2008-04-09 2011-06-01 北京京东方光电科技有限公司 各向异性导电膜
TW201123377A (en) * 2009-12-16 2011-07-01 Raydium Semiconductor Corp Electronic chip and substrate with void
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
KR101375298B1 (ko) * 2011-12-20 2014-03-19 제일모직주식회사 전도성 미립자 및 이를 포함하는 이방 전도성 필름
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
US8950011B2 (en) 2013-05-22 2015-02-03 International Business Machines Corporation Targeted sequencing of biomolecules by pulling through a liquid-liquid interface with an atomic force microscope
JP6645730B2 (ja) * 2014-01-28 2020-02-14 デクセリアルズ株式会社 接続体及び接続体の製造方法
KR20150094125A (ko) * 2014-02-10 2015-08-19 한국전자통신연구원 반도체 소자 및 이를 제조하는 방법
JP6476747B2 (ja) * 2014-10-28 2019-03-06 デクセリアルズ株式会社 異方性導電フィルム及び接続構造体
US10170403B2 (en) * 2014-12-17 2019-01-01 Kinsus Interconnect Technology Corp. Ameliorated compound carrier board structure of flip-chip chip-scale package
US10224305B2 (en) * 2015-05-22 2019-03-05 Sharp Kabushiki Kaisha Semiconductor device
CN106486511B (zh) * 2015-08-25 2020-04-28 上海和辉光电有限公司 一种显示器件及制备有机发光二极管显示面板的方法
TWI696300B (zh) 2016-03-15 2020-06-11 晶元光電股份有限公司 半導體裝置及其製造方法
JP6769721B2 (ja) * 2016-03-25 2020-10-14 デクセリアルズ株式会社 電子部品、異方性接続構造体、電子部品の設計方法
KR20180065162A (ko) * 2016-12-07 2018-06-18 서울바이오시스 주식회사 디스플레이 장치 및 그의 전극 연결 방법
CN109037998B (zh) * 2018-08-08 2020-06-05 武汉华星光电半导体显示技术有限公司 电连接组件及显示装置、电连接方法
US11139262B2 (en) * 2019-02-07 2021-10-05 Micron Technology, Inc. Use of pre-channeled materials for anisotropic conductors

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5226232A (en) * 1990-05-18 1993-07-13 Hewlett-Packard Company Method for forming a conductive pattern on an integrated circuit
JP3152796B2 (ja) * 1993-05-28 2001-04-03 株式会社東芝 半導体装置およびその製造方法
JP3225800B2 (ja) * 1995-08-09 2001-11-05 三菱電機株式会社 半導体装置
KR100232678B1 (ko) * 1996-12-18 1999-12-01 구본준 돌기가 형성된 범프 및 그 제조방법
US5903056A (en) * 1997-04-21 1999-05-11 Lucent Technologies Inc. Conductive polymer film bonding technique

Also Published As

Publication number Publication date
CN1266283A (zh) 2000-09-13
US20020100974A1 (en) 2002-08-01
KR100516597B1 (ko) 2005-09-22
JP2000260798A (ja) 2000-09-22
US6448663B1 (en) 2002-09-10
CN1181542C (zh) 2004-12-22
KR20000071406A (ko) 2000-11-25
JP3826605B2 (ja) 2006-09-27

Similar Documents

Publication Publication Date Title
TW444300B (en) Semiconductor device, structure for mounting the semiconductor device, liquid crystal device, and electronic equipment
TW448550B (en) Circuit board and display apparatus and electronic equipment using the same
TW548497B (en) Flexible wiring board, electro-optical device and electronic equipment
TWI432104B (zh) 可撓性基板及具備該基板之電光學裝置及電子機器
JP3728981B2 (ja) 液晶装置及び電子機器
US6870590B2 (en) Electrooptical unit with a flexible board and electronic apparatus
US6559549B1 (en) Tape carrier package and method of fabricating the same
JP3642239B2 (ja) 電気光学装置、電気光学装置の製造方法および電子機器
JPH1154560A (ja) Ｉｃ実装方法、液晶表示装置及び電子機器
JP2011169983A (ja) 表示装置及び電子機器
TW486589B (en) Pressure-bonded substrate, liquid crystal device, and electronic device
JP3624729B2 (ja) Ｉｃチップ、ｉｃ構造体、液晶装置及び電子機器
JPH10209581A (ja) プリント配線板、液晶表示装置及び電子機器
TW574543B (en) Liquid crystal device and electronic equipment
JP3695265B2 (ja) 表示装置及び電子機器
JP3684886B2 (ja) 半導体チップの実装構造、液晶装置及び電子機器
JP2009122318A (ja) 表示装置
JP3956622B2 (ja) 配線基板、電気光学装置および電子機器
JP3653981B2 (ja) 液晶装置の実装構造及び電子機器
JP4144387B2 (ja) 電気光学装置および電子機器
JP2001242799A (ja) 電気光学装置及びこれを備えた電子機器
JP3760624B2 (ja) 液晶表示装置およびそれを利用した電子機器
JP4244612B2 (ja) 電気光学装置、電子機器および配線基板
JP2000058985A (ja) 配線基板、液晶装置及び電子機器
JP2001175193A (ja) 表示装置およびそれを用いた電子機器

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent