KR20150094125A - 반도체 소자 및 이를 제조하는 방법 - Google Patents

반도체 소자 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR20150094125A
KR20150094125A KR1020140015017A KR20140015017A KR20150094125A KR 20150094125 A KR20150094125 A KR 20150094125A KR 1020140015017 A KR1020140015017 A KR 1020140015017A KR 20140015017 A KR20140015017 A KR 20140015017A KR 20150094125 A KR20150094125 A KR 20150094125A
Authority
KR
South Korea
Prior art keywords
electrodes
substrate
polymer layer
layer
electrode
Prior art date
Application number
KR1020140015017A
Other languages
English (en)
Inventor
이학선
최광성
엄용성
배현철
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020140015017A priority Critical patent/KR20150094125A/ko
Priority to US14/338,050 priority patent/US20150228617A1/en
Publication of KR20150094125A publication Critical patent/KR20150094125A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83859—Localised curing of parts of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 소자 및 이를 제조하는 방법을 제공한다. 반도체 소자의 제조 방법은, 다수의 제1 전극들을 가지며 투명한 기판을 마련하고, 다수의 제2 전극들을 갖는 반도체 칩을, 제1 전극 및 제2 전극 각각이 서로 마주하도록 기판 상에 배치한다. 기판 및 반도체 칩들 사이에 솔더 입자들 및 산화제를 포함하는 폴리머층을 형성하고, 제1 및 제2 전극들 사이의 솔더 입자들을 레이저를 이용하여 국부적으로 용융시켜 제1 및 제2 전극들 사이를 전기적으로 연결시키는 용융 솔더층을 형성한다.

Description

반도체 소자 및 이를 제조하는 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 반도체 소자 및 이를 제조하는 방법에 관련된 것으로 더욱 상세하게는 디스플레이 패키지 및 이를 제조하는 방법에 관련된 것이다.
기존에 상용화되어 많이 쓰인 디스플레이용 패키지 접합 기술인 TCP(Tape Carrier Package), COF(Chip-on-Flex), COG(Chip-on-Glass) 등의 기술에는 모두 접합용 소재로 이방성 전도 필름인 ACF(anisotropic conductive film)가 사용된다.
상부 칩과 기판 사이를 전기적으로 연결하는 경우를 예시적으로 설명한다. 상기 상부 칩 및 상기 기판 각각은 전기적인 연결을 위한 금속 패드 또는 전극을 포함하며, 그 전극 사이를 채워서 연결시키는 소재가 ACF이다. ACF는 전도성 입자가 포함된 폴리머로 구성되어 있어 열과 압력을 가하면 폴리머가 경화되고 전도성 입자가 위아래 전극에 접촉하여 접합을 이루는 구조이다. 열 압착 공법은 ACF의 순간적인 접합을 위해 높은 열과 압력을 가하게 되는데 이때 열이 구동 IC로 전달되어 장치에 특성에 영향을 줄 수도 있고, 또한, 기판이 유기물을 포함하는 경우, 기판에도 변형과 응력을 유발할 수 있다.
ACF를 이용한 접합이 갖는 문제점은 우선 접촉저항이 상대적으로 높다는 것이다. 전도성 입자와 양쪽 전극 간에 금속 간 화합물이 아닌 기계적인 접촉에 의존하는 이 접합 방식은 솔더를 사용한 일반적인 접합방식보다 접촉저항이 높다. 또한, 열과 압력을 가할 때 분산되어있는 전도성 입자의 거동을 제어하기 힘들기 때문에 전극 사이에 끼어있는 입자 수의 불균형을 초래하고 심지어 옆의 전극 간 전기적 단락을 유발한다.
이처럼 ACF를 적용한 접합 방식은 전극 사이에 낀 입자의 개수가 제한되기 때문에 높은 접촉저항 값을 가지고, 이를 개선하기 위해 입자의 분포를 늘리면 단락을 유발할 수 있어 안정적으로 낮은 접촉저항을 유지하기가 어렵다.
한편, ACF를 이용한 접합 방식은 그 신뢰성에도 여러 문제가 나타날 수 있다. ACF 접합 구조에 외부 응력이 가해지면서 유연 기판이 변형될 경우 기계적으로 접촉하고 있는 전도성 입자들이 양쪽 전극과 쉽게 분리될 수 있다. 또한, 실제 제품에 적용될 경우 사용 환경에 따라 수분을 흡수할 가능성이 매우 높다. 수분을 흡수한 고분자는 부피가 팽창하여 전도성 입자의 접착력을 떨어뜨릴 수 있다. 이 외에 열 사이클 시험 등에서도 부피 팽창에 의한 신뢰성이 취약하다.
본 발명이 이루고자 하는 일 기술적 과제는 접합 안정성을 가지며 우수한 전기적 특성을 보이며, 외부 응력이나 흡습, 열 사이클에 신뢰성을 갖는 반도체 소자를 제공하는데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 상기 반도체 소자를 제조하는 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 개념에 따른 일 실시예는 반도체 소자의 제조 방법을 제공한다. 상기 반도체 소자의 제조 방법은, 다수의 제1 전극들을 가지며 투명한 기판을 마련하는 단계; 다수의 제2 전극들을 갖는 반도체 칩을, 상기 제1 전극 및 제2 전극 각각이 서로 마주하도록 상기 기판 상에 배치하는 단계; 상기 기판 및 반도체 칩들 사이에 솔더 입자들 및 산화제를 포함하는 폴리머층을 형성하는 단계; 및 상기 제1 및 제2 전극들 사이의 솔더 입자들을 레이저를 이용하여 국부적으로 용융시켜 상기 제1 및 제2 전극들 사이를 전기적으로 연결시키는 용융 솔더층을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 따르면, 상기 제1 및 제2 전극들 사이의 솔더 입자들을 레이저를 이용하여 국부적으로 용융시켜, 상기 제1 및 제2 전극들 사이를 전기적으로 연결시키는 용융 솔더층을 형성하는 단계는, 상기 제1 전극들이 형성된 기판에 레이저 빔을 국부적으로 조사하는 단계; 상기 레이저 빔에 의해 상기 제1 및 제2 전극들 주위로 국부적인 열이 전달되는 단계; 상기 제1 및 제2 전극들 주위로 전달된 열에 의해 폴리머 내 상기 산화제가 활성화되어 상기 제1 및 제2 전극들 표면에 있는 산화막이 제거되는 단계; 및 상기 산화막이 제거된 제1 및 제2 전극들 인접한 솔더 입자들이 용융되어 상기 제1 및 제2 전극에 젖어(wetting) 접합되는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 레이저 빔은 상기 다수의 제1 전극들 각각에 순차적으로 조사될 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 레이저 빔은, 상기 다수의 제1 전극들에 여러 개의 레이저 빔을 이용하여 한번에 조사할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 반도체 소자의 제조 방법은, 상기 용융 솔더층을 형성한 후, 잔류하는 폴리머층을 제거하는 단계; 및 상기 기판 및 반도체 칩들 사이를 언더 필로 충진하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 제1 및 제2 전극들 사이의 솔더 입자들을 레이저를 이용하여 국부적으로 용융시켜 상기 제1 및 제2 전극들 사이를 전기적으로 연결시키는 용융 솔더층을 형성하는 동안 외부 압력이 작용하지 않을 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 폴리머층은 경화제를 더 포함하되, 상기 반도체 소자의 제조 방법은, 상기 용융 솔더층을 형성한 후, 상기 경화제에 의해 상기 폴리머층을 경화시키는 단계를 더 포함할 수 있다.
본 발명의 개념에 따른 다른 실시예는 반도체 소자를 제공한다. 상기 반도체 소자는, 제1 전극을 갖는 기판; 상기 제1 전극과 대응하는 제2 전극을 갖는 반도체 칩; 상기 기판 및 반도체 칩들 사이에 충진된 폴리머층; 상기 폴리머층 내에 배치되며 상기 제1 및 제2 전극들 사이를 전기적으로 연결하는 용융 솔더층을 포함한다.
본 발명의 일 실시예에 따르면, 상기 용융 솔더층은 주석(Sn) 및 In(인듐) 중 적어도 하나를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 폴리머층은 디글리시딜 에테르 비스페놀 에이(diglycidyl ether of bisphenol A), 테트라글리시딜 4,4-디아미노디페닐 메탄(tertraglycidyl 4,4'-diaminodiphenyl methane), 트리 디아미노 디페닐 메탄(tri diaminodiphenyl methane), 이소시아네이트(isocyanate) 및 비스말레이미드(bismaleimide)로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 반도체 소자는 상기 폴리머층 내에 부유하는 솔더 입자를 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 솔더 입자는 상기 용융 솔더층과 동일한 물질을 포함할 수 있다.
본 발명의 개념에 따른 실시예들에 의하면, 폴리머층 내 산화제에 의해 제1 및 제2 전극들 사이의 산화막을 제거하여, 상기 제1 및 제2 전극들로 솔더 입자들이 응집할 수 있다. 또한, 응집된 솔더 입자들만이 레이저 빔의 열에 의해 용융되어 상기 제1 및 제2 전극들 표면에 젖으며 접합될 수 있다. 따라서, 인접한 용융된 솔더층 사이에 용융되지 않은 솔더 입자들이 상기 제1 전극, 제2 전극 또는 용융된 솔더층과는 단락되지 않을 만큼의 충분한 거리를 두고 이격될 수 있다. 또한, 제1 및 제2 전극들 사이를 용융 솔더층으로 접합하는 동안 외부 압력이 작용하지 않음으로써 기판이 변형되는 것을 억제할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자를 설명하기 위한 단면도이다.
도 2a, 도 3a 및 도 5a는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 2b, 도 3b, 도 5b는 도 2a, 도 3a 및 도 5a의 일부 확대도들이다.
도 4a 및 도 4b는 본 발명의 실시예들에 따른 레이저 빔 조사를 설명하기 위한 단면도들이다.
도 6 내지 도 8은 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성 요소가 다른 구성 요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
이하, 도면들을 참조하여, 본 발명의 실시예들에 대해 상세히 설명하기로 한다.
(반도체 소자)
도 1은 본 발명의 일 실시예에 따른 반도체 소자를 설명하기 위한 단면도이다.
도 1을 참조하면, 반도체 소자는, 기판(100), 반도체 칩(200), 상기 기판(100) 및 반도체 칩(200) 사이에 배치된 폴리머층(300) 및 상기 폴리머층(300) 내에 배치되어 상기 기판(100) 및 반도체 칩(200) 사이를 전기적으로 연결하는 용융 솔더층(400)을 포함할 수 있다.
상기 기판(100)은 투명한 유리를 포함할 수 있다. 일 측면에 따르면, 상기 기판(100)은 유연성(flexibility)을 가질 수 있다. 다른 예에 따르면, 상기 기판(100)은 인쇄회로기판(100)(printed circuit board: PCB)일 수 있다.
상기 기판(100)의 일 면에는 다수의 제1 전극(110)들이 배치될 수 있다. 상기 제1 전극(110)들을 소정 거리로 서로 이격될 수 있다.
상기 반도체 칩(200)은 상기 기판(100)과 마주하며 이격되어 배치될 수 있다. 상기 반도체 칩(200)의 일 면에는 다수의 제2 전극들(210)이 배치될 수 있다. 상기 제2 전극들(210)은 상기 제1 전극들(110)에 각각 대응되는 위치에 배치될 수 있다. 상기 제1 및 제2 전극들(110, 210)이 서로 마주하도록 상기 기판(100)의 일 면과 상기 반도체 칩(200)의 일 면이 서로 마주할 수 있다. 다른 예에 따르면, 상기 반도체 칩(200)을 대신하여, 유연 기판(100) 또는 유리 기판(100)이 사용될 수 있다.
상기 폴리머층(300)은 일정 온도 이하에서는 반응을 하지 않으며, 온도에 따라 일정한 점도를 유지하거나 변화할 수 있다. 본 발명의 일 실시예에 따르면, 상기 폴리머층(300)은 산화제를 포함할 수 있다. 상기 산화제는 상기 제1 및 제2 전극들(110, 210) 표면의 자연 산화막을 제거하는 기능을 수행할 수 있다. 상기 폴리머층(300)은 디글리시딜 에테르 비스페놀 에이(diglycidyl ether of bisphenol A), 테트라글리시딜 4,4-디아미노디페닐 메탄(tertraglycidyl 4,4'-diaminodiphenyl methane), 트리 디아미노 디페닐 메탄(tri diaminodiphenyl methane), 이소시아네이트(isocyanate) 및 비스말레이미드(bismaleimide)로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
또한, 폴리머층(300)은 첨가물을 더 포함할 수 있다. 상기 첨가물은 경화제를 포함할 수 있는데, 상기 경화제는 상기 폴리머층(300) 내 폴리머와 반응하여 상기 폴리머를 경화시키는 기능을 수행할 수 있다. 상기 경화제(curing agent)는 아민(amine) 계열과 무수물(anhydride) 계열을 사용할 수 있다. 이때, 아민 계열 경화제의 비제한적인 예로는, m-페닐렌디아민(m-phenylenediamine, MPDA), 디아미노디페닐 메탄(diaminodiphenyl methane, DDM) 및 디아미노디페닐 설폰(diaminodiphenyl sulphone, DDS)을 들 수 있으며, 무수물 계열 경화제의 비제한적인 예로는, 메틸 나딕 무수물(methyl nadic anhydride, MNA), 도데세닐 숙신 무수물(dodecenyl succinic anhydride, DDSA), 말릭 무수물(maleic anhydride, MA), 숙신 무수물(succinicanhydride, SA), 메틸 테트라하이드로프탈릭 무수물(methyl tetrahydrophthalic anhydride, MTHPA), 헥사하이드로프탈릭 무수물(hexahydrophthalic Anhydride, HHPA), 테트라하이드로프탈릭 무수물(tetrahydrophthalic anhydride, THPA) 및 피로멜리틱 이무수물(pyromellitic dianhydride, PMDA)을 들 수 있다.
상기 용융 솔더층(400)은 상기 제1 및 제2 전극들(110, 210) 사이에 배치되어, 제1 전극(110)들 중 하나와 상기 선택된 제1 전극(110)과 대응되는 제2 전극(210)을 전기적으로 연결할 수 있다. 상기 용융 솔더층(400)은 주석(Sn) 및 In(인듐) 중 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 반도체 소자는 상기 폴리머층(300) 내에 부유하는 솔더 입자들(310)을 더 포함할 수 있다. 상기 솔더 입자들(310)은 상기 제1 및 제2 전극들(110, 210)과 전기적으로 연결되지 않는다. 상기 솔더 입자들(310)은 상기 용융 솔더층(400)의 물질과 실질적으로 동일한 물질을 포함할 수 있다. 예컨대, 상기 솔더 입자(310)는 주석(Sn) 및 In(인듐) 중 적어도 하나를 포함할 수 있다.
(반도체 소자의 제조 방법_제1 실시예 )
도 2a, 도 3a 및 도 5a는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다. 도 2b, 도 3b, 도 5b는 도 2a, 도 3a 및 도 5a의 일부 확대도들이다. 도 4a 및 도 4b는 본 발명의 실시예들에 따른 레이저 빔 조사를 설명하기 위한 단면도들이다.
도 2a 및 도 2b를 참조하면, 다수의 제1 전극들(110)이 형성된 기판(100)과, 다수의 제2 전극들(210)이 형성된 반도체 칩(200)들 사이에 솔더 입자들(310)이 포함된 폴리머층(300)을 충진할 수 있다.
상기 기판(100)은 투명한 유리를 포함할 수 있다. 또한, 상기 폴리머층(300) 내 솔더 입자들(310)은 임의적으로(randomly) 분산될 수 있다. 상기 폴리머층(300)은 전술한 바와 같이 산화제 및 경화제를 포함할 수 있다.
도 3a 및 도 3b을 참조하면, 상기 제1 전극(110)으로 레이저 빔(LB)을 국부적으로 조사시킬 수 있다. 상기 레이저 빔(LB)은 투명한 기판(100)을 투과하여 제1 전극(110)으로 그 열을 전달하고, 상기 제1 전극(110)과 마주하는 제2 전극(210)으로 전달될 수 있다. 상기 제1 및 제2 전극들(110, 210) 사이 폴리머층(300) 및 솔더 입자들(310)로 상기 열이 전달될 수 있다. 상기 열에 의해 상기 폴리머층(300) 내 산화제가 활성화되어, 상기 제1 및 제2 전극들(110, 210) 표면의 자연 산화막을 제거할 수 있다. 산화막이 제거된 제1 및 제2 전극들(110, 210)에 인접한 솔더 입자들(310)은 상기 제1 및 제2 전극들(110, 210) 주위로 응집하고, 상기 제1 및 제2 전극들(110, 210)에 젖으며 접합될 수 있다. 이로써, 상기 제1 및 제2 전극들(110, 210) 사이를 전기적으로 연결하는 용융 솔더층(400)이 형성될 수 있다.
도 4a의 일 실시예에 따르면, 상기 레이저 빔(LB)은 상기 다수의 제1 전극들(110) 각각에 순차적으로 조사될 수 있다. 도 4b의 다른 실시예에 따르면, 상기 레이저 빔(LB)은, 상기 다수의 제1 전극들(110)에 여러 개의 레이저 빔(LB)을 이용하여 한번에 조사될 수 있다.
도 5a 및 도 5b를 참조하면, 상기 레이저 빔(LB) 조사가 멈추면, 온도는 서서히 하강하게 되어 용융 솔더층(400)은 고체화되고 상기 제1 및 제2 전극들(110, 210)과 용융 솔더층(400) 사이에 금속 간 화합물이 더 견고하게 접합을 이룰 수 있다.
본 발명의 일 측면에 따르면, 폴리머층(300) 내 경화제를 이용하여 상기 폴리머층(300)을 경화할 수 있다. 이로써, 기판(100) 및 반도체 칩(200) 사이의 더욱 견고한 접합을 형성할 수 있다.
이와 같이, 폴리머층(300) 내 산화제에 의해 제1 및 제2 전극들(110, 210) 사이의 산화막을 제거하여, 상기 제1 및 제2 전극들(110, 210)로 솔더 입자들(310)이 응집할 수 있다. 또한, 응집된 솔더 입자들(310)만이 레이저 빔(LB)의 열에 의해 용융되어 상기 제1 및 제2 전극들(110, 210) 표면에 젖으며 접합될 수 있다. 따라서, 인접한 용융된 솔더층 사이에 용융되지 않은 솔더 입자들(310)이 상기 제1 전극(110), 제2 전극(210) 또는 용융된 솔더층과는 단락되지 않을 만큼의 충분한 거리를 두고 이격될 수 있다. 또한, 제1 및 제2 전극들(110, 210) 사이를 용융 솔더층(400)으로 접합하는 동안 외부 압력이 작용하지 않음으로써 기판(100)이 변형되는 것을 억제할 수 있다.
(반도체 소자의 제조 방법_제2 실시예 )
도 6 내지 도 8은 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 6을 참조하면, 기판(100)의 제1 전극(110)들과 반도체 칩(200)의 제2 전극들(110, 210)을 용융 솔더층(400)을 통해 전기적으로 연결시킬 수 있다. 이에 대한 설명은 도 2a 내지 도 5a 및 도 2b 내지 도 5b에서 설명된 것과 실질적으로 동일하여 생략하기로 한다.
이어서, 제1 및 제2 전극들(110, 210) 사이의 폴리머층(300)을 제거할 수 있다. 상기 폴리머층(300)의 제거를 용이하게 하기 위하여 경화제를 첨가하지 않을 수 있다.
상기 폴리머층(300)이 제거되는 동안 용융되지 않은 솔더 입자들(310)도 함께 제거될 수 있다. 예컨대, 상기 폴리머층(300) 및 솔더 입자들(310)은 솔벤트 스프레이(solvent spray)를 이용하여 제거될 수 있다.
도 7을 참조하면, 상기 기판(100) 및 반도체 칩(200) 사이에 언더필(500)을 충진할 수 있다.
도 8을 참조하면, 상기 용융 솔더볼의 녹는점보다 낮은 온도에서 언더필(500)을 경화시킬 수 있다.
이로써, 언더필(500)로 인해 반도체 칩(200)과 상기 기판(100) 사이의 열팽창계수(CTE) 차이가 감소할 수 있어, 외부 응력, 열, 흡습 등에도 잘 견디는 접합을 만들 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징으로 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판
110: 제1 전극
200: 반도체 칩
210: 제2 전극
300: 폴리머층
310: 솔더 입자
400: 용융 솔더층
500: 언더필
LB: 레이저 빔

Claims (12)

  1. 다수의 제1 전극들을 가지며 투명한 기판을 마련하는 단계;
    다수의 제2 전극들을 갖는 반도체 칩을, 상기 제1 전극 및 제2 전극 각각이 서로 마주하도록 상기 기판 상에 배치하는 단계;
    상기 기판 및 반도체 칩들 사이에 솔더 입자들 및 산화제를 포함하는 폴리머층을 형성하는 단계; 및
    상기 제1 및 제2 전극들 사이의 솔더 입자들을 레이저를 이용하여 국부적으로 용융시켜 상기 제1 및 제2 전극들 사이를 전기적으로 연결시키는 용융 솔더층을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 및 제2 전극들 사이의 솔더 입자들을 레이저를 이용하여 국부적으로 용융시켜, 상기 제1 및 제2 전극들 사이를 전기적으로 연결시키는 용융 솔더층을 형성하는 단계는,
    상기 제1 전극들이 형성된 기판에 레이저 빔을 국부적으로 조사하는 단계;
    상기 레이저 빔에 의해 상기 제1 및 제2 전극들 주위로 국부적인 열이 전달되는 단계;
    상기 제1 및 제2 전극들 주위로 전달된 열에 의해 폴리머 내 상기 산화제가 활성화되어 상기 제1 및 제2 전극들 표면에 있는 산화막이 제거되는 단계; 및
    상기 산화막이 제거된 제1 및 제2 전극들 인접한 솔더 입자들이 용융되어 상기 제1 및 제2 전극에 젖어(wetting) 접합되는 단계를 포함하는 반도체 소자의 제조 방법.
  3. 제2항에 있어서,
    상기 레이저 빔은 상기 다수의 제1 전극들 각각에 순차적으로 조사되는 반도체 소자의 제조 방법.
  4. 제2항에 있어서,
    상기 레이저 빔은, 상기 다수의 제1 전극들에 여러 개의 레이저 빔을 이용하여 한번에 조사하는 반도체 소자의 제조 방법.
  5. 제1항에 있어서,
    상기 용융 솔더층을 형성한 후,
    잔류하는 폴리머층을 제거하는 단계; 및
    상기 기판 및 반도체 칩들 사이를 언더 필로 충진하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  6. 제1항에 있어서,
    상기 제1 및 제2 전극들 사이의 솔더 입자들을 레이저를 이용하여 국부적으로 용융시켜 상기 제1 및 제2 전극들 사이를 전기적으로 연결시키는 용융 솔더층을 형성하는 동안 외부 압력이 작용하지 않는 반도체 소자의 제조 방법.
  7. 제1항에 있어서,
    상기 폴리머층은 경화제를 더 포함하되,
    상기 용융 솔더층을 형성한 후,
    상기 경화제에 의해 상기 폴리머층을 경화시키는 단계를 더 포함하는 반도체 소자의 제조 방법.
  8. 제1 전극을 갖는 기판;
    상기 제1 전극과 대응하는 제2 전극을 갖는 반도체 칩;
    상기 기판 및 반도체 칩들 사이에 충진된 폴리머층;
    상기 폴리머층 내에 배치되며 상기 제1 및 제2 전극들 사이를 전기적으로 연결하는 용융 솔더층을 포함하는 반도체 소자.
  9. 제8항에 있어서,
    상기 용융 솔더층은 주석(Sn) 및 In(인듐) 중 적어도 하나를 포함하는 반도체 소자.
  10. 제8항에 있어서,
    상기 폴리머층은 디글리시딜 에테르 비스페놀 에이(diglycidyl ether of bisphenol A), 테트라글리시딜 4,4-디아미노디페닐 메탄(tertraglycidyl 4,4'-diaminodiphenyl methane), 트리 디아미노 디페닐 메탄(tri diaminodiphenyl methane), 이소시아네이트(isocyanate) 및 비스말레이미드(bismaleimide)로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 반도체 소자.
  11. 제8항에 있어서,
    상기 폴리머층 내에 부유하는 솔더 입자를 더 포함하는 반도체 소자.
  12. 제11항에 있어서,
    상기 솔더 입자는 상기 용융 솔더층과 동일한 물질을 포함하는 반도체 소자.
KR1020140015017A 2014-02-10 2014-02-10 반도체 소자 및 이를 제조하는 방법 KR20150094125A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140015017A KR20150094125A (ko) 2014-02-10 2014-02-10 반도체 소자 및 이를 제조하는 방법
US14/338,050 US20150228617A1 (en) 2014-02-10 2014-07-22 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140015017A KR20150094125A (ko) 2014-02-10 2014-02-10 반도체 소자 및 이를 제조하는 방법

Publications (1)

Publication Number Publication Date
KR20150094125A true KR20150094125A (ko) 2015-08-19

Family

ID=53775602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140015017A KR20150094125A (ko) 2014-02-10 2014-02-10 반도체 소자 및 이를 제조하는 방법

Country Status (2)

Country Link
US (1) US20150228617A1 (ko)
KR (1) KR20150094125A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200027399A (ko) * 2018-09-03 2020-03-12 한국전자통신연구원 레이저 접합 방법
US10636761B2 (en) 2017-08-29 2020-04-28 Electronics And Telecommunications Reearch Institute Method of fabricating a semiconductor package
KR20200135669A (ko) * 2019-05-24 2020-12-03 한국전자통신연구원 레이저 접합 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170403B2 (en) * 2014-12-17 2019-01-01 Kinsus Interconnect Technology Corp. Ameliorated compound carrier board structure of flip-chip chip-scale package
US11107790B2 (en) * 2018-09-03 2021-08-31 Electronics And Telecommunications Research Institute Laser bonding method
US11488841B2 (en) * 2019-02-20 2022-11-01 Electronics And Telecommunications Research Institute Method for manufacturing semiconductor package
KR20210019323A (ko) * 2019-08-12 2021-02-22 삼성전자주식회사 마이크로 엘이디 디스플레이 및 이의 제작 방법
KR20220005922A (ko) * 2020-07-07 2022-01-14 삼성전자주식회사 디스플레이 모듈 및 그 제조 방법
US11935855B2 (en) * 2021-11-24 2024-03-19 Advanced Semiconductor Engineering, Inc. Electronic package structure and method for manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0964608A3 (en) * 1998-06-12 2001-09-05 Ford Motor Company Method for laser soldering
JP3826605B2 (ja) * 1999-03-08 2006-09-27 セイコーエプソン株式会社 半導体装置の実装構造の製造方法、液晶装置、および電子機器
JP4591399B2 (ja) * 2006-04-03 2010-12-01 パナソニック株式会社 部品接合方法ならびに部品接合構造
JP2009239247A (ja) * 2008-03-27 2009-10-15 Ibiden Co Ltd 多層プリント配線板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636761B2 (en) 2017-08-29 2020-04-28 Electronics And Telecommunications Reearch Institute Method of fabricating a semiconductor package
KR20200027399A (ko) * 2018-09-03 2020-03-12 한국전자통신연구원 레이저 접합 방법
KR20200135669A (ko) * 2019-05-24 2020-12-03 한국전자통신연구원 레이저 접합 방법

Also Published As

Publication number Publication date
US20150228617A1 (en) 2015-08-13

Similar Documents

Publication Publication Date Title
KR20150094125A (ko) 반도체 소자 및 이를 제조하는 방법
TWI463575B (zh) Manufacturing method of semiconductor device
US20160218289A1 (en) Bonding method and system for flexible display device
JPH03131089A (ja) 回路基板の接続方法
JP2008069316A (ja) 電子部品実装用接着剤及び電子部品実装構造体
JP2007182062A (ja) 多層異方性導電フィルム
EP3005848A1 (en) Rigid-flexible circuit interconnects
KR101969248B1 (ko) 접속체의 제조 방법, 전자 부품의 접속 방법, 접속체
JP2014225654A (ja) 配線板間接続構造、および配線板間接続方法
JP6006955B2 (ja) 接続体の製造方法、接続方法
CN106783878A (zh) 显示基板及其制备方法、显示面板和压接设备
WO2014078138A1 (en) Thermocompression for semiconductor chip assembly
KR100777255B1 (ko) 이방성 도전 필름 및 이를 이용한 전자부품의 실장방법
KR102006637B1 (ko) 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법
JP3856233B2 (ja) 電極の接続方法
CN206432264U (zh) 显示基板及其显示面板、压接设备
JP2004203943A (ja) 透光性封止材料、この透光性封止材料で封止してなる光モジュールおよびその光モジュールの製造方法
KR100946597B1 (ko) 눌림 특성이 우수한 도전성 입자 구조체와 그의 제조방법및 이를 이용한 이방성 도전 필름
KR101008824B1 (ko) 고분자 입자가 부착된 전극을 구비한 반도체 디바이스 및이를 이용한 반도체 패키지
JP2011199138A (ja) 電子部品相互の接続方法及び接続構造
JP2004193277A (ja) 配線基板およびこれを有する電子回路素子
TW201104819A (en) Ball grid array printed circuit board, packaging structure and fabricating methid thereof
JP4876882B2 (ja) フリップチップ実装方法
JP6783537B2 (ja) 接続体の製造方法
JPH03244140A (ja) 半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid