TW442964B - DRAM having COB structure and its fabrication method - Google Patents

Description

r 442964

五、發明說明（1) 發明貲景 發明之領^ 本發明係一種具有位元線上電容器構造之DRAM及其製 造方法。 相關拮術之描诫 半導趙積艘電路為了增加其積集度已逐年往微型化的 方向發展’特別是一些具有堆疊電容構造之DRAM，其用來 選$記憶想單元之MiSFET上具有儲存半導體記憶體資訊之 電容7G件’這類⑽…中，有—種具有所謂位元線上之電容 器構造[COB Ccapacit〇r 〇veir bit line)]，亦即在位元 線上配置有一電容器元件’這種具有COB構造之DRAM其所 以受到青睞在於它具有提供高訊嗓比（S/N ratio)的優 點’這是因為其儲存電極陣列之階梯差已被平坦化、而其 位元線則以一電容元件遮蔽的緣故（曰本公開專利公報第 9-64303 、 9-97902 '10-93034 、 10-256505號）。 例如’圖10(a)與10(b)係傳統DRAM中、形成堆疊電極 結構後之元件結構橫剖面圖，其橫剖面係沿二相互垂直之 線所取得者（參考囷9之卜I線與11_丨1線）。 在此種DRAM中，堆疊電極表面積的擴大是造成電容器 電容值增加的重要因素之一 ’為了達成此一目的，一般對 具有COB結構之DRAM來說，其所採用的方法係在一層間絕 緣膜1 0形成於位元線上後’再於此層間絕緣膜〗〇中開啟一 電容器接點6、且在此層間絕緣膜1〇上形成一組成堆叠之

第5頁 玉'發明說明（2) 或將：其表面粗輪化以 導體層12 ’並增加堆疊電極之高度、 達到增加表面積的效果。 然而，若使用以上的方法，堆疊電極的高度將直接影 響到記億體單元部分與周邊電路部分之間的階梯差其所 造成之缺點是，堆疊電極愈高、記憶逋單元部分與周 路部分之間的階梯差就愈大，或者，在後續步驟中所形成 之周邊電路部分中、其接點的縱橫比（aspect rati〇)將隨 之增加。更進一步，由在絕緣層膜1〇上形成堆疊電極之所 在結構來着’必須能於絕緣膜1〇中提供組成電容器接點之 開口部分，且為了形成電容器、至少需要三道微影步驟以 分別形成一電容器接點、一堆疊、與一平板電極。 發明概要 發明目的 本發明之目的係提供一種具有一 c〇B結構之DRAM及其 製造方法’其製造方法可增加電容器之電容值，且相對於 周邊電路部分並不會增大其階梯差，此外並能減少形成一 電容器之微影步驟。 發明簡介

根據本發明之實施樣態’本發明提供一具有c〇B結構 = DRAM ’此COB結構共包含如下’一伴隨擴散層之形成的 半導艘基板’其上並形成一字元線，一層間絕緣膜則形成 於此字元線之上，於此層間絕緣膜處形成一連接至前述擴 散層之電容器接點，而層間絕緣膜上則形成一位元線，在 4429 64 五、發明說明（3) 此位元線之側面則形成一側壁絕緣膜，利用在位元線正上 方區域以選擇性方式所形成之絕緣膜側面、可形成一與電 容器接點接觸之堆疊電極，在此堆疊電極之表面則形成一 電容絕緣臈，此電容絕緣膜上再形成一平板電極，以上即 係本發明所提供之Dram其(：〇8結_之特徵。 對具有COB結構之DRAM來說，其側壁絕緣膜一般較偏 好使用氣化物（n it ride)，並可穿透層間絕緣膜以形成到 達半導嫌基板之堆疊電極，而電容器接點上表面之配置位 置則可高於位元線》 根據本發明之另一實施樣態，本發明提供一具有COB 結構之DRAM製造方法，其包含如下步驟，在一伴隨擴散層 之形成的半導體基板上形成一字元線，接著再形成一層間 絕緣膜’然後在層間絕緣膜中同時形成一電容器接點孔洞 與一位元接點孔洞，在其整個面上形成一導體層以填入電 容器接點孔洞與位元接點孔洞，將層間絕緣膜上之導體層 囷案化以形成一位元線、電容器接點與位元接點，在位元 線側面上形成一側壁絕緣膜，在整個面上形成一絕緣膜， 為了形成一堆疊溝槽，在位元線正上方一部分之絕緣膜上 形成一光阻膜，以該光阻膜作為遮罩、並以該彻壁絕緣骐 作為#刻阻絕層而對該絕緣膜進行蝕刻，然後藉由在堆疊 溝槽中形成一導體層即可形成一與電容器接點相接觸之堆 疊電極’在此堆疊電極表面形成一電容絕緣膜、並在此電 容絕緣膜上形成一平板電極。 根據本發明關於具有C〇B結構之DRAM製造方法’前述

第7頁 4429 6 4 五、發明說明（4) 之堆晏溝槽形 堆疊溝槽之形 間絕緣膜，而 成於層間絕緣 疊電極。 根據本發 結構之DRAM製 之形成的半導 絕緣膜，然後 整個面上形成 骐上之導體層 線側面上形成 選擇性地移除 洞，為形成一 入電容器接點 上方一部分之 遮單、而以側 行蝕刻，然後 與電容器接點 成一電容絕緣 極。 成步驟可在電容 成步称中、除了 堆疊電極之形成 膜中之孔洞、以 明之另一實施樣 造方法，其包含 趙基板上形成一 在層間絕緣膜中 一導艘層以填入 圖案化以形成一 一側壁絕緣膜， 絕緣膜與層間絕 電容器接點，在 孔洞，而為了形 絕緣膜上形成一 壁絕緣膜作為一 藉由在堆疊溝槽 相接觸之堆疊電 膜、並在此電容 器接點露出後即 蝕刻絕緣膜之外 步驟則可將導體 形成一到達半導 態，本發明提供 如下步驟，在一 字元線，接著再 形成一位元接點 位元接點孔洞， 位元接點與位元 在整個面上形成 緣膜以形成一電 整個面上形成一 成一堆疊溝槽， 光阻膜，以此光 蝕刻阻絕廣以便 中形成一導體層 極，在此堆疊電 絕緣膜表面上形 停· 止 或 者. 亦 可 蝕 刻 層 . 層 埋 入 一 形 體 基 板 之 堆 具 有COB 伴 隨擴 散 層 形 成 層 間 孔 洞 在 其 將 層 間 絕 緣^ 線 在 位 元 一 絕 緣 膜 9 容 器 接 點 孔 導 體 層 以 填 在 位 元 線 正 阻 m 作 為 對 絕 緣联 進 即 可 形 成 杻 表 面 上 形 成 平 板 電， 對具有COB結構之DRAM製造方法來說，側壁絕綾胞h .. %碼較 偏奸使用氮化物。

,η1 4Α29 64 五 '發明說明（5) 致J圭實施例之娣.細說明 藉由本發明之較佳實施例與附圓，以下將對本發明有 具艘之解說。圖1(a)與1(b)至6(a)與6(b)之橫剖面依序顯 不出本發明較佳實施例、關於具有c〇B結構之DRAM製造方 法’圖6(a)與6(b)係形成堆疊心後的步驟，而圖9則為其 俯視圚，圖1(a)與1(b)至6(a)與6(b)係圈9中沿I-Ι線與 II-II線之橫剖面圖。 首先，如圖1(a)與1(b)所示，以LOC〇s製程在一矽基 板20上選擇性地形成一元件隔離氧化膜1後，接著形成一 薄絕緣膜、並依照正常製程在此絕緣膜上形成一字元線 2 ’以此字元線2作為一遮罩、使用離子植入在基.板表面形 成一擴散層3 ’隨後’成長出一氮化物之絕緣膜4或其類似 者以便覆蓋整個包含字元線2之基板，接著以BPSG(包含硼 與磷之矽玻璃）或其類似者在整個面上形成一層間絕緣膜 5 0 然後’如圈2(a)舆2(b)所示，在層間絕緣膜5中預定 要形成位元接點14(參看圖9 ’圖2中未顯示）與電容器接點 6之區域同時開洞，之後成長出一導體層7以填入這些孔 洞’如此即可形成位元接點14與電容器接點6，進一步， 在此導體層7上形成一類似氮化物之絕緣膜8 ^ 然後’如圖3(a)舆3(b)所示，在導體層7上形成一位 元線圖案之光阻膜，並以此光阻膜作為遮罩對導體層7與 絕緣膜8進行蝕刻、以便對導體層7圈案化而形成一位元線 7a ’此時應調整所對應之蝕刻條件以便讓導體層7能保留 第9頁 V 4 429 6 4 五、發明說明（6) 在電容器接點6中’然後，以類似氮化物之絕緣联在位元 線7a之侧面上形成一側壁9 ’如此位元線7a之周圍即可受 到類似氮化物薄膜之側壁9與絕緣膜8之保護。 然後’如圖4(a)與4(b)所示’在整個面上形成一類似 BPSG之厚氧化膜10。 \ 接下來，如圖5(a)與（b)所示，於氧化膜1〇上，且在 位元線7a正上方及字元線2與氧化膜10間各層之正上方形 成一光阻膜，以此光阻膜作為一遮罩對層間絕緣層5蝕 刻，在蝕刻步驟中，以絕緣膜4、8、與9作為蝕刻阻絕層 對氧化膜1 0及層間絕緣膜5進行蝕刻以便露出絕緣膜4之表 面’如此即可自行調整而形成堆疊溝槽U。 然後’如圈6(a)與6(b)所示’在整個表面上成長出一 類似多晶矽之導體層12 ’並選擇性地將氧化膜1〇上之導體 層12移除以便形成一堆曼電極15。 然後’例如，在移除氧化膜10之後，在堆疊電極15表 面上連磧形成一電容器絕緣膜與一平板電極（二者皆未顯 示）以便能形成一電容器。 根據上述之較佳實施例，藉由形成一抵達字元線2上 之絕緣膜4上方的堆疊溝槽η，則不需增加由梦基板開始 之堆4高度亦可增大電容器之電容，更進一步，同時形成γ 位元接點14與電容器接點6、並以自行調整的方式形成堆 整溝槽11 ’如此亦可減少形成電容器所需之微影步驟。 圓7(a)與7(b)係本發明之第二較佳實施例中、形成 DRAM之堆疊電極的元件結構，其橫剖面之位置與囷1(a)與

第10頁

4429 6 4 五、發明說明（7) 1(b)至6(a)與6(b)所示者相同，而圖7(3)與7(1))則係分別， 沿圖9之I-Ι線與11_11線之橫剖面困。 根據本發明之第二較佳實施例，所形成堆疊溝槽〗丨之 深度必須能使電容器接點6之上表面露出，在蝕刻到此一 深度之後，當類似多晶矽之導體> 12成長於整個表面時， 此導體層12即可與電容器接點6相接觸，而此位在氧化膜 10上之導體層12並被選擇性地移除以便形成覆蓋堆疊溝槽 11内表面之堆疊電極is、並與電容器接點6電性連接。 進—步’當接點6上表面所在之位置高於覆蓋字元線2 之絕緣膜4時，則覆蓋字元線2之絕緣膜4可為氧化膜或其 類似者而非氮化膜，故其效果即在於能減少使用氮化膜的 次數’因氩合金反應中之氫極難通過氮化膜。 圊8(a)與8(b)係本發明之第三較佳實施例中、形成 DRAM之堆*電極的元件結構，其橫剖面之位置與囫與 1(b)至6(a)與6(b)所示者相同，而圖8(3)與8(1))則係分別 沿圖9之I-Ι線與II-II線的橫剖面圖。 根據本發明之第三較佳實施例，形成電容器接點之步 驟和形成位元接點不同’亦即，如圈4所示，在形成絕緣 膜10之後，選擇性地蝕刻絕緣膜10與層間絕緣膜5，開啟 電容器接點6所需之孔洞，並對此形成於絕緣膜與層間 γ 絕緣膜5之孔洞填入類似多晶矽之導體層，如此即可形成 一高度極高之電容器接點6。 ， 然後’類似於圈5所示之步驟’選擇性地蝕刻絕緣膜 10與層間絕緣旗5以形成堆疊溝糟^，在堆疊溝槽η整個

A A2 9 6 4 五、發明說明（8) 面上形成導體層12，再將位在絕緣膜1〇上方之導體層12選· 擇性地移除以形成堆疊電極丨5。 如此做法之效果是可有一好處，亦即在增加電容器接 點6高度之情況下，只要增加導體層之侧壁面積即可増大 電容。 、 除了上述之各較佳實施例外，還可wHSG或其類似者 將堆疊的表面粗錄化，如此可形成另一好處，即進一步增 加堆疊之表面積、因此也就增大了電容。 進一步，雖然根據上述之各較佳實施例中，為形成一 配線之絕緣膜與導«層係以單一層所組成，但其亦可為疊 層狀結構’且絕緣膜與導體層之種類亦不受限於上述較佳 實施例所提及者。 如上所述之本發明’在具有C0B結構之DRAM中，至少 位元線之側面將被類似氮化联之側壁絕緣膜所覆蓋堆疊 電極則以自我調整之方式形成、並連接至電容器接點，所 以，相對於周邊電路之階梯差可降低、而電容則可增大， 另外’藉由將電容器接點和位元接點同時形成亦可減少 程之步驟。 以上所述，係用於方便說明本發明之較佳實施例而 非將本發明狹義地限制於該較佳實施例，凡依本發明所做十 之任何變更，皆屬本發明申請專利之範圍。

4429 6 4 圖式簡單說明 的、優 上述本發明之目 詳細說明、並參考囷式，點和特色由以下較佳實施例之. 圖1U)與1(b)係用以2更加明白，其中： 例、DRAM製造方法其步碌顯示根據本發明之第一較佳實施 圖與2(b：»係用橫剖严圖； 圖； 顯不接續圖1之步驟的橫剖面 困3U)與3(b)係用以 圖 ； 觸不接續圈2之步驟的橫剖面 圖4(a)舆4(b)係用以齙_ Λ顯不接續圓3之步 t 圓；圓5⑷舆5⑻係用以顯示接續两4之步称的橫剖面 圖，⑷與6⑻係用以顯示接續圖5之步称的橫剖面 圚7(a)舆7(b)係用以顯示根據本發明之第二 例、DRAM之橫剖面围； m ^ 圖8(a)與8(b)係用以顯示根據本發明之第三較 例、DRAM之橫剖面圖； 貫 ® 9係用以顯示根據本發明之第一較佳實施例、 DRAM各層之配置的俯視圈； 圖10(a)與10(b)係一習知DRAM的橫剖面圖。 圖； 禅的橫剖面 施 施 對應 符號說明 1〜元件隔離氧化旗（LOCOS)

442964 圖式簡單說明 2 ~ 字元線 3〜擴散層 4〜絕緣膜 5 ~層間絕緣膜 6〜電容器接點 7〜導體層 7a〜位元線 8 - 絕緣膜 9 ~ 側壁 10 -層間絕緣膜 11 ~堆疊溝槽 12 ~導體層 13 ~絕緣膜 14 ~位元接點 15 ~堆疊電極 20〜矽基板

第14頁

Claims (1)

1. -4429 6 4 六、申請專利範团 1. 一種具有COB結構之DRAM，包含： 一半導體基板，其上形成有一擴散層； 一字元線，形成於該半導體基板上： —層間絕緣膜’形成於該字元線上； 一電容器接點’形成於該廣間絕緣膜處、並連接至 該擴散層； 一位元線，形成於該層間絕緣膜上； 一側壁絕緣膜，形成於該位元線之側面上； 一堆4電極’與該電容器接點相接觸，利用一絕緣 膜之側面而形成，此絕緣膜係在該位元線正上方區域以選 擇性方式所形成者； 一電容絕緣膜，形成於該堆疊電極之表面上；及 一平板電極，形成於該電容絕緣膜上β 2. 如申請專利範園第！項之具有c〇B結構之DRAM，其 中，該側壁絕緣膜係一氮化膜。 3·如申請專利範面第！項之具有c〇B結構之DRAM，其 中’該堆疊電極係以穿透該層間絕緣膜以到達半導體基板 而形成者β 4. 如申請專利範圍第i項之具有c〇B結構之DRAM，其 令’該電容器接點之上表面所在位置高於該位元線。 5. —種具有COB結構之DRAM製造方法，其包含以下步 驟： 在其上形成有一擴散層的半導體基板上形成一字元 線，隨後並進一步形成一層間絕緣膜；

   第15頁 4429 6 4 六、申請專利範圍 在該層間絕緣膜中同時形成一電容器接點.孔洞與一 位元接點孔洞； 在其整個面上形成一導艘層以填入該電容器接點孔 洞與位元接點孔洞； 將該層間絕緣膜上之導艘層圈案化以形成—位元 線、電容器接點與位元接點； 在該位元線之側面上形成一側壁絕緣膜； 在該整個面上形成一絕緣膜； 形成一堆羲溝槽，其方式為：在該位元線正上方一 部分之絕緣膜上形成一光阻膜，以此光阻膜作為遮罩，龙 以該側壁絕緣膜作為蝕刻阻絕層而對該絕緣膜進行蝕刻； 形成與該電容器接點相接觸的一堆疊電極’其方式 為在該堆疊溝槽中形成一導體層； 在該堆疊電極之表面上形成一電容絕緣膜；及 在該電容絕緣膜之表面上形成一平板電極。 6.如申請專利範圍第5項之具有COB結構之DRAM製造方 法，其中，該堆疊溝槽之形成步驟於該電容器接點露出後 即停止。 7_如申請專利範圍第5項之具有COB結構之DRAM製造方 法，其中： 在形成該堆疊溝槽之步驟中，該層間絕緣膜係與該 絕緣膜同時進行蝕刻；及 在該堆疊電極之形成步驟中，此一到逹半導體基板 之堆疊電極係以該導體層填入形成於該層間絕緣膜中之孔

   第16頁 4429 6 4 六、申請專利範圍 洞而形成者。 8. —種具有COB結構之DRAM製造方法，其包含以下步 驟· 在其上形成色一擴散層之半導體基板上形成一字元 線’隨後並進一步形成一層間絕‘緣膜； 在該廣間絕緣膜中形成一位元接點孔洞； 在其整個面上形成一導體層以填入該位元接點孔 洞； 將該層間絕緣膜上之導艘層圈案化以形成一位元 點與位元線； 在該位元線之側面上形成一侧壁絕緣膜； 在該整個面上形成一絕緣膜； 選擇性地移除該絕緣膜與層間絕緣骐以形 器接點孔洞； I 形成一電容器接點，其方式為在其整個面上形成— 導*體層以填入電容器接點孔洞； 形成一堆疊溝槽’其方式為在該位元線正上方一部 分之絕緣膜上形成一光阻膜，以此光阻膜作為一遮革並 以該側壁絕緣膜作為一蝕刻阻絕層以便對絕緣臈進行蝕 刻； 形成與該電容器接點相接觸之一堆疊電極，其方 為在該堆疊溝槽中形成一導體層； ' " 在該堆疊電極表面上形成一電容絕緣膜；及 在該電容絕緣膜之表面上形成一平板電極。

   i 4429 6 4 六、申請專利範圍 9.如申請專利範圍第5或8項之具有COB結構之DRAM製 造方法，其中，該側壁絕緣膜係一氮化膜。

   第18買