TW442949B - MOS-Transistor, and its production method - Google Patents
MOS-Transistor, and its production method Download PDFInfo
- Publication number
- TW442949B TW442949B TW088101630A TW88101630A TW442949B TW 442949 B TW442949 B TW 442949B TW 088101630 A TW088101630 A TW 088101630A TW 88101630 A TW88101630 A TW 88101630A TW 442949 B TW442949 B TW 442949B
- Authority
- TW
- Taiwan
- Prior art keywords
- source
- trench
- drain region
- region
- depth
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000002955 isolation Methods 0.000 claims description 84
- 238000009792 diffusion process Methods 0.000 claims description 66
- 238000000034 method Methods 0.000 claims description 17
- 239000000126 substance Substances 0.000 claims description 17
- 238000011049 filling Methods 0.000 claims description 16
- 230000002079 cooperative effect Effects 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000011810 insulating material Substances 0.000 claims 3
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 238000002513 implantation Methods 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 239000013078 crystal Substances 0.000 description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 10
- 229910052796 boron Inorganic materials 0.000 description 10
- 239000002019 doping agent Substances 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 239000000945 filler Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 6
- 239000004576 sand Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 241000196324 Embryophyta Species 0.000 description 2
- 229910052769 Ytterbium Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 210000004197 pelvis Anatomy 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 2
- 241000208140 Acer Species 0.000 description 1
- 101100328519 Caenorhabditis elegans cnt-2 gene Proteins 0.000 description 1
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 244000025254 Cannabis sativa Species 0.000 description 1
- 101100273207 Dictyostelium discoideum carC gene Proteins 0.000 description 1
- 206010028980 Neoplasm Diseases 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000002309 gasification Methods 0.000 description 1
- 210000001624 hip Anatomy 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 230000005612 types of electricity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
Description
• 4429 4 9 A7 __ B7________ 五、發明説明（'） 本發明傺關於一種MOS-電晶體，其適合積體化於一® 具有電晶體（其以另一種技術製成）之電路配置中*此 HOS電晶體稱為所謂埋入式MOS電晶體，东發明亦涉 製造方法。 在各種不同之電路應用中同時霈要一些特性很不相1^ 之電晶體，癔些電晶體可以各種不同之技術來製造β # 種例子可應用在EEPROM中，其中可使用一些具有浮動鬧 極和控制閘極（這些閘極以最大是5伏特之電壓來驅動} 之M0S電晶體作為記憶體電晶體，且使用一些所謂高電 壓電晶體（其可連接較高之電壓，特別是10至20伏特）來 對記憶體電晶體進行程式化。此種應用之其它例子是智 慧型功率電路（Smart Power Circuit)。
在製造EEPR0M -配置時，在製造記憶體電晶體時之此 一程序中亦製造所需之高電壓電晶體是己為人所知的 (例如請參開 Seiichi Mori: "High Speed Sub-halfmicron Flash Memory Technology", 1994 Symposiue on VLSI
Technology, P53)。製造高電壓電晶體時所需之步驟對 記億體電晶體性能之不利影辔因此須忍受》 經濟部智慧財產局員工消費合作社印製 ^^1- —IK it t— nt ^ ---- - - - - I Tm 一PJ (請先閱讀背面之注意事項再填寫本頁) 本發明之目的是提供一種M0S電晶體，其冏時可和一 些其它技術所製成之電晶體一起製成，而不會對以其它 技術製成的這些電晶體的特性有不利之影塑5。此外，本 發明亦提供一種製造此種M〇S電晶體所用之方法。 此目的是藉由申請專利範圍第1之Μ 〇 S電晶體以及申 請專利範圍第1G項之製造方法來進行。本發明之其它形 -3 -本紙張尺度適用中國國家標準（CNS)Α4規格（2〖οχ297公爱） 4429 4 9 A7 B7 五、發明説明（> ) 式則敍逑在其餘各項申請專利範圍中。 此種MOS電晶體含有第一源極-/汲極區以及第二源極 汲極區，這些區域是配置在半導體基體中。單晶之矽 基體或SGI -基體之單晶之矽層特別適合作為半導體基體 。在第一源極-/汲極區和第二源極-/汲極區之間配置 一値溝渠，其深度是較第一源極-/汲極區以及第二源 極汲極區之深度還大。溝渠之表面設有閛極介電質 。在溝渠中配置閘極電極，其在溝渠深度之方向中之延 伸大小是等於溝渠之深度。此種MOS電晶體具有一個通遒 區，此通道區是配置在第一源極-/汲極區和第二源極-/汲極區之間且在半導體基體中沿箸溝渠之表面而延伸 。在切換電晶體時因此有一個電流路徑,沿着溝渠之表面 而閉合成斷開。 設有一種隔離溝渠，其圍嬈MOS電晶體。此種隔離溝 渠設有絶線填料且具有一種基本上和溝渠深度相等之深 度。此種隔.離溝渠最好同時與上逑之溝渠一起開啓（open) 。就溝渠之蝕刻而言因此不需額外之微影術 (phototechnik)„ 由於在此種Μ 0 S電晶體中閘極氧化物和閘極電極完全 配置在溝渠中且通道區是沿替溝渠之表面而配置，因此 這種M0S電晶體在製成這些以其它技術製成之電晶體之 前即可製成。本發明之範圍於是包括：閘極電極完全填 滿溝渠或在閘極電極上方有一種平面化之結構填入溝渠 中。半導體基體在M0S電晶體製成之後具有一種平坦之 本紙張尺度適用中國國家標準（CNS ) Α4规格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 袈·
、tT 經濟部智慧財產局員工消費合作社印製 v 4429 4 9 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 ㈠ ) 1 1 表 面 且 適 合 用 來 以 其 它 技 術 製 造 一 些 其 它 型 式之 電晶 SM 〇 ! ! 此 種 M C S電晶體特別適合作為EE PROM- .配 置 用之 高電 壓 1 電 晶 體 〇 由 於 通 道 區 是 沿 替 溝 渠 之 表 面 而 延 伸， 則M0 S 請 -! 電 晶 jg曲 體 之 空 間 需 求 和 平 面 式 Η0 S電晶體比較時較小。閘 閲 ik 極 介 電 質 在 高 電 壓 電 晶 體 時 所 需 之 較 高 厚 度 在和 記憶 體 脅 © I 之 1 電 晶 體 fcb 較 時 對 記 億 體 電 晶 體 不 有 影 m 9 這是 因為 閘 注 意 1 I 極 介 電 質 只 配 置 在 溝 渠 之 表 面 〇 高 電 壓 電 晶 體所 需之 通 事 項 1 1 再 L \ 道 植 入 亦 只 曰 對 溝 渠 表 面 産 生 影 響 | ) 本 裝 此 種 H0 S電晶體可以是η -通道- Η0 S電晶體或Ρ-通道- M0S 頁 S_^ | 電 晶 體 〇 若 η - 通 道 -Μ 0 S 電 晶 體 具 有 Π + - 摻 雜 之閘 極電 極 I ί 或 P- 通 道 -M0S 電 晶 體 具 有 P + 摻 雜 之 閘 極 電 極， 則用 作 1 | EE PR0M _配置之高電壓- Μ0 S電晶體是有利的。 茌此種情 1 訂 況 下 可 確 保 η — 通 道 -Η 0 S 電 晶 體 以 及 ρ- 通 道 -HO S 電晶 體 1 是 所 謂 表 面 -通道- 電 晶 體 Πΐ£. 9 其 中 在 基 體 至 閘 極介 ® m 奥貝 之 1 I 邊 界 面 處 形 成 一 種 導 電 性 通 道 0 1 I 就 此 種 Μ0 S電晶體作為高電壓- Μ0 S電晶體而言， 則設 1 1 置 第 ™- 擴 散 1晶 是 有 利 的 ί 第 — 擴 散 區 配 置 在 fete 第一 源極 - ) 1 / 汲 極 區 和 通 道 區 之 間 且 鄰 接 於 第 一 源 極 _ /汲極區和 1 1 通 道 區 0 第 一 擴 散 區 之 摻 雑 因 此 是 以 和 第 一 源極 -/汲 Ί 極 區 相 同 之 導 電 型 式 來 進 行 9 但 其 摻 雜 物 質 濃度 較第 一 I 源 極 -/汲極區者還小。 在此種電路中此第- -源極-/ 汲 1 ί 極 區 連 接 成 汲 極 〇 在 第 -^ 源 極 -/汲極區和第二源極- / ί ι 汲 極 區 之 間 所 施 加 之 電 壓 之 __ 部 份 經 由 第 一 擴散 區而 下 1 I 降 使 得 只 有 較 小 之 電 壓 必 5 須 經 由 通 道 區 而 接通 〇 1 1 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） * 4429 4 9 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 ( ) I 1 就 M 0S電晶體空間需求之降低而言， 則第 一擴散區 至 1 1 少 部 份 設 置 於 Μς 第 一 源 極 -/汲極區下方是 有利的 以 1 此 種 方 式 可 降 低 此 種 平 行 於半 導 體基 體表面之空間需求。 r- 請 先 最 好 是 以 下 述 方 式 構 成 MOS罨晶體 :第一 源極汲極 閱 讀 區 不 與 溝 渠 之 表 面 直 接 相 鄰接 〇 這樣 可提高此種介於閘 背 I 之 1 極 電 極 和 第 一 源 極 汲極區之間的電壓強 度。特別 是 注 竟: 1 I 可 防 止 電 壓 峰 以 及 閘 極 電極 之 邊緣 上之帶（Band)至帶 事 項 再 1 1 之 隧 道 現 象 〇 MD S電晶體之此種構造可以下 述方式達 成： ά 寫 本 ) .装 第 一 擴 散 區 至 少 一 部 份 是 配置 在 溝渠 表面和第一源極-/ 頁 I 汲 極 區 之 間 〇 由 於 第 一 擴 散區 是 作為 電阻用（電壓之 一 1 1 部 份 經 由 此 電 阻 而 下 降 ), 則以此方式可降 低溝渠邊 綠上 1 1 之 有 效 電 壓 〇 1 訂 另 —" 方 式 是 此 種 構 造 是 以下 述 方式 逹成 :設置第- -隔 i 離 結 構 7 其 是 配 頁 在 閘 極 電極 和 第— 源極- /汲極區 之 t l 間 0 第 一 隔 離 結 構 因 此 是 鄰接 於 半導 體基體之表面且其 1 1 深 度 較 第 源 極 汲極區之深度還大。以 此種方式 可 1 1 改 進 此 種 介 於 閘 極 電 極 和 第一 源 極-/汲極 .區之間 的 -.*ί 隔 離 作 用 高 電 壓 是 施 加 於第 一 源極 -/汲 極區。 1 1 就 已 簡 化 之 電 路 設 計 而 言， 則 設置 第二擴散區是有利 ! Ί 的 〇 第 二 擴 散 區 是 以 和 第 二源 極 -/汲極區 相同之導 雨 堪 1 型 式 來 摻 雜 r 但 其 摻 雑 物 質濃 度 較第 二源極-/汲搔 fcatf 1 1 者 還 小 且 配 置 在 第 二 源 極 -/汲極區和通道 區之間。 Vt—. hr 1 I 二 擴 散 區 鄰 接 於 第 二 源 極 -/汲極區且鄰接 於通道區 Ο 1 I 第 擴 散 區 以 類 似 於 第 — 擴散 6 ™ 區 之方 式構成。以此種方 1 1 1 1 1 1 本纸張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 4 429 4 9 A7 B7 五、發明説明（Γ ) ' (請先閱讀背面之注意事項再填寫本頁) 式，則MOS電晶體具有一種對稱之結構。在一個電路中 第一源極汲極區或第二源極-/汲極區都可連接成汲 極。這樣可使電路之設計更容易。 本發明之實施例以下將依據圖式作說明。 圖式簡單說明： 第1圖閘極電極配置在溝渠中之此種MOS電晶體之切 面圖。 第2圖 MOS電晶體之切面圖，其具有一個配置在溝渠 中之闊極電極，一個第一源極汲極區和一個第二源 極-/汲極區，在這些源極_/汲極區下方分別配置一個 第一擴散區或一個第二擴散區。 第3 _ MOS電晶體之切面圖，其具有一個配置在溝渠 中之閘極電極，一個第一源極汲極區和一個第二源 極汲極區，這些源極-/汲極區分別藉由第一擴散區 或第二擴散區而與溝渠之表面相隔開。 第4圖 MOS電晶體之切面圖，其具有一値配置在溝渠 中之閘極電極，其中設有一値第一隔離結構，其配置在 閘極電極和第一源極-/汲極區之間以及配置在閘極電極 和第二源極-/汲極區之間。 經濟部智慧財產局員工消費合作社印製 第5圖至第8圖具有第一隔離結構之MOS電晶體之製 造步驟，第一隔離結構配置在第一（或第二）源極-/汲 極區和閘極電極之間β 第9圖至第12圖 M OS電晶體之製造步驟，其具有一個 配置在溝渠中之閘極電極s —個第一源極-/汲極區和 -7 -本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 4 429 4 9 A7 B7 五、發明説明（b ) 一個第二源極-/汲極區，此二個源極-/汲極區是由溝 渠之表面所隔開β (請先閱讀背面之注意事項再填寫本頁) 第13圖至第16圖MO S電晶體之製造步驟，其具有一個 配置在溝渠中之閘極電極，一個第一源極-/汲極區和 一個第二源極-/汲極區，此二锢源極-/汲極區分別藉 由第一擴散區或第二擴散區而與溝渠之表面相隔開。 在由P-摻雜之單晶矽（其基本摻雜度是10 15 ciT3 )所構 成之基體11中配置一艏P -接雜之盆狀區12(第1圖）β Ρ-摻雜之盆狀區12所具有之摻雜物質濃度是10 π car3。 P -摻雜之盆狀區12是由隔離溝渠13所圍鐃，隔離溝渠13 中槙入Si〇2 -層131和Si02 -镇料132。此種隔離結構13 是依據淺溝渠隔離技術所製成。 在此種由隔離結構13所圍繞之區域内部配置一値溝渠 14,此溝渠14直達Ρ-摻雜之盆狀區12中。溝渠14之深度 是40〇nm,隔離溝渠U之深度同樣是400ηιη。 經濟部智慧財產局員工消費合作社印製 溝渠14之表面設有閘極介電質15。閘極介電質15含有 Si02旦厚度是20niiu溝渠14中填入一種由n+ -驂雜之 多晶矽所構成之閘極電極1 6。溝渠1 4 (其中填入閘極介 電質15和閘極電極16)是與基體11 一起而形成一個平坦 之表面。 設有第一源極-/汲極區171和第二源極汲極區172 ，這些區域分別和隔離溝渠1 3相鄰接。第一源極-/汲 極區171和第二源極汲極區172是n+ -摻雜的，其摻 雑物質濃度為10 21 cnf3。第一源極-/汲極區171和第二 -8 - 本紙張尺度逋用中國國家標準（CNS ) A4规格（2丨0 X 297公釐） ;4429 4 9 A7 B7 五、發明説明（？） (請先閲讀背面之注意事項再填寫本頁) 源極-/汲極區1 7 2所具有之深度大約是2 fl 0 nm。在第一 源極-/汲極區171和溝渠14表面之間配置第一擴散區181 。在第二源極-/汲極區1 7 2和溝渠1 4之表面之間配置第 二擴散區182。第一擴散區181和第二擴散區182都是η- -摻雜的且摻雜物質濃度是2Xl〇Bcnr3e Ρ -摻雜之盆狀 區12之在第一擴散區181和第二擴散區182下方旦與溝渠 之表面相鄰之此一部份是作為通道區用。 在此種結構之表面上配置一層例如由摻雜之玻璃所構 成之絶緣層19，在絶緣層19中設置一種至第一源極-/汲 極區1 7 1，第二源極-/汲極區1 7 2以及閘極電極1 6所用 之接觸區120。接觸區120含有鋁及/或鎢。 經濟部智慧財產局員工消費合作社印製 在由單晶矽所構成之基體2 1 (其基本摻雜度是1 Q C IT3 硼>中配置一個P -摻雜之盆狀區22<其摻雜物質濃度是 ϊ. 0 π c nr3 )(第2圖）。Μ 0 S電晶體之主動區域是由環彤之 隔離溝渠23所定義。隔離溝渠23中填入Si02 -層231且 填入以淺溝渠隔離技術製成之SiQ2 -層232。隔離溝渠 23之深度是6fl0nm。在主動區中配置一個溝渠24,其深 度同樣是GOOnm。溝渠24之表面設有閘極介電質25,閘 極介電質25含有Si〇2且厚度為溝渠24中填入閘 極電極20。閘極電極26含有n+ -摻雜之多晶矽，其摻雜 物質之濃度是1 0 21 c m_3。 在隔離溝渠24之表商和隔離溝渠23之間配置第一源極 -/汲極區271以及第二源極汲極區272，此二區域分 別與基體之表商柑鄰接。第一源極-/汲極區2 7 1和第二 -9 - 本紙張尺度適用中國國家標準（CNS ) A4規格（2! 0 X 297公釐） ' 4 429 4 9 A7 B7 五、發明説明（〗） 源極-/汲極區2?2是n+ -摻雜的且摻雜物質之濃度是 (請先鬩讀背面之注意事項再填寫本頁) 1 0 2Q c m·3。第一源極-/汲極區2 7 1和第二源極-/汲極 區2 7 2之深度分別是2 [) Ο η m。 在第一源極-/汲極區271下方配置第一擴散區2δ1, 其是η--摻雜的且摻雜物質濃度是lt^cnf3 而由基體21 之表商測量時所得之深度是5卩0 nau在第二源極-/汲極 區272下方配置在第二擴散區282，其是η--摻雜的且摻 雜物質濃度是lOMcnf3而在基體21表面下方所具有之深 度是 3G0niB。 在M0S電晶體中連接上述之第一源極-/汲極區271以 作為汲極。施加於第一源極-/汲極區2 7 1上之電壓之一 部份於是經由第一擴散區281而下降。經由通遒區（其是 由P -摻雜之盆狀區22之與溝渠24之表面相鄰接之此一部 份所構成）而下降之雷壓因此較少）。 在此種結構之表面上配置一種由摻雜之玻璃所構成之 隔離層29，隔離層29中設置一個至第一源極-/汲極區 271，第二源極-/汲極區272以及閘極電極26之接觸區 2 2 0 (第 2 圖）。 經濟部智慧財產局員工消費合作社印製 在由單晶矽所構成之基體31(其基體摻雜度是1Q cm·3 硼）中配置一 Up-摻雑之盆狀區32,其摻雜物質濃度是 1 0 ^ c 1T3 (第3圖）。在p -摻雑之盆狀區3 2中藉由環形之 隔離溝渠33來定義M0S電晶體之主動區。隔離溝渠33在 淺溝渠隔離之意義中是以S i 0 2 -層3 3 1和S i 0 2 -填料3 3 2 填入。隔離溝渠31之深度是80 Onm。 -10-本紙張尺度適用中國國家楯準（CNS ) A4規格（210 X 297公釐） 44294 9 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 ( 7 ) 1 1 在 主 動 區 之 内 部 配置 一個溝渠3 4， 其深度同樣是80flnm 1 1 〇 溝 渠 3 4 之 表 商 設 有閘 極介電質3 5， 其含有SiO 2且厚 1 度 是 2 E n in 〇 溝 渠 34 中是 以η + -摻雜之 多晶矽（其摻雜物 r—^ 請 先 質 之 濃 度 為 1 0 21 c m -3所 構成之閘極電 極3 6瑱入。 m 讀 設 置 第 —* 源 極 汲極區371及第二 源極-/汲極區3 7 2 背 J 之 1 其 分 別 鄰 接 於 隔 離溝 渠3 3之表面以 及鄰接於基體31之 注 意 1 I 表 面 0 源 極 -/汲極區3 7 1 , 3 7 2 是 η + -摻雜的且摻雜物 事 項 1 I 再 \ 質 濃 度 是 1 0 21 C Itl -3 ,而 它們所具有之 深度是2 0 Q n m ,它 填 寫 4- ) I 們 由 第 一 擴 散 區 381或第二擴散區382而與溝渠34之表 本 頁 面 相 隔 開 〇 第 一 擴 散區 381和第二擴散區382亦在第一源 1 1 極 -/汲極區3 7 1下 方或 在第二源極-/汲極區372下方延 1 I 伸 〇 第 — 擴 散 區 3 8 1和第二擴散區3 8 2 是η--摻雜的（其 1 訂 摻 雑 物 質 濃 是 10 16 c m •3 擴散區381, 382由半導體 1 基 體 之 表 面 處 所 測 得之 深度是400nm。 在M0S電晶體中 1 | p- 慘 雑 之 盆 狀 區 3 2 之與 溝渠34之表面 相鄰之此一部份是 1 I 作 為 通 道 區 用 0 1 1 此 外 此 種 結 構 設有 一種由摻雜之 玻璃所構成之隔離 '} ί 層 39 〇 隔 離 層 39 中 設有 一種至第一源 極汲極區371, Γ 1 第 二 源 榷 -/汲極區3 7 2以及至閘極電 極3 6之接觸區3 2 0。 1 在 基 本 摻 雜 度 是 10 15 CBT3硼之基體 4 1中配置一個Ρ -摻 [ 雜 之 盆 狀 區 4 2 (其摻雜物質濃度是1 0 1 7 c ΙΠ·3 )(第 4 圖）。 1 i 一 種 環 形 之 隔 離 溝 渠43 (其中在淺溝渠隔離之意義上是 [ 1 以 Si 〇 5 層 4 3 1和S ί 0 2 -填料4 3 2填入 )定義了此種H 0 S電 1 I 晶 am m 之 主 動 區 〇 隔 離溝 渠4 3之深度是 8 0 0 η πι 〇 1 1 -11- 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -4 429 4 9 A7 B7 五、發明説明（、。） (請先閲讀背面之注意事項再填寫本頁) 此外，在主動區中配置一値溝渠44,其深度同樣是 80t)nm。在基髏4].之表商區域中上述之溝渠44具有一個 擴展區，擴展區設有一個隔離結構441。在隔離結構441 (其含有S i 0 2 )下方此種溝渠4 4之表面設有閘極介電質 4 h閛極介電質4 5含有S i 0 2且厚度是2 511 m。在隔離結 構44]和閘極介電質45内部中此種溝渠44是以ii+ -摻雜 之多晶砂所構成之閘極電極46 (其摻雜物質濃度是 l〇McnT3 )镇入。閘極電極46在髙度上是以基體41來結 束。 在隔離結構4 4 1和隔離溝渠4 3之S i 0 2 -镇料4 3 2之間配 置第一源極-/汲極區4 7 1和第二源極-/汲極區4 7 2。源 極汲極區47 1 , 472是11+ -摻雜的且摻雜物質濃度是 1 0 21 c nr3 ,它們之深度是2 0 0 n m。 在第一源極-/汲極區4 7 1和第二源極-/汲極區4 7 2下 方配置第一擴散區481或第二擴散區482。此二個擴散區 481, 482是η--摻雜的且摻雜物質濃度是lO^cir3，它 們由基體4 1之表商處所測得之深度是5 0 0 n m。 經濟部智慧財產局員工消費合作社印製 隔離結構4 4 1所具有之深度是3 ϋ fl n hi。須對隔離結構4 4 1 之寬度進行測定，使第一源極-/汲極區4 7 1或第二源極-/汲極區4 7 2至閘極電極4 6之距離在平行於基體4 1之表面 方向中分別是1 0 G n in。這樣可改進Μ 0 S電晶體之電壓強度。 Ρ一-摻雜之盆狀區42之與溝渠44之表面相鄰接之此一部 份是作為通遒區之用。 此外，此種結構具有一種由掇雜之玻璃所構成之隔離 -12- 本紙張尺度適用中國國家標準（CMS ) Α4規格（210 X 297公釐） 442949 A7 B7 五、發明説明（㈠） S49,隔離層49中設置一種至第一源極-/汲極@471， 第二源極-/汲極區4 7 2以及至閘極電極4 6之接觸區4 2 0。 (請先鬩讀背面之注意事項再填寫本頁) 在由單晶砂所構成之基體5 1 (其基本摻雜度是1 0 u c ιιΤ3 硼）中藉由3xl012clη·2，500keV或5xl0licm-2,2flOlίeV 之硼之多次植入過程而形成一種P-摻雜之盆狀區52(第5 圖），其摻雜物質之濃度為1 〇 17 c ηΤ3且深度是1 0 0卩nnu 於是可使用一種微影術所産生之光罩{未顯示}。 然後藉由磷（其能量是lOOkeV, 200keV且劑量是 8X10 nr, ηι·2>之植入作用而産生一種擴散區53,其摻雜 物質濃度是1 0 18 c m·3且深度是5 0 0 nm。在去除光罩之後 施加一層厚度是2〇ttnm之第一 Si〇2 ~瘤54以及一層厚度 是ItJQnre之氮化砂層55。使用微影術所産生之遮罩（未顯 示）來對第一溝渠5 6進行蝕刻。第一溝渠5 6之深度是3 0 0 n a 。第一溝渠50具有環形之部份以及一種燦片區，此條片 區使環形部粉之相對之側面互相連接。為了對氮化矽層 5 5進行蝕刻，須使用C H F 3 , 0 2 ;對第一 S i 0 2 -層5 4進 行蝕刻則須使用C H F 3 , 0 2 ;對矽之蝕刻則使用Η B r，
He , 0 2 ， N F a c 經濟部智慧財產局員工消費合作社印製 第一溝渠56中填入第一 Si02 -填料57。於是沈積一層 S i 0 2 -層且藉由化學-機械抛光法而整平。 然後使用光罩（未顯示）對第二溝渠進行蝕刻。第二溝. 渠包括5 8和隔離溝渠5 9 (第6圖）^以平行於基髑5 1之表 而此種方式而在第一溝渠56之横切而内部中配置溝渠58 以及隔離溝渠5 %因此該溝渠5 8以及隔離溝渠5 9之横切 -13-本紙張尺度適用中國國家標隼（CNS ) A4規格（210 X 297公釐） 4 429 4 9 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 ( ) 1 1 面 都 小 於 第 溝 渠 5 6之相對 應部份之 橫切面 〇 溝 渠 58以 1 1 及 隔 離 溝 渠 5 9之 深 度 則大於 第一溝渠 5 6之深 度 〇 溝 渠58 1 1 和 隔 離 溝 渠 5 S 之 深 度 大約是 8 0 0 nm 〇 N. 請 先 溝 渠 58使 第 S i 〇 ί -瑱料 5 7結構化 而産生 第 '~， 隔 離結 閲 讀 .構 5 7 1 , 其在溝渠58之上部區域中配置於溝渠58之二側 背 面 1 之 1 (第6 圖） 〇 垂 直 於 溝 渠58之 壁的第一 隔離結 構 57 1之大 注 意 1 I 小 是 1 0 0 η m。 事 項 1 | 再 V 藉 由 熱 氣 化 作 用 而 在溝渠 58之表面 上形成 種 由 S 10 2 填 寫 本 } 装 I 所 構 成 之 閘 極 介 電 質 5 10 1 (其層厚度為25nm) ό 同 時 在熱 頁 I 氧 化 作 用 中 於 隔 離 溝 渠59之 表面上形 成第二 Si 〇 2 ^ 層 5 1 0 2 1 1 > 其 層 厚 度 同 樣 是 2 5 nm 〇 1 1 藉 由 形 成 _- 層 摻 雜 之多晶 矽層以及 隨後以 CF e ，〇 2 ， 1 訂 N ^ !來對此摻雑之多晶矽層進行回（b a c k )蝕刻而茌溝渠 I 58 中 形 成 閘 極 電 極 5 1 1 1 Μ在 隔離溝渠 59中形 成 多 晶 矽填 1 1 料 5 1 12 〇 閘 極 電 極 5 1 1 3.是 η + -摻雜的 ,其摻 雜 物 質 濃度 1 1 是 1 0 21 C ΙΓ3 〇 1 1 摻 雜 之 多 晶 W 層 之 形成是 藉由原處 摻雜之 沈 積 來 達成 1 或 藉 由 未 摻 雜 之 沈 積 及隨後 之植入過 程而達 成 〇 須 對此 1 | 種 摻 雜 之 多 晶 矽 層 進 行回蝕 刻，直至 閘極電 極 5 1 1 1在髙 1 度 上 是 以 基 體 5 1之 表 面來結 束為止。 1 使 用 一 種 以 微 影 術 之步驟 來形成光 罩5 1 2作為蝕刻遮 1 1 罩 (其覆蓋溝渠5 8之區域以及覆蓋第- -隔離結構5 7 1 之區 1 1 域 )， 則可藉肋於Η e , HBr， C 1 2，C ; Ϊ F 6而 由 隔 離 溝渠 1 I 5 9 中 去 除 多 晶 矽 填 料 5 1 1 2 0 使用C H F F 3，〇 2 來 去 除 第一 1 1 -14- 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） * 4429 4 9 A7 B7 五、發明説明（θ) s i 〇 2 -填料5 7之與隔離溝渠5 9相鄰之此一部份（第7圖） 。在去除光罩512之後藉由Si〇2 -層之沈積以及化學機 槭抛光而在隔離溝渠59中镇入第二Si〇2 -槙料513(第8 圖然後去除氮化矽層55以及第一 Si〇2 -層54。於是 可形成此種結構之平坦之表面。 此種MOS電晶體是藕助於能量為60keV和劑量為 5X 1(U5 cm-2之砷之以遮罩來進行之植入作用藉由第一 源楝-/汲槌區 5141..和第二源極-/汲極區5 1 4 2之形成 而製成。源極-/汲極區5〗41，5142之深度是20〇11111。它 們之深度因此是小於第一隔離結構5 7 1之深度。在源掻-/汲楝區5 1 4 1 , 51 4 2下方配置較小摻雜度之擴散區5 2 β P -摻雜之盆狀區52之沿著溝渠58之表商而相鄰之此一部 份形成通道區。 若製造MOS電晶髅是在製造EEP ROM-配置之架構下進行 ，則在進行植入過程以形成源極-/汲極區5 1 4 1，5 1 4 2 之前須進行此種製造記億體電晶體以及周遴電晶體所霈 之程序。由於閘極電極5U1以及閘極介電質5101埋置在 溝渠5 8中且此種結構具有一種平坦之表商，則此種結構 不影嚮記億體電晶體和周邊電晶體所需之製程。 在一棟由單晶矽所構成之基體61(其基本摻雜度是 ]〇 15 c ηΓ3硼）中_由以硼所進行之遮罩式植入來形成一 種Ρ-摻雑之盆狀區62(其摻雜物質濃度是1〇17 cm_3 )。此 種P-摻雜之盆狀區62之深度是1000 nm (第9圖>。 在基體61之表面上施加一層第-*Si02 -層63(其厚度 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先聞讀背面之注意事項再填寫本頁) ,笨· ，訂_ 經濟部智慧財產局員工消費合作社印製 4429 4 9 A7 B7 五、發明説明（4 ) 是20net)以及一層氮化矽層64(其厚度是lOOnra)。使用一 種微影術所産生之光罩（未顯示）來對氮化矽層S4，第一 Si02-層63和基體81進行結構化，使産生一種深度是 600nm之溝渠65和隔離溝渠66。於是使用CHF3，02來對 氮化矽進行蝕刻，使用C H F 3 , 0 2來對S i 0 2進行蝕刻， 使用HBr，He, 〇2，〇3來對矽進行蝕刻。隔離溝渠66 以環形方式圍繞主動區。溝渠65具有條形之横切面且由 隔離溝渠6 6之一制直逹相對之一側。
藉由硼之傾斜式植入（其中須使基體61旋轉）使ρ-摻雜 之盆狀區62之摻雜物質濃度沿箸溝渠65之表面而調整成 1 0 17 cm3。逭樣即可決定此種即將製成之MO S電晶體之 導通霍壓。植人過程是以能量50keV和劑量2X (請先聞讀背面之注意事項再填寫本頁) 溝 在67 而質 用電 作介 化極 氧閘 。熱之 行由成 進藉構 來所 渠 是 度 厚 其 ο 溝 i 桂 S 0 由隔 在 一 畤 成同 形 〇 \/ 上 η 面5n 表 之 層- 2 ο X S 二 第 生 産 上 面 表 之 渠 是 樣 同 度 厚 層 其 第 圖 極 f -, ΙΡΟΓ 2 極 ο sigi ， πΕ 4 種 F C 一 及成 以形 成而 瑕刻 之蝕 層回 矽行 晶進 多層 之矽 雜晶 摻多 由之 藉雜 後摻 然對 來 2 經濟部智慧財產局員工消費合作社印製 0 2 9 6 料 填 矽 晶 多 和 η 程 »1 L U t過 處人 原植 由之 藉後 層隨 矽及 晶以 多積 之沈 雜之 摻雑 種撻 此未 或 積 沈 之 雜 摻 極 電 極 am 至 直 0 刻止 蝕為 \i k SS ac封 (b來 回面 行表冑 進之(¾ 練 to 罩 繼體光 C 基用 成以使 形是在 而面 極 I 極 a阿 蓋 覆 以 下 況 情 之 表 之 本紙張尺度適用中國國家標準（CNS ) A4規格（2 ί 0 X 2们公釐） 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（π ) C 1 2 ，c 2 F e來進行蝕刻而由隔離溝渠6 6中去除多晶矽 槙料6 9 2。隔離溝渠6 6藉由S i 0 2 -層之沈積以及化學機 械抛光法而設置Si02 -填料610(第11圖）。然後去除氮 化矽層64。在使用一種微影術所寤生之遮罩之情況下藉 由磷{其劑量為8 X 1 0 12 c nr2且能量為4 5 k e V )之植入而形 成第一擴散區61 U(其摻雜物質濃度為lOWciT3 )。第一 擴散區6111之深度是300ηίί，其配置在溝渠65之倒面上。 在使用另一光罩（未顯示，其覆蓋第一擴散區6111)之 情況下藉由磷（其劑量是4Χ li^cnT2且能量是90keV)之 檀入而在溝渠G5之相對的側商上形成第二擴散區6112(第 12阃第二擴散區6112之深度是50 0nroe第二擴散區6112 之摻雜物質濃度是lf^enr3。 藉肋於另一光罩（未顯示）而在第一擴散區6111内部形 成第一源極-/汲極區6 ί 21且在第二擴散區内部形成第二 源極-/汲極區6 1 2 2。於是以能最6 Q k e V和劑量5 X 1 0 β c r2 之砷來進行植入作用。第一源極_ /汲極區6121和第二 源極-/汲極區6 1 2 2分別與隔離溝渠6 6之表面相鄰接。 但它們不與溝渠6 5之表面相鄰接。第一源棰-/汲極區 6121藉由第一擴散區6111之一部份旦第二源極-/汲極 區（U22藉由第二擴散區6112之一部份而與溝渠6 5之表面 相隔開。Ρ-摻雜之盆狀區62之與溝渠65之表面相鄰接之 部份是作為通道區之用。 在15 EPROM -配置内部中製造MOS電晶醭時，於進行植入 過程以形成第一擴散區（5 1 1 1之前須進行此種製造記憶體 -17- 本紙張尺度適用中國國家標準（CMS ) A4規格（21 〇 X 297公釐） (請先閲讀背面之注意事項再填寫本瓦} ''装 -訂. ' 4 429 4 9 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 (^ b ) 1 1 電 晶 體 和 周 邊 電晶 體 時 所需之 製 程。於是可同時對埋 入 1 ! 式 MC S電晶體以及記憶體電晶體， 周邊電晶體進行一些 1 退 火 步 驟 9 這 呰退 火 步 驟對驅 動 此種已植入之摻雜物 質 請 先 \ 而 rri 是 需 要 的 Ο 閱 在 基 體 7 1 之 表商 上 施 加第一 S i 〇 2 -層7 2以及氮化矽 層 背 I 之 1 7 3 (第ί 3圖）〇 基體 ? 1含 有單晶 矽 (其基體摻雑度是1 0 15 c ΙΓ3 注 意 1 I 硼 )。 第- -S i 0 2 -層7 2所塗佈之層厚度是2 G I1B1旦氮化矽 事 項 1 1 再 1 層 7 a 所 塗 佈 之 厚度 是 10 0 nm。在使用撒影術所産生之遮 填 寫 本 ) 蒗 罩 (未顯示）此 種情 況 下 藉由氮 化 砂層？3,第一 Si〇2 m 靥 頁 V_^ I 7 2以 及 基 Ptift m 7 1之結 構 化 而産生 溝 渠74和隔離溝渠75。 接 1 1 箸 使 用 非 等 向 件之 蝕 刻 ,其中 使 用CHF3，02來對氮化 1 I 矽 層 7 3 進 行 蝕 刻， 使 用 CHF 3 , 〇2來對Si〇2 -層72進行 i 訂 蝕 刻 y 使 用 Η B r，Η e , 0 2 , NF 3 來對基體71進行蝕刻 〇 1 由 基 _ Πν£ 7 1 之 表 面處 所 測 得之溝 渠 74之深度是400nme 1 I 隔 離 溝 渠 7 5以環 形 方 式圍繞 MOS電晶體之主動區。溝 1 I 渠 7 4 配 置 在 主 動區 之 内 部，溝 渠 74具有條形之横切而 Μ 1 1 由 隔 離 溝 渠 75之一 侧 直 達相對 之 —側。 ) 在 使 用 遲 罩 76(其覆蓋上述之隔離溝渠75)作為植入 Μ 1 I 罩 之 情 況 下 ί _由 硼 之 植入而 産 生P-摻雜之盆狀區7? ο 1 Ί 此 種 植 入 是 以 能最 1 0 0 k eV和劑 量 3 X 1 0 12 cm-2 (第 1 3 圔 ) 1 來 進 行 〇 在 去 除遮 罩 7 6 之後， m 由熱氧化作用而在溝 渠 I 1 7 4 之 表 面 上 形 成一 種 由 s i 0 2構成之閘極介電質7 8 1 (其 1 1 厚 度 為 2 5 n ra) 〇 同時在隔離溝渠？ 5之表商上産生第二S i 0 2 1 | -層7 8 2 > 其 ΪΕΓ 度同 樣 是 2 5 nm (第 1 4圖）。藉由摞雜之多 晶 1 I -18- 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ，44294 9 A7 B7 五、發明説明（7 渠 溝 在 而 刻 蝕 回 之 層 0 晶 多 之 摻 , 9 及 7 以極 成電 形極 之閛 層生 矽産 中 渠 溝 離 隔 在 及 以 料 填 矽 晶 多 生 産 中 之 雜 撬 未 或 積 沈 之 雜 摻 處 原 由 藉 層 矽 晶 多 之 雜 摻 回過 之刻 層蝕 矽種 晶此 多續 之繼 雜須 摻中 0 其 成 . 形行 來進 程來 過 2 入Ν’ 植 2 之,0 後 4 隨CF 及以 以是 積刻 沈蝕 電 栎II aw 9 7 至極 直電 ，極 程閘 極 本 .In/ 0 3 止結 為來 度面 高表 之之 1A 7 7 ^¾ SB 基基 於以 等是 度上 高度 之高 91在 ί上 是 1 9 7 極 極 閘 -S C 21 ο IX 是 度 濃 質 物 雜 摻 其 的 雜 摻 極 C 電 ， 棰 2 C 蓋 ， 覆B tK Η 其 λί ， 卩， 0 罩 Η 遮以 用由 使藉 在， 下 況 情由 之而 罩刻 遮蝕 刻之 蝕行 為進 作來 (請先閲讀背面之注意事項再填寫本頁) 料 镇 矽 晶 多 除 去 中 5 7 渠 溝 離 隔 沈 之 層 渠 2 溝 ο 離， 3 隔 Η Ρ 使 C 法以 光後 拋然 械。 機} Τ圖 tl 5 學 1: 化第 及Μ H- 以 7 積料 置 設 中 去 2 便 1U以 y 刻 蝕 行 進 來 填 除 由 藉 0Η 罩 遮 入 植 為 作 示 顯 未 /tv- 罩 遮 之 成 製 c 材 3 7 影 層微 矽用 化使 氮 磷渠 溝， 在12 而71 入區 植散 之擴 V)二 ke第 45及 為以 量11 能71 a區 •2散 era擴 12一 10第 X成 Γ Μ 形 侧 兩 之 為 最 劑 其 18 第 圖 經濟部智慧財產局員工消費合作社印製 況 情 之 罩 遮 入 植 為 作 罩 遮 1 另 之 生 10産 是所 度術 濃影 質微 物用 雜使 摻在 其 入汲 植 \ 之1 2 W 第 C . 5及 01以 1 1 2 X 1 5 7 是區 量極 劑汲 和 \ V I ke極 60源 是 一 量第 能生 由産 藉而 , 用 下作 區區 極極 m' C η 接 鄰 相 而 表 之 第 和 ο 7 1 區ΪΒΙ |疋* 度i之 冑174 質-/.渠 物極溝 雜源在 撬二 。 其第 ， 和 分 極 源 7 區 渠極 溝汲 離 \ _¾„ 第i極 .；、源 另 . 汲 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X烈7公釐） "a 4429 4 9 A7 B7 五、發明説明（』） (請先閲讀背面之注意事項再填寫本頁) 7121之間配置第一擴散區TUI且在溝渠74之表面和第二 源極-/汲極區7122之間配置第二擴散區7122。源極-/ 汲極犀7 1 2 1，7 1 2 2以及擴散區7 1 1 1，7 1 1 2之深度都是 SflOnriu P-摻雜之盆狀區77之與溝渠74之表面相鄰接之 此一部份是作為通道區之用（第16圖）。 若M0S電晶體是作為EEPH0M-配置之一部份，則記億體 電晶體和周邊電晶體最好是在植人之前産生以便形成擴 散區7111, 7112。此時基體已設定一種平坦之表面，閘 極介電質781和閘極電極791埋置於溝渠74中。 上述之宵施例可以有很多變型，特別是導電型式可互 換。M0S電晶體可以是η -通道-M0S電晶體或P -通道-M0S 電晶體。就作為高電壓電晶體之應用而言，有利的方式 是製造一種具有η+ -摻雜之閛極電搔之n-通道-H0S電晶 體以及一種具有Ρ+ -摻雑之閘極電極之Ρ-通道-M0S電晶 體，這是因為在此種情況中此二種電晶體是表面-通道-電晶體。就不需表面-通道-電晶體之此種應用而言，閘 極電極亦可以其它不同摻雜來摻雜。 經濟部智慧財產局員工消費合作社印製 以其它技術來製造電晶體（恃別是EEP ROM-配置中之記 憶體電晶體）可在源極-/汲極區和擴散區形成之前進行 或在源極-/汲極區和擴散區形成之後進行。 M 0S電晶體之導通電壓之調整亦可藉由摻雜之層（特別 是藉由適當鏐雜之玻璃所構成之層）往外之擴散作用（而 不是藉由植入作用）來進行，上述之層是配置在溝渠之 表面上〇 -2 0 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） 4 429 4 9 A7 B7 五、發明説明（，9 ) 參考符號說明 11,21,31,41......基體 {請先閱讀背面之注意事項再填寫本頁) 12, 22, 3 2,43......p -摻雜之盆狀區 1 3 , 2 3 , 3 3 , 4 3 ......隔離溝蕖 13 1,231.....S i 0 2 -層 13 2,232.....S i 0 2 -镇料 1 4 , 2 4,3 4 , 4 4 ......溝渠 3 5,25,35,45......閜極介電質 16,26,30,46......閘極電極 .1 7 ί , 1 7 2 ; 2 7 1 , 2 7 2 ; 3 7 1 , 3 7 2 ; 4 Ή , 4 7 2 ....第一，第二源極-/ 汲極區 1 8 1 , 1 8 2 ; 2 8 1 , 2 8 2 ; 3 8 1,382;481,482....第一，第二擴散區 19s29,39,49_·....隔離層 120,220, 320,420.·..接觸區 44 1.....隔離結構 5 1......某體 5 2...... P-摻雜之盆狀區 5 3..——擴散區 經濟部智慧財產局員工消費合作社印製 54......第一 Si. 〇2 -層 5 5 ......氮化矽層 56......第一溝渠 5 7 ......第一 S i G 2 -镇料 57 1......第一隔離結構 -2 1- 本紙張尺度適用中國國家標準（CMS ) A4规格（2!ΟΧ29·7公釐） ，442949 A7 B7 五、發明説明（/) 經濟部智慧財產局員工消費合作社印製 5 8......溝渠 5 9..... 隔 離 溝 5101... • · 閘 極 5320... * · 第 二 5111... •'- 閘 極 5112... -* · 多 晶 5 12.... -* - 光 草 513.... + . * 第 —1 541,542 '-- 第 一 G 1...... •基 體 0 2..... -p- 撬 雑 6 3..... 第 一 Si G4..... .氮 化 矽 6 5..... .溝 渠 G 0..... .隔 離 溝 6 7..... .閘 極 介 0 8..... .第 二 Si fi 9 1 .... .閘 極 電 G 9 2 .… •多 晶 砂 (Π … .Si 0 2 — G U 1… 第 — 擴 (Π 1 Z … .第 — 擴 G 1 2 1 ... •第 一 源 6122... .第 二 源 渠 介電質 S i 0 2 -層 電極 矽填料 S i 〇 2 -镇料 ，第二源極-/汲極區 之盆狀區 0 2 _層 層 渠 電質 0 2 -層 極 旗料 填料 散區 散區 極-/汲極區 極-/汲極區 -2 2 - (請先閱讀背面之注意事項再填寫本頁) '裝· 訂 本紙張尺度逍用中國國家標準（CNS ) A4規格（2!0X2,97公釐） 4 4 2 9 4 9 A7 B7
五、發明説明（W 7 1. 7 2 . 基髖 第一 SiO 2 -層 7 3......氪化砂層 7 4......基體 75......隔離溝渠 7 6......遮罩 77......P -摻雜之盆狀區 781.....閘極介電質 7 8 2 .....第二 S i 0 2 -層 7 9 1.....閘極電極 、 7 9 2 .....多晶矽镇料 7 1 0.....S i 0 2 -镇料 7111 ,7112....第一，第二擴散區 7 1 2 1 , 7 1 2 2 ....第一，第二源極-/汲極區 (請先閱讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 -23 本紙張尺度逋用中國國家榇準（CNS ) A4規格（2I0X 297公釐）
Claims (1)
- 4 42 9 4 9 A8 B8 C8 D8經濟部智慧財是局员工消費合作社印製 六、申請專利範圍 第88101 630號「MOS電晶體及其製造方法」專利案 (90年3月修正） 六申請專利範圍： 1. —種MOS電晶體，其特徵爲： 在半導體基體（11)中設置第一源極汲極區（171)及 第二源極-/汲極區（172)， 在第一源極-/汲極區（171)和第二源極-/汲極區（172) 之間配置一個溝渠（14)，其深度大於第一源極-/汲極 區（171)和第二源極-/汲極區（172)之深度且其表面設有 閘極介電質（15)， 設有一個隔離溝渠，其圍繞MOS電晶體，隔離溝渠（13) 設有絕緣之塡料（131，132)且具有一種基本上是和溝渠 (14)之深度相等之深度， 在溝渠（14)中配置一種閘極電極（16)，其在溝渠（14) 之深度方向中之延伸最大是等於溝渠（14)之深度。 2. 如申請專利範圍第1項所述之MOS電晶體，其中在第 —源極汲極區（171)和第二源極-/汲極區（172)之間 配置一個通道區，此通道區在半導體基體（11)中沿著溝 渠（14)之表面而延伸， 設有第一擴散區（181)，其是以和第一源極-/汲極區 (171)相同之導電型式來進行摻雜，但其摻雜物質濃度 較第一源極-/汲極區（171)者還小，第一擴散區（181)配 置在第一源極-/汲極區（171)和通道區（12)之間且與第 一源極-/汲極區（171)以及通道區（12)都相鄰接。 ----:-----(，冰— C請先閱t背面之注意事項再填寫本頁) 訂 ι-ϋΒίι 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 4429 4 9 A8 BS C8 —_ ___D8 六、申請專利範圍 3. 如申請專利範圍第2項所述之MOS電晶體，其中第一 擴散區（281)至少一部份是配置在第一源極汲極區 (271)之間。 Γ請先閱讀背面之注意事項再填寫本頁) 4. 如申請專利範圍第2或第3項所述之M〇S電晶體， 其中第一擴散區（181)至少一部份是配置在溝渠（14)之表 面和第一源極汲極區（171)之間，使第一源極_ /汲極 區（Π1)不與溝渠（14)之表面相鄰接。 5. 如申請專利範圍第〗或第2項所述之mqs電晶體，其 中 設有第二擴散區（182)，其是以和第二源極-/汲極區 (172)相同之導電型式來進行摻雜，但其摻雜物質濃度 較第二源極汲極區（172)者還小，第二擴散區（182)配 置在第二源極-/汲極區（172)和通道區（12)之間且與第 二源極-/汲極區（172)和通道區（12)都相鄰接，第二擴 散區以類似於第一擴散區（181)之方式來構成。 6·如申請專利範圍第1至第3項中任一項所述之MOS 電晶體，其中 -濟部智慧时"^β、工消脊合作社印製 設有第一隔離結構（441)，其鄰接於閜極電極（46)之 表面，半導體基體（41)之表面且亦鄰接於第一源極-/ 汲極區（471)，使第一隔離結構（441)配置在閘極電極（46) 和第一源極-/汲極區（471)之間，第一隔離結構（441)之 深度至少和第一源極-/汲極區（471)之深度一樣大。 7.如申請專利範圍第6項所述之MOS電晶體，其中 第一隔離結構（441)另外亦與第二源極-/汲極區（472) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 8 888 ABCD 經濟部智慧时Λ局员工消費合作社印製 44294 9 π、申請專利範圍 之表面相鄰接，使第一隔離結構（441)亦配置在第二源極― /汲極區（471)和閘極電極（46)之間，第一隔離結構（441) 之深度至少和第二源極-/汲極區（472)之深度一樣大。 δ.如申請專利範圍第1或第2項所述之m〇S電晶體， 其中在第一源極-/汲極區（171)和第二源極-/汲極區 (172)之間配置一個通道區，此通道區在半導體基體（11) 中沿著溝渠（14)之表面而延伸。 9. 一種MOS電晶體之製造方法，其特徵爲在半導體基體（11) 之表面中形成一個溝渠（14)，溝渠（14)之表面設有閘極 介電質（15)，須產生閘極電極（16)，其在溝渠（14)之深 度方向中之延伸最大是等於溝渠（14)之深度，須產生第 —源極-/汲極區（171)以及第二源極-/汲極區（172)， 使溝渠配置在第一源極-/汲極區和第二源極-/汲極區 之間且第一源極汲極區（171)和第二源極汲極區 (172)之深度都是小於溝渠（14)之深度，在形成溝渠（14) 時須產生一個隔離溝渠（13)，其圍繞MOS電晶體，隔 離溝渠（13)設有絕緣之塡料（131，132) » 10.如申請專利範圍第9項所述之方法，其中在半導體基體 之表面中對第一溝渠（56)進行蝕刻，第一溝渠（56)中以 絕緣之材料（57)塡入，分別在第一溝渠（56)中之一之內 部中產生溝渠（58)和隔離溝渠（59)，其中溝渠（58.)和隔 離溝渠（59)之深度較第一溝渠（56)之深度還大，以便形 成第一隔離結構（5711)，其在基體（51)之表面區域中是 與溝渠（58)相鄰接。 本紙張尺度適用中國國家標準（CNS〉Α4規格（210Χ 297公釐） {.·請先閲^1背面之注意事項再填寫本頁)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19807213 | 1998-02-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW442949B true TW442949B (en) | 2001-06-23 |
Family
ID=7858435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW088101630A TW442949B (en) | 1998-02-20 | 1999-02-03 | MOS-Transistor, and its production method |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP1060518A1 (zh) |
| TW (1) | TW442949B (zh) |
| WO (1) | WO1999043029A1 (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19957303B4 (de) * | 1999-11-29 | 2006-05-11 | Infineon Technologies Ag | MOS-Transistor und Verfahren zu dessen Herstellung |
| GB0010041D0 (en) * | 2000-04-26 | 2000-06-14 | Koninkl Philips Electronics Nv | Trench semiconductor device manufacture |
| GB0012138D0 (en) * | 2000-05-20 | 2000-07-12 | Koninkl Philips Electronics Nv | A semiconductor device |
| DE10219329B4 (de) * | 2002-04-30 | 2014-01-23 | Infineon Technologies Ag | Halbleiterschaltungsanordnung |
| DE10229065A1 (de) | 2002-06-28 | 2004-01-29 | Infineon Technologies Ag | Verfahren zur Herstellung eines NROM-Speicherzellenfeldes |
| DE10231966A1 (de) | 2002-07-15 | 2004-02-12 | Infineon Technologies Ag | Feldeffekttransistor, zugehörige Verwendung und zugehöriges Herstellungsverfahren |
| GB0314392D0 (en) | 2003-06-20 | 2003-07-23 | Koninkl Philips Electronics Nv | Trench mos structure |
| EP1742270A1 (en) | 2005-07-06 | 2007-01-10 | STMicroelectronics S.r.l. | MOS transistor having a trench-gate and method of manufacturing the same |
| US7952138B2 (en) * | 2007-07-05 | 2011-05-31 | Qimonda Ag | Memory circuit with field effect transistor and method for manufacturing a memory circuit with field effect transistor |
| FR3038774B1 (fr) * | 2015-07-08 | 2018-03-02 | Stmicroelectronics (Rousset) Sas | Procede de realisation d'un transistor haute tension a encombrement reduit, et circuit integre correspondant |
| CN109037337A (zh) * | 2018-06-28 | 2018-12-18 | 华为技术有限公司 | 一种功率半导体器件及制造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4243997A (en) * | 1976-03-25 | 1981-01-06 | Tokyo Shibaura Electric Co., Ltd. | Semiconductor device |
| JPS6042866A (ja) * | 1983-08-19 | 1985-03-07 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH0640583B2 (ja) * | 1987-07-16 | 1994-05-25 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH02142140A (ja) * | 1988-11-22 | 1990-05-31 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH03129775A (ja) * | 1989-07-11 | 1991-06-03 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| US5108937A (en) * | 1991-02-01 | 1992-04-28 | Taiwan Semiconductor Manufacturing Company | Method of making a recessed gate MOSFET device structure |
| KR940002400B1 (ko) * | 1991-05-15 | 1994-03-24 | 금성일렉트론 주식회사 | 리세스 게이트를 갖는 반도체장치의 제조방법 |
-
1999
- 1999-01-27 EP EP99911574A patent/EP1060518A1/de not_active Withdrawn
- 1999-01-27 WO PCT/DE1999/000215 patent/WO1999043029A1/de not_active Application Discontinuation
- 1999-02-03 TW TW088101630A patent/TW442949B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| WO1999043029A1 (de) | 1999-08-26 |
| EP1060518A1 (de) | 2000-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9659946B2 (en) | Self-aligned source for split-gate non-volatile memory cell | |
| TWI412086B (zh) | 用於絕緣層上覆半導體溝渠裝置之自我對準體接點及其製造方法 | |
| US7052958B1 (en) | FinFET CMOS with NVRAM capability | |
| US7253479B2 (en) | Semiconductor device with cavity and method of manufacture thereof | |
| KR101273007B1 (ko) | 전기적 절연을 제공하는 방법 및 전기적 절연을 포함하는 반도체 구조물 | |
| US6727551B2 (en) | MOS semiconductor device and method of manufacturing the same | |
| TWI293777B (en) | Asymmetric recessed gate mosfet and method for manufacturing the same | |
| US6998682B2 (en) | Method of forming a partially depleted silicon on insulator (PDSOI) transistor with a pad lock body extension | |
| US20100244125A1 (en) | Power semiconductor device structure for integrated circuit and method of fabrication thereof | |
| TWI245424B (en) | Fabrication of conductive lines interconnecting conductive gates in non-volatile memories, and non-volatile memory structures | |
| CN102891169A (zh) | 具有新型结构的高压(hv)器件端接及其制备方法 | |
| JP2009049403A (ja) | 不揮発性メモリ素子及びその製造方法 | |
| JP5687844B2 (ja) | ハイブリッド半導体基板の製造プロセス | |
| TW442949B (en) | MOS-Transistor, and its production method | |
| JP2004523095A (ja) | 低い閾値電圧を有するトレンチ二重拡散金属酸化膜半導体の製造方法 | |
| TW437061B (en) | Self aligned channel implantation | |
| KR100719152B1 (ko) | 전계-효과 트랜지스터 및 그 제조 방법 | |
| KR100593733B1 (ko) | 비대칭 매몰절연막을 채택하는 디램셀 및 그것을 제조하는방법 | |
| US6703274B1 (en) | Buried strap with limited outdiffusion and vertical transistor DRAM | |
| KR101129835B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| TW201015722A (en) | EEPROM and method for manufacturing EEPROM | |
| CN216871979U (zh) | 三栅极mos晶体管以及电子电路 | |
| US12015084B2 (en) | Field effect transistors with gate fins and method of making the same | |
| KR20090099409A (ko) | 반도체 소자의 형성 방법 | |
| KR20070070932A (ko) | 새들형 핀 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |