TW442849B - Process and apparatus for treating a substrate - Google Patents

Process and apparatus for treating a substrate Download PDF

Info

Publication number
TW442849B
TW442849B TW088104700A TW88104700A TW442849B TW 442849 B TW442849 B TW 442849B TW 088104700 A TW088104700 A TW 088104700A TW 88104700 A TW88104700 A TW 88104700A TW 442849 B TW442849 B TW 442849B
Authority
TW
Taiwan
Prior art keywords
substrate
gas
energy
plasma
etching
Prior art date
Application number
TW088104700A
Other languages
English (en)
Inventor
Seiji Samukawa
Kenichirou Tsuda
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW442849B publication Critical patent/TW442849B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)

Description

442349 五、發明說明（1) 【發明所屬之技術領域】 本發明為有關使用含有i素之氣體來處理基板的方 法’詳細地說則是有關使用含有鹵素之氣體的基板蝕刻方 法、薄膜沈積方法及其裝置。 【習知技術】 成為微電子學核心的積體電路之集積度年年增大，隨 著集積度的增加’對細微模型之蝕刻等加工技術或薄膜沈 積技術之需求變高。因應此一需求，使用含有齒素之氣體 (氣體含有鹵族元素）的各種技術乃被實用化。 屬於加工技術之一的蝕刻，有使用某些手段來觸發在 低壓或是高真空下所使用含有齒素之氣體後，對半導體基 板或基板上的薄膜加工之各種乾式蝕刻技術，例如使用電 漿、電子束照射、離子束照射、光照射等來觸發齒素氣體 =技術已為人所知。特別是使用電漿之蝕刻由於其實用性 高而最被廣為使用，除了平行平板型電漿蝕刻之外，近年 則將所使用的ECR (電子迴旋共振）型電漿、lcp (誘導耦 « )型電漿、或者使用VHF〜UHF帶（100〜1000MHz左右） 之頻率的高頻率電場來進行放電的電漿（以下稱uhf電黎 )等高密度電漿之技術實用化。在該等蝕刻技術上，以含 有画素之氣體為例’由於使用氟化碳系 :二對:、(Si)等半導體材辑和二氧化珍（叫）、氣: 甚jU丄::去膜Λ枓、或是紹等金屬材料進行姓刻、 Ί：至可選擇性地去除在此箄φ _ ^ * , μ Λΐ , 任何一個之選擇钱刻’而成 為細微模型加工中不可欠缺之物。
4 42849 五、發明說明（2) *一~— 此外’蝕刻技術以外的加工技術，例如即使在薄膜允 積技術上、其原料氣體使用含有鹵素之氣體的方法被廣$ 使用。例如藉由使用電漿之化學氣相沈積法（電毁CVD法" )來元成氟化非晶系碳（a_C:F)之成膜。如曰本特開平 8-83842號公報、日本特開平8-222557號公報所記載之内 容，在電漿裡單獨地或隨著CH4等烴氣體來導入ch4等氟化 碳氣體來完成a-C:F。該電漿可使用平行平板型、ECR型' ICP型、圓形大喇队型、UHF型等各種電漿。此外，其他例 子如使用TiCI4之鈦的成膜、使用之鎢的成膜也被廣為 使用6 在此等處理基板的方法上，主要對基板起作用的不是 親氣體分子’而是藉由電漿等的分解所產生的活性種，意 即自由基和離子。 ~ 【發明所欲解決之問題】 但疋’在先前的方法上產生了以下所述之問題點。 最基本的問題就是不能自由地控制由電漿等分解所產 生的自由基•離子的種類及密度β例如在使角CF4氣體的 電楽刻上’親氣體分子在能量上受到電漿裡的電子之觸 發而分解以產生自由基及離子，但即使是在最簡單的cf4 的場合，其分解過程亦成為複雜的CF4 —CF3 —CF2 —CF —C + F。而且各自由基•離子的密度是用電漿的壓力及電子 能量、存在於電漿中所有自由基.離子的密度等多種參數 間複雜的相互均衡來決冑，先前的技術是不可能精密地控 制各自由基.離子的密度。
4 4 2 8 4 9 五、發明說明（3) ---- 由於無法控制因分解所產生的自由基•離子種的比 率，因此產生了以下具體的問題。 ^如在CF4氣趙電漿令餘刻沈積於Si基板上的叫薄 J丄把面對基板的接觸孔沖孔。&時，為了確保加工性， f先，，姓刻速度大且餘刻選擇率（對於基板si之蝕刻速率 所形成的Si02膜的蝕刻速率比）高是重要的。晶圓的表 面上，在㈣速度不均—㈣〇2膜厚度上有*均—的現狀 下，為了保證將晶圓全面上的接觸孔沖孔，因此，在银刻 Si〇2膜的所需時間之外f要再加上-定時間來進行過蝕 ，卜因㈣選擇率必須要高，所以在該過㈣時間内儘可 能不要蝕刻基板。若該蝕刻選擇率不肖，例如在對廳電 ^體的擴散層之接觸孔沖孔的場合，由於擴散層被㈣而 對元件特性引起不良影響或造成動作不良。 在不控制先前自由基•離子種的電漿蝕刻法上，讓高 餘刻速度和姓刻選擇率並存是困難的。例如一邊維持 1 //m/min以上的蝕刻速度一邊能確保蝕刻選擇率在5〇左右 為其限度。此數值在提升積體化之半導體裝置的加工上是 不夠的。特別是在上述的MOS電晶體上，其隨著集積度的 提升而使用到淺接合的擴散層，並藉由過蝕刻所引' 件破壞也漸漸地容易產生。 如上所述，蝕刻速度和蝕刻選擇率不能並存的理 認為如下。在SiOz/Si的蝕刻上，主要負責進行蝕刻 性種和負責提升選擇性的活性種不同。一般在分解CF裔 體後所產生的活性種當中，主要是因低分解的以/離4子來
第6頁 442849 五、發明說明（4) 進行蝕刻，另一方面，因高分解的CF2、CF自由基在蝕刻 表面上形成聚合物而有助於選擇性的提升。但是在先前的 電漿蝕刻上，由於難控制此等離子種的比率，因此無法確 保足夠的银刻速度和選擇率。 此外，其他例子如在用電漿CVD來沈積a-C: ” - i 妖工-π 難以控制薄膜中氟濃度的問題。作為層間絕緣膜來使用的 a~C : F膜雖然擁有讓氟濃度增加而同時降低介電常數的特 14但另一方面菖氟濃度一旦過高的話，則易產生耐熱性 劣化及氟往周圍構造擴散等的影響。因此，在a — c:F膜的 成膜上，根據使用目的來控制最適當的氟濃度是重要的。 從所謂控制該氟濃度的觀點來看，期望能控制在電漿内所 產生的自由基·離子的分解過程。意，在％等低分解 I。自F 離：Ϊ多的場合’薄膜中說濃度變，，相反地 虽F等而分解的自由基.離子較多時，則薄膜中氟濃度變 但是，在先前的電^ I 令入..& i ^LVD法上和上述電漿蝕刻的場合 疋全一樣，無法控制電聚 ^ ° 此無法發現只使用cf4等的翁外山'±•離子種的比率。因
膜的氣濃度之有效方法。 妷氣體來控制沈積的a_c:F 由基.離子種。首先，藉4控制在電漿内所產生的自 比較高分解的自由基•離J使用高電子溫度的電漿來提升 電子溫度的電漿來提高種的比率，或者相反地使用伯 的方法。此外，其他亦當5低分解的自由基·離子種比痒 s試過用變更親氣體種類來控制戶/ί
442849 五、發明說明（5) 產生的自由基•離子種。例如即使在相同的氣化碳系氣髏 上，已知使用像C4F8那樣的向分子氣體的場合，其CF2!由 基的產生率比起使用像CF4那樣低分子氣體的場合時變得 較大，故利用此點來控制自由基的密度。 但是，此等方法不是根本解決上述問題的方法。不管 哪一種方式都止於用相對地提高（或降低）分解度來提升 所希望的活性種比率而已。但是’為了解決上述的問題 點，理想上希望有能產生所期望的離子和自由基數量的方 法。 在此，本發明在使用含有齒之氣體來進行蝕刻或薄臈 沈積等基板處理上’以提供對基板起作用的活性種，意即 自由基•離子種類及纟b控制其所產生之；農度比率的方法為 目的。因此各種處理可在最適當的條件下來進行，處理二 的自由度也因而提升。 此外，以蝕刻上具體的例子來說’以任意比率來產生 負責進行蝕刻的活性種和形成聚合物來控制蝕刻以期提 選擇性的活性種來將先前不可能的高速·高選擇率且益 加載效果的蝕刻變為可能為目的。 … 或者，在薄膜沈積的薄膜和成膜特性上，例如以 度地控制膜中的齒族元素濃度和填入性等為其目的。 甚至透過以上，以提高在半導體裝置之製造 和信賴性、或者製造良品率為目的。 J &此 【解決問題之手段】 本發明為一種處理基板的方法，户 J乃在’在分子内使用至少含
A 0 Q A η ~r 五、發明說明（6) ~ --- 有第1鹵族兀素和比該第i鹵族元素的電子數大的第2鹵族 70素之氣體，藉由觸發機構來產生從上述氣體分子内 性地去除第2自族元素之活性種，然後將該活性種照設於 基板上。此外，本發明為一種處理基板的方法，在分子内 使用至少含有第1齒族元素和比該第丨函族元素的電子數大 的第2齒族元素之多數種類的氣體，藉由觸發機構從上述 多數種類的氣體分子中選擇性地去除第2齒族元素後來產 生活性種，然後將該活性種照設於基板上。該多數種類氣 體分子内的上述第1齒族元素和上述第2鹵族元素的含有比 例可互異。而且上述第1產族元素為氟和氯，上述第2鹵族 元素為溴和碘則為佳。 ' 此外，本發明的上述觸發機構提供比上述氣體分子内 的第2函族元素之鍵裂解能大且比第丨齒族元素的鍵裂解能 小的能量。該觸發機構可由電漿、荷電粒子照射、及電磁 波照射所構成。此外，觸發機構為由丨〇 〇ΜΗζ施加至 1000MHz之頻率範圍內的高頻率所形成的uhf電漿為佳。 上述方法可以用來進行基板的蝕刻及對基板進行薄膜 沈積。 、 此外’本申請案的基板處理裝置為在基板處理室内具 有基板支持件、處理氣體導入口、排氣口及處理氣體的觸 發機構，上述處理氣體為在分子内至少含有第1齒族元素 和比該第1鹵族元素的電子數大的第2鹵族元素之單一種類 及多數種類的氣體’上述觸發機構具有可產生從上述氣體 分子内選擇性地去除第2邊族元素之活性種的觸發能量。
第9頁 迮 42 8 4 9 五、發明說明（7) 上述觸發機構提供比上述氣體分子内的第2鹵族元素之鍵 裂解能大且比第1鹵族元素的鍵裂解能小的能量。而且， 上述觸發機構為由l〇〇MHz施加至l〇〇OMHz之頻率範圍内 高頻率所形成的UHF電漿為佳。 ' (作用） 舉^1個碳（以下稱核心碳原子）的周圍鍵合4個卣 子的最單純南化碳的場合為例來說明本發明的基本作用。、 首先，若考慮4個鹵原子為全部相同的場合（Cp^、 CCI4等：一般式為Cx4、但是χ為齒族元素），則核心4碳原 子和鹵原子間的鍵裂解能其每個鹵族元素都不同，越是電 子數大的鹵族元素其鍵裂解能有越小的傾向。在對應的電 子數為最小的氟上，各元素的電氣陰性度變的最大隨 電子數變大則各元素的電氣陰性度變小。表丨為表示鹵旗 兀素X為F、Ci、Br、I時’ CX<分子分解成Cx3 +χ時的鍵裂 解能。 [表1] 鍵的種類 C — F c — CI C — Br C — I 鍵裂解能（eV) 4.89 3.00 2.39 表1上所表示的鍵裂解能的值是在反應CX4—CX3 + X的 焓變化，但是該值在加以分解的場合上，例如即使在CX3 —CX2 + X上其反應沒有很大變化。此外，表1上只有c —F 鍵的鍵裂解能之值為29 8K，其他的鍵裂解能的值為〇Κ，但
第10頁 442849 五、發明說明（8) 由於鍵裂解能的溫度依存性小，所以可忽視該差別。因 此’最好認為表1所記載的鍵裂解能是為了切斷有關各鹵 族元素X的C — X鍵所需要的能量。 此等將cx4型氣體作為處理氣體來處理基板的場合， 觸發能量若比c—χ鍵的鍵裂解能還小的話’則不會分解出 親氣體分子。因此，為了產生處理所需之自由基·離子， 就必須用比表1的鍵裂解能還大能量的觸發機構來觸發處 理氣體分子。但是，若用比C —X鍵的鍵裂解能還大的觸發 能量來觸發cx4型氣體的話，則該分解反應不止是停留在 CX4 —CXg上’甚至加速分解產生cx2、cx等。這也是先前的 方法難於控制活性種的原因。 在此’結合於核心碳原子的周圍的4個鹵原子為不同 元素的場合’例如2個和2個蛾結合於碳原子而成CF2I2氣 體。此時’在2個F原子和2個I原子對核心碳原子上之鍵裂 解能當然是不同的。意即，C—F鍵的鍵裂解能為大，C—I 鍵的鍵裂解能為小。本申請案藉由利用該鍵裂解能的不同 來選擇只分解弱鍵而留下強鍵來產生所希望形態的離子和 自由基。因此’使用具有比弱鍵（C—ΐ鍵）的鍵裂解能
(2_39eV)還大且比強鍵（c—ρ鍵）的鍵裂解能（4.89eV )還小的能量之觸發機構來觸發處理氣體就可以了。因 此’從上述的CF2I2氣體能容易地產生cf2自由基。 將上述以一般來表示時，處理氣體分子為CXmYn (χ、γ 為不同的鹵原子，m及η為滿足m + n=4的正整數，），C —X 鍵的鍵裂分解為Ex、C—Y鍵的鍵裂解能為Eγ (Ex. >EY )時，
〇 五、發明說明（9) J由使用具有滿足Εχ· >Ε>ΕΥ之觸發能量的 :理氣體分子’能產生選擇性地去㈣原子γ之ct的自由 希雙地進行該方法，以觸發機構來說其觸發能量 J望為單色化。這樣的觸發機構有電磁波.（可視光外 線）照射或電子•離子束等的荷電粒子此 有完全的選擇性而能產生所希望的自由 氣體夺具 法接下來，根據使用電漿來作為觸發機 明觸發處理氣體分子後產生活性種並進行表= 化二發生之！子的能量不是如上所述被單色 威八布且有古ί量的剛後成為具有寬度即所謂的馬克士 ::的電子β ®此’使用電漿來作為觸發機 ::電磁波和荷電粒子照射等觸發機構的場合 可:;陡；=::c選—rc:，電子能量的分佈儘 成比其低㊉香ί峰 鍵的鍵裂解能的中間 ㈣話^取位置’尚能量方面的分佈若使用較小的電 Πι有足夠的選擇性能產生所希望的自由 ί放』頻率：電漿有陡啤的電子能量分布，此外由於根 ΐ : = ί改變其峰值能量’因此恰好適用本發明的* 法。使用電漿作為觸發機構的場合 =全=性」但由於電浆中的電子和處理 發效率非常地大，因此有能產生非常高密度 Η 第12頁 442849
的自由基之優點。 而且’電讓中的高能量電子的存在對進_步地離子化 所f生的自由基是有用的。一· ’與分解親氣體分 產生自由基所需要的能量相比，則電漿離子化所需的 能量（離子化電位）較大（例如將CF3、CF2、CF自由基變 為1價的正離子之離子化電位分別為1〇.3eV、i6 4ev、21 4:?。二此’在使用上述電子線等的單色能量觸發源場 口 ’ ^可產生70全選擇性的自由基，但是無法產生離 子。對此，使用電漿作為觸發源時，由於高能量電子一 存在，因此能產生依照所產生的自由基的比率之離子。 又，在本申請案說明書上，在產生所謂的選擇性離 子·自由基的場合，除了加上如同在電磁波和荷電粒子照 射的場合般地獲得完全的選擇性之外，也包含能獲得使' 用UHF電漿來作為觸發機構那樣實際上沒有問題的 性。 又，以CXmYn的觸發機構是可以期許它對擁有廣大電 能量分佈的一般電衆產生一定的效果。在一般的電衆上， 因以較高的比率來包含高能量電子，因此可以分解處理 體分子中的強鍵（c—χ鍵）。但是，由於在處理氣體分子 内分解C —Y鍵比分解C —X鍵來的容易，因此，即使和&理 氣體分子互撞的是咼能量電子’也會以高確率來分解c —γ 鍵。 刀― 以上，以在1個核心碳原子的周圍鍵合4個鹵原子之 CXmYn (m + n = 4、以烴氣體來說相當於甲烷）氣體的場合為
442849 五、發明說明（11) 例說明了本申請案的作用，本申請案的方法當然亦可適用 於其他的處理氣體上。例如，所使用的處理氣體可以是相 當於烴之烷系列的CiXiiYn氣體（X和γ是不同的鹵族元素’ I、m、n的任何一個都是滿足21+2 = m + n的正整數）。舉例 來說’用本發明的方法來觸發C2F5I (CF3 —CF2 —I )來作為 處理氣體的場合，首先將親氣體分子中最弱的C—I鍵分解 來產生C2F5自由基。另外，觸發能量比該分子中的C —C鍵 之鍵裂解能（4. OeV )還高時，其分解更加快速，以1 : 1 的比率來產生CF3自由基和CF2自由基。 又’處理氣體分子也可以是包含碳之2重鍵合的氣 體。此時，由於碳的2重鍵合能量較小（C2F4中的C=C鍵的 鍵裂解能為2. 39eV )，因此不能分解C—F或C—C1鍵，而 能分解碳2重鍵合。 而且，即使此等氣體的鹵原子的一部份以其他元素如 氫和氧等氣體來替換，本申請案的發明方法也是有效的。 總而言之，氣體分子内的化學鍵有多數種類，對此等鍵裂 解能之差別也能全部適用。 此外，以上的說明雖是使用單獨氣體作為處理氣體的 場合，但是也能使用多數而不同種類的處理氣體來處理基 板。此時，可以產生任意比率之多數種類的活性種，對蝕 刻和薄膜沈積等基板處理有很大效果。例如，以適當的比 率混合CF3I和CF2I2來作為處理氣體的場合，幾乎能獲得依 照混合比率的CF3及CF2自由基（還有離子）。 而且，加上此等的氣體後，也能任意混合先前所使用
第14頁 4 42 8 4 9 五、發明說明（12) 的CF4和〇2、H2等通常的處理氣體。 又’根據本申請案的上述方法所產生自由基·離子的 方法’可應用於蝕刻和CVD等各種基板處理上。不管哪— 種基板處理’最重要的是以用最適當的量或最適當的比率 來產生在基板處理上最適當之自由基.離子為目的。此 外，在進行蝕刻和CVD等的基板處理時，根據本申請案的 自由基•離子之產生亦可如一般的電漿蝕刻•電漿CVD的 那樣直接在基板的正上方來進行，另外，亦可採用在事先 離開基板的場所上產生自由基和離子後再將其輸送至基板 表面的方法（遙隔電漿形成法等）6 又’使用半導體處理來進行的蝕刻，由於一般利用處 理對象的材料（矽和氧化矽、金屬等）對氟和氯的反應性 尚’ >臭和埃的反應性低，因此蝕刻作用小。故，本申請案 在適用於触刻的場合上，使用齒族元素X的氟和氯是有效 的。此外’使用電氣陰性度小的溴和碘來作為該場合的鹵 族元素Y是比使用氟和氣來得好。此時，由於被分解的溴 和峨的反應性不足’因此幾乎無助於蝕刻而被排出。 透過以上的作用，能夠產生所需要量的離子和自由 基’而達到本申請案的目的。 【圖式之簡單說明】 圖1 ·表示S i 〇2 / s i選擇蝕刻上活性種的作用之示意 圊。 圖2 為本發明之實施例1上電子束觸發蝕刻裝置的概
第15頁 442843
五、發明說明（13) 略圓。 圖3 :為本發明之實施例2、實施例3上別卩電漿 置的概略圖。 裝 圖4 :表示UHF電漿中的電子能量分布之圖表。 圖5 :表示UHF電漿上峰值電子能量和放電頻率關 圖表。 、 圖6 :根據先前的方法用UHF電漿觸發CF4的場合，表 示其電漿密度、電子溫度和UH電力關係之圖表。 圖7 :根據本發明的方法用UHF電漿觸發(^31氣體的場 合’表示其電衆密度、電子溫度和ϋΗ電力關係之圖表。 圖8 :根據本發明的方法用UHF電漿觸發CF2Br2氣體的 場合’表示其電漿密度、電子溫度和UH電力關係之圖表。 圖9 :表示在用UHF電漿來觸發各種處理氣體的場合上 所產生的自由基量之圖。 【符號之說明】 201、 301-真空室 202、 202·'基板支持件 203、 303〜基板 204、 304〜處理氣體導入口 205、 305〜排氣口 2 0 6〜電子束源 207〜電子束 306〜輪輻狀電感線圈
第16頁 4 42 349 五、發明說明（14) 307~石英窗 【發明之實施形態】 以下，參照圖示來說明本發明的實施形態。 (第1的實施形態） 在第1的實施形態上，以適用於蝕刻之例來說明本申 請案。其蝕刻對象為沈積於矽基板上的氧化矽膜’相當於 半導體處理上的接觸孔之開口。本處理的主要課題是在維 持足夠的蝕刻速度上確保只蝕刻S i 02之選擇率。在該目的 基礎下，使用CF3I、CF2I2及0?13將0?4的4個氟原子内的一 部份置換成碘來作為本實施形態的處理氣體。 圖1為表示使用CF4系的氣體來進行Si02/Si之蝕刻的各 自由基•離子功能示意圖。在CF4*解後所產生的離子· 自由基裡，重質量的CF3+離子主要負責對Si 〇2和Si的蝕刻 (圖1 ( a ))。另一方面，CF2、CF自由基沈積於氧化矽 膜側壁和底面後形成聚合物’用離子來抑制蝕刻（圖1 (b )、（c)、圖中斜線範圍為示意地表示聚合物之形成 )。因此’若用最適當的比率來產生負責此等蝕刻的離子 與形成聚合物來保護側壁及底面的自由基的話，則能讓足 夠的蝕刻速度和高選擇率並存。 在此應該注意的疋CF2自由基是聚合物沈積的主要初 期物且沈積速度快’另一方面由於s i 02及s i的吸附係數 大’在高縱橫比之接觸孔上無法到達底面，因而容易沈積 於入孔口附近。該現象被稱之為微加載，若因沈積於入口
第17頁 442849
附近侧壁上的聚合物而關閉入孔口的話，則無法進行姓 刻。另一方面，CF自由基對Si〇2及Si的吸附係數小，即使 接觸孔的縱橫比率變大、也能容易地到達底面來形成聚合 物6 考慮以上後，在足夠的蝕刻速度之下，用高選擇率來 進行鬲縱橫比之S i 〇2 / S i接觸孔之姓刻，而且為了抑制微 加載效果’以CF3 : CF2 :CF=5 :2 :3的比率來產生活性 種。因此’以CF3I :CF2I2 .CFI3=5 :2 :3作為處理氣體來 混合並使用’用觸發機構將其分解後照設於基板上來進行 钱刻。 【實施例】 (實施例1 ) 第1實施例為以使用控制能量的電子束來作為觸發機 構’從上述混合氣體中產生自由基之場合.。 圖2表示在本實施例上所使用的姓刻裝置之概略圖。 在不銹鋼製的真空室201裡有基板支持件202，在基板支持 件上設置處理對象的基板203。處理氣體從處理氣體導入 口 204來導入至真空室2〇1内，此外，真空室透過排氣口 205用無圖示的排氣抽機來進行真空排氣。又，在真空室 的側面設置電子束源206，藉由從該電子束源照射至真空 室内的電子束2 07 (以虛線表示）來分解處理氣體而產生 自由基•離子。 如上所述，將CF3I、CF2I2、及CFI3以5 : 2 : 3的比率使 之混合並使用來作為處理氣體，此外，將氣體導入時的真
第18頁 442849 號 88in47n〇
持在職rr。又’當作觸發機構 鍵的若能在C—F鍵的鍵裂解能（4.89eV)和€—1 鍵的鍵裂解能（2 3 9 e V )之間則A杜 ^ ^ ^ 以· wev )之間則為佳，例如以3eV 乱體來進行觸發。 五、發明說明（16) 又，用上述方法雖能分解親氣體將其自由基化，但由 $觸發能量比自由基的離子化電位還小，因此無法產生離 但疋，與因上述自由基化的電子束不同，藉由擁有相 吾於期望的離子之離子化電位的能量之電子線照射等方 法’能產生任意的自由基·離子。 處理對象的基板在Si晶圓上沈積丨〇以m厚的si〇2、甚 至在該S i 〇2上，應開口的接觸孔部分形成有如露出的光阻 一般。讓接觸孔的直徑在〇.1〜的範圍内變化著，若 將此換算成縱橫比率的話則為丨0 〇〜丨〇。 ¥使用以上的裝置來處理基板時，能獲得遠高於先前 約1 0 Q左右值的S i 02 / S i姓刻選擇率。此外，即使在接觸孔 直徑0. 1 # m的所謂高縱橫比圖案的場合上，亦不承認微加 載效果。在進行該蝕刻時’於真空室内所產生的活性種以 發光分析及質量分析的結果來對應處理氣體的混合比率而 成為CF3 :CF2 :CF=5 :2 :3。 根據以上的結果，藉由使用電子束來作為觸發機構， 能以所希望的比率來產生所期望的自由基，藉此可提升蝕 刻的特性。又’即使用雷射光和紫外光線來作為觸發機構 當然也能獲得相同的結果。但是，使用此等的方法來作為 觸發機構時，有處理氣體的觸發效率變低、難於提高處理
第19頁 442849
問題將用以下所述之以電漿來作為觸 〇 五'發明說明（17) 速度的問題產生。該 發機構的方法來解決 (實施例2 ) 在本實施例上，敘述使用電漿來觸發以“ ：ch CFI3之混合氣體而產生自由基•離子來進行蝕刻的例子。 所使，的電漿為利用VHF〜UHF帶（頻率1〇〇〜1〇〇〇MHz左右 )之高頻率來進行放電的UHF電漿。 圖3為表不在本實施例上所使用的UHF電漿蝕刻裝置之 概略圖。本UHF電漿蝕刻裝置為在不銹鋼製真空室3〇1底部 上設置有兼具電極的基板支持件3〇2、在基板支持件上設 置處理對象的基板3〇3 ^通過電容器將該基板支持件3〇2連 接於RF電源上。處理氣體由處理氣體導入口 205來導入真 空室301内。此外，真空室透過排氣口 3〇5用無圖示的排氣 抽機來進行真空排氣，在真空室3〇1的上面，在基板支持 件（電極）的對面設置了輪輻狀電感線圈3〇6，其藉由石 英窗307與產生電漿的處理室相結合。輪輻狀電感線圈 的構造如圖3 (b)所示。 依照以下的程序來進行使用上述UHF電漿蝕刻裝置之 餘刻。首先，將進行蝕刻的基板3〇3搬入真空室301内，並 將其設置於基板支持件302上。為了固定基板，最好在基 板支持件3 0 2上有靜電鉤扣等機構。其次，利用排氣機構 充分地將真空室301内的氣體排出，將處理氣體導入於此 後讓壓力保持在1〜10 roTorr左右。在該狀態下，藉由從真 空室上部的輪輻狀電感線圈來導入UHF電力而產生電漿。
第20頁 442849 五、發明說明（18) UHF電漿的特徵首先有容易獲得低壓（〜數^” 高密度（10ucir3)電漿之特點，此外還有以下所、 徵。首先，在UHF電漿上，UHF電漿中的電子所擁有'之， 分布和其他的電漿相較之下是非常的陡峭。圖4是的—能量 用頻率500MHz的高頻率所產生的UHF電漿中的電子处不使 布圖，為以峰值約1· 5eV為中心相當陡峭的分布，:量= 能量的電子比率是非常小。此外，根據UHF的頻 有南 在該電子能量分布上的峰值能量。圖5為表示讓放 在10〜1 000MHz的範圍内變化時其峰值電子能量的，率 圖。在1.5〜9eV的範圍内可根據放電頻率來控制峰化 能量。 电于 根據此等特徵’UHF電渡非常適合用於本申 二基離子的產生方法。意即，本申請案是以分解竿八 構要求需具有對所使用的觸發機 再要求需具有觸發$ s的控制性和其陡靖性。例如 4所示之放電周波述5 0 0顧的電衆上，電藥内的大電圖 二4ev左右的能量上，擁有4ev以上之能量的電 疋：常的 >、此外，即使有相當少量的高能量存在的電子 子芬ΐ ϋ份會被處理氣體分子的弱鍵之分解或親氣體分 :的強鍵之比例為,卜根據此等理 j體刀
鏠(2mBr鍵（3.00ev ;解。I (4.89eV)。 規 在此 邊與使用先前處理氣體的場合做比較一邊來 第21頁 4428 4
上之函處理氣體 說明根據UHF電漿來觸發含有本發明2種以 時的電漿特性。 、、8分別表示對於使用、CF3I、CF2Br2來作為 處理乳體時的電漿密度及電子溫度的UHF電力之變化圖 表。=管在哪一個場合’讓電力增大的同時電漿密度 有上昇的傾向，但與本發明的處理氣體（CFj、cF2Br2) 的場合相較，則只有使用先前所使用的處理3 2 2 上昇表示飽和傾向。此外，使用本㈣丄 氣體時的電子溫度能抑制到比先前的還低。 像這樣電漿特性不同的原因，被認為有如以下所述之 匕 如先前那樣的CF4的$，首I如CF, 由：1^工產生分解C—F鍵的反應且產生自由基。該自 …匕時，藉由放出電子來維持電聚，但因 :::(F的離子化電位机⑷。此外，由於鍵 常強’因此難於產生上述反應且產自由基密度變 J因此在使用eh來作為處理氣體時，即使增大UHF電 力’電漿密度也難上昇。又’在如此狀況下為了維持電 漿’電漿中的電子能量分布之高能量電子比例相對地增大 且電子溫度變高。 對此，使用CFSI來作為處理氣體並用UHF電漿來觸發 時，主要疋進行CFaI〜CF3+I的分解反應。由於c—丨鍵 弱，因此該反應以非常高的效率在進行。此外，藉此所產 442849
生的I自由基和F的場合相較，由於離子化電位小 )，因此容易離子化成為1+來放出電子。因此，和使用 CF4氣體的場合相較後能容易獲得高電漿密度’而且由於 電衆的維持容易’因此能保持電子溫度低。 、 圖8為根據本發明的方法使用CFzBr2來作為處理 其他例’在與圖6所示之先前例相較下，電漿特性的行為 和CFZI的場合完全一樣。在此，的離子化電位為 11. 8eV，若與j比較雖為高，但比F的離子化電位小很 易產生離子化。 如以上所述，若根據本申請案的方法，則除了能選擇 性地產生所希望的自由基•離子的原本效果之外，也能容 易地獲得高電漿密度，此外，能獲得所謂可取得低電子溫 度的電漿之加成效果^此等在實際的蝕刻和適用於薄膜沈 積時對處理速度的提升和降低基板的損傷是非常地有效^ 圖9為對使用各種處理氣體並用UHF電漿來觸發時會產 生什麼樣的自由基之調查結果。根據本發明#CF j、 3 CFJr2、C2FSI來作為含有2種以上鹵的氣體及以cf4 I來作為 先則所使用的氟化碳氣體為代表例，調查當觸發各親氣體 時的CF3、CF2、CF及F的濃度。 從圖9明白地表示，若根據本發明的方法，按照所使 用的處理氣體種類’能確認可選擇性地產生作為目的自由 基。意即’當處理氣體為CF3I、CF2Br2、C2F5I時，與CF2自 由基以大約1比1的比例來分別選擇性地產生CF3自由基、 CF2自由基、CFS自由基。此外’若與使用先前的方法來分
442849 五、發明說明（21) 解CF4氣體時相較，則自由基的生成密度非常地高及在處 理氣體的分解上幾乎不產生F自由基這兩點是非常地顯著 的。 又’根據本發明的方法’例如在分解CF3I的場合上， 除了產生目的CFS自由基之外’也可察覺cf2自由基的產 生。但是若考慮在進一步地分解CF3來產生CF2自由基的場 合上’同時應當被產生的F自由基卻幾乎沒有被察覺到； 此外，使用的CFSI處理氣體的純度低且含有cF2l2等的氟/ 蛾比率不同之分子來作為不純物的話，分解包含於親氣體 内的CF^2〗來產生所觀測到的CFx2自由基的可能性為高。 意即，只要使用高純度的處理氣體的話，可預料外表上的 選擇性會更加地提高。 使用以上所說明的UHF電漿蝕刻裝置來進行Si〇2/Si蝕 刻。將CF3I、CF2I2及CFI3a5 :2 :3的比率混合來作為處理 氣體使用。此外，氣體導入時的真空室内壓力保持在 l〇_3Torr，藉由施加至頻率5 0 0MHz的高頻率而產生了 UHF電 漿。 實驗的結果，Si 02/ Si姓刻選擇率比先前的高出很 多，能得到約1 0 0左右的值。此外，即使在接觸孔直徑〇. 1 /zm的高縱橫比圖案的場合上，微加載效果不被承認。在 進行該蝕刻時，於真空室内產生的活性種以發光分析及質 量分析的結果來對應處理氣體的混合比率而成為cf3 : CF2 : CF = 5 : 2 : 3。 此外，在本實施例上，藉由使用UHF電漿來進行蝕刻 第24頁 442849 五、發明說明（22) 能獲得實用上1 J^m/min以上足夠的银刻速度。這是因為 UHF電漿能產生非常高密度的電漿，在該點上，本實施例 的方法比起在實施例1所述的藉由電子束照射或光照射等 來產生活性種的方法有利。 在上述發明的第1實施形態上，雖將cf3i、CF2I2及 CF I3以5 : 2 : 3來混合作為處理氣體使用，但該混合比率 可任意變更。例如’以提高银刻速度為目的場合，可讓 CFJ的比率增加後讓CF，離子的產生比率增加，此外，以 提高蝕刻選擇率和抑制微加載效果為目的場合，則可增加 CFSI的比率後讓CF自由基的產生比率增加。又，在钮刻對 象不同的場合下，當然最適當的混合比率也不$，這就適 合實施本申請案的設計事項。 此外，在本實施形態上使用將CF4的4個氣中的幾個 替換成碘之氣體來作為進行蝕刻的處理氣體，亦可使用用 溴所替換成的CFfflBrn氣體。此時’若能設定觸發機構的能 量變得比C—Br·鍵的鍵裂解能（3.00eV)還大，比c—F鍵 的鍵裂解能（4. 89eV )還小的話則為佳。 又’在實施例1、2所進行的蝕刻上，在蝕刻後的表面 上不殘留碘且不允許因使用含有碘之氣體所帶來的特別影 (第2實施的形態） 本申請案的第2實施形態為敘述根據CVD法將本申請案 的活性種產生方法適用於氟素非晶系碳薄膜沈積之例了 ^ 與作為先前半導體裝置上被廣為使用的絕緣材料
第25頁 442849
SiO〆ε r〜4)來比較後，以能實現低介電常數（2〜3左 )來檢討主要在多層配線構造上作為層間絕緣膜來使用t t—C :F C :F的介電常數憑藉著膜中的氟濃度，由人 敦較多的情況來形成低介電常數化。另一方面，當過产1 高氟濃度時，會造成a —C : F膜本身的耐熱性低下和加&熱 ，氟的脫離’或者因氟而產生配線金屬等周圍構造的腐餘 荨問通。因此，為了活用a —C :F膜的低介電常數特性， 必須要求能依照目的來自由地控制膜中象濃度。 為了調節該氟濃度，控制成為a —C : F膜沈積初期者 的活性種的種類（CFS、CFZ、CF等）和其量是有效的。意 即’例如主要是從CFa自由基來進形成膜時膜中氟濃度變 高’在CF自由基上進行成膜時則變低。因此，根據本申請 案，例如使用CFaI、CFJ2、CFIa等來作為處理氣體（原料 氣體）’藉由變化其混合比率能自由地控制a —c : F膜中 氟濃度。 此外，為了將a —C : F膜當作層間絕緣膜來使用，在 事先形成的配線構造間有填入性好的成膜是重要的。為了 將其實現’根據本申請案的方法來控制活性種是非常有效 的手段。意即，為了提高膜的填入性，一般期望使用像 CFa和CF£那樣對基板的附著係數大的活性種不如使用像Cf 那樣附著係數小的活性種。因此，例如將以“氣體當作原 料氣體來使用後，從此若能選性地產生CF的話則為佳。 作為該場合的觸發機構，觸發能量比C—i鍵的鍵裂解 能還大’比C —F鍵的鍵裂解能還小的話，無論是什麼樣的
第26頁 4 428 4 9 五、發明說明（24) — 觸發機構都可以。 (實施例3 ) 在本實施例上，使用UHF電漿來作為觸發機構，說明 進行a—C : F膜的沈積之例。使用UHF電漿裝置如圖3所 示。在本實施例所進行的CVD上’不將RF電源連接於基板 支持件上’意即不施加RF裝置之點和實施例2不同。 將C Fa I、C 12及C F 13以適當的比率來混合作為處理氣 體使用。但是考慮a —C : F膜的填入性，則CF “的比率至 少為50 %以上。UHF電漿的放電頻率和實施例2 —樣為 500MHz。 實驗的結果’藉由將CFSI、CFZI2及CFI3以適當的比率 混合為原料氣體來進行成膜，則能在約l〇ie 3〜 枚 1u cmd的 乾圍内自由地控制a —C : F膜中的氟濃度《此外，該場合 的相對介電常數在約2· 1〜2· 8的範圍内變化。而且'在3夷 板上事先形成配線構造，即使能填入於此來進行成膜的^ 合’膜的填入性並沒有問題。 、
以上表示使用本申請案的方法是選擇性地產生活性 種’即使在薄膜沈積上也是有效的方法.又，在本實施 上雖只說明有關使用氟化碳系的a〜C : F之成膜’伸本申 請案的方法當然也能適用於使用其他齒素氣體的薄~膜1尤 積。例如能適用於使用齒化鈦作為原料氣體之鈦的成膜 使用鹵化鈦來作為原料氣體的鎢之成膜。 S 【發明之效果】 若根據此發明’在姓刻或薄獏沈積等的基板處理上
第27頁 442849 五、發明說明（25) 能自由地控制對基板產生作用的活性種，意即自由基•離 子的種類和其產生濃度比率。藉此，可以在最適當的條件 下進行各種處理，更加提高處理上的自由度。 具體地，例如在#刻上，藉由以任意的比率來產生負 責進行蝕刻的活性種和以形成聚合物控制蝕刻來助於提高 選擇性的活性種，將先前不可能的高速•高選擇比且無微 加載效果的蝕刻變為可能。 此外，可高精度地控制薄膜沈積上的膜質和成膜特 性，例如在a —C :F膜上的氣濃度和填入性。 而且，因根據本申請案之蝕刻和薄膜沈積適用於半導 體裝置的製造，因此很明白地可看出有助於提高半導體裝 置的性能和信賴性、提高製造良品率。
第28頁

Claims (1)

  1. 44284¾ 蚵年…月^修正/更正/補充 ——— 案號 88104700 年 目_g_____修正 六、申請專利範圍 7. 如申請專利範圍第6項之基板處理方法，其中，上 述觸發機構係由電漿、荷電粒子照射、或電磁波照射所構 成。 8. 如申請專利範圍第6項之基板處理方法，其中，上 述觸發機構係藉由從100MHz至1 000MHz之頻率範圍内的高 頻率施加所形成的UHF電漿。 9. 如申請專利範圍第1項至第3項中任一項之基板處理 方法’其中’藉由將上述元素之自由基照設於基板上來進 行基板的14刻。 1 0 ·如申請專利範圍第1項至第3項中任一項之基板處 理方法’其中，藉由將上述元素之自由基照設於基板上來 進行基板上的薄膜沈積。 11. 一種基板處理裝置，在基板處理室内具有基板支 持件、處理氣體導入口、排氣口及處理氣體的觸發機構， 上述處理氣體為在分子内至少含有第1鹵族元素和比該第1 鹵族π素的電子數大的第2齒族元素之單一種類及多數種 類的氣體’上述觸發機構具有可產生從上述氣體分子内選 擇性地去除第2齒族元素之活性種的觸發能量。 1 2.如申叫專利範圍第11項之基板處理裝置，其中， 上述觸發機構為提供比上述氣體分子内的第2齒族元素之 鍵裂解能大且比㈣族元素的鍵裂解能小的能量。 1 3.如申請專利範圍第Η項或第1 2項之基板處理裝 置，其中，上述觸發機構係藉由從1〇〇ΜΗζ至〗〇〇〇ΜΗζ之頻 率範圍内的高頻率施加所形成的UHF電漿。
TW088104700A 1998-03-27 1999-03-24 Process and apparatus for treating a substrate TW442849B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8094898 1998-03-27
JP28682498A JP3336975B2 (ja) 1998-03-27 1998-10-08 基板処理方法

Publications (1)

Publication Number Publication Date
TW442849B true TW442849B (en) 2001-06-23

Family

ID=26421907

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088104700A TW442849B (en) 1998-03-27 1999-03-24 Process and apparatus for treating a substrate

Country Status (5)

Country Link
US (1) US6177147B1 (zh)
JP (1) JP3336975B2 (zh)
KR (1) KR100327950B1 (zh)
GB (1) GB2335795B (zh)
TW (1) TW442849B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI745860B (zh) * 2019-03-13 2021-11-11 日商斯庫林集團股份有限公司 基板處理方法以及基板處理裝置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786403B2 (en) * 2003-08-28 2010-08-31 Nawo Tec Gmbh Method for high-resolution processing of thin layers using electron beams
US20050059234A1 (en) * 2003-09-16 2005-03-17 Applied Materials, Inc. Method of fabricating a dual damascene interconnect structure
JP4761502B2 (ja) * 2004-10-07 2011-08-31 株式会社アルバック 層間絶縁膜のドライエッチング方法
WO2007105261A1 (ja) * 2006-03-09 2007-09-20 Philtech Inc. 層間絶縁膜のドライエッチング方法
US8125069B2 (en) * 2006-04-07 2012-02-28 Philtech Inc. Semiconductor device and etching apparatus
US20090102025A1 (en) * 2006-04-07 2009-04-23 Toshio Hayashi Semiconductor device and method for manufacturing the same, dry-etching process, method for making electrical connections, and etching apparatus
US7791055B2 (en) 2006-07-10 2010-09-07 Micron Technology, Inc. Electron induced chemical etching/deposition for enhanced detection of surface defects
US7807062B2 (en) * 2006-07-10 2010-10-05 Micron Technology, Inc. Electron induced chemical etching and deposition for local circuit repair
US7892978B2 (en) * 2006-07-10 2011-02-22 Micron Technology, Inc. Electron induced chemical etching for device level diagnosis
US7833427B2 (en) * 2006-08-14 2010-11-16 Micron Technology, Inc. Electron beam etching device and method
US7791071B2 (en) 2006-08-14 2010-09-07 Micron Technology, Inc. Profiling solid state samples
US7718080B2 (en) 2006-08-14 2010-05-18 Micron Technology, Inc. Electronic beam processing device and method using carbon nanotube emitter
US7547636B2 (en) * 2007-02-05 2009-06-16 Lam Research Corporation Pulsed ultra-high aspect ratio dielectric etch
US8614151B2 (en) * 2008-01-04 2013-12-24 Micron Technology, Inc. Method of etching a high aspect ratio contact
JP2009193989A (ja) * 2008-02-12 2009-08-27 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP5537324B2 (ja) * 2010-08-05 2014-07-02 株式会社東芝 半導体装置の製造方法
US9378941B2 (en) * 2013-10-02 2016-06-28 Applied Materials, Inc. Interface treatment of semiconductor surfaces with high density low energy plasma
KR20210114509A (ko) 2019-01-23 2021-09-23 샌트랄 글래스 컴퍼니 리미티드 드라이 에칭 방법, 드라이 에칭제, 및 그 보존 용기
US20220157614A1 (en) 2019-03-22 2022-05-19 Central Glass Company, Limited Dry Etching Method and Method for Producing Semiconductor Device
CN113774363A (zh) * 2020-06-09 2021-12-10 江苏菲沃泰纳米科技股份有限公司 镀膜设备及其镀膜方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3880684A (en) * 1973-08-03 1975-04-29 Mitsubishi Electric Corp Process for preparing semiconductor
US3984301A (en) 1973-08-11 1976-10-05 Nippon Electric Varian, Ltd. Sputter-etching method employing fluorohalogenohydrocarbon etching gas and a planar electrode for a glow discharge
KR830001738A (ko) * 1979-07-31 1983-05-18 알. 씨. 윈터 플라즈마 에칭에 의한 소자의 제조법
NL8004005A (nl) * 1980-07-11 1982-02-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US4405406A (en) 1980-07-24 1983-09-20 Sperry Corporation Plasma etching process and apparatus
DE3216823A1 (de) * 1982-05-05 1983-11-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von strukturen von aus metallsilizid und polysilizium bestehenden doppelschichten auf integrierte halbleiterschaltungen enthaltenden substraten durch reaktives ionenaetzen
JPS59103348A (ja) * 1982-12-06 1984-06-14 Toyota Central Res & Dev Lab Inc 半導体装置の製造方法
JPS6066823A (ja) * 1983-09-22 1985-04-17 Semiconductor Energy Lab Co Ltd 半導体エッチング方法
US4514437A (en) * 1984-05-02 1985-04-30 Energy Conversion Devices, Inc. Apparatus for plasma assisted evaporation of thin films and corresponding method of deposition
US4726879A (en) * 1986-09-08 1988-02-23 International Business Machines Corporation RIE process for etching silicon isolation trenches and polycides with vertical surfaces
DE3717358A1 (de) * 1987-05-22 1988-12-08 Kali Chemie Ag Verfahren zur herstellung von cf(pfeil abwaerts)3(pfeil abwaerts)i
US4786359A (en) * 1987-06-24 1988-11-22 Tegal Corporation Xenon enhanced plasma etch
US4983253A (en) * 1988-05-27 1991-01-08 University Of Houston-University Park Magnetically enhanced RIE process and apparatus
JPH03171723A (ja) * 1989-11-30 1991-07-25 Toshiba Corp ドライエッチング装置
JP2809826B2 (ja) * 1990-06-29 1998-10-15 三菱電機株式会社 半導体装置の製造方法
JPH08153711A (ja) * 1994-11-26 1996-06-11 Semiconductor Energy Lab Co Ltd エッチング装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI745860B (zh) * 2019-03-13 2021-11-11 日商斯庫林集團股份有限公司 基板處理方法以及基板處理裝置

Also Published As

Publication number Publication date
US6177147B1 (en) 2001-01-23
GB9907129D0 (en) 1999-05-19
JPH11340211A (ja) 1999-12-10
JP3336975B2 (ja) 2002-10-21
GB2335795A (en) 1999-09-29
GB2335795B (en) 2003-03-12
KR19990078335A (ko) 1999-10-25
KR100327950B1 (ko) 2002-03-16

Similar Documents

Publication Publication Date Title
TW442849B (en) Process and apparatus for treating a substrate
JP6527214B2 (ja) エッチング耐性ポリマー層を堆積させる方法及びパターンエッチング構造の製造方法
JP6485972B2 (ja) Ｔｓｖ／ｍｅｍｓ／パワーデバイスエッチング用の化学物質
Engelmann et al. Challenges of tailoring surface chemistry and plasma/surface interactions to advance atomic layer etching
KR101160102B1 (ko) 가스 화학물 및 탄화 수소 첨가의 주기적 조절을 이용하는 플라즈마 스트리핑 방법
CN101911263B (zh) 蚀刻高纵横比接触的方法
TW201709321A (zh) 乾式蝕刻方法
TWI226086B (en) Two stage etching of silicon nitride to form a nitride spacer
KR20150099515A (ko) 드라이 에칭 방법
JPH10116823A (ja) メタルポリサイド構造体のエッチング方法
WO2016181723A1 (ja) ドライエッチング方法、ドライエッチング剤及び半導体装置の製造方法
CN109922898B (zh) 用于基于碳的膜的自限制循环蚀刻方法
CN112997280A (zh) 干蚀刻方法
JP6381752B2 (ja) 非双極性電子プラズマにより異方性の単一エネルギー中性ビームを提供する方法及び機器
JP2010010573A (ja) 半導体加工方法
JP2012043869A (ja) エッチングガスおよびエッチング方法
KR20220122260A (ko) 실리콘 함유막의 다중 적층체의 식각 방법 및 이를 포함하는 반도체 디바이스의 제조방법
KR20220126045A (ko) 실리콘 함유막의 다중 적층체의 식각 방법 및 이를 포함하는 반도체 디바이스의 제조방법
JP2000306894A (ja) 基板のプラズマ処理方法
JP2972506B2 (ja) Ｐｔを主成分とする合金のエッチング方法
JP2005150404A (ja) 化合物半導体から構成される多層膜のドライエッチング方法
TWI846218B (zh) 用於蝕刻半導體結構的含氧和碘的氫氟烴化合物
WO2017164089A1 (ja) プラズマエッチング方法
JP3988496B2 (ja) プラズマ反応性ガスおよびフッ素含有有機膜の形成方法
TW201906007A (zh) 電漿處理裝置的陳化方法及電漿蝕刻方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees