TW442797B - Integrated memory with a differential read-amplifier - Google Patents

Description

A7 442 79 7 B7 五、發明說明（1 ) 本發明係關於一種具有差動讀出放大器之積體記憶體。 積體記憶體（感測放大器）例如在DRAMs和FEAMs (趟 電質RAMs)中用來放大此種由記憶睢中所讀出之資料Μ 及亦用來使資料寫人至記憶胞中。在US 5241503Α中描 述此種讀出放大器，其是經由位元線對（Pair·)而與記憶 胞相連接，位元線對用來傳送一種差動信號。在記憶胞 中之一導電性地與位元線之一相連接且位元線之電位受 影響之前，位元線在讀出過程之前須預充電至固定之電 位。然後此讀出放大器被驅動.使其將此二條位元線之 間的電位差放大且位元線隨後具有相反之理輯位準。由 於在謓出DRAM記憶胞時記憶胞之内容會消失（破壞性讀 出），則此種由讀出放大器在讚出時所放大之信號通常 是又寫人先前所讀出之記憶胞中。以此種方式又可獲得 記憶胞之原來狀態。 在DRAM或FRAM中寫入過程和讀出過程只有微不足道之 差別。主要之不同是：在謫出過程時讀出放大器又將所 放大之差動信號往記憶體外部發送，而在寫入過程時一 種差動信號（其對應於即將寫入之寅料）由記憶體外部 傳送至讀出放大器。其在此種與其相連接之位元線對上 調整一些相對應之電位狀態。在開始讀出或寫入時通常 都須K相同之方式（即，相同之步驟）對這些位元線進 行預充電，寫人和_出過程之不同處只在於：在位元線 預充電之後由記憶體外部所傳送之資料是否將此種在位 元線對（Pa「i)上所產生之差動信號而往外傳送。 -3- 本紙張尺度適用1ί1國國家標準（CNS)A4規格（2】〇χ 297公釐） ------ 1-----I --- -----訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 442 79 ? B7 五、發明說明（2 ) 在DRAM或FRAM中上述寫人和謓出週期之流程所具有之 歷點是·•位元線預充電用之控制方法和使記憶胞導電性 地與位元線中之一相連接所用之控制方法在此二種情況 中能Μ相同之方式來進行。因此在傳統具有破懷性謓出 過程之記憶體中寫入過程所持續之時間是與讀出過程者 相同。 本發明之目的是提供一種積體記憶體，其中可進行快 速之寫入過程。 此種目的是以申請專利範圍第1項之積體記憶體來達 成。本發明有利之其它形式敘述在申請專利範圍各附圈 項中。 本發明之積體記憶體具有可寫人之記憶胞。此外，其 具有一對位元線，其可使記憶胞與差動謓出放大器相連 接，在謓出時即將讀出之資料由記憶胞經由讀出放大器 而往記憶體外部傳送而在寫入時即將寫入之資料由記憶 體外部經由讓出放大器而傳送至記憶胞。此外，記憶體 具有一個控制單元Μ便在多個步驟中在謓出過程時在記 憶胞中之一導電性與位元線中之一相連接之前對這些位 元線進行預充電。此控制單元在寫入過程時在讀出放大 器將責料傳送至位元腺對之前至多只進行這些位元線預 充電時在讀出過程中所需各步驟之一部份而已。 由於在寫入過程時位元線之預充電（其在讀出過程時 須進行）可完全省略或至少一部份可不需要，則有利之 方式是達成一種寫人過程，其進行時所需之時間較進行 本紙張尺度適用中®國家標準（CNS)A4規格（210 X 297公釐） ϋ ϋ ϋ n ϋ n I^.- I I n BE -^eJI ϋ ϋ n n n I I [ I '~. (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 442 79 A7 B7 五、發明說明（ 經濟部智慧財產局員工消費合作社印製 記記 ，使上憶 中之入步預行 出電首線元 在之 送體 壞時對記 其束寫之是進 讀導中元位 則有 傳積 破出線至 。结在需此須 種是程位於 ，具 較之 被讀元回AM被，所因中 此胞過與在 時所 可入 會在位寫FR取明電點程 動憶人地存 程樣 此寫 時器在號 和存發充闻過 驅記寫性已 過這 因可 出大後信AM之本預不個 在中在電料 出。 體之 讓放之動DR體據之之二 間其，専資 謓器 憶器 在出接差 如憶依線程此 期，外胞之 行大 記大 容讀連種 例記。元過在 出容此憶入 進放 之 放 内。線此 體使中位出生 讀内。記寫 中出 明動 之關元將 憶種胞時讀發 在之接各將Ms讀 發差 胞有位且 記一憶程與先 ，胞連使即RA種 本 有 憶出與大 之行記過程預 式憶相，種tF此 。 具 記_ 地放 程進人出過驟 形記條器此 d 動 少。在 ，之性被 過須寫讀人步 它各一大前AHM 堪人用 式性電號 出都料行寫些。其出之放之DR須 時寫可 形破導信 讀時資進。瑄前之謓中出接 之先 程地常 種種胞動 性出使只份，之明須線讀連 送首 過速通 一 一憶差 壞謓而多部驟程發前元此相 傳中 出快明。另與記之 破或程至一步過本之位動條。在程 謓更發中據其在蝥。有人過時之之入據器與驅一中如過 種體本體依 ，種調中具寫入程中電寫依大地須之對例入 一憶 憶 即此可胞 在寫過驟充之 放性先中線 寫 1^1 n n n I ^ ^ n ^1 n ^1 ^1 *1^OJ_ ^1 n ^1 ^1 I ^1 I (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS>A4規格（210x 297公釐） A7 442 79 7 B7_ 五、發明說明（3 ) {請先閱讀背面之注意事項再填寫本頁) 優點是：利用此讀出放大器之驅動以及位元線之可能與 此種龌動有關之充電作用，則不必等到各記憶胞已導電 性地與相對應之位元線相連接時這樣長之時間。為了使 資料寫人記憶胞中，則在請出放大器已被齷動之後，記 憶胞與相對應之位元線有短暫之導電性連接即已足夠。 本發明Μ下將依據圖式來詳述。圖簡單說明如下： 第1圖本發明積體記憶體之實施例。 第2圖在寫入期間Μ及謓出期間第1圖所示位元線上 之信號對時間關係圖。 經濟部智慧財產局員工消費合作社印製 第1圖是了解本發明時所需之FRAMs元件。此種FRAMs 具有一種差動讀出放大器SA,其構成方式可和US 5241503 中者相同。此謓出放大器SA使差動實料線對DL, /DL可 與差動位元線對BL, /BL相連接。此讀出放大器SA經由 資料線對DL , /DL而與記憶體之外部接點相連接（第1 圖中未顯示）。此謓出放大器SA經由位元線BL, /BL而 與記憶胞MC相連接，第1圖中只顯示一個記憶胞。每一 記憶胞都具有一個η -通道型式之選擇電晶體T及一個具 有鐵電性介電質之記憶電容器C 。此選擇電晶體Τ和記 憶電容器C是配置在位元線BL和平板電位Vp之間的串聯 電路中。選擇電晶體T之閘極是與字元線WL1相連接。 每一條位元線BL, /BL是與多個記憶體MC相連接。選取 一涸記憶胞是藉由各別之字元線WL1來達成。 此外，每條位元線BL, /BL是與參考記憶胞RC相連接 ,RC之構造是與記憶胞MC者相同。每一參考記憶胞RC因 -6 - 本紙張尺度適用中B國家標準（CNS)A4規格（210 X 297公釐） 442 79 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（5 ) 此同樣具有一個選擇電晶體TR和一個記憶電容器CR , 它們之大小是和記憶胞MC之電晶體T及電容器C者相同 。參考記憶胞RC之選擇電晶體TR之閘極是與參考字元 線WLR相連接。 讀出放大器S/US由第一電晶體T1或第二電晶體T2而與 資料線DL, /DL相連接。此二個電晶體ΤΙ, T2之閘極是 與行（column)選擇信號CSL相連接，此信號CSL可依據 此種施加至記憶體之行位址而被驅動。讀出放大器SA經 由第三電晶體T3或第四電晶體T4而與位元線對BL, /BL 相連接。此二個電晶體T3, T4之閘極是與驅動信號AKT 相連接。此外，此二條位元線BL, /BL經由第五電晶體 T5而互相連接。T5之閛極是與一種平衡信號EQ相連接。 此外，第一位元線BL經由第六電晶體T6而與接地相連接 ,T6之閘極是與第一預充電信號PRE1相連接。第二位元 線/BL是經由第七電晶體T7而與接地相連接，T7之閘極 是與第二預充電信號PRE2相連接。 此外，第一位元線BL和第二位元線/ BL經由第八（T8) 和第九（T9)電晶體所形成之串聯電路而互相連接。T8, T9之閘極是與第三預充電PRE3相連接。此二個電晶體T8 ,T9之間的連接節點是與預充電電位VA相連接p第1 圖中這些電晶體T1至T9都是η -通道電晶體。 在行（colunm)選擇信號CSL被驅動時，則在讀出期間 資料由謓出放大器讀出至資料線D L , / D L .但在寫人時 資料由外部經由資料線DL, /DL而輸人至讀出放大器中 -7 - 本紙張尺度適用辛國國家標準（CNS>A4規格（210 X 297公釐） — — — —— — — — — 111 — — — — — — — II -------- - I ΙΛ (請先閱讀背面之注意事項再填寫本頁) 4 42 79 7 A7 B7_ 五、發明說明（6 ) (請先閱讀背面之注意事項再填寫本頁) 。在傳統之記憶體中讀出和寫入過程之不同只是方向不 同而已，其中資料在行選擇信號CSL被顆動時會被交換 。在本發明中至少另有其它之不同處，這說明在下文中。 記憶體具有一種控制單元CTR ,記憶咆位址ADR ,寫 人信號WEM及讀出信號0E都須傳送至控制單元CTR , CTR 之輸出端則產生：驅動信號AKT ,平衡信號EQ,行選擇 信號C S L ,第一預充電信號P R E 1 ,第二預充電信號P R E 2 以及第三預充電信號PRE3。此外，控制單元CTR經由其 輸出端而與字元線WLi和參考字元線WLR相連接。控制 單元CTR依據所施加之位址ADR來驅動行選擇信號CSL 和字元線WLi 。藉由寫人信號WE來起始一種寫入過程且 藉由謓出信號0E來起始一棰謓出過程。依據其是否為讓 出或寫入過程，則此控制單元CTR Μ各種不同之方式來 控制其輸出信號之大部份。 第2 是寫入過程（圖中之一半部）和讀出過程（右 半部）期間此二條位元線BL, /BL上之電位之時間翮係 圖。由第2圖可知為了起始此種寫入過程，則此二條位 元線B L , / B L藉由第二預充電信號Ρ (? Ε 3而預充電至預充 經濟部智慧財產局員工消費合作社印製

電電位VA=1,2V。在寫入過程之前，平篌信號EQ,第一 預充電信號P R E 1 ,第二預充甯信號P R E 2 K及參考字元線 VLR都亦可被驅動，使與這些信號相連接之電晶體不會 導通。在目前所考慮之情況中遲輯”0”應寫入第1圖中 此種與第一位元線BL相連接之記憶胞MC中。一種相對應 之差動資料信號已由記憶體之外部經由資料線DL, /DL -8 _ 本紙張尺度適用中®國家標準（CNS)A4規格（210 X 297公釐） 2 4 4 經濟部智慧財產局員工消費合作杜印製 79 7 A7 _B7_ 五、發明說明（7 ) 和第一電晶體T1或第二電晶體T2 (其藉由行選擇信號 CSL而導通）而傳送至讀出放大器SA,其在面向位元線 BL, /BL之接點上產生一種相對應之差動信號。在時間 點3 1 0 n s (奈秒）之後的短時間内第三電晶體T 3和第四電 晶體Τ4藉由驅動信號ΑΚΤ而導通，使謓出放大器SA進一 步將即將寫人之差動信號傳送至位元線BL, /BL 。讀出 放大器SA經由此二個電晶體Τ3, Τ4而與位元線BL, /BL 相連接時在此處亦稱為讀出放大器之”驅動”。 由第2 _可知由於諝出放大器之驅動所造成之结果使 第一位元線BL逐漸具有一種0V之低位準且第二位元線/ BL 逐漸具有2.5V之髙位準。在時間點320ns之前的短時間 內此字元線WL1會成為高電位，使記憶胞MC之選擇電晶 體T導電性地與第一位元猓BL相連接。由於在此情況下 在選擇電晶體T開啟之前運輯”1”已停存在記憶胞MC中 ，則在時間為320ns時第一位元線BL之電位曲線中有一 短暫之凹陷。由於第一位元線BL和與其相連接之記憶電 容器C之電極之間之電荷平衡關係，釗理輯” ”大約在 330ns時能可靠地儲存在記憶胞MC中。 第2圖由時間點400ns開始所顯示的是在第1圖記憶 胞MC中進行一種談出過程，其中如先前所述須事先儲存 邏輯”0’ 。在410ns時，此二條位元線BL, /BL首先經 由第六電晶體T6和第t電晶體T7依據第一預充電信號 PRE1及第二預充雷信號PRE2而放電至接地電位。在420ns 時參考記憶胞RC經由參考字元線WLE而導電性地與位元 -9- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---I----- I I 1 I ^ -------I 訂 1 I I —---- (請先閱讀背面之注意事項再填寫本頁) 44279 A7 B7 五、發明說明（） (請先閱讀背面之注意事項再填寫本頁) 線BL, /BL相連接。於是此種與第一位元線BL相連接之 參考記憶胞RC已事先預充電至邏輯”1”且此種與第二位 元線/ BL相連接之參考記憶胞RC已預充電至埵輯”0” 。 經濟部智慧財產局員工消費合作社印製 因此在時間點420ns之後會在此二條位元線BL, /BL上 產生不同之電位。第一（PRE1)及第二預充電信號（PRE2) 於是又具有低位準，而在430ns時平衝信號EQ具有高位 準。這樣可使此二條位元線BL, /BL上之電荷經由第五 電晶體T5而達到平衡。在大約435ns時，在此平衡信號 EQ又具有低位準之後，第一位元線BL放電至接地電位， 其中第一位元線BL經由第六電晶體T6 (其具有高位準之 第一預充電信號PRE1)而與接地電位相連接。只有在 440ns時之後的短都時間中記憶胞MC才會經由字元線 WL1而與第一位元線BL導電性地相連接，瑄樣會由於此 種儲存在記億胞MC中之遵輯”0”而使第一位元線BL之電 位只會微不足道地上升。在450ns時，譲出放大器SA被 驅動，此時SA會經由此種Μ驅動信號AKT來控制之電晶 體Τ3, Τ4而與位元線對BL, /BL相連接。此時讀出放大 器SA會偵測到此二條位元線BL, /BL之間電位差之符號 且將此種電位差放大，使得在450ns之後的短時間内第 一位元線BL具有0V之低電位且第二位元線/ BL具有大約 2.5V之高電位。讀出放大器SA然後經由此棰Μ行選擇信 號CSL來控制之電晶體ΤΙ, Τ2而將此種已放大之差動信 號發送至資料線DL, /DL 。此外，在時間點450ns之後 此選擇電晶體T經由其字元線WL1而接通，於是已讀出 -10- 本紙張尺度適用中涵國家標準（CNS)A4規格（210 X 297公釐） A7 ^ 42 73 7 B7_ 五、發明說明（9 ) (請先閱讀背面之注意事項再填寫本頁) 之邏輯”0”在差動信號被放期間又自動地由讀出放大器 SA寫回至記憶胞MC中。在480ns之前的短時間中讀出放 大器SA又被去（de}驅動，其中驅動信號AKT具有一種低 位準。然後又經由第三預充電信號PRE3而使位元線BL, /BL預充電至預充電電位VA 。於是可在這些與位元線 BL , /BL相連接之記憶胞MC之一進行一種新的寫入或讀 出過程。 經濟部智慧財產局員工消費合作社印製 由第2圖可知在本實ί®例中整個寫入過程只持續40ns (奈秒），而謓出過程持讀大約80ns。因此在此種記憶體 中寫人過程大約是謓出過程之二倍快。瑄是Μ下述方式 達成在寫人過程之前此種謓出過程中所進行之位元線之 預充電步驟中，直至此二條位元腺預充電至預充電電位 Va為止之各步猱幾乎可完全省略。可省略之步驟包括： 此二條位元線藉由此二個預充電信號P R E 1 , P R E 2而放電 至0V，參考記憶胞RC藉由參考字元線WLR而被謓出，位 元線BL, /BL間随後經由平衡信號EQ而進行之電荷平衡 ，在記憶胞MC導電性地與第一位元線相連接之前的短 時間内第一位元線BL藉由第一預充電信號PRE1而進行之 放電。位元線之上述這些預充電步驟只有在FRAMs進行 謓出過程時才需要而在寫人過程時可省略。當然這在寫 人過程時需要藉由控制單元CTR來產生此種預充電所需 之各種不同之信號。 在傳统之記憶體中，寫入過程所需之時間和謂出過程 所需之時間一樣長。由於在傳統之記憶體中記憶體之存 -11- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 44279 7 B7 五、發明說明（1{)) 經濟部智慧財產局員工消費合作社印製 取 方 式 之 不 同 點 只 在 於 在 選 擇 信 號 CSL 是 高 位 準 時 此 種 即 將 寫 入 之 資 訊 是 苔 由 s2 憶 體 外 部 施 加 至 m 出 放 大 器 S A * 於 是 在 傅 統 之 記 憶 體 中 不 會 在 寫 人 過 程 而 且 在 讀 出 過 程 中 都 須 Μ 相 同 之 步 驟 對 位 元 線 進 行 預 充 電 〇 由 於 在 本 實 施 例 中 參 考 記 億 胞 RC之 謓 出 只 在 每 ___, 講 出 步 驟 中 ( 但 不 在 寫 人 步 驟 中 ) 進 行 1 則 此 種 參 考 記 憶 胞 之 存 取 次 數 可 有 利 地 較 傳 統 之 FR AM S 者 還 少 〇 由 於 FR AM 記 憶 胞 已 知 可 由 於 記 憶 胞 之 存 取 而 老 化 • 則 此 處 所 述 之 32 憶 體 之 參 考 記 憶 胞 之 老 化 m 程 可 變 慢 0 由 於 每 一 條 位 元 線 B L配 鼷 於 許 多 記 憶 體 MC但 只 配 屬 於 個 參 考 記 憶 胞 » 於 是 在 傳 統 之 具 有 許 多 此 種 參 考 記 憶 胞 之 FR AH S 中 在 每 次 m 出 時 Μ 及 每 次 寫 人 時 都 須 對 此 種 參 考 記 憶 胞 進 行 存 取 0 在 本 發 明 之 F ARH 中 只 在 謓 出 時 才 對 參 考 記 憶 胞 RC 進 行 存 取 而 在 寫 入 時 則 不 必 對 RC進 行 存 取 〇 符 號 之 說 明 BL i /BL 位 元 線 DL 1 /DL 資 料 線 對 SA 讀 出 放 大 器 MC 記 憶 胞 T， T R 選 擇 電 晶 體 C , C R 記 憶 電 容 器 T1 T9 電 晶 體 WL 1 , WL L 字 元 線 WLR 參 考 宇 元 線 RC 參 考 記 憶 胞 CTR 控 制 簞 元 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中诨國家標準（CNS)A4規格（210x297公釐）一/2-

Claims (1)

1. A8 B8 C8 D8 442797 六、申請專利範圍 1. —種積體記憶體，其特徴為： -具有可寫人之記憶胞（MC> , (請先閱讀背面之注意事項再填寫本頁) -具有一對（pair)位元線（BL, /BL),其將記憶胞（HC) 與差動讀出放大器（SA)相連接，在讀出過程時即將 纊出之資料由記憶胞經由譲出放大器（SA)而往記憶 體外部傳送而在寫人過程時即將寫入之資料由記憶 體外部經由讀出放大器（SA)而傳送至記憶胞， -具有一個控制單元（CTR),在讀出過程時在記憶睢 (MC)中之一個導電性地與位元線（BL)中之一條相連 接之前此控制單元（CTR)是用來在多個步睬中對此 位元線（BL, /BL)進行預充電， -在寫入過程時此控制單元（CTR)至多是在誚出放大 器（SA)使責料傳送至位元線對（BL, /BL)之前進行 此位元線（BL, /BL>預充電時在謓出過程中所需之 各步驟之一部份。 2. 如申請專利範圍第1項之積體記憶體，其中 -記憶_之内容在讀出時會被破壊， 經濟部智慧財產局員工消費合作社印製 -在誚出過程時在記憶胞（MC)導電性地與位元線（BL) 相連接之後此讀出放大器（S A)將此位元線（B L , / B L ) 上之可調整之差動信號放大且寫回至記憶胞外。 3. 如申請專利範圍第1項之積體記憶體，其中此控制簞 元（CTR)在纊出過程中為了對此位元線（BL, /BL)進 行預充電須將此二條位元線（BL, /BL)預充電至一種 共同之電位，此種預充電在寫人過程中不必進行。 -13 — 本紙張尺度適用_國國家標準（CNS)A4規格（210x297公釐） 442 7y A8 B8 C8 D8 如申請專利範圍 此控制單元（C T R )

   項之積體記憶體，其中 六、申請專利範圍 出過程時為了對此位元線（BL, / B L )進行預充電須蔣"'參考記憶胞（RC)之内容讀出至位 元線（B L , / B L )且隨後在位元線之間進行一種電荷平 衡過程，其中在寫入過程時不須此二個過程。 .如申請專利範圍第4項之積體記憶體，其中控制單元 (CTR)在讀出過程時為了對此位元線（BL, /BL)進行 預充電對此一與即將讀出之記憶胞（MC)相連接之位元 線（BU進行一種放電過程，此種放電過程在時間上緊 接於位元線（BL, /BL) @關的電荷平衡過程之後且在 寫人過程時是不必> .如申請專利範圍前备谱分，一項之積體記憶體，其中 -在讓出過程中在此讓出放大器（SA)之前須讀出 相關之記憶胞（Μ 内容，此相關之記憶胞（MC)是 専電性地與位元線（BL, /BL)中之一相連接， -在寫入過程中首先驅動讓出放大器（SA),使即將寫 入之之資料在相關之記憶胞（MC)専電性地與一條位 元線（BL)相連接之前即已存在於位元線對（BL, /BL) (請先閱讀背面之注意事項再填寫本頁) 中 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國®家標準（CNS)A4規格（210x 297公釐）