TW439102B - Field effect transistor and method of manufacturing the same - Google Patents

Field effect transistor and method of manufacturing the same Download PDF

Info

Publication number
TW439102B
TW439102B TW088120970A TW88120970A TW439102B TW 439102 B TW439102 B TW 439102B TW 088120970 A TW088120970 A TW 088120970A TW 88120970 A TW88120970 A TW 88120970A TW 439102 B TW439102 B TW 439102B
Authority
TW
Taiwan
Prior art keywords
film
gate electrode
silicon
copper
barrier
Prior art date
Application number
TW088120970A
Other languages
English (en)
Inventor
Takeo Matsuki
Toshiki Niimura
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW439102B publication Critical patent/TW439102B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

經濟部智慧財產局員工消費合作社印製 m ·ι ο 2 A7 _B7五、發明說明（1 ) 發明背景 本發明乃關於一具有閘極電極的場效電晶體，此閘極 電極具有多層之矽與銅之結構，以及製造此場效電晶體 之方法。 在最近這幾年，在大型積體電路尺寸更進一步地縮小 化以增加性能及整合的程度，在這樣的尺寸縮小化，場 效電晶體的閘極電槿電阻一定要被減少以獲致高性能， 為此目的，使用金靥及多晶矽作極以作為雙層 結_JI~S^l被審視。 具有雙、福_^^砂及姻閛極電極的結構b被装出，此乃 由於具有低電阻以及比金或銀來得具加工性或化學安定 性。 對於傳統場效電晶體將被描述，如在第6圖中所示， 首先一痼低多晶矽的閘極電極〗4 0 3在基材1 4 D 1上形成 並經由一個閘極絶緣膜1402，一個上層銅的閘極電極 1405經由一阻障膜1404,即氮化鈦在下閘極電極1403上 形成。一痼阻障膜1406,亦即氮化钛乃在此上閘極電極 1 4 0 5上形成。此下閘極電極i 4 Q 3及上閘極電極1 4 0 5形成 電晶體的閘極電極。 一側壁為二氣化矽1 4 0 7形成以作為此閘極電極側表面 的覆蓋，一個少量摻雜雜質區1 4 0 8形成在矽基板1 4 01上 ，並在側壁1407之下，此矽基板1401有箸源極140S及汲 掻1 4 1 fl ,夾在此少量摻雜雜質區1 4 0 8。 此閘極電極由少量雜質區1408,源極1409,汲極1410 ------------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) - 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 電膜線 能 形 線中是 極緣連 ，在所 絶矽於 閘絶極 時06銅 層化流 在護電 構14由 内氧電 地保槿 結及層 及從電 別一閛 層04上07將漏 個，如 雙14或14示合 ，成蓋。銅膜矽 壁表接 鈦形覆線及障晶 側頭 ， 化上來連砂一阻多 由箭時 氮13，的晶I 有層 經以01 011 上樣多 ο 下 且中1 。亦線16這有14到 膜國材 成，建1413具極散 矽 6 基 形3a極膜14極電擴 化第矽 所41電緣線電極銅 氧在至 面&1極絶連極閛低 至如散 底 ΐ 源層極閘上減。散-擴 及12及内電當銅來線擴散銅 面1412在極，，面連銅擴當 制膜14成源述阻表靥，而 。 的障線形及上電上金而11成 15阻連1612如低及的然14形 14極1414降下成 膜來 4 3 91 Ο 2 Α7 _Β7_ 五、發明說明（2 ) ，閘極絶緣膜1 4 0 2所組成，而且此閛極電極（由下閘極 電極1403及上閘極電極1405所組成}來形成具有輕摻雜汲 極（LDD)的結構，此LDD的結構會抑制單一通道效應。 此電晶體由一内層絶緣膜1411的氣化矽所覆蓋。一個 閘極電極連線1412及源極連線1413由鋁所形成，且是在 此内層絶緣膜1411上所形成，此閘極電極連線1412波連 結經阻障瞑1406藉著穿過在内層絶緣膜1411所形成洞的 插塞1414到上閘極，此插塞1414由鎢所形成β —阻障膜 1414a，亦卽氮化鈦乃在側面及底面的插塞1414所形成。 此源極電極連線1413藉箸在内層絶緣膜1411中所形成 的接觸洞，並形成插塞1415連結到源極14G9,此插塞1415 也是由鎢所形成。一阻障膜1415a,亦即氮化鈦，在插塞 本紙張尺度適用中國國家標準（CNS)A4規袼（210 X 297公釐） --_--1'--------裝---1— 訂 i -------線 (請先閱讀背面之注意事項再填寫本頁) α3 91 02 Α7 Β7 五、發明說明（ 經濟部智慧財產局員工消費合作杜印製 産 生 t 此 電 晶 醴 1 的 開 啓 電 流 將 減 少 9 或 者 啓 動 值 改 變 0 當 銅 擴 散 至 上 連 線 層 時 1 在 連 線 之 間 的 漏 電 電 流 將 産 生 發 明 概 要 本 發 明 的 主 要 目 的 乃— —是. 利m 為- 在不 Μ 損 電 晶 體 待 性 » 場 效 電 晶 體 的蘭 極 電 極 ο 為 了 逹 成 上 述 的 百 的 9 依 照 本 發 明 9 提 供 一 個 含 一 S 矽 基 板 並 ϋ 著 __， 閘 狀 絶 緣 膜 * 以 形 成 具 下 閘 極 電 極 的 場 效 電 晶 體 r 一 位 於 下 閘 極 電 極 之 上 形 成 由 銅 製 成 的 上 閘 極 電 極 * 一 第 一 阻 障 膜 有 著 提 供 至 下 閘 極 電 棰 電 流 並 能 驅 動 通 道 部 份 9 以 及 形 成 覆 蓋 至 上 閘 極 電 極 的 下 表 面 9 以 及 阻 礙 銅 的 擴 散 * 並 具 有 傳 導 能 力 » 第 二 阻 障 膜 具 有 一 下 端 並 與 此 第 阻 障 膜 相 接 觸 9 而 且 形 成 以 覆 蓋 上 閛 極 電 極 側 表 面 及 阻 礙 銅 的 擴 散 9 第 二 阻 障 膜 具 有 一 端 部 份 與 第 二 阻 障 膜 相 接 觸 9 且 形 成 與 上 閘 極 電 搔 覆 蓋 的 上 表 面 » 而 且 能 阻 礙 銅 的 癀 散 * 及 在 砂 基 板 上 形 成 夾 在 下 閘 極 電 極 區 域 間 的 源 極 及 汲 極 0 圃 式 之 簡 早 說 明 第 1 圃 是 剖 面 圖 ， 顯 示 根 據 本 發 明 第 _- 個 簡 式 說 明 的 場 效 電 晶 體 〇 第 2 A 2 B 9 2 C 9 2D 9 2 E r 2 F Τ 2 G 1 2H ί 2 1 t 2 J t 2 Κ 9 2 L > 2 Μ f 2 N > 2 0 t 2 P J 2Q及 2 E 圖 都 是 來 解 釋 依 照 本 發 明 第 一 實 施 例 製 造 場 效 電 晶 體 t£E «1 法 的 剖 面 圖 〇 第 3 A » 3B » 3 C 9 3D 9 3 E » \ Μ έ., 3 G > 3H » 3 1 9 3 J 1 3Κ 3 L i 3H 9 3N 30 r 3P 9 3Q 4 均 為 解 釋 依 照 本 發 明 i (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 43 91 0 2 A7 __B7_五、發明說明（4 ) 第二實施例製造場效電晶體的方法的剖面圆。 第 4A， 4B, 4C, 4D， 4E, 4F, 4G, 4H及 41圖都是另一 痼依照本發明，來製造場效電晶體的方法解釋之剖面圖。 第 5A, 5B， 5C, 5D， 5E, 5F, 5G, 5H, 51， 5J及 5K圖 都是用來解釋依照本發明所製造的場效電晶體的剖面圖。 較佳實施例之說明 第6圖是顯示傳統場效電晶體結構的剖面圖。 本發明之實施例將在以下所參考附圖作詳細説明。 第一實施例 本發明之第一實施例將首先被描述。 第1圖顯示依照第一實施例一場效電晶體的結構，於 第1實施例中的場效電晶體，首先，一多晶矽下閛搔電 棰103於矽基板101,經一閘狀絶緣膜102來形成。一鋦 製的上閘極電槿1(M於下閘極電極103上形成。一氮化钛 Pfl障膜（第一及第二胆障膜）1〇5形成來覆蓋下及倒表面 的上閘極電極104, —阻障膜（第三阻障膜）1Q6形成來覆 --^---·--------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 面 的10 G4及 1 5 極10 電膜 極障 間阻 上此 蓋以 種極 1 電 著極 有閘 04下 1此 極 ε Ι^ΒΓ 極 閘 上 此 構 結 狀 柱 圓 的 蓋 面 表 側 的 極. 電 極 閘 此 蓋 覆 以 成 形 4JF形 ο 7 1 ο 極ί 電 極 閘 上 及 極 電 棰 閛 的 體 晶 i ί^ΒΓ 此 成 壁 側 的 矽 化 氧 域 域 旨Ϊ自 有 質Η質 ο 雜 1 雜 雜材雜 摻基摻 徹矽量 1 此微 ，此 中在 之夾 01相 1成 板 δ 形 基 砂 ο 下11 之搔 07汲 1及 壁 9 倒10 在棰 08源 8 ο 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐） 4 3 91 Ο 2 Α7 經濟部智慧財產局員工消費合作社印製 Β7_五、發明說明（5 ) 此閘極電極由撤量摻散雜質區108,源搔109,汲棰110 ，閘狀絶緣膜1 〇 2 ,下閘極電極1 0 3及上閘極電極1 D 4所 組成，來形成具LDD結構的場效電晶體，此LDD結構能抑 制單一通道效應。 如上所描述，此第一實施例中的場效電晶體，此閘極 電極具有多晶矽及錮的多層結構，因此閘極電阻能減少。 於第一實施例中，由於不僅上及下表面且侧表面的銅 閘極，被阻障膜所覆蓋，銅經氣化矽而擴散能被抑制。 緦括說來，由於銅的擴散的間題，也就是說，接面漏電 流及電晶體的開電流時的減少能解決。 一種上述所描述的製造方法的第一實施例場效電晶體 ，將於以下描述。 首先，如第2 A圖，一絶綠膜202為6nm厚，藉箸乾氧化 於矽基板101上形成，此絶緣膜202為一未來的閘搔絶緣 膜。其後，一多晶矽膜2 0 3具一約70nm厚度，藉著低壓化 學氣相澱積形成於絶緣膜之上。一氮化矽膜204具約lGOnm 厚度於多晶矽膜；藉箸低壓化學氣相澱積法形成。 如在第2B圖中，氮化矽膜204及多晶矽膜203被選擇性 地乾蝕刻，利用一光阻圖案2G5做為一光罩來作去除， 於是形成下閘極電極103以及一犧牲圖案204a。 於光阻圖案2G 5去除之後，利用犧牲圖案作選擇性離 子植入，以及以下閘掻電極103作為一光罩來形成撒量 摻雜雜質區LDD 1Q8，如第2C圖所示，在這锢例子，當 離子以2Qev加速能量以及約3X 的摻雜量來植 -7 - ------、---------裝------訂---------線 (請先閱讀背面之注意事項再填寫本頁) · 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 43 91 〇2 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（6 ) 入〇 如第2D_所示，一氧化矽膜2fl6於整痼表面上形成， 為達成此，氣化矽藉替低壓化學氣相澱積，並利用T E 0 S 作為一來源氣體以形成。 此氣化矽膜206藉箸反應式離子化蝕刻（RI〇來回蝕， 並具有垂直性異向蝕刻來形成側壁107於下閘搔電極103 的倒表面，以及犧牲圖案204a，如第3E圖所示。 再者，如第2F圖所示，利用此犧柱歷案2f)4a，離子作 選擇性植入，下閘極電極103,以及倒壁107作為形成源 極109及汲極110的光罩。在這値例子中，當離子以加速 能量為30ev以及3X 的摻雜量來植入。 硼磷矽玻璃藉著化學藉著化學氣柑澱積，利用〇3及 TE0S作來源氣體澱積，來形成一下内層絶緣膜209,且 具有約500ηπι的厚度，如第2G圖所示。 此下内層絶緣膜20藉著氣化物CMP(化學機械化研磨） 作平坦化，來暴露此犧牲圖案204 a的上表面，如第2Η圖 所示。 僅此犧牲圖案204a藉著以熱磷酸溼蝕刻，以形成環境 在倒壁107及下内層絶緣膜203於此下閛極電極103處一 溝渠21G,如第21画所示。當以熱磷酸作溼式蝕刻幾乎 對矽或氣化矽不蝕刻，僅對此以氮化矽作為犧牲鼸案 2 0 4 a能被選擇性移除。 在上述的第一實施例，此犧牲圖案204a的上表面，波 藉箸以CMP來移除下内層絶緣膜2G9而暴露，此犧牲圖案 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----.--------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) A7 4391 02 _B7 五、發明說明（7 ) 204a的上表面可ΪΙ箸下述技術而暴露出。舉例來說，當這 樣一値硼矽玻璃的材料可藉由流來平坦化，此下内層絶 緣膜可藉著回流來平坦化，然後藉箸如乾蝕刻來移除， 不僅是硼矽玻璃，對硼磷矽玻璃（BPSG)亦能作為下内層 絶緣膜。 可選擇性地，一 S0G(旋塗性玻璃）材料可被用來作為 此下内層絶緣膜，此S0G材料被應用之後且被平坦化， 此平坦化外在可被如乾式蝕刻來作回蝕，以曝露此犧牲 圖案204 a的上表面。當利用CHP或一 SO G材料作為此下内 層絶緣膜平坦化的技術時，且回蝕此層亦將被使用，此 下内層絶緣膜不需一直由矽化玻璃所形成，且一氣化矽 或一般矽膜或者是由化學氣相澱積所形成氪化矽膜亦可 被使用。 如第2J圖所示，一氮化鉅膜澱積帶下内層絶線膜209 之上，包含了此下及倒表面的溝渠21(1,並藉箸澱積的 方式來形成一 TaN膜211,且具有約1Q奈米（nm)的厚度。 接著，銅沈積在TaN膜211上以形成一銅層212,並具有約 2 0ηηι的厚度。 此銅層212及TaN膜211被以金靥膜CMP移除而形成，在 在此溝渠210中，此上閛極電掻104由銅及具下及倒表面 ,並以此阻障膜105氮化鉅所覆蓋之表面所形成，如第2K 圖所示此下内層絶緣膜209的表面，及其它的上閘極電 極1 04都被暴露出。 如第2L圓所示，此約lQnm厚的阻障層106氪化矽在整 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -------------- --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7 43 91 02 五、發明說明（） 個表面上形成，為逹成此，氮化矽以電漿式化學氣相式 澱積所澱積而成。 以上述的製程，一場效電晶體具一藉多晶矽的下閘極 電極1 Q 3所形成的下閘極電極，以及銅的上閘極電極1 0 4 所構成，而且由阻障層105及10 6所包圍箸而形成》 此阻障膜106並不需在此下内層絶综膜209上所形成， 如第1画所示，此阻障膜106可在僅一區域，此區域的 阻障膜1Q6覆蓋此上閘極電極104所形成。在此例中，當 此阻障膜106並不存在於此下内層絶緣膜2D9之上，此阻 障膜106可自如氮化鉅來形成，並具有如阻障膜105—樣 的傳導形式。 之後，一内層絶緣膜111具約50t)nin的厚度並在胆障膜 106,並由具硼及磷的氧化矽（BPSG)所形成，如第2M圖 所示，此薄膜藉著由氣氣及TE0S作為來源氣體的化學氣 相澱積法所形成。 如第2N圖所示，一接觸洞112及穿越洞113形成，這些 洞藉箸異向性乾式蝕刻，並利用一光罩，一光阻圖案藉 箸徹影術來形成。此源極1Q9在矽基材1(31上，曝露出此 接觸洞112的底表面，此上閘極電極104的上表面被曝露 至穿越洞113的底表面。 接著，如第20圖所示，一阻障膜114具有一雙層結構 的氮化鈦以及鈦，在此内層絶緣膜111上形成，包括此 接觸洞1 1 2的侧及底表面，以及穿越洞U 3，此阻障膜1 1 4 藉化學氣相澱積而形成，且此氮化鈦膜及钛膜各約50及 -1 0 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --；------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 439102 B7_ 五、發明說明（9 ) 1 0 nn0 〇 接著，如第2P圖所示，一 4Q0nm厚鍚膜115在此以低壓 化學氣相澱積法所形成的阻障膜1 1 4上形成^ 此鎢膜115藉著如乾式蝕刻來移除，如此接觸洞112及 穿越涧113將以鋳膜來填入，對於此製程，插塞112a及 113a將形成（第2Q圖），之後，一厚50QHB合金膜115a的 鋁銅合金含約1%銅藉著濺鍍來形成。除此之外，一 30na 厚阻障膜1 1 6為以濺鍍而成的氮化鈦。 當此合金膜115a及阻障膜11 4及11 5被圔案化，形成一 源極連線117及閘搔連線118,如第2 R圈所示。 以上逑製造方法，此上閘極電槿的銅於源棰及汲棰之 後形成，也就是說，此上閘極電極於以高溫活化退火形 成源極及汲棰後形成。於是，此上閘極電極利用鋦來形 成，並具一相對低的熔黏。 於此第1實施例，氮化鉅被用來形成阻障膜（第一及 第二阻障膜）1〇5，然而，此本發明並不受限制，一氪化 物（一難熔金屬化合物-金屬，矽及氮},如同氮化鈦， 氮化篛，氮化鉅、氣化鉬，砂化鈦的Μ化物，或砂化箨 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------線 經濟部智慧財產局員工消費合作杜印製 料 材 屬 金膜 一 障 或阻 ， 的 物述 化上 氮如 的 第 钦 或 鉅 如 膜 障 阻三 第 至 及 〇 氧 用非 利含 HI 被種 可一 鏡’ 芻 自 〇 極制 電抑 棰來 閑料 上材 此的 當化 .氧 用非 使含 被一 可用 料被 材可 的化 用氧 作的 散銅 擴 ， 銅成 礙形 阻而 膜 障 阻1 第 此閘 於下 位此 並供 -提 丨能 需 僅 膜 障 阻 膜此 障。 阻上 為之 做面 來表 用下 被的 可極 矽電 化棰 氮間 上 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 43 91 02 A7 ___B7_ 五、發明說明（Μ) 極電極足夠的電流，並能驅動在通道的部份的傳導性。 由於這樣的理由，至今一氤化矽膜能被用來具一定厚度 ，且足以使得在通道中電流的流動。在這種例子下，此 阻障膜可藉著由此下閘棰電極氮化其表面而形成，形成 厚度約2 n m。 此阻障膜（第二阻障膜），銅及阻障膜（第一阻障膜）之 上閘極電極的倒表面上形成，並在此上閘極電極及下閘 極電極之間，可能為一具二至更多層的多層膜。在一固 態材料的擴散上，此擴散物種很容易會在介面上或晶界 上（當此膜為多晶矽時）沈澱。當此阻障膜以一多層膜所 形成時，一少量的銅將擴散於膜間的介面上，並能被捕 獲，且此種擴散物種的擴散能被有效地被胆止。此多層 膜由難熔性金屬或其組成物較佳化形成。舉例來說，一 由鉅（Ta)及氮化鉅（Ta(〇的組成膜可被應用，像銅這樣 一種金屬很難能擴散出一具熱安定性的金屬氮化物。當 以一個難熔性金屬氮化膜作為一阻障膜時，點缺陷的 數目變少了，而且銅由此點缺陷來擴散亦能被抑制。 當以一難熔性金屬矽化物在與矽的下電極接觸，並具 一多層結構的第一阻障膜的一部份形成時，此場效電晶 體的操作性能可被有效地改善，這是由於任一 Schottky 阻障被抑制，以及在矽與矽化物間的介面上電阻的降低 的因素。當具一含難熔性金屬形成的阻障膜，在與銅的 接觸上，與銅及第一阻障膜間的附箸性能有效地被改善。 為形成一難熔金屬化合物，矽及氮在與矽的下電極， ~12~ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------；-------*裝--------訂·--------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 43 91 〇2 A7 _B7_ 11 五、發明說明（） 並為具多重結構的第一阻障膜，能有效地改善元件製造 上的良率，也就是因為此化合物與矽有良好的附箸性， 例如此化合物可由氮化鎢膜以化學氣相澱積法（c V D )， 反應性準直濺鍍，或在約500 °C退火膜所形成。由於此 化合物藉由矽與難熔性金屬間的反應所形成，因此與矽 的附著性可被改善。 第二實施列 本發明之第二實施列將在以下描述。 第二實施列的場效電晶體製造方法將首先描述。 如第3A圖所示，具有厚度約6nm的閘極絶緣膜602,在 矽基板6(31以乾蝕氣化形成，一具厚度約5(]nB及以η型 式雜質所摻雜的多晶矽膜7D3形成在此以低KCVD所形成 之閛極絶緣膜6卩2之上β —具厚度約ΙΟηΐΒ的氧化矽膜704藉CVD在此多晶矽膜上 形成，一具厚度約100至3G0nia的多晶矽膜705形成在以 CVD所成長的氧化矽膜704之上。 如第3 B圖所示，此多晶矽膜7 Q 5 ,氧化矽膜7 0 4及多晶 矽膜703都可藉一光阻圖案7G6作為光罩作乾式蝕刻來選 擇性去除，並形成一下閘槿電極603,蝕刻阻絶層7D4a 及犧牲圖案7G 5a。 在光阻圖案70 6去除之後，利用犧牲画案705&作為離子 選擇性植入，且以下閘極電極6β3作為光罩形成一微量摻 雜雜質區域（LDD)608,如第3C圖所示，在這樣的例子中， 此離子以加速能量2 ϋ e v及約1 X 1 0 13 c nr2摻雜量作植入e -1 3 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^^1 n ^^1 - ^^1 *n - - I ^^1 ^^1 ^^1 . * ^^1 ^^1 ^^1 ^^1 i I ^^1 In ^^1 ^^1 ^^1 t (請先閱讀背面之泫意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 3 91 Ο 2 . Α7 _Β7_ 五、發明說明（12) 如第3D圖所示，一氣化矽膜707在整値表面形成，為 達成此，藉低壓CVD並以TEOS作為來源氣體來澱積氣化 氣化矽膜7Q7藉離子性蝕刻（RIE)來作回蝕，並具有垂 直性具向性的蝕刻來形成下閘極電極6 0 3的侧表面之侧 壁607，以及犧牲圓案705a，如第3Ε圖所示。此側壁607 可由氮化矽所形成，此氮化矽膜的形成有如氧化矽膜。 接下來，利用犧牲圖案705 a作為選擇性離子植入，並 且以側壁6 0 7作一光罩來形成一源極6 0 9以及汲極6 1 0。在 這樣的例子中，離子以加速能量3 Q e v及約2 X 1 0 15 c nr2 的摻雜星作植入，此摻雜雜質區域藉離子於一氮的氣氛 下，8 0 0°C 1 0分鐘，及1 0 0 G °C 1 0秒下加熱，並能減少 缺陷及活化雜質。 硼磷矽玻璃MCVD,利用臭氧及TE0S作為來源氣體來 澱積，此BPSG被加熱及回流來形成一低層間絶緣膜709, 並具約4QD至600nm的厚度，如第3G画所示。 此下層間絶縳膜709藉氣化膜CMP(化學機械式抛光）來 磨成一定的厚度，並露出此犧牲圖案7(]5a的上表面，如 第3 Η圖所示。 僅有此犧牲圖案7Q5a被一具對氧化膜有高選擇比的反 應性離子化蝕刻，作選擇性移除，來形成被側壁6 0 7及 下層間絶緣膜7 0 9所包圍位於下閘極電極6 0 3上的溝渠7 1 0 ，如第3 I圖所示。 如第3J_所示，此蝕刻阻絶層a藉具對氧化矽有高 -14 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I I.---.----- - -裂-----ΪΙ— 訂------- —線！ (請先閱讀背面之注意事項再填寫本頁) . Α7 Β7 43 91 Ο 2 五、發明說明（） 選擇比的蝕刻來移除，並露出下閘極電極6Q3的上表面 到此溝渠710的下表面。 接下來，如第3K圖所示，一氮化钽膜澱積在下層間绝 緣膜709之上，含溝渠的下及側表面，藉箸濺鍍形^一 具厚度約ΙΟηΒ的TaN膜71U如第3L圖所示，銅澱積在TaN 膜711之上，且此澱積銅利用加熱及回流來形成一 Cu層 712,並具有一平坦表面及厚度約100至5D0nnu 在氧化钽（TaN)膜711的位置，一薄氮化鈦膜，Ta,氮 化鋳或鈦鎢均可被利用。Cu層712可由電鍍或CVD所形成。 接下來，此Cu層712及TaN膜711藉如金屬CMP來移除， 並形成一鋦的上閘極電極604,其下及側表面均以TaN的 胆障膜605所覆蓋，如第3H圖所示，此下層間絶緣膜703 表面，其它的上閘極電極均被露出。在TaN膜711的位置 ，一難熔金展的多層結構及難熔性金屬氮化物，如TaN / Ta或 Ta/TaN/Ta可形成。 當對準濺鍍被用來形成此多層膜時，任一種層電阻上 的增加能被抑制，甚至當閘極電極的層電阻及溝渠寬度 都降低，依照對準濺鍍，被濺鍍粒子藉由電漿自靶材而 潑射，濺射粒子使得膜的形成，並直接經過一對準器， 以近乎垂直入射至基板之上。由於這値理由，此膜在溝 渠的倒表面上移成，並比底表面來得薄些。當此阻障膜 材料的電咀值高於銅時，且在倒表面的膜厚，電阻的增 加率隨著膜厚而呈正比，當此溝渠寬度變小時，此層的 電咀便增加。於是，在此溝渠倒壁的膜形成時，最好是 -1 5 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----—1-----J ---I丨1_—訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 43 9102 A7 _B7_ 14五、發明說明（） 利用對準濺鍍來形成此薄膜。 為達成上述同樣的效應，亦能利用離子性濺鍍來達成 ，在此離子性濺鍍中，藉由施加至基板的偏壓電壓，並 使得近乎90度入射於基板，如此造成被離子化粒子澱積 ，在藉著施加在基板上的偏壓下，形成一膜。利用這樣 的方法，在溝渠中側壁膜的形成即可長成薄膜。 如第3N圖所示，一 10到lQQnm厚的氣化鈦或氮化矽阻 障膜6Q6在整個表面上形成，此阻障膜的形成可藉反應 性濺鍍達成。 利用上述的製程，具一閘極結構的場效電晶體，以多 晶矽為下閘極電極6 0 3及以銅為上閘極電極，且藉著阻 障膜65及6Q6所包圍箸即可形成。 此阻障膜6 0 6不需在下層間絶緣膜7 0 9上所形成，此阻 障膜606僅在一區域形成，在此區域阻障膜6Q6覆蓋在上 閘極電極6Q4之上，在這樣的例子，當此阻障膜606不存 在於下層間絶緣膜7 0 9 ,此阻障膜6 0 6可由，如氮化鉋， 這樣的阻障膜6 0 5所形成。其後，一層間絶緣膜7 1 3 ,具 有厚度約1QQ至500奈米（nm)以含砸及磷的氣化矽（BPSG) 於是形成，如第30圖，此膜乃由CVD,利用氧氣四乙基 矽烷（TE0S)作來源氣體來形成。 如第3P圖所示，接觸洞612及613形成，這些洞藉由一 光章，一光阻圖案的形成以已知的曝光顯影下，用異向 性乾式蝕刻來形成。在矽基板601上的源極6Q9將露出接 觸洞612的底表面；在矽基板601上的汲極610亦將露出 -1 6 - -------------- 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 43 9102 A7 B7 五、發明說明 15() 面 表 底 的 3 6 同 •VI 觸 接 示 所 圖 Q 3 第 如 來 下 接 線 遵 極 汲 及 6 1A 6 線 -nwl- 達 極 源 極 1 1 6 霄 洞極 觸閘 接此 些當 這 ， 由列 經施 ，實鋁二 用第 可在 如 及 具 的 蘇 -及 矽 〇晶 成多 形層 而多 面 表 下 及 上 的 份 部 〇 銅 阻極 gml POT 的是 極只 電不 極 ， 閛列 低施 降實 可二 ，第 時此 構在 結 矽問 化的 氣成 此造 由所 經散 銅擴 ，銅 蓋於 覆由 所 ， 膜說 障來 阻歸 一 總 以。 均制 面抑 表被 側能 有散 還擴 且的 而膜 能 體 晶 B tpor 於 低 降 電 流 開 在 及 流 電 漏 合 接 說 是 就 0 也決 ，解 題被 形 極源 汲對 及在 極是 源極 在電 是極 極閘 電上 極此 ， 上説 的是 銅就 ，也 列 〇 施的 實成 二形 第才 此後 在之 成 極 閘 上 此 是 於 。 。成 成形 形來 才銅 後的 化點 活熔 火低 退對 熱相 溫有 高具 作用 極利 汲可 及極 極電 矽用 化被 氮能 如壁 ， 側 料此 材 ， 種力 1 能 用的 利散 當擴 ，銅 成礙 形阻 來有 矽具 化其 0 ， 由壁 可側 壁成 側形 可 電 極 閘 上 述 上 作 用 排 安 \/ 膜 障 阻二 第 /JV 膜 障 阻 為 作 來 。子 面例 表値 側這 的在 極 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 地 別 特 更 ， QU 成20 形膜 別緣 分 面 表 側 極 電 極 閘 上 在 要 需 不 膜 障 阻 渠 溝 此 含 絶 ， 間示 層所 下圖 此2J 於第 膜如 鉅 ， 化面 氮表 一 侧 積及 澱底 代的 取10 3 氮 約的 成薄 形f 以2n 化約 氮一 作經 份流 部流 上電 的道 3 ί ο 通 處 壊 有 没 通 導 的 極运 一 1 ®當· 電 極 極i閘 ^ ^ ± 下to於 0 對 ®度’ ® 厚8# 阻 膜 1mr矽 第2n化 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 43 9102 A7 _B7_ 16 五、發明說明（） 取代對下電極103上面部份的氮化反應，一具有另一 種導電型式且能阻礙銅擴散的材料，可在下電極103上 形成。 當此上閘極電極1 EM在第一阻障膜上形成時，此上閘 極電極1D4的上及側表面被氮化矽所覆蓋，如此能阻礙 銅的擴散。這樣的製程由第2L圖表示，依照本發明此場 效電晶體能産生。 當此側壁利用一如氪化矽的材料所製成，蝕刻這樣一 種材料於已定的蝕刻狀況比氣化矽來得困難，此連線能 容易地被連結至上電極。對於此理由如下，一在上電極 上之層間絶緣膜中所形成的接觸洞，及一連線經此接觸 洞連結至此上電極。當形成此接觸洞時，氮化矽很難以 對氣化矽膜的層間絶緣膜的蝕刻來蝕刻，基於這樣的理 由，甚至當此接觸洞形成位置稍撤有偏移，此倒壁仍是 難不被蝕開。 對於上逑的方法，在下的層利用光阻画案7G6做為一 光罩的製作，如第3B圖所示，然後，本發明被限制於此 ，對在下的層可利用氣化矽作為硬式光罩來達成，當一 硬式光罩被使用時，一難熔金屬矽化物在源極及汲極區 域能被選擇性的形成。 首先，如第4A圖所示，一閘狀絶緣膜6 0 2具厚度約6πηι 形成在矽基板60 1之上t 一多晶矽膜7 0 3具厚度約50 nn且 以η型式作摻雜雜質形成於以低壓CVD所形成的閘狀絶 緣膜602之上。一具厚度約10n m的氧化矽膜704形成於以 -1 8 - 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） --------------' --- -----訂·--- (請先閱讀背面之泫意事項再填寫本頁) 43 9102 A7 B7 17 五、發明說明（） CVD所形成的多晶矽膜7Q3之上，一具厚度约100至300 nm 的多晶矽膜形成於以CVD所形成的氣化矽膜704之上。除 此之外，還有一在多晶矽膜705上所形成的氣化矽膜1001 ，一氮化矽膜也可形成。 ' 此多晶矽膜7 〇 5 ,氧化矽膜7 04 ,多晶矽膜7 0 3及氧化 矽膜1 0 0 1可藉以光阻圖案7 0 6作一光罩來作乾式蝕刻以 選擇性移除，並形成一下閘極電極603,蝕刻阻絶線層 704a及犧牲圖案705a以及一硬式光罩1001a,如第4Β圖 所示。 在光阻圖案706被移除之後，利用硬式光罩lOGla作選 擇性離子植入，犧牲圖案7G5a以及下閘極電極6Q3作為 一遮罩來形成一微量摻雜雜質區（L D D ) 6 0 8 ,如第4 C圖所 示，此LDD 6〇8藉離子於加速能量為2067且摻雜量為 IX〗0 13 cm-2下作植入。 為面 作表 OS値 TE整 以於 ^ ο 7 D,膜 V 7, C 砂 壓化 低氣 藉 一 矽成 化形 氣並 示積 所澱 圖以 4D體 第氣 如源 來 -------------Μ--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 回圖 Γ - .1-1 性牲 向犧 異及 直07 i 6 £側 E £ Ϊ 一^ (R形 刻面 蝕表 子側 離的 3 式 ο 6 應極 反電 0 7ί極 ο ea 7 Mft 膜下 矽在 化以 氧 -此蝕 經濟部智慧財產局員工消費合作社印製 案 地 時 同 ο 示 所 圖 E 4 第 如 的 2 ο 6 膜 緣 絶 狀H— 似 類 成 形 可 膜 矽 化 氮 ο 6 此 壁 ， 側成 及形 3 K ο 3 6矽 S /1 電氮 極 aK -__ 可 下7 為 6 不壁 , 0 域此 區 。 除 移 被 而 蓋 覆 所 案 圖 牲 犧 用 利 子 it 親 ο » 膜來 矽下 化接 氧 極 電 極 閘 下 6 成 壁形 倒 以 i W 1 及 捶 源 入加 植以 子子 離離 性此 擇丨 選子 作例 罩値 光這 一 在 為 ， 作10 a6 01極 10汲 罩及 光09 式 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 4391 〇2 B7_ 18 五、發明說明（） (請先閱讀背面之注意事項再填寫本頁) 速能量3Qev且摻雜量約2xl〇i5cir2作植入。此雜質摻 雜區域藉離子植入後，以退火於一氮氣氣氛，溫度80(TC 下1 Q分鐘及1 Q 0 Q °C下1 G秒以減少缺陷並活化雜質。 當此硬式光罩1QG1 a被使用畤，在矽的犧牲圖案7 0 5 a上 無矽化物的形成，且在源極及汲極區以自我對準的方式 ,一矽化物於是能形成，如第4F圖所示，一 10到2Gn a厚 的鈷膜藉著如濺鍍方式在整値表面上肜成，並形成為一 難熔性金靥膜1002,利用RTA(快速熱退火）作組合物的 退火以形成下面的矽層（矽基板6Q1)與難熔金屬膜1002 相互反應，於是在源極609及汲極之上選擇性地形成一 矽化物103,如第11G圖所示。此矽化物於溫度65Q至 750°C下最佳化形成，退火的氛圍最佳是氮氣，氬氣或 其它類似的氣氛下。 經濟部智慧財產局員Η消費合作社印製 在此矽化物形成之後，其下的矽及未反應的鈷以鉻酸 過氣化氫及水所混成的溶液作溼式蝕刻，如第4H圖所示 ，當退火氣氛是在氮氣中進行時，將形成氮化鈷，此氮 化鈷也可利用氫氮酸，過氣化氫及水所形成的溶液中， 以溼式蝕刻作選擇性的移除。之後，此結構在75Q°C至 850 °C以RTA再次減少此矽化物的阻值作退火。當此難熔 性金屬，不是鈷而是鈦（1 〇至3 fl π hi )也可被使用，當鈦被 利用時，利用一氨，過氧化氫及水作混合溶液以溼式蝕 刻時，過量的鈦或氪化鈦於矽化週程中進行移除。
當此矽化物選擇性地在源極及汲搔區域形成時，一下 層間絶緣膜709具約4G0至60Qnm的厚度被形成，如第3G -2 0 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^3 31 〇2 A7 _ B7 19五、發明說明（） 後光 其抛 ，式 示械01 所機10 圔學罩 漠 iff 緣 絶 間 層 下 此 化光 Μ式 Η 匿 C 硬 c 物此面 化-表 氣時上 用同的 J a 利 * 5 9 , ο ο 度 7 ί厚案 的圖 定牲 一 犧 至出 除露 移而 來除 丨移 被 亦 ，源 構於 -. 3 結 ο - ο 示 1 所物 圖化 Q IF 3 砂 第此 如當 程示 製所 同圖 _ I I 相 4 的第 圖如 Q 3 T 3 到 ο Η ο 3 1 第物 如化 用矽 利上 加 時 成 形 性 擇 選 作 上 低 降 被 可 阻 電 觸 接 61的 極上 汲17 6 及冑 05 線 60連 極極 汲 及 6 1 6 線 連 極 源 第 1 到壁 用側 應之 被示 可所 成圖 E 形 ？ 的第 物如 化 當 矽 ， 此上 ΔΗα 晶 電 效 場 中 列 施 實 膜 緣 絶 極 閘 時 成 形 移 被 上 1 ο 板 基 矽 出 露 曝 所 極 汲 及 棰 源 箸 隨 伴 地 時 同 極等 源鈦 ，或 示鈷 所如 圖 ， nur 2 膜 第屬 如金 ，點 後熔 之高 〇 一 除當 成 形 將 ο IX IL 極 汲 及 9 ο 成 形 上 面 表 傾 整 在 將 (請先閱讀背面之注意事項再填寫本頁> 地中 性列 擇施 選實 可一 上第 極這 汲在 及 C 極示 源所 在圖 6 Η 立 4 ，到 成 當 成 形，形 物案 化圖 矽牲 了犧 當 壁圔 _ 牲 的犧 或 面能 所表確 矽壁物 化側化 氧當矽 由，， 及成時 以形應 ，所反 時上屬 成其金 形於點 所物熔 矽化高 化矽與 在 地 易 容 04時 4 0 第由 1 如 無 難極 均汲 面及 表極 案源 裝·-------訂·--------線' 經濟部智慧財產局員工消費合作杜印製 為 作 來 用 被 壁 側 述 上 如 法 C 方述 造描 製來 的列 。體下 成晶在 形電將 地效膜 性場障 擇一阻 選對二 處 第 示 所 圖6n 5 約 第一 如成 形 膜 綠 絶 度 厚 的 中 列 施CV 實壓 此低 於用 。利 膜 ， 成 形 來 板 基 矽 於 化 氣 乾 ϊ ο 用 2 利膜 2 ο 緣 絶 此 為 上緣 01絶 t極 源 的 來 將 2±法 20方 膜的 緣鍍 絶濺 於著 後藉 之 - 2 ο 度 2厚 膜Bf 砂on 晶f 多 在 約 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 43sr 〇2 ^ A7 _B7_五、發明說明（2(1) 在多晶矽膜203上形成一氮化钽膜，且TaN膜1201形成厚 度約IGnnu氪化矽膜204於TaN膜1201上利用低壓CVD形 約箸 一 接 成 膜 的 厚 膜 矽 化 0 示 所 圖 B 5 第 如 膜 多 及 除 移 ο } 2 膜性 矽擇 晶選 用 利 均 案 圖 阻 光 成 形 來 罩 1 光極 作電 05極 ΓΝ.1 _ 下 作 刻 蝕 式 乾 以 案 圖 牲 犧 及 膜 障 阻 一 第 /1» 膜 障 阻 1 及 $ 榑 結 治 明 三 的 第罩 如遮 ，作 後03 之1 除 移 被 1 區 極質 電雜 極雜 閘摻 ΖΟ下量 案以微 圖及一 阻4a成 光20形 在案來 圔 ， -性 示擇 所選 圔作 βΛ. 樣 這 在
犧植 子 用子 j 1 I 例 利離 I 牲入 中 (請先閱讀背面之注意事項再填寫本頁) 為 量 能 速 3- 以 被 子 翔 X 3 及 人 植 作 量 劑 的 性 。直 成S 面), E 表 I 個(R 整刻 在蝕 6a子 ο 隹 2 0 膜性 矽應 化反 氤用 一 利 β , «ϋ 示 2 所膜 D ? 5 砂 第化 如氮 極 1 電壁 極側 閘一 下上 於面 成表 形壁 來側 蝕之 回4a 作20 刻案 蝕圖 性牲 向犧 異及 2 所 rl_ 膜ES 障5 1第 壁膜 側障 此阻 ,二 示第 成 形 所 矽 化 氤 由 的 散 擴 銅 制 抑 為 作 且 案 圖 牲 犧 用 利 示 所 團 F 5 第 如 著 接 -E ΙξΠΙΓ 極 閘 下 -- 裝·-------訂·-------‘線' 經濟部智慧財產局員工消費合作社印製 壁 側 及 3 ο 極 極 汲 及 極 源 成 形 來 入 植 子 離 性 擇 選 作 來 罩 光 作 童 能 -IJ、- 1 D 力 以 被 子 i 0 中 子 例 的 J-ly 樣 這 在
X 入 植 來 量 劑 的 及 3 ο 以0Ε 且2 膜 D,緣 CV絶 以間 璃層 玻下 。 砂一示 磷成所 硼形圖 G 來 5 約 具 且 -第 積如 殿 ， 體度 氣厚 源的 芽 η ο 作 ο 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
4 3 910 2 A7 _ _B7五、發明說明（2S 案 圖 牲 20犧 膜出 線露 絶並 間’ 層化 下坦 平 物 b 氧 用 利 磨 研 式 域 ,.¾¾ 機 學 化 面 表 上 的 Ϊ 示 丨所 圖 Η 5 第 如 作 所 t 9 下20 刻膜 蝕緣 比絶 擇間 選層 同下 不及 箸7a 有10 0壁 化侧 氣由 對成 於形 4a來 ο 2 ， 案除 圖移 牲性 犧擇 選 膜 障 阻 以 有 具 並,; 3 所 10圖 極51 電第 極如 oft ， 下面 於表 10上 1122 的覆 二 圍01 3 2 a 間 層 下 在 積 殺21 被渠 銅溝 ，了 示含 所包 圖 ， J -5 上 第丨 膜 緣 絶 膜 障 阻 部 底 的 約 具 成 鍍 濺0 銅 說 來 例 舉 示 所 圖 Q 2 到 K 2 第 如 程 製 的 樣 20同 1 2 ， 層後 銅其 的 層體 晶 電 效 場1 成 完 以 除 移 來 P Μ C 膜 屬 金 的 諝 所 用 利 2 壁 側 其 於 並 示 所 圖 R 5 第 如 膜 障 阻 二 第 為 作 (請先閱讀背面之注意事項再填寫本頁) 成 形 膜 障 胆 與 膜第 矽 化 氣 為 作 以 膜 矽 晶 多 成 形 在 後 之 膜 障 阻 案 圖 牲 犧 及 刻 的 間 絶 阻 刻 蝕 此 於 。 對除 。移 成性 形擇 將選 膜易 矽容 化較 氧被 的可 薄5a 一70 ，案 前 圖 之牲 層犧 緣 ， 阻層 刻組 蝕所 此酸 氟 由 能 層 绝 阻 0 式 溼 的 成 氫 ， 由中 的子 謂例 所屆 由這 藉在 f 〇 壁除 倒移 或性 -擇 膜選 障作 阻刻 裝.----- -丨訂·------- 經濟部智慧財產局員工消費合作社印製 法 方 的 述 20描 膜所 緣面 絶上 間於 層對 下 量 些 某 至 刻 蝕 被 亦 度 寬 的 •i」ly 榡 同 極 電 極 閘 將 中 列 施 實i 第 於 度 下 與 至 成 形 被 可 極 電 極 閘 上 寬也 的阻 極電 電的 極極 閘電 上極 -閘 因上 0 且 個 ， 這些 於大 基得 ，變 明 發 本 照 依 0 述 低上 降如 將 經 了 含 包 成 組 其 體 晶 電 效 場 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 4391 〇2 A7 B7_ 2 2 五、發明說明（） 一閘極絶緣膜於一矽基板上由矽所形成的下閘極電極， 一於下閘極電極之上，由銅所形成的上閘極電極，一具 導電性，並能提供下閘極電極足以驅動通道電流的第一 阻絶膜，且覆蓋於上閘極電極的下表面及能阻絶銅的擴 散，一第二阻絶膜具有一低的末端與第一阻絶膜相接觸 ，並且形成被覆至上閘極電極的側表面，並能阻絶銅的 擴散，一第三阻絶膜具與第二阻絶膜相接觸的末端，並 形成在上閘極電極的上表面被覆，以阻絶銅的擴散，並 且在矽基板上形成源極及汲極，於下閘極電極下形成三 明治區域。 上閘極電極經由第一到第三阻絶膜來和場效電晶體殘 留部份相接觸，也就是說，銅經由上閘極電極擴散至任 —方向可被抑制《像本發明這樣優異的效應之下，銅可 作為在不降低電晶體的特性下，場效電晶體的閘極電極。 依照本發明，製造一場效電晶體的方法包含了至少幾 値步驟，於一矽基板上形成一閘極絶線膜，在閘極絶緣 膜上形成一矽的下閛極電極，在下閛極電極上形成一犧 牲圔案，利用下閘極電極及犧牲圔案作遮罩下，在矽基 板上以雜質植入至一定區域以形成源極及汲極，在矽基 板上，形成以氣化矽作為第一層間絶縳膜，而用來被覆 下閘極電極以及犧牲画案，移除此第一層間絶緣膜以露 出犧牲圔案的上表面，選擇性僅移除犧牲圖案以露出下 閘棰電極上表面，並於下閘極電極上的第一層間絶緣膜 形成一溝渠，形成具導電性並能阻絶銅擴散的第一及第 -2 4 - 本紙張尺度適用令國國家標準（CNS)A4規格（210 X 297公釐） ---I------------t ---訂-- ----- - - (請先閱讀背面之注意事項再填寫本頁) 43 3] 〇2 A7 _B7_ 五、發明說明（25 (請先閱讀背面之注意事項再填寫本頁) 二阻絶膜，並被覆在下閘極電極的上表面及溝渠的側表 面，經由如上閘極電極的側及底表面，第一及第二阻絶 膜的溝渠中形成銅的上閘極電極，並被被覆以第一及第 二阻絶膜，且形成一第三阻絶膜以阻絶銅的擴散/並能 被覆一裸露上閘極電極的上表面。 經濟部智慧財產局員工消費合作社印製 依照本發明，製造一場效電晶體的方法，至少有幾個 步驟，在一矽基板形成一閘極絶緣膜，在閛極绝緣膜上 形成矽的下閘極電極，在下閘極電極上形成一蝕刻阻絶 層，.在蝕刻阻絶層上形成一犧牲圖案，利用下閘搔電極 及犧牲圖案作為一遮罩，在矽基板植入雜質至一定區域 中，以形成源極及汲極，在矽基板上形成一第一層間絶 緣膜，以致於被覆下閘掻電極及犧牲圖案，選擇性移除 第一層間絶緣膜以露出犧牲圓案的上表面，及在下閘極 電極上形成一溝渠，選擇性地移除犧牲圖案以露出蝕刻 阻絶層的上表面，移除此蝕刻阻絶層以露出下閘極電極 上表面，形成具導電性，並對銅擴散有阻礙的第一及第 二阻障瞑，且被覆下閘極電極的上表面及溝渠側表面， 經由第一及第二阻障膜，並在溝渠中形成銅的上閘極電 極，如此上閛極電極的底及倒表面均被覆以第一及第二 阻障膜，且形成第三阻障膜以阻絶銅的擴散，如此被覆 —上閛掻電極上裸露表面。 利用上逑製迪方法，上閘極電極形成與場效電晶體殘 留部份相接觸，並經由第一至第三阻障膜，也就是說， 銅擴散由上閘極電棰至任一方向可被阻絶，像本發明這 -2 5 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 3 31〇2 A7 _B7_ 五、發明說明（25 樣優異的效應，可用銅作為在不降低電晶體特性下，閘 棰的材料。 (請先閱讀背面之注意事項再填寫本頁) 除此之外，銅的上閘極電極乃形成在源極和汲極之後 ，也就是説，上閘極電極乃形成在高溫退火以活化源極 及汲極形成之後，由於這樣的結果，上閘極可利用具相 對低熔點的銅來形成。 經濟部智慧財產局員Η消費合作社印製 依照本發明，場效電晶體製造方法至少包含了幾個步 驟，在一矽基板上閛極絶緣膜的形成，在閘極絶緣膜矽 的下閘極電極的形成，在下閘極電極上犧牲圏案的形成。 利用下閘搔電極矽基板以雜質植入至一定區域，且以犧 牲圖案作為遮罩來形成源掻和汲極。形成一用來阻絶銅 的擴散於下閘極電極側表面及犧牲圖案的一種絶緣性材 料的側壁。在矽基板上的氣化矽形成第一層間絶緣膜， 以致於用來被覆下閘極電極及犧牲圖案，移除此第一層 間絶緣膜以露出犧牲圖案的上表面，在下閘極電極以選 擇性地移除犧牲_案以形成一溝渠。形成具導電性，並 能阻絶銅擴散的第一阻障膜，且被覆下閘極電極的上表 面，使得第一阻障膜的兩端與側壁相接觸。經由第一阻 障膜於溝渠中形成銅的上閘極電極，於是此上閘極電極 的底表面被被覆以此第一阻障膜，而且上閘極電極的兩 側表面均被一由側壁所形成的第二阻障膜所被覆，形成 一第三阻障膜以阻絶銅的擴散，並且被覆在上閛極電極 的上表面β 依照本發明，場效電晶體製造的方法其包含了至少幾 -26- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 43 91 02 A7 B7 經濟部智慧財產局員工消費合作社印製 , 2 5 五、發明說明（） 個步驟：於矽基板上形成一閛極絶緣膜，在閘極絶緣膜 上形成矽的下閘極電極；在下閛極電極上形成一蝕刻阻 絶層；在蝕刻阻絶層上形成犧牲圖案；利用下閘極電極 的矽基板，摻雜雜質至一定區域内，且以犧牲圖案'作遮 罩來形成源極及汲極；形成一絶縴材料的側壁以作為銅 在下閘極電極的兩剷表面擴散的阻礙，此蝕刻胆絶層及 犧牲圖案，形成了在矽基板上氣化矽以形成第一層間絶 緣膜，並以被覆下閘極電極，此蝕刻阻絶層，以及犧牲 圖案，移除了第一層間絶緣膜以露出犧牲圖案的上表面 ;選擇性地移除犧牲圖案以露出蝕刻阻絶層的上表面， 移除蝕刻阻絶層以於下閘極電極上形成一溝渠，形成具 導電性並能阻絶銅擴散的第一阻障膜，以致於被覆與下 閘極電極相接觸，並且使得第一阻障膜的兩端與倒壁相 接觸；經第一阻障膜於溝渠形成銅的上閘極電搔，因此 上閘極電極的底表面被被覆以第一阻障膜，且上閘極電 掻的兩側表面被被覆以一由側壁所形成的第二阻障膜， 同時形成一第三阻障膜以阻絶銅的擴散，於是被覆一曝 露上閛極電極的上表面。 依照本發明，對一場效電晶體製造的方法其包含了至 少幾値步驟：在矽基板上一閘極絶緣膜的形成；在閘極 絶緣膜上矽的下閘極電極形成；在下閘極電極上蝕刻阻 絶層的形成，在蝕刻阻絶層上形成一犧牲圔案；利用下 閘極電搔的矽基板來摻雜雜質至一定區域中，而且以犧 牲圖案作一遮罩來形成源極和汲極；在下閘極電極的兩 -2 7 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----til! --------訂-I 丨！ ----線 I (請先閱讀背面之汶意事項再填寫本頁) A7 ^ 3 9t 〇2 B7 五、發明說明（2 6) (請先閱讀背面之注意事項再填寫本頁) 但IJ表面形成阻絶錮擴散的絶緣材料作為刨壁。此蝕刻阻 絶雇，及犧牲圖案；於矽基板上形成第一層間為氣化砂 的絶緣膜，如此被覆下閘極電極，蝕刻阻絶層，以及犧 牲圖案；選擇性地移除第一層間絶緣膜以露出犧牲圖案 的上表面，且在下閘極電極上形成一溝渠，選擇性地移 除犧牲圖案以露出蝕刻阻絶層的上表面，移除蝕刻阻絶 層，形成一具導電性並能阻絶銅擴散的第一阻障膜，而 被覆與下閘掻電極的上表面相接觸，並且使得第一阻障 膜的兩端與側壁相接觸；經第一阻障膜在溝渠中形成一 銅的上閘極電極，如此上閘極電極的底表面被被覆以第 一阻障膜，同時，上閘極電極的兩側表面被覆以由側壁 所形成的笫二阻障膜，並且形成一第三阻障膜來阻絶銅 的擴散，而使得被覆在上閘極電極的上表面。 基於上述製造方法，上閘極電極形成與殘留部份場效 電晶體相接觸，並經由第一至第三阻障膜，也就是說， 銅由上閘極電極的擴散至任何方向可被阻絶。像本發 明這樣優異的效應，可以銅作為在不降低電晶體特性下 ，被用來作為閘極的材料。 經濟部智慧財產局員工消費合作社印製 除此之外，由於側壁亦可作為第二胆障膜，製程能被 簡化。 再者，銅的上閘極電極形成乃於源極及汲極形成之後 ，也就是說，上閘極電極乃於高溫退火以活化形成源極 及汲極後形成，由於這樣的結果，上閘極電極可用一相 對低熔點的銅來形成。 "28 — 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 ^3 91 〇2 . 五、發明說明（2 7) 符號之 m 明 10 1. * - 矽 基 板 10 2. 閘 狀 絶 緣 膜 10 3. 下 閛 極 電 極 10 4. 上 閘 極 電 極 10 5, 阻 障 膜 10 6. 阻 障 膜 10 7. 氣 化 矽 10 7a - 側 壁 108 . 微 摻 雜 區 10 9, 源 極 110- 汲 極 111. 絶 緣 膜 112. * - 接 觸 洞 112a •- 插 塞 1 1 3 . • 穿 越 洞 113a -- 插 塞 1 1 4 . 阻 障 膜 1 1 5 . m 膜 115a * 鋁 銅 合 金 1 1 6 . 氮 化 鈦 117 . * · 源 極 電 極 連 線 1 1 8 . 閘 極 電 極 連 線 2 0 2 . 絶 緣 膜 -29- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 43 9ί 〇2 -2 8 五、發明說明（） Α7 Β7 經濟部智慧財產局員工消費合作社印製 2 0 3 .. .,.0 晶 矽 膜 2 0 4 .. …気 化 砂 膜 2 0 4 a. ...m 牲 圈 案 2 0 5.. 阻 圖 案 2 0 6.. ...m 化 矽 膜 2 0 6 a. * * 化 砂 膜 2 0 9… …T 層 間 絶 線膜 2 1 0… …m 渠 2 11.. …m 化 m 膜 2 12.. ...m 層 6 0 1… …s 板 6 0 2… ...m 狀 絶 緣 膜 6 0 2 a. ---Μ 狀 絶 緣 膜 6 0 3 .. …τ 閘 極 電 極 6 0 4… …± 閘 極 電 極 6 0 5.. …Ρ且 膝 障 膜 6 0 6… …1¾ 障 膜 6 0 7… …但！1 壁 6 0 8.. m 雜 區 609… ...m 極 6 10.. …ί及 極 6 12.. 觸 涧 6 13,. …接 觸 洞 6 1 6… 極 連 線 6 17.. …汲 極 連 線 -30- ------.------- 裝—---訂-----i !線(請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員Η消費合作社印製 43 9102 A7 _B7 2 9 五、發明說明（) 703... ..多 晶 矽 膜 7 G 4… .氣 化 矽 膜 7 0 4 a.. .•阻 絶 層 705... •多 晶 矽 膜 7 0 5 a … ..犧 牲 圖 案 7 0 6… .光 阻 圖 案 707... ..氧 化 矽 膜 709... .層 間 絶 緣 膜 7 1 0… .溝 渠 711... .•氮 化 鉅 膜 712... .銅 層 7 1 3… .層 間 絶 緣 膜 1001.. • •氣 化 矽 膜 1001a. • •硬 式 光 罩 ί 0 0 2 .. 難 熔 金 屬 膜 1 0 0 3.. • •矽 化 物 1201,. 化 m 膜 1201a. .阻 障 膜 140 1 .. ..基 板 1 4 0 2 .. •.閘 極 绝 m 膜 1 4 0 3 *. •.下 閘 極 電 極 1404.. •.阻 障 膜 1405.. ..銅 上 閛 極 1 4 0 6 *. ..阻 障 膜 -31- -------------* — 丨 I ----訂·--I (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 3 9102 A7 心 ,30 五、發明說明（） 經濟部智慧財產局員工消費合作社印製 14 0 7… .側 壁 14 0 8 .. .•微 摻 雜 區 14 0 9 * •.源 極 14 1 0 . ..汲 極 14 1 1 . •内 層 絶 緣 膜 14 1 2 , .電 極 連 線 14 1 2a, •.阻 障 膜 14 1 3.. ..源 極 連 線 14 1 3a . • 阻 障 膜 14 1 4 , ，插 塞 14 1 4 a , .•阻 障 膜 14 1 5 . • 插 塞 14 1 5 a . ..阻 障 膜 14 1 6… .保 護 绝 緣 膜 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 43 9102 A8 B8 C8 D8 申請專利範圍
    膜（102, 閘極電極 擻為其包 6 0 1 >由矽 形成的下閘極 (10 4 , 6 0 4 ),其由上 由銅所形成， —第一阻障膜（1 0 5 , 6 G 5 )， 下閘極電極電流並足以驅動通 該上閘極電極之下表面並阻絶 一第二阻障膜（105，605)具 接觸，且形成來被覆該上閘極 含： 所組成，經一閘極絶緣 電極（103 , 603); —上 述該下閘極電極，乃為 其具傳導能力，能提供 道，而且形成為被覆一 銅擴散， 下端與該第一阻障膜相 電極的側表面，以及阻 請 先 閱 讀 .背 面 之 注 意 事 項 再重裝 尽 . 頁I 絶銅擴散 其具末端部份與該第二 極電棰的上表面，並且 一第三阻障膜（1〇6, 6Q6), 阻障膜，且形成被覆至該上閘 能阻絶銅的擴散； 一在該矽基板上形成之源極及汲極U 〇 9 , 1 1 0 , 6 0 9 ,610)，並在該下閘極電極下夾成一個匾域。 如申請專利範圍第1項之場效電晶體，其中該電晶體 訂 線 經濟部智慧財產局員工消費合作社印製 3 該之 緣 體 71且膜 絶 晶 ,，緣 三 電 11上絶 第 該 (1面的 中 中 膜表下 其 其 緣側況 ， ， 絶的情。體 體 之極刻成晶 晶 成電蝕構電 電 形極定所效 效 所閘預料場 場3-上下在材之。之-3 極至於緣項成項 電伸低絶 1 形 3 極延一的第所第 問膜具成圍料圍 該障由形範材範 在阻膜所利緣利 括二障，專絶專 包第阻率請一請 更該二刻申由申 , 第蝕如膜如 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 3 91 〇2 A8 B8 C8 D8 六、申請專利範圍 有 具 及 絶 該 至 伸 延 ),膜 09緣 (2絶 層 三 緣第 絶該 之且 成並 形孔 上洞 板之 基上 矽極 在電 括極 。 包 間上 更上層 在 第 。 及成 二 形 第所 中一 其之 ，物 體化 晶氮 電屬 效金 場火 之耐 項或 3 屬 第金 圍火 範耐 利由 專膜 請障 申阻 如三 5 障構 阻所 一 料 第材 中緣 其絶 , 的 體度 晶厚 電需 效所 場經 之流 項流 1 電 第道 圍通 範讓 利能 專具 請由 申乃 。 如膜成 經濟部智慧財產局員工消費合作社印製 7 .如申請專利範圍第1項之場效電晶體，其中第一，第 二及第三絶緣膜乃由耐火金屬及耐火金屬氮化物之一 所構成。 8. 如申請專利範圍第2項之場效電晶體，其中絶緣材料 乃是氮化矽及氮化硼之一。 9. 一種場效電晶體之製造方法，其持徽為其包括至少以 下步驟： 在一矽基板（101，601)上形成一閘極絶緣膜（1〇2, 602);在該閘極絶緣膜上形成一由矽製成之下閘極電 極U03, 603);在下閛極電極上形成犧牲圖案（204a， 7〇5a);使用該下閘極電極與該犧牲画案為遮罩將雜 質摻入該矽基板之一預設區域中以形成源極及汲極 U09, 110, 609, 610);在矽基板上形成氧化矽的第 一層間絶緣膜（2 0 9 , 7 0 9 ),以覆蓋下閘極電極及犧牲 圖案；移除第一層間絶緣膜以露出犧牲圖案的上表面 ;只選擇性移除犧牲圔案以露出下閘極電極的上表面 -3 4 - -—--I - - - - - - - * I [ i Ϊ J I I i - - - - - - - I (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 43^1 02 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 ，並且在下閘搔電極的第一層間絶縳膜上形成一溝渠 (21G，710),;形成具一傳導性並能阻絶銅散的第一 及第二阻障層，並使被覆在溝渠側表面及下閘極電極 的上表面處；形成一經第一及第二阻障膜，在溝渠中 的銅上閘極電極，以致於以第一及第二阻障膜來被覆 至上閛極電極的倒及底表面上；形成阻絶銅擴散的第 三阻障膜，並被覆在露出的上閘極電極上表面處。 10. 如申諳專利範圍第9項之製造方法，其中該犧牲圖案乃 由一於比矽及氣化矽還髙的蝕刻率的蝕刻材料，於一 定的蝕刻情況下所形成。 11. 一種場效電晶體之製造方法，其待徵為其包括至少 以下步驟： 在矽基板上形成一閘極絶緣膜；在閘極絶緣膜上形 成矽質的下閘極電極；在下閘極電極上形成一蝕刻阻 絶層；在蝕刻阻絶層上形成一犧牲圖案；利用在下閘 極電極的矽質基板，摻雜雜質至一定的區域中，且利 用犧牲圖案作為遮罩來形成源極及汲極；在該矽基板 上形成氧化矽的第一層間絶緣膜，以致被覆在下閘極 電極及犧牲圖案上；移除第一層間絶綠膜以露出犧牲 圖案的上表面；選擇性移除犧牲圖案以露出蝕刻阻絶 層的上表面，移除蝕刻阻絶層以露出下閘極電極的上 表面及在下閘極電極處形成一溝渠，形成具傳導性並 能阻絶銅擴散的第一及第二阻障膜，以致被覆在下閘 極電極的上表面及溝渠的側表面；在溝渠上經第一及 -3 5 - {請先閱讀背面之注意事項再填寫本頁) 裝----- 訂---------峻 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） ABCD 43 91 02 六、申請專利範圍 第二阻絶膜形成銅的上閘極電極，如此在上閘極電極 的刨及底表面加以第一及第二阻障膜所被覆；形成能 阻絶銅擴散的第三阻障膜，以致被覆至露出的上閘極 電極上表面。 1 2 . —種場效電晶體之製造方法，其待徵其包括至少以 下步驟； 在矽基板上形成閘極絶緣膜；在閘極絶綠膜上形成 矽質的下閘極電搔；在下閘極電極上形成一蝕刻阻絶 層；在蝕刻阻絶層上形成一犧牲圖案；利用在下閘極 電極的矽基板上，摻雜雜質至預設區域，並以犧牲圖 案作遮罩而形成源極及汲極；在矽基板上形成氧化矽 的第一層間絶緣膜，以至被覆在下閘極電極及犧牲圖 案上；選擇性移除第一層間絶緣膜以露出犧牲圖案的 上表面及在下閘極電極上形成一溝渠；選擇性地移除 犧牲圖案以露出蝕刻阻絶層的上表面；移除蝕刻胆絶 層以露出下閘極電極的上表面；形成具傳導性並能阻絶 擴散的第一及第二阻障膜t以致被覆在下閘極電極的 上表面及溝渠側表面，·形成在溝渠中經第一及第二阻 障膜的銅上閘極電極，如此上閘極電極的底及倒表面 被以第一及第二咀障膜所被覆；且形成能阻絶銅擴散 的第三阻障膜，以致被覆在上閘極電極的上表面上。 13·如申謓專利範圍第12項之製造方法，其中犧牲圖案 由於較高於氧化矽，並於預設的蝕刻倩況下的蝕刻率 的蝕刻材料所形成。 -36- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀嘴面之注意事項再填寫本頁) '裝--------訂------- !竣 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 Α8 Β8 C8 D8 六、申請專利範圍 14. 如申請專利範圍第9項之製造方法，更包括至少以 下步驟： 在下閘極電極的上表面露出之後，並形成溝渠，以 形成一難熔金靥膜；在難熔金屬上形成一難熔金屬氮 化物膜；形成銅膜；移除在此區域上之銅膜，難熔金 屬以及難熔金屬氪化物膜，此外在溝渠形成銅的上閘 極電極，以及由難熔金靥膜及難/溶4%屬氮化膜形成第 一及第二阻障膜。 15. 如申請專利範圍第9項之製更包括以下之步驟 在下閘極電極的上表面，形成溝渠，形成第 一難熔金靥膜；在第一難熔金屬膜上形成一難熔金屬 氮化物膜；在難熔金屬氮化物膜上形成第二難熔金靥 膜；形成銅膜；在溝渠以外的區域移除銅膜，第一難 熔金屬膜，難熔金靥氪化物膜以及第二難熔金屬膜，形 成上閘極電極和由第一難熔金屬膜，難熔金屬氮化物 膜及第二難熔金屬膜，形成第一及第二阻障膜。 16. 如申請專利範圍第14項之製造方法，更包括： 在與下閘極電極柑接觸而形成難熔金靥膜；且與下 閘極電極相接觸，退火難熔金屬膜以形成舆下閘極電 極相接觸的難熔金靥矽化膜，及部份第一阻障膜的難 熔金靥矽化膜。 17. —種場效電晶體之製造方法，其待徽為其包括以下 步驟： 在矽基板上形成一閘極絶緣膜；在閘極絶緣膜上形 -37- 本紙張尺度適用t國國家標準（CNS)A4規格（210 X 297公釐） n n IV I— I .^1 一OJ« in r—· p·— n ^1- I (請先閱讀背面之注音心事項再填寫本頁) 8 888 ABCD 43 9102 、申請專利範圍 成一下閘極電極；在下閘極電極上形成一犧牲圓案； 利用下閘極電極在矽基板上摻雜雜質於一預設區域中 ，並以犧牲圔案作為遮罩以形成源極及汲極；形成一 絶緣材料的側壁（1 Q 7 a )來阻絶在下閘極電槿的側表面 及犧牲圖案中銅的擴散；在矽基板形成氧化矽的第一 層間絶緣膜，以致覆蓋下閘極及犧牲圖案；移除第一 層間絶緣膜以露出犧牲圖案的上表面；在下閘極電極 處選擇性地移除犧牲圖案以形成一溝渠；形成具傳導 性，並能阻纪銅擴散的第一阻障膜（1201a);並被覆 至下閘極電極的上表面，並且使得第一阻障膜的兩端 與側壁相接觸；在溝渠中經由第一阻障膜形成銅的上 閘極電搔，以致於上閛極電極的底表面被第一阻障膜 所被覆，且上閘極電極的兩倒表面以第二阻障膜所被 ，以形成側壁；並且形成能阻絶銅擴散的第三胆障膜 ，以致被覆於外露的上閘極電極之上表面。 18.—種場效電晶體之製造方法，其特擻為其包括以下步 驟： 在一矽基板上形成一閘極絶綠膜；在閘極絶緣膜上 形成矽質的下閛極電極；在下閘極電極上形成一蝕刻 阻絶層；在蝕刻阻絶層上形成犧牲圖案；利用下閘極 電極在矽基板上，摻雜雜質於預設區域中，並以犧牲 圖案作為遮罩以形成源極及汲極；形成一絶緣材料的 倒壁以阻絶在下閘極電極的兩側表面蝕刻阻絶層及犧 牲圖案銅的擴散；在矽基板上形成氧化矽的第一層間 絶緣膜，以致於被覆至下閘極電極，蝕刻阻絶層及犧 -38- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） ------r------.^---訂·--------吹 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 43 91 02 A8 B8 C8 D8 六、申請專利範圍 牲圖案；移除第一層間絶综膜以露出犧牲圖案的上表 面；選擇性移除犧牲圖案以露出蝕刻阻絶層的上表面 ;移除蝕刻阻絶層以形成在下閘極電極的溝渠；形成 具傳導性並能阻絶銅擴散的第一阻障膜，並使得與閘 極電極相接觸的被覆，使得的第一阻障膜的兩端與倒 壁相接觸；在溝渠中經由第一阻障膜形成錮的上閛極 電極，如此使得上閘搔電極的底表面以第一阻障膜被 覆，且上閛極電極的兩側表面以第二阻障膜所被覆形 成側壁；並且形成能阻絶銅擴散的第三阻障膜，以致 於被覆於一外露上閘極電極的上表面處。 19. 一種場效電晶體之製造方法，其特徵為其包括以下 步驟： 在一矽基板上形成一閘極絶緣膜；在閘極絶緣膜上 形成一下閘極電極；在下閘極電極上形成一蝕刻阻絶 層；在蝕刻阻絶層上形成一犧牲圖案；利用下閘極電 搔的矽基板上，摻雜雜質至一預設區域，並以犧牲圖 案作為遮罩來形成源極及汲極；形成能阻絶銅擴散絶 緣材料的側壁於下閘極電極的兩側表面上，蝕刻阻絶 層及犧牲圖案上；選擇性地移除第一層間絶緣膜以露 出犧牲_案的上表面，並在下閘極電極處形成一溝渠 ;選擇性地移除犧牲圖案並露出蝕刻阻絶層的上表面 :移除蝕刻阻絶層；形成具傳導性並能阻絶銅擴散的 第一阻障膜，以致被覆於與下閘極電極的上表面相接 觸，並使得以第一阻障膜兩端與刨壁相接觸；在溝渠 -39 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂·--------峻 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 43 91 02 B8 C8 D8 六、申請專利範圍 中經由第一阻障膜形成銅的上閘極電極，如此使得上 閘極電極的底表面被被覆以第一阻障膜，且上閘極電 極的兩侧表面被由側壁所形成的第二阻障膜所被覆； 並且形成能阻絶銅擴散的第三阻障膜，以致於被覆在 一外露上閘極電極的上表面。 2 0 .如申請專利範圍第U項之製造方法，其中倒壁乃由 氪化矽所構成。 21.如申請專利範圍第S項之製造方法，其中第一阻障 膜乃由ΓΙ化下閘極電極的上表面至一定厚度，並使得 一通道電流能通過。 2 2.如申請專利範圍第9項之製造方法，其中該第一或 第二阻障膜乃藉箸增加粒子以角度90°或接近9G° , 入射在溝渠的底表面而形成。 23.如申請專利範圍第1項之場效電晶體，其中第一阻 障膜為具至少兩層膜的多重膜。 2 4 .如申請專利範圍第1項之場效電晶體t其中第一阻 障膜乃是具其中之一為難熔金靥層，難熔金屬矽化物 層，難熔金颶、矽及氮化矽的化合物，和難熔金屬氮 化物層，二種以上所組成。 25. 如申請専利範圍第23項之場效電晶體，其中第一阻 障膜乃是一種多重膜，其最底層由一層金屬矽化物或 難熔金屬膜、矽及氮的化合物所構成。 26. 如申請專利範圍第2 5項之場效電晶體，其中第一阻 障膜乃為一多層膜，由一層金屬矽化層或由難熔金屬 _ 4 0 — 本紙張尺度適用中國國家標準（CNS)A4規格（210^ 297公釐） n H ϋ ϋ —h. ϋ ϋ ϋ ϋ ^1 II ‘ n »1 I It I 1 一-o, k ϋ n n I n i n I .. ! (請先閱讀背面之注意事項再填寫本頁) 4 3 91 0 2 A8 B8 CS D8 六、申請專利範圍 由 。 且上 並之 , 層 層化 底矽 最屬 成金 Ϊ t 構财 來在 *蜃 物堆 合 層 化物 的化 成氮 組靨 所金 氣熔 ，難 矽層 第 圍 範 利 專 請 申 如 第 中 其 體 晶 電 效 場 之 項 屬靥 金金 熔熔 由一 或 ， 層層 化底 矽最 屬成 金構 層來 一 物 由合 ，化 膜的 層成 多組 一 所 為氪 乃 ， 膜矽 障 - 金 熔 Μίΐ? ΛΜ3 1 由 且 並 上 之 層 化 矽 屬 金 此 C 在成 S 形 堆層 層上 物最 化在 氮屬 專 請 Φ 金 熔 1 中 其 體 晶 電 效 場 之 項 1Χ 第 圍 範 上 極 汲 及 極 源 在 膜 化 矽 屬 法 方 造 製 之 項 9 第 圍 範 利 專 請 申 層 牲 犧 中 其 (請先閒讀背面之注意事項再填寫本頁) 用 利 極 電 極 閛 下 及 層 絶 阻 刻 蝕 罩 光 式 硬 製 法 方 造 製 之 項 1- 第 圍 範 利 專 請 申 如 層 牲 犧 中 其
    料 材 緣 絶 中 其 體 晶 效 場 之 項 3 第 圍 範 利 專 請 如 I n HI n n ^ -01 n n I 經濟部智慧財產局員工消費合作社印製 含 及 矽 化 氮 種 一 為 乃 第 圍 範 利 專 請 甲 如 體 晶 J0電 匕效 彳場 ό 項 硼 料 材 緣 絶 中 其 物 化 0 的 硼 含 及 矽 化 氪 « 一 為 乃 材 緣 絶 中 其 體 晶 電 效 場 之 項 5 第 圍 範 利 專 請 Ψ 如 為 乃 硼 含 及 矽 化 氪 8 物 —1-1 氮 材 緣 絶 中 其 體 晶 i OfiSr 效 場 之 項 6 第 圍 範 利 專 請 申 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 2 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 料乃為一種氮化矽及含硼的氮化物。 36.如申請專利範圍第14項之製造方法， 驟：形成與下閘極電極相接觸的難熔 閘極電槿相接觸的難熔金屬膜作退火 極電極相接觸的難熔金屬矽化物膜， 物膜為第一阻障膜的一部份。 3 7 .如申請專利範圍第1 7項之製造方法， 蝕刻阻絶膜及下閘極電極均利用由氧 硬式光罩所製成。 38. 如申請專利範圍第22項之製造方法， 蝕刻阻絶膜及下閘極電極均利用由氣 硬式光罩所製成。 39. 如申請專利範圍第14項之製造方法， 蝕刻阻絶膜及下閘極電極均利用由氣 硬式光罩所製成。 40. 如申請專利範圍第9項之製造方法， 驟： 下閘極電極的上表面裸露及溝渠形 難熔金屬，矽及氮所形成化合物的膜 屬，矽及氮所形成化合物膜之上，形 化物膜；形成銅的上閘極電極；移除 膜，難熔金屬膜及難熔金屬氮化物膜 閘極電極及由難熔金屬膜及難熔金屬 阻障膜。 -42 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 更包括以下步 金屬膜；在與下 ,以形成與下閘 此難熔金颶δ夕化 其中犧牲層， 化矽或氪化矽作 其中犧牲層， 化矽或氮化矽作 其中犧牲層， 化矽或氪化矽作 更包括以下步 成之後，形成由 ;在此由難熔金 成一難熔金屬m 在溝渠之外的銅 ,以形成銅的上 氛化物膜的第二 請 先 閱 讀 .背 面 之 注 意 事 項 再 填二 !裝 頁 I 訂 43 91 02 AS B8 C8 D8 六、申請專利範圍 步 下 以 括 包 更 法 方 造 製 之 項 9 第 圍 範 利 專 請 如 驟 形熔 ， 舞 後此 之在 成； 形膜 渠的 溝物 及合 ，化 露成 裸組 面所 表m 上及 的矽 極 ， 電屬 極金 閘熔 下難 在由 成 屬膜 金屬 熔金 難熔 一 難 成一 形成 ，形 上上 之膜 膜物 物化 合氮 化鼷 成金 組熔 段 難 氮在 及 ； 矽膜 -物 屬化 金氮 . 靥 膜金 銅熔 的難 外二 之第 渠及 溝膜 在物 除化 移 Μ ; 屬 極金 電熔 極難 m年 1 上膜 的屬 膜金 銅熔 成難 形.一 ;第 金的 熔成 難形 一 所 第膜 由屬 及金 ，熔 極難 電二 極第 閘及 上膜 的物 銅化 。 成氮膜 形靥障 以金阻 ，熔二 域難第 區，及 的膜一 膜屬第 步 下 以 括 包 更 法 方 造 製 之 項 7 第 圍 範 利 專 請 Ψ 如 驟 與與 在在 ; 成 膜 應 屬反 金以 熔 ， 難火 一 退 成作 形觸 處接 觸膜 接屬 相金 極熔 電難 極和 閘極 下電 與極 在閘 下 矽為 ，膜 屬物 金合 熔化 難氮 的及 砂 砂 和 ， 膜屬 屬金 金熔 熔難 難含 。 處此份 觸，部 接膜一 相的的 極挠膜 電合障 極化阻 閑氣 一 下及第 (請先閲讀'f面之注意事項再填寫本頁) --------訂· —---— 埃 經濟部智慧財產局員工消費合作杜印製 本紙張反度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW088120970A 1998-12-02 1999-12-01 Field effect transistor and method of manufacturing the same TW439102B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34279198 1998-12-02

Publications (1)

Publication Number Publication Date
TW439102B true TW439102B (en) 2001-06-07

Family

ID=18356534

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088120970A TW439102B (en) 1998-12-02 1999-12-01 Field effect transistor and method of manufacturing the same

Country Status (3)

Country Link
US (2) US6531749B1 (zh)
KR (1) KR100319681B1 (zh)
TW (1) TW439102B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106990882A (zh) * 2017-01-25 2017-07-28 友达光电股份有限公司 面板及其制造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040025949A (ko) * 2002-09-17 2004-03-27 아남반도체 주식회사 반도체 소자의 게이트 형성 방법
US20050151166A1 (en) * 2004-01-09 2005-07-14 Chun-Chieh Lin Metal contact structure and method of manufacture
US20060289931A1 (en) * 2004-09-26 2006-12-28 Samsung Electronics Co., Ltd. Recessed gate structures including blocking members, methods of forming the same, semiconductor devices having the recessed gate structures and methods of forming the semiconductor devices
CN101317253B (zh) * 2005-11-28 2010-10-27 Nxp股份有限公司 用于半导体器件的自对准肖特基结的制造方法
KR100639220B1 (ko) * 2005-12-01 2006-11-01 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
JP2007158220A (ja) * 2005-12-08 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US7582558B2 (en) * 2006-07-14 2009-09-01 Intel Corporation Reducing corrosion in copper damascene processes
KR100836763B1 (ko) * 2006-12-28 2008-06-10 삼성전자주식회사 반도체 소자 및 그 형성 방법
JP5117740B2 (ja) * 2007-03-01 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100907181B1 (ko) * 2007-09-19 2009-07-09 주식회사 동부하이텍 반도체 소자 및 이의 제조방법
US20090139558A1 (en) * 2007-11-29 2009-06-04 Shunpei Yamazaki Photoelectric conversion device and manufacturing method thereof
KR101045089B1 (ko) * 2008-08-22 2011-06-29 주식회사 하이닉스반도체 반도체 장치 및 그 제조방법
US8236691B2 (en) * 2008-12-31 2012-08-07 Micron Technology, Inc. Method of high aspect ratio plug fill
US9601630B2 (en) 2012-09-25 2017-03-21 Stmicroelectronics, Inc. Transistors incorporating metal quantum dots into doped source and drain regions
US9748356B2 (en) 2012-09-25 2017-08-29 Stmicroelectronics, Inc. Threshold adjustment for quantum dot array devices with metal source and drain
US10002938B2 (en) 2013-08-20 2018-06-19 Stmicroelectronics, Inc. Atomic layer deposition of selected molecular clusters
US9754827B1 (en) 2016-04-29 2017-09-05 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabrication method thereof
US10546785B2 (en) 2017-03-09 2020-01-28 International Business Machines Corporation Method to recess cobalt for gate metal application
US10490673B2 (en) * 2018-03-02 2019-11-26 Texas Instruments Incorporated Integration of graphene and boron nitride hetero-structure device
US10468491B1 (en) 2018-07-03 2019-11-05 International Business Machines Corporation Low resistance contact for transistors

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0673375B2 (ja) * 1984-03-19 1994-09-14 富士通株式会社 半導体装置の製造方法
JPH07115196A (ja) 1993-10-14 1995-05-02 Toshiba Corp 半導体装置及びその製造方法
KR0129985B1 (ko) * 1993-12-17 1998-04-07 김광호 반도체장치 및 그의 제조방법
JPH07273326A (ja) 1994-03-31 1995-10-20 Toshiba Corp 半導体装置とその製造方法
US5654570A (en) * 1995-04-19 1997-08-05 International Business Machines Corporation CMOS gate stack
JPH09312391A (ja) * 1996-05-22 1997-12-02 Toshiba Corp 半導体装置およびその製造方法
US6124189A (en) * 1997-03-14 2000-09-26 Kabushiki Kaisha Toshiba Metallization structure and method for a semiconductor device
JPH1187701A (ja) 1997-09-04 1999-03-30 Matsushita Electron Corp 半導体装置及び半導体装置の製造方法
US5940698A (en) * 1997-12-01 1999-08-17 Advanced Micro Devices Method of making a semiconductor device having high performance gate electrode structure
US6093628A (en) * 1998-10-01 2000-07-25 Chartered Semiconductor Manufacturing, Ltd Ultra-low sheet resistance metal/poly-si gate for deep sub-micron CMOS application

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106990882A (zh) * 2017-01-25 2017-07-28 友达光电股份有限公司 面板及其制造方法
CN106990882B (zh) * 2017-01-25 2020-03-06 友达光电股份有限公司 面板及其制造方法

Also Published As

Publication number Publication date
US6531749B1 (en) 2003-03-11
KR20000047841A (ko) 2000-07-25
US20030122179A1 (en) 2003-07-03
KR100319681B1 (ko) 2002-01-09

Similar Documents

Publication Publication Date Title
TW439102B (en) Field effect transistor and method of manufacturing the same
TWI255007B (en) Method of fabricating a semiconductor device having reduced contact resistance
TW399330B (en) Semiconductor device, memory cell, and processes for forming them
TW201143028A (en) Methods, structure and devices for increasing memory density
JPS6273772A (ja) 半導体デバイスの製作方法
TWI306622B (en) Method of forming silicided gate structure field of the invention
TWI690047B (zh) 半導體結構、半導體裝置、和形成半導體結構的方法
TW412793B (en) Process for fabricating semiconductor integrated circuit device having polycide line and impurity region respectively exposed to contact holes different in depth
JPH08236729A (ja) 半導体素子の製造方法
TW201123356A (en) Wiring structures and methods of forming wiring structures
TWI226667B (en) Transistor fabrication method
TW200525614A (en) A word line structure with single-sided partially recessed gate and method for forming the same
JP3173094B2 (ja) Ｍｏｓトランジスタの製造方法
JPH0438877A (ja) 半導体装置
KR100313547B1 (ko) 반도체 소자의 제조방법
TWI253756B (en) Method for fabricating thin film transistors
KR20000021387A (ko) 반도체 디램의 셀 및 코아 영역을 위한 직접 콘택의 제조 방법
TWI259559B (en) Semiconductor memory device, semiconductor device, and method for production thereof
TWI221004B (en) Semiconductor structure with locally-etched gate and method of manufacturing same
TW200527649A (en) Low stress sidewall spacer in integrated circuit technology
TW559906B (en) Manufacturing method of semiconductor device
TWI223392B (en) Method of filling bit line contact via
JP4703364B2 (ja) 半導体装置及びその製造方法
JPS5974668A (ja) 集積回路接点構造体
KR100811449B1 (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent