TW425721B - A novolatile storage device and control method therefor - Google Patents

Description

425721

五、發明說明（1) 爱:明背景. 發明之領域 揮發性儲存裝置， 發性儲存裝置單元 本發明係關於電可程式化可抹除非 特別是關於用於核對與改正儲存在非揮 中之資料的技術。 相關技術之描述 電可程式化可抹除非揮發性半導體儲存裝 閃式記憶體，其通常具有核對單元資料的功能。一般$ 言，核對功能包含以下功能：第丨功能，核對程式資 否被正確地寫入記憶體中，且若是存在有錯誤的資料，則 改正該錯誤的資料；與第2功能’在抹除記憶單元時核對 是否被正常地抹除，1若是有記憶單元未被抹除， 貝J再久抹除該記憶單元β該兩核對功能的操作基本上 同。以下將說明核對功能的要點e 土 圖1顯示習用非揮發性記憶體的核對電路， Ϊ = Ϊ = 號中揭露。輸入的程式資料被問鎖在 :*電路1中’且接著依照指定的位址 =器12與記憶單元陣列13。藉由感測放大器(SA) ;4貝 讀* ’並藉由資料比較器12將之與該輸入 比較結果輸出到控制器15作為核對結 果控制器15依據核對結果來重設資料問鎖電路n。 u來說，習用非揮發性記憶體設有資料閂鎖電路 -核對\_^進抹除—核對功能或寫人—核對功能。在抹除 核對功能的情況下’在完成抹除操作之後對所有的記憶

425721 五、發明說明（2) 單元進行抹除核對。若是至少_ — 重複地對所有的記情單 二兀已被元全地抹除，則 被正常地抹除為1"·抹除操作直到所有的單元均 公報進行㈣開仲画號 的單元巾、作更〃體來說，在將資料寫入到選擇 ==若單元讀出並接_鎖 到選擇的單元上 不江配’則再次將資料寫入 入/抹除雷斤上庙依照習用記憶裝置’€壓供應電路需將寫 或所有選擇的^ 的單元可包赫ΐ;:有的記憶單元或所有的選擇 庳電路寫入其中的單元，故電麼供 應電路負擔了比必需的負荷還大的負荷。 單元又程式操作中，將較讀出時高的電壓施加到記憶 :額！的寫入操作，㈣再次將資料寫入到正 的起因。由的^ 成產生壓力到記憶單元 同的電路槿、生ί ί4除情況下的肖對操作也在相 中。在：匕行，⑨此問題也發生在記憶單元的抹除 ^裝^，⑽電路要被重設與否料定係基於核對的 ’ #對㈣位元的重設係同時進行時，此非揮 +導體儲存裝置也具有上述相同的問題。 本發明的一目的為提供一種非揮發性儲存裝置與其控

第6頁 425721 五、發明說明（3) 制方法，其可以減少電壓供應電路的負荷。 本發明的另-目的為提供一種非揮發性儲存 控制方法’其可以不由於額外的寫入或額外的祐 加額外的壓力到記憶單元。 除k成把 依照本發明的一實施態#，一種 有由複數個非揮發性記憶單元所構成的陣列， 1記憶體’用於儲存原始資料與第2記憶體串接到包二第 二’用，儲存將寫入非揮發性記憶單元之已定址：群己上： 寫入貝料。非揮發性儲存裝置尚包含比較器， 」 形式比較原始資料與讀出資料，以產 ；以位疋 果，其中讀出資料係從非揮發性 2 6比較結 邊出站與控制器’用於將原始資料從第】記憶 =體，與依據對各位元的比較結果，以？第2

=憶體中之複製的原始資料予以重…產生I 由於依據比較結果將儲存在第2 始資料以位元形式予以重設，故σ右Α广二？的原 被進行寫入操作。因此，@ 。 《又的位元將 1地么 此減輕了電壓供應電路的負擔，曰 可避免記憶單元之額外的寫入。 、 且 依照本發明的另一實施態樣，一種非揮發性 :^ ::法’該裝置包含由複數個非揮發性記憶單元所構 到第1記憶體上，"欲將二步JVa)將原始資料储存 一々ρ〜 ’、甲欲將原始資料寫入非揮發性記憶單 兀（址的群上；b)將原始資料從第1記憶體複製到第2

麵 IH

第7頁 425721

5己憶體’ c)以位元形式比較原始資料與讀出資料，以產生 各位元的比較結果’其中讀出資料係從非揮發性記憶單元 之已定址的群所讀出；與d)依據各位元的比較結果，以位 元形式重設儲存在第2記憶體中的複製的原始資料，以在 第2記憶體中產生寫入資料。 穴該方法尚可包含步驟e)將儲存在第2記憶體中的寫入 資料寫入記憶單元之已定址的群上。步驟b)最好在步驟c) 之前執打，又步驟b)、c)、d)與e)可以重複到比較結果顯 不讀出資料與原始資料完全匹配為止。 還_式之簡單説明 施例 圊； 本發明之上述及其他目的、優點和特色由以實 之详細說明中並參考圖式當可更加明白，其 圖1為顯示習用丨導體儲存裝置之核對電路的方 内部Γ::Λ依圖照本發明之實施例的半導體健存裝置之 圖； 圖；# 圖〇 圖3為顯示依照實施例之核對電路的方塊 ，顯示實施例之程式核對操作的流程 圖5為顯示實施例之程式核對操作的時序 符號說明 11〜習用閂鎖電路 12〜資料比較器

第8頁 425721 五、發明說明（5) 1 3 ~記憶單元陣列 1 4〜感測放大器 1 5〜控制器 10卜I/O暫存器 102〜控制器 1 0 3 ~位元計算核對電路 1 0 4〜記憶電路 1 0 5〜位址暫存器 106〜X解碼器 1 0 7〜Y解碼器 108~時鐘產生器 201、202〜閂鎖電路 2 0 3 ~比較器 2 0 4〜互斥OR電路 PASS〜重設位元 CLK1 ' CLK2〜時鐘信號 DL1、DL2〜已閂鎖資料 F AI 剩餘位元 L、Η、電壓位準 DRD〜讀出資料 較佳實施例之詳細說明 茲參考圖2，半導體儲存裝置包含輸入/輸出暫存器 (在下文中稱為I/O暫存器）101，其從外部輸入命令與程式

4 25 7 2 1 五 '發明說明（6) ' ----- 資料。將該命令輸出到控制器102與將程式資料輸出到位 元計算核對電路103。 半導體儲存裝置設有記憶電路104 ,其係由記憶單元 11列、感測放大器（SA)部與寫入/抹除部所構成。記憶單 疋陣列可以是位在固定區塊上的快閃式記憶體，其可以被 抹除與寫入。感測放大器部包含複數個感測放大器，用於 從已定址的記憶單元讀出單元資料。 位址暫存器1 05從外部輸入位址資料，與在控制器〗〇2 的控制之下將X與Y位址資料分別輸出到χ解碼器丨〇6與γ解 碼态1 0 7。在此，X解碼器〗〇 6將字元線電壓輸出到連到所 選子元線之單元的閘。如後文中將說明者，在控制器1〇2 的控制之下，藉由電壓供應電路（未顯示）供應字元線電 壓’其在低電壓位準L、讀出用的高電壓位準Η(例如3_5V) 與寫入用的更向電壓位準HV(例如ίον)之間變化。以乂與γ 位址來選擇記憶單元，且所選的記憶單元被讀出或寫入。 時鐘產生器108產生第1時鐘信號CLK1與第2時鐘信號 CLK2 ’與將該等信號輸出到位元計算核對電路1〇3。位元 什鼻核對電路1 0 3係由第1閂鎖電路2 〇 1、第2閂鎖電路2 0 2 與比較器203所構成。在控制器1〇2的控制之下，將第1與 第2時鐘信號CLK1與CLK2分別供應到第1與第2閂鎖電路2〇1 與202。在下文中將詳細說明位元計算核對電路1〇3。 茲參考圖3 ’位元計算核對電路1 03係由核對用的第1 閂鎖電路201、程式用的第2閂鎖電路2〇2與核對用的比較 器203所構成。比較器203係由互斥OR電路2〇4所構成。將

第10頁 425721 五、發明說明（7) 互斥OR電路2 04的第1輸入端子連接到第1閂鎖電路201的輸 出端子與將其第2輸入端子連接到記憶電路1 04的感測放大 器部。 將互斥OR204的輸出端子連接到控制器102與第2閂鎖 電路202的重設端子。 第1閂鎖電路201的輸入端子接收來自I/O暫存器101的 程式資料，而時鐘端子接收來自時鐘產生器108的第1時鐘 信號CLK1。第1閂鎖電路2 01的重設端子接收來自控制器 102的重設信號。將輸出端子連接到互斥OR電路2 04的輸入 端子與第2閂鎖電路2 02的輸入端子。 第2閂鎖電路2 02的時鐘端子接收來自時鐘產生器108 的第2時鐘信號CLK2。第2閂鎖電路2 02的重設端子接收來 自比較器203之位元重設信號。第2閂鎖電路2〇2的輸出端 子連接到記憶電路1 0 4的寫入/抹除部。 互斥OR電路204以位元形式輸入來自第1閃鎖電路201 的已閂鎖程式資料DL1與以位元形式輸入來自記憶電路1〇4 之感測放大器部的讀出資料DRD。依照從控制器1 〇2所接收 的位元位址信號，從第1閂鎖電路2 01以位元形式讀出已閃 鎖程式資料D L1。將相同的位元位址信號輸出到第2問鎖電 路202。互斥OR電路204以位元形式比較已閂鎖程式資料 DL1與讀出資料DRD，與當各位元均匹配時輪出邏輯值（在 此為1)，與當位元發生不匹配時輸出邏輯值（在此為〇)。 比較器2 0 3可以為平行比較第1已閂鎖資料DL1與讀出資料 DRIKX，γ)的一比較器。

第11頁 4 2 5 7 2 Ί 五、發明說明（8) 將比較結果作為核對結果輸出到控制器1 〇 2與第2問鎖 電路202的重設端子。當從互斥〇R電路2〇4接收重設信號 時，第2問鎖電路202重設對應於已儲存程式資料的位 址的位元資料。如在下文中將說明者，將已校正的資料， 包含重設位元（PASS位元）與剩餘位元（FAiL位元），作為改 正資料輸出到記憶電路1〇4的寫入/抹除部，從而只有對應 到FAIL位元的記憶單元在對應的記憶單元被重寫。 依照本實施例，如圖3所示，將習用閂鎖電路丨丨（見圖 )=兩種功能分開，而且使獨立的閂鎖電路2〇1 持有各功能。 、 气宜說：本實施例的操作。本實施例的操作包含程 呆作與抹除操作，其係在控制器102的控制 之下而選擇性執行。在此，將說明寫入操作。 2 :圖4 ’當從外部輸入自動程式命令與寫 以步驟S301) ’依照第1時鐘信號⑽的時序ΐ 二二:鎖在第1問鎖電路201中（步驟S302 )。之後，忙 卓2時鐘信號CLK2將第1已 便依 2〇1複製到第2門錯雪^ ^私式資料從第1問鎖電路 衣剽弟2閂鎖電路2〇2(步驟S3 03 )。 列中=定Ξί=二”之二’藉由在記憶單元陣 核對操作。同資料而開始了 而以位元形式讀出第⑴巧鎖資料DL1收的位-位址信號 藉由比較器2 0 3將讀出資斜d1?TUy v、& 料DU以位元接著位元的：二刪(X，”與第1已問鎖資 者位凡的方式加以比較。更具體來說，當 425721

出相資同料日Γ(χ，γ)… ^ 、，互斥0R電路2 04產生邏輯值Ο，否則產生邏輯 w % 1 ^ f斥0R電路2 0 4的輸出信號作為核對結果輸出到控 :匕02與第2問鎖電路2〇2。控制器1〇2監控讀出資料的核 1二果以決定讀出資料DRD(X，γ)是否已被核對（步驟 S304 )。在讀出資料DRD(X，γ)未被核對的情況下重複地 執行核對與改正步驟S3〇3 —S3〇6直到讀出資料⑽，γ)已 被完全核對為止。 更具體來說’若是讀出資料DRD(X，γ)的位元資料與 對應=第1已閃鎖資料者相同，則從互斥OR電路204輸 出邏輯值0到控制器102與第2閂鎖電路2〇2的重設端子。當 在重，端子接收到邏輯值〇時，第2閂鎖電路2〇2重設位元" 位址#號所定址的目前的位元作為pASS位元（步驟S3〇5)。 另一方面，若是讀出資料DRD(X，γ)的位元資料與對 應=第1已閂鎖資料DL1者不同’則從互斥〇R電路2〇4輸出 邏輯值1到控制器102與第2閂鎖電路2〇2的重設端子。當在 重，端子接收到邏輯值1時’第2閂鎖電路2 〇 2將位元位址 信號所定址的目前的位元維持原狀，其將被視為FAIL位 元0

藉由執行如前所述之位元核對與改正操作，在第2問 鎖電路202中的第2已閂鎖資料被校正成改正資料，如pa% 位元已被重設而F AI L位元被維持原狀。因此，第2閂鎖電 路2 02中的改正資料被輸出到記憶電路丨〇4的寫入/抹除 部，僅有F A IL位元被程式設計到藉由記憶單元陣列中的X

第13頁 4 25 7 21

與Y位址所指定的位置之對應的記憶 以此方f，、將程式資”-到記憶單驟°6)。 在元成程式設計之後，分 n i 鎖電路2(U中的已閃鎖程式資；;，門第:，信號CLK2將第1問 (步驟S3〇3h重複地執行步H 鎖電路2〇2中 (X γ)已被凡王核對為止。當讀出資料DRD(X’γ) =對時，將第！與第2問鎖電路2〇1與2〇2均重設（步驟π S3 0 7 ) 0 考慮輸入程式資料為”丨10〇1，的情況。此程式資料 "11 00”表示沒有資料將以最高順序與第2順序位元（,，ηι,) 寫入，而資料將在第3順序與第4順序位元（"〇〇")寫入。如 前所述，此程式資料已被第i閂鎖電路2 〇 i與第2閂鎖電路 2 0 2所閂鎖。 另一方面，當讀出資料DRD為11 11 〇 Γ時，此表示沒有 資料在最高順序與第2順序位元（” π ")與第4順序位元 ("Γ )中被寫入’而在第3順序位元（” 〇 ”）中資料已被寫 入° 當此讀出資料DRD與第1已閃鎖程式資料DL1比較時， 可知第1已閂鎖資料DL1與讀出資料DRD均分別具有，，Γ於最 高順序與第2順序位元。因此，該位元的核對結果變成 PASS。當在第2閂鎖電路202中該等PASS位元被重設時，分 別在第2閂鎖電路2 0 2中的該等位元的資料變成"Γ。 同樣地，當第1已問鎖資料DL1與讀出資料DRD在第3位 元均具有"0"時，對該位元的核對結果變成PASS。當此位

第Μ頁 425721

五、發明說明（11) 元在第2閂鎖電路20 2中重設時，在第2閂鎖電路2〇2中的此 位元的資料變成"1 ”。 另一方面’當分別在第4位元第j已閂鎖程式資料 具有Μ(Γ而讀出資料DRD具有”丨"時，對該位元的核對结果 變成FAIL。因此，在第2閃鎖電路2〇2中，第4位元未被重 設，而F A IL位元"〇M被維持原狀。 換言之，在基於核對操作的結果寫入資料的時候，第 2閂鎖電路2 0 2中的資料從"11〇〇"變成"丨丨1〇"，且將此改變 的資料送至記憶電路ί 04的寫入/抹除部。於是，資料只被 寫入到對應到F A IL位元的記憶單元。 在上述情況下’依照習用方法，將"丨丨〇〇”送至寫入/ 抹除部，且將資料也寫入到第3 PA ss位元。對照之下，本 實施例可以避免如前所述之額外的寫入。 在下文中將參考圖5說明寫入與核對操作。 程式資料為包含〇與1的一串資料位元，而位元計算核 對電路103實際上平行處理例如8位元或16位元。但基本上 核對疋對各位元所進行。因此，圖5顯示兩例核對操作， 即（c)至（h)所表示的資料位元"〇”與（丨）至（n)所表示的資 料位元” Γ作為代表例。 茲參考圖5 ’當從外部輪入自動程式命令與寫入用的 程式資料時’控制器1 02促使第i閂鎖電路201去閂鎖程式 資料，與命令時鐘產生器108去產生第1時鐘信號CLK1(見 圖5的（a)與（b) ) ^依照第1時鐘信號CLK1的時序將程式資 料閂鎖在第1閂鎖電路20 1中，如參考號數（I )所示。

第15頁 425 72 1

之後，控制器102命令時鐘產生器108去產生第2時鐘 信號CLK2。依照第2時鐘信號CLK2，在第1閃鎖電路2〇i中 的第1已閂鎖程式資料又被閂鎖在第2閂鎖電路2〇2中，如 參考號數（11)所示。 在第1已閂鎖程式資料已被閂鎖在第2閂鎖電路2 〇 2中 之後，控制器102命令電壓供應電路（未顯示）將讀出電壓H 施加到記憶電路1 〇4之記憶單元陣列之指定的字元線（見圖 5的（h)與（η))。此引起記憶電路1〇4將讀出資料DRD(X，γ) 輸出到位元計算核對電路1 〇 3的比較器2 〇 3且核對操作開 始0 卜若疋5賣出資料，γ)的位元能如前所述與對應的 第1已閂鎖資料DL1者相匹配，則對應的位元被重設作為 PASS位元在第2閂鎖電路202中，如參考號數（ΠΙ)所示‘。 相反的，若是讀出資料DRD(X，Υ)的位元不能與對應的第】 已閂鎖資料DL1者相匹配，則對應的位元被維持原狀在 閂鎖電路2 0 2中。 以此方式，第2閂鎖電路20 2中的第2已閂鎖資料被校 正使得PASS位元已被重設且FAIL位元則被維持原狀。因 此二當二者不匹配時，則控制器丨〇 2控制電壓供應電路（未 顯不），以將寫入電壓Η V施加到指定的字元線，與將已校 正的已閂鎖資料輸出到記憶電路丨〇4以只對對應到fail位 兀的記憶單元程式設計，如參考號數（IV)所示。 之後，依照第2時鐘信號CLK2，在第1閃鎖電路2〇卫中 的第1已閂鎖程式資料被閂鎖在第2閂鎖電路2〇2中，如參 425721 五、發明說明（13) 考號數（V)所示。

在第1已閂鎖程式資料已被閂鎖在第2閂鎖電路2 〇 2中 之後，控制器1 02命令電壓供應電路將讀出電壓Η施加到指 定的字元線（見圖5的（h)與（η)) ^此促使記憶電路1〇4將讀 出資料DRD(X ’ Υ)輸出到位元計算核對電路1〇3的比較器 2 0 3 ’且重複進行核對操作直到如前所述所有的讀出資料 均與第1已問鎖資料相匹配為止。當所有的位元均為PASS 位元時’將第1與第2閂鎖電路2〇i與2〇2重設，如參考號數 (V I )所示。 以上述方 況下，將高於 1 0 V)施加到指 的記憶單元群 憶單元的位元 到字元線閘， 換言之， 料完成重設操 憶單元進行程 首先，在 為資料已被寫 示的狀態為資 記憶單元表示 對操作係在資 (讀出資料）顯 讀出電 定的字 的閘， 為 PASS 且未將 在程式 作以留 式操作 快閃式 入記憶 料已從 電壓會 料寫人 示出在 s己憶單元的位元為f a I L位元11 〇"的情 壓Η(例如3V-5V)的寫入電壓HV(例如 元線’其係連接到由X與γ位址所定址 與將程式資料寫入。另一方面，在記 位元111的情況下’沒有將電壓施加 程式資料寫入到此記憶單元中。 操作中’在對第2閂鎖電路2〇2中的資 TFAIL位元之後’只對FAIL位元的記 。以下使用數值詳細說明之。 ^憶體中，資料位元” 〇 "顯示的狀態 ^元，。另一方面，資料位元,,Γ顯 δ己憶單元被抹除。因此，資 從低位準增加到高位準。由於4;1核1 °己憶單元之前進行，故此時單元資料 寫入之前的值’亦即初始值。因此， 425721 五、發明說明（14) 在第1核對操作中’資料是與初始值比較。 換言之，在第1核對操作中，在讀出資料（初始值）為 0"的情況下’當程式資料為"〇1，時，核對結果變成以“； 而當程式資料為"1"時，核對結果變成以丨L。同樣的，在 讀出資料（初始值）為"1"的情況下，當程式資料為"〇 "時， 核對結果變成fail ;而當程式資料為"丨"時，核對結果變 成PASS 。 如上所述’若是至少有_FAIL位元，則控制器1〇2重 複地進行程式操作與程式核對操作。當所有的位元均為 PASS時’則控制器102將重設信號輸出到第1閂鎖電路2〇1 且第2閂鎖電路2 〇 2也被重設。 有些情況是記憶單元曾是PASS，由於下一核對操作的 決定結果變成FAIL，如圖5所示《此發生於當記憶單元的 電壓位於接近核對決定位準時。在此情況下，若是位元一 旦被認^是PASS，即已從閂鎖被重設，則即使其為fail位 7G記憶單元’程式操作（寫入）也不會對記憶單元進行。 $ 了避免此不便，依照本實施例，在各核對操作之前 1生，鐘信號CLK2C圖5的（g)與（m))，第2閂鎖電路2〇2的 程式^料每次均回到初始狀態（圖5的11與V)，且再次基於 核對操作的結果只對PASS位元進行重設操作。 土、 以上述方式’可以寫入資料在第1核對操作中曾是 PASS而在下次核對操作中為以几的記憶單元中（圖/的I?與 以下說明記憶單元的抹除操作。從外部輸入用以命令

第18頁 425721 五、發明說明（15) 抹除操作的自動程式命令與抹除用程式資料到I / 〇暫存器 1 〇 1中。抹除用程式資料為將位元"1"寫入所有的記憶單元 中的資料。 “ 基於從I/O暫存器101輸入之自動程式命令的抹除命 令’控制器102首先使第1閂鎖電路201與第2閂鎖電路2〇2 去閂鎖資料’以將位元"0"寫入到所有的記憶單元中。因 此’將位元” 0”寫入所有的記憶單元上。此為避免額外抹 除的方法。 之後’控制器1 02進行抹除操作，以使所有的記憶單 兀為位元” Γ。之後，控制器丨〇2執行核對操作，以確切是 否此抹除操作已被正確地進行，此核對操作與寫入操=者 相同。 控制器102藉由將時鐘信號CLK2送至第2閂鎖電路 202、使閃鎖資料回到初始狀態而重複地進行此核對 作’直到所有的記憶單元變成位元未 抹除的"0"位元記憶單元為止。 ί 木被 如上所述，依照本發明，基於核對結 資料或欲抹除資料的記憶單元留下， ^ ^，鈦寫入 寫入操作或抹除操作。因此，可仃6己憶早兀中的 電壓的單元數目，結果可以減以=加寫入:抹除 果’變成可以輕易地進行對低電壓半導；結 的寫入操作的控制。又，也變成，❺存裝置之分割 或額外的抹除而施加無益的壓力：5由於額外的寫入 巧圮憶早元上。

Claims (1)

1. 生中a如申清專利範圍第1項所述之非揮發性儲存裝置， &的‘比較結果顯示讀出資料的對應位元的資料與原始資 才；、對應位元的資料匹配時，在寫入操作中重設複製的原 始資料的位元。 ’、 3二如申請專利範圍第1項所述之非揮發性儲存裝置， 其中當比較結果顯示讀出資料的對應位元的資料與原始資 料的對應位元的資料不匹配時，在抹除操作中重設複製的 原始資料的位元。 4·如申請專利範圍第丨頊所述之非揮發性儲存裝置， 其中控制器將儲存在第2記憔體中的寫入資料寫入到記憶 單元之已定址的群上。

   425721 六、申請專利範圍 5.如申請專利範圍第4項所述之非揮發性儲存裝置， 其中控制器重複進行複製、重設與寫入操作直到比較結果 顯示讀出資料與原始資料完全匹齡為止。 6·如申請專利範圍第5項所述之非揮發性儲存裝置， 其中當比較結果顯示讀出資料與原始資料完全匹配時，控 制器重設第1與第2記憶體。 1 一種非揮發性儲存裝置，備有由複數個非揮發性 6己憶單元所構成之一陣列； 其特徵為包含： 一第1閂鎖電路，用於閂鎖原始資料； 一第2閂鎖電路，其串接到第1閂鎖電路，用於閂鎖將 寫入非揮發性記憶單元之已定址的群上的寫入資料； 一控制器’用於控制第1與第2閂鎖電路的位元位址， 使得第1閂鎖電路輸出對應到位元位址與第2閂鎖電路的位 元資料；與 一位元比較器，用於以位元形式比較原始資料與讀出 資料’以依照位元位址產生各位元的核對結果，其中讀出 資料係從非揮發性記憶單元之已定址的群所讀出， 其中第2閂鎖電路閂鎖來自第1閂鎖電路的原始資料， 與依據從位元比較器所輸入的核對結果而以位元形式重設 已閂鎖原始資料以產生寫入資料。 8.如申請專利範圍第7項所述之非揮發性儲存裝置， 其中位元比較器包含： 一互斥OR電路，其以位元形式執行讀出資料與原始資

   第21頁 d25721 、申請專利範圍 料的互斥OR。 9. 如申請專利範圍坌β = 其中當比較結果顯Μ 所述之非揮發性儲存裝置， 料的對應位元的資料匹sm應位元的資料與原始資 始資料的位元。配時，在寫入操作令重設複製的原 10. 如申請專利筋hi黎。 置，其中當比較結果顯屮項:斤二之非揮發性儲存裝 始資料的對應位元對應位元的f料與原 製的原始資料的位元：抖不匹配時，|抹除操作中重設複 d二Ϊ非揮發性赌存裝置的控制方③，該裝置包含 由设數個非揮發性記愔s ^ 3 特徵為包含以下步‘早70所構成的陣列’該控制方法的 料/二？資料儲存到第1記憶體上…欲將原始資 枓寫入非揮發性記，隱單元之已定址的群上； \將原始-貝料;(文第}記憶體複製到第2記憶體； c以位凡形式比較原始資料與讀出資料，以產生各 比較結果’其中讀出資料係從非揮發性記憶 已定址的群所讀出；與 楚9 / t依據各位兀的比較結果，以位元形式重設儲存在 〇己、體中的複製的原始資料，以在第2記憶體中 入資料^ ~ 12 ·如申請專利範圍第11項所述之控制方法，尚包含 以下步驟： e)將儲存在第2記憶體中的寫入資料寫入記憶單元之

   第22頁 425 7 2 1 六、申請專利範圍 已定址的群上。 13. 如申請專利範圍第1 2項所述之控制方法，其中重 複步驟b)、c )、d)與e )直到比較結果顯示讀出資料與原始 資料完全匹配為止。 14. 如申請專利範圍第1 3項所述之控制方法，其中步 驟b)在步驟c)之前執行。 15. 如申請專利範圍第1 3項所述之控制方法，尚包含 當比較結果顯示讀出資料與原始資料完全匹配時，重設第 1與第2記憶體的步驟。

   第23頁