TW425654B - Apparatus and method for forming controlled deep trench top isolation layers - Google Patents

Apparatus and method for forming controlled deep trench top isolation layers Download PDF

Info

Publication number
TW425654B
TW425654B TW088112385A TW88112385A TW425654B TW 425654 B TW425654 B TW 425654B TW 088112385 A TW088112385 A TW 088112385A TW 88112385 A TW88112385 A TW 88112385A TW 425654 B TW425654 B TW 425654B
Authority
TW
Taiwan
Prior art keywords
isolation
layer
trench
isolation layer
substrate
Prior art date
Application number
TW088112385A
Other languages
English (en)
Inventor
Ulrike Gruening
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW425654B publication Critical patent/TW425654B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)
  • Non-Volatile Memory (AREA)

Description

A7 4 256 5 4 B7 :五、發明說明（，） 本1BI之ϋ 一 1 .技—I[域 本發明係有關於半導體裝置，更特別地是有闞於用於 形成半導體記憶體之深溝渠隔離層的設備與方法。 2·習m 之 諸如動態隨機連接記憶體（DRAM)等半導體記憶體包含 丨’ 記憶胞。瑄些記憶胞包含儲存節這些存儲節點通常 0 形成於蝕入半導體記憶體晶片基板中的深溝渠中。該儲 存酣點係使用連接電晶g連接，其中該儲存節點允許電 荷儲存於該儲存節點中或由其釋出，根據所欲執行的讓 或寫的功能。通常其必須確保該儲存節點與閘極導體有 本紙張尺度適用中國國家標準（CNS)A4規格（2〗〇χ 297公釐） -------------1 i! t---------^ (請先閱讀背面之注意事項再填寫本頁) 一包該在成由30層數述導 置常，積形藉下 化參上極 設通間沈物係留 氧的如閘 像點期 W 化份而 留要。的 法節造 b 氧部物 殘重作置 方存製 W 該物化 含一 Η 裝 的儲在 1 ，化氧 包為常體 離些 。(-間氧該。難度正導 隔這料物期的据 一 困厚可半 電。材化積積挖該物體與 夠上矽氧沈沈由^ 。化憶點 足點晶 一物所藉 制.氧記節 點節多。化他並 I 控一端體存 節存的端氧其化w)s以j頂導儲 存儲渠頂在。坦[*3«難一榘半將 儲該溝渠。上平 偽一溝保物 該於深溝面矽面；;、据一該確化 。 保層該於表晶表fs挖一。Μ 氧 離\確化充留置多置bl的性持端 隔一以氧填殘装的裝"物變維頂 電一用渠份 將體中體WI化異須渠 的一種溝 矽導渠導 B.氧的必溝 夠一一端^晶半溝半on;該度且該 足/ 頂舍多該於使-5厚，， -經濟部智慧，財^喝員工消費合作社印製 經濟部智慧財產局員工消费合作社印製 4 256 5 4 A7 __B7_ 五、發明說明（> ) 體電隔離。 因此，具有受控厚度之溝渠頂端絕緣質係所箱。再者 ，一<種用玖設置溝渠頂端隔離於肜成在溝渠上之電晶髖 的方法亦為所需。 本發明夕R型 一種根據本發明之用於控制半導體記憶體之深溝渠中 的隔離層厚度的方法，其所包含的步驟有：設置一具有 髂存節點形成於其中的深溝渠，具有鑲埋帶的儲存節點 ，沈積一隔離曆於該铒埋帶上而提供辟存節點的電隔雛 ，形成一罩幕曆於該隔離曆上Μ罩幕部份與鑲埋帶接觸 的隔離層以及移除除了為罩幕層所罩幕部份Κ外的隔離 層，Μ改良隔離暦厚度的控制性。 在根據本發明之其他可使用的方法中，沈積該隔離層 的步驟包含以化學氣柜沈稹法戎電漿輔助化學氣相沈積 法所沈積的隔離曆。該隔離曆可由氧化物、氮化物或二 者所組成。該隔離層的厚度最好在的2〇ηΒ-5〇ηι之間。 肜成該罩幕層的步驟可包含沈積一對於隔離層有蝕刻選 擇性材料。該材料可包含多晶矽。 —種用於製造具有浦槩隔離之記憶胞的方法，包含的 步驟有：設置一具有儲存節點形成於其中的深溝榘，具 有箱埋帶的儲存節點，沈積一隔離靥於該樓埋帶上而提 供儲存節點的電隔離，形成一罩幕曆於該隔離盾上Μ罩 幕部份與鼴埋幣接觸的隔離層，番擇性地紬刻該隔離層 以留下為罩幕靨所罩幕的部份，藉由移除至少一部份與 -4- 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ 297公釐） ----ΓΙ.----·---—— (請先間讀背面之注意事項再填寫本頁) 線-
C Α7 '425654 Β7 五、發明說明（4 ) 深溝渠鄰接的基板而開啟與深構渠連接的隔離溝渠，K 介電材料填充該隔離溝渠Μ提供溝渠隔離。 在其他特別有用的方法中，最好包含形成用Μ連接設 置於隔離層下之溝渠中的儲存節點的連接裝置的步驟。 挖掘郯接深溝渠的基板部份，Μ使得所彤成的電晶體源 離深溝渠的步软最好被包含。胗成電晶體閘極於鄰接溝 渠隔離處與鄰接深溝渠頂端部份中的隔離層處的步嫌亦 可被包含。形成連接裝置的步嫌包含形成具有通道形成 於基板中的電晶體f Μ將鑲埋帶電連接至位元線的步除 。該隔離層可Μ化學氣相沈積法沈積。該隔離層可包含 氧化物、氮化物或二者的組合。該隔離層的厚度最好在 約20ηιη-50ηΒ之間。該覃幕層可包含多晶矽。該溝渠隔離 可包含淺溝渠隔離或上升的淺溝渠隔離。 一種用於製造垂直電晶體的方法，其包含的步驟有： 設置一具有溝渠形成於其中的基板（各溝渠具有一儲存 節點形成於其中 具有鑲埋帶的儲存節點，形成一隔 離層於該鏞埋帶上，横向鈾刻該基板而往基板中挖掘一 個階段，K使得該凹槽延伸超過溝渠邊緣，該凹槽係與 溝渠逋接，Μ及形成一閛極導體於凹槽中，K使得一通 道被形成於鄰接閘極導體處，而藉由啟動閘極導體提供 鑲埋帶與導媒間的導電性。 在其他製造垂直電晶體的方法中，橫向蝕刻的步软最 奸包含Μ乾式蝕刻製程横向地蝕刻，諸如化學願流式蝕 刻或反應性離子蝕刻製程。導線可包含位元線。 本紙張尺度適用令國國家標準（CNS)A4規格（210x297公釐） ------------- --------訂 i ----- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 經濟部智慧財產局員工消费合作社印製 4 25 6 5 4 - Α7 Β7 五、發明說明（4 ) 一半導體記憶體包含具有複數個深溝渠形成於其中的 基板。各深溝渠具有一鑲埋帶形成於其中，以連接置於 深溝渠中的儲存節點，一沈積的隔離曆形成於鑲埋帶上 ’ 以提供鑲埋帶的電隔離；以及一罩幕層形成於該隔 齦層上，Μ提供部份隔離層（與鑲埋帶接觸）用的罩幕， 該罩幕圄相對於隔離層可選擇性地蝕刻，其中該罩幕曆 提供改菩之受控厚度的隔離層。 在半導體記憶體的另一傾實跑例中，該罩幕曆可包含 多晶矽。該隔離曆可包含氧化物、氮化物或二者的組合 。隔雛層的厚度最好為約20-50ηιιι。一連接電晶體可包 含一形成於溝渠中的窜晶體且至少部份的閛極與該隔離 層接觸，該電晶體具有形成於鄰接閘極的基板中的通道 .Μ將鎮埋帶電連接至位元線。該溝渠隔雛可形成於至 少部份的溝榘中，以將閘極與儲存節點隔離。該基板可 包含一經挖掘的部份，該經挖据的部份可使閘極與通道 «離溝渠。 一種用於Μ深溝渠製造半導體記憤體之垂直電晶體的 方法，其包含的步驟有：提供一具有深溝渠形成於其中 的基板，各深溝榘具有一赭存節點形成於其中，該儲存 節點具有一被挖振至基板頂嬙表面下方的鑲埋幣，形成 一隔離層於該樓埋帶上及溝渠壁上，沈横一擋層於該隔 離廇上，藉由移除至少一部份的郾接深溝渠的基板而開 啟與深溝渠連接的隔離溝渠，以介電材料填充隔離溝渠 以提供溝渠隔離，相對於介電材料與隔離層而選擇性地 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) . ——線_ 五、發明說明（r A7 B7 425654 蝕刻該擋層， 髑於鄰接被移 本發明的這 舉例的實豳例 合來閱諝。 圖—式-之 本發明將詳 C*其中： 第1圖僳表 第2圓係具 1圖的半導體 第3圖係具 2圖的半導體 第4圖係為 的半導體裝置 由溝渠壁移除隔離層以及形成一垂直電晶 除的基板部份。 些與其他目的、特徵及優點將藉由下列所 的詳细說明而變得更清楚，其係與附圖结 细地呈現參考附_之較佳實施例的說明， 示溝渠结構之部份半導體裝置的横截面圖； 有根據本發明之一隔離層沈積於其上之第 裝置的横截面圖； 有根據本發明之一罩幕層沈積於其上之第 裝置的横截面圖； 在根據本發明之罩幕層的回蝕後的第3圖 的横截面圖； (請先閱讀背面之注音心事項再填寫本頁) 部横 下的 留置 而装 刻髖 蝕導 層半 離的 隔圔 之 4 明第 發之 本方 據下 根層 過幕 經罩 已該 為於 偽層 圓離； 5 隔圖 第的面 份截 經濟部智慧財產局員工消費合作社印製 的 圖 5 第 之 層 幕 罩 除 移 之 明 發 本 掮圖 根面 示截 表横 為的 係置 匾裝 6 體 第導 半 半 的 圖 6 第 之 後 層 離 隔 刻 鈾 之 明 發 .， 本圖 據面 根截 為横 係的 圖置 7 裝 第體 導 本 據 根 於 ； 成画 钐 S 質截 電横 介的 離置 隔裝 渠體 溝導 淺半 升的 上圖 示 7 表第 為的 係置 圖位 8 之 第明 發 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 425654 A7 B7 五、發明說明（知） 為表示閘極堆叠形成於根據本發明之溝渠中 半導體裝置的横截面圖； 另一個實腌例的桷截面圈，根據本發明之第 體裝置具有一罩幕層沈積於其上； 在根據本發明之蝕刻移除後的第10圖的半導 截面圍； 為表示淺溝渠隔雛介罨質形成於根據本發明 11圖的半導體裝置的横截面豳； 為表示根據本發明之一部份淺溝渠隔離絕緣 的簞幕層一道被移除之第12圖的半導體裝置 為已經過根據本發明之隔離層蝕刻而留下部 於該罩幕層下方之第13圖的半導體裝置的横 為櫬墊堆叠已根據本發明被移除之第14圖的 的横截面圓； 為表示一 W極堆叠形成於根據本發明之溝渠 的半導體裝置的横截面圖； 經濟部智慧財產局員工消費合作社印製 第9圖係 的第8阚的 第1.0願為 2 _的半導 第1〗圖為 體裝置的横 第12«係 之位置的第 第13臑係 質與一部份 的横截面圖 第1 4鼷係 份的隔離囿 截而圈； 第15醣係 半導艚裝置 第〗6圖係 中的第15匾 第17圈為 用於設置電 槽基板； 第18圖係 僥痦雛根據 實陁例的横 請 先 閱 讀 背 面 之 訂 本發明之另一個實施例的横截面圖，其表示 晶體裝置（其係适離根據本發明之溝渠）的凹 為表示具有一電晶體閘極與一電晶體通道（其 本發明之溝渠）之凹樓基板之本發明的另一個 截面鼷； -8 - 本紙張尺度適用中國國家標準（CNS)A4規格（210* 297公釐） A7 425654 _B7_ 五、發明說明（7 ) 第19圃係為表示根撺本發明之二假垂直電晶體的半導 餺裝置的横截面圖；以及 (請先閱讀背面之注意事項再填寫本頁) 第20阚係為表示第19圖之半導體裝置的表面形貌的示 意圖。 較佳實_瓶1 _之—詳.1 本揭示係有關於半導體裝置，並且更特別地是有關於 用μ形成半導體記憶體之深溝渠隔離層的設備與方法。 本發明係提供一種用Μ肜成頂端溝渠隔雔層於深溝渠中 之儲存節酤上的改良方法。一擋層或罩幕曆係於溝渠頂 端隔離層沈積後被沈積。在本方法中，該擋層可蝕刻至 所欲的厚度。該擋層接著被平坦化且部份被挖掘，Μ留 下受控溝渠頂端隔離層部份於該儲存節點上。更詳细的 内容將在此說明。 經濟部智慧財產局員工消費合作社印製 現在詳细地參考圄式，其中相同的參考數字在所有圖 式中代表相似或相當的元件，第1圖表示部份的半導體 裝置10。半導體裝置10包含一基板12，雖然諸如砷化鎵 等其他材料亦可考慮使用，但其最好為矽基板。藉由热 習本技g之人士所熟知的製程，深溝渠14係穿經包含最 好包含有一襯墊氣化層18與一櫬塾氮化層20之襯墊堆叠 16.而形成於基板12中。雖然襯墊氧化層18可使用沈積 法形成，但是其最好从熱氧化法形成。襯墊氮化層20最 好沈積在襯墊氧化層18上。環管22形成在溝渠14中，以 將一部份的溝渠14與基板12電隔離。溝渠14下半部（未 表示於圖中）更以環繞溝渠14邊緣與底部的一薄介電層（ -9 - 本紙張尺度適用中國國家標準（CNS)A4規格（2]0 X 297公釐） 經濟部智慧財產局員工消費合作社印製 425654 _____ B7____ 五、發明說明（/ ) $表示於睡中）與基板12電隔離。 濟渠14 K導電性填充材料24填充，最好為多晶矽或摻 雜多晶矽。填充材料24將延伸超過環管22頂端，並與基 板〗2接《。闶而在溝渠14中留下Η搢26。 參考第2醑.一隔離層2S沈積。隔麒層28將覆蓋在曝 實出的襯墊堆叠16,满榘檗14與填充材料24等表面。隔 #薯28包含用Κ隔離作為儲存節點之填充材料24的介電 材料β隔鼴層28與琯管22頂端之間的填充材料2 4通常稱 為铕埋帶30。隔雛層28最好包含氧化物（諸如氧化矽）， 氮化物（諸如氮化矽）及其組合。箱由消除習知技藝所進 行的傳統填充與挖振，隔雛層28的沈積可達成較佳的靥 281[度控制。隔離層28的沈積可包含化學氣相沈積（CVD) *鼋漿輔助化學氣相沈積（PECVD)或其他缠當的沈積製 程。該沈樓製程較佳，因為隔離曆厚度較習知技巷更佳 巨更可靠的被控制。在一較佳實腌例中•囿28具有約20 m50nn的厚度，最好約為30nB-40nm的厚度。 參考第3至10圈，上升淺溝渠隔離（RSTI)的受控隔離 磨的形成將予Μ說明。參考第3圓，一播曆或單幕層32 被沈樓在第2圈所示的结構上。擋層32最好為多晶矽， 其較氣化物或氮化物更易於被挖据°播層32亦包含光阻 。如第4黼所示，擋層32被挖振至溝渠14中之隔雛圄28 上方的預定高度。選擇性地鈾刻限離層28,其最好使用 濕式蝕刻法（雖然乾式蝕刻法亦可地考慮使用）· Μ移除 除了為攞層32所箪幕之部份以外的隔離層28部份。濕式 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公蜚） ---ΙΙΙΙΙΙΙΙ11 - I I I 1 I I I — — — — — — · I » (請先閱讀背面之注意事項再填寫本頁) A7 B7 425654 五、發明說明（9 ) 轴刻可包含Μ H F或H F甘油的蝕刻。乾式蝕刻可包含化學 順流式蝕刻或活性離子蝕刻。 (請先閱讀背面之注意事項再填寫本頁) 參考第6圖，襯墊堆叠16由基板12剝除，最好以濕式 鈾刻製程。擋罩幕32係選擇性地蝕刻移除，然而，依據 設計而定，擋罩幕32可留置。殘留的结構包含一受控的 溝渠頂端隔離層34.並預備用於犧牲氧化物沈積與離子 棺入，以形成諸裝置於裝置10上。 參考第7圓，在離子植入後，該犧牲氧化層（未表示 於圖中）被移除。一導罨材料38沈積於溝渠14中。在移 除級牲氧化層之後，一閘極氧化物39形成，接著進行導 電材料38沈積（閘極導體36的部份），専電材料38沈積可 填充或半填充該溝渠凹槽，一第二襯墊層37(最好為氮 化物）係沈積。罩慕裝置10 (主動區），裝置10部份蝕刻 以形成上升淺溝渠隔離材料用的隔離溝渠29。移除部份 的基板12,鑲埋帶30,溝渠頂端隔躲麿34,瓖管22,填充 物24及導電材料38.如第7圄所示。 經濟部智慧財產局員工消費合作社印製 參考第8與9圖，一介電材料40 (最好為氧化物）沈積在 隔鐮溝渠29中並平坦化至襯墊層37。，剝除襯塾層37,接 著進行其餘閘極堆叠層的沈積，閘極導體36係藉由沈積 額外的導電材料（最好包含多晶矽或摻雜多晶矽）而形成 ，一導電層42 (諸如矽化鎢等金鼷矽化物）可沈横在該閛 極導體36上，以更進一步地改良閘極導體36的専電性。 閘極導體36與導電層42的頂端與邊緣係Μ介電材料44隔 離，Κ形成一閘極堆#。介電材料44可包含氧化物，氮 -11- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） A7 425654 ____B7___________________________________ 五、發明說明Ο。） 化物（最好為氮化矽）。蘭極導體36#郯接部份46的基板 12β該部份46傜作為垂直電晶體的通道》垂直電晶贈具 有作為源棰的位元線210,及作為汲棰的儲存節點204(詳 閲第19圖如第9圖所示，閘棰導體36偽以隔離層34與 鑲埋帶30隔離*如所述，隔離層34俗以使用擋層32的沈 積法形成至一預定的厚度。雖然所逑的方法僳以垂直堪 晶醱結構表示，但其可輕易地延伸至其他電晶體及裝置 。如本技藉所熟知，一薄的閘極氣化層39傺置於閘極導 體與基板1 2之間。 參考第10至17画，一種根據本發明之方法現將以淺溝 渠隔離（STI)做説明。參考第圓，一擋層或軍幕層32 被沈積在第2豳的結構上，檔層32將覆蓋隔皤層28,隔 離層28完金與上逑枏同，指層32最好包含多晶矽，播層 3 2可被沈稹為約2 0 n a - 5 0 n m的厚度β擂層3 2亦可作為後 缠用於形成裝置主動匾之撤影製程的抗皮射塗覆（ARC)。 參考第11與12圖，革幕裝置100,且蝕刻部份的裝置 1〇〇以形成淺溝渠隔離材料的位置31，移除部份的基板 12,鑲埋帶30,溝渠頂端隔離靥28,琛管22,熵充材料 24與指層32,如第11圃所示。如第12圖所示，位置31俗 以介電材料50填充，最好為儲如二氧化矽等氣化物。頂 端表面52傜平坦化以製備進一步加工用的表面δ2〇 參考第13與14圖，頂端表面52可表面加工，以移除所 有留置的氣化物。擋層32係挖掘以形成如所示的凹槽54 β如第14圖所示，隔離層28俱相對於播層32而選擇性地 移除，部份的介電材料5Q亦可蝕刻*該蝕刻製程最好包 -12- 本紙張尺度適用中國國家標準（CNSM4規格（2〗0 X 297公釐〉 • -----^---丨 ^一^ _!! —訂· ----- ——線丨一 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局貝工消費合作社印製 Α7 4 256 5 4 Β7 ，五、發明說明（“） (請先閱讀背面之注意事項再填寫本頁) 含濕式蝕刻，雖然乾式蝕刻亦可考應：使用。濕式蝕刻可 包含M H F或Η P甘油之蝕刻。乾式蝕刻可包含化學顒式蝕 刻或反應性離子蝕刻。擋層32使得一部份的隔離曆28與 镇埋帶接觸，Μ使受控的隔離層34形成。 參考第15匾，襯墊堆叠16最好Μ濕式蝕刻法由基板12 剌除，擦層32在襯塾氧化物剝除前選擇性地蝕刻，然而 ,根撺設計而定，擋層32可留下。殘留的结構包含受控 4 的Ρ渠頂端隔離層34，並且預備用於犧牲氧化物沈積與 離孑棺人，以形成諸裝置於裝置100上。 經濟部智慧財產局員Η消費合作社印製 參考第16圖，在離子植入後，移除該攥牲氧化層（未 表示於圖中）。一閛極導體36係藉由設置一閘極堆叠於 該導電材料38頂端而彤成。専電材料38最好包含多晶矽 或摻雜多晶矽。如本技藝所熟知，一薄的閘掻氧化層39 係設置於閘極導腾與基板12間.一等電曆42 (諸如矽化 鎢等金鼷矽化物）可沈積在該閘極専體36上，以更進一 步改良閘極導體36的導電性，閘極導體36與導電層42的 頂端與邊緣係Μ介電材料4 4隔離，介電材科44可包含氧 代物、氮化物（最好為氮化矽），閛搔導體3 6係鄰接部份 46的基板12。該部份46係作為垂直電晶體的通道，垂直 電晶體具有作為源極的位元線210,及作為汲極的儲存節 點204(詳閲第19圖）。如第16圖所示，閘極導體36係从 隔離層34與鑲埋帶30隔離。如所述，隔離層34係Μ使用 擋層32的沈積法被形成至一預定的厚度。雖然所述的方 法係以垂直電晶體结構表示，但其可輕易地延伸至其他 -13- 本紙張尺度適用中國國家標準（CNS)A4規格（21CU297公釐） 經濟部智慧財產局員工消費合作社印製 4 256 5 4 A7 _B7_ 五、發明說明（，> ) 電晶體及装置。 參考第17與18圖，在一實施例中，第14圈的结構可進 —步被加工，Μ改良垂直電晶體。將電晶體通道58S離 溝榘14Μ增強與鑲埋帶外擴散重叠，而無須形成深溝渠 衝擊裝置性能。最好進行触刻製程移除部份的基板12, Μ使得在肜成通道58時，通埴58進一步遠離溝渠14,同 時，擋層32亦可予Μ蝕刻，該蝕刻製程最好包含乾式蝕 刻，諸如化學顒流蝕刻，蝕刻基板12，以形成凹槽60。 如第18圖所示，凹槽60提供垂直電晶體62(以虚線包圍 者）更進一部痦離溝渠14用的空間。一薄的閛極氧化層 39設置於閘極専體與基板12間，如本技藝所热知。 參考第19與20圖，所示的半導體基板200具有根據本 發明的二個記憶胞。根據本發明之方法，各記憶胞包含 具有隔離曆34形成於其上的揉埋帶30,縝埋帶30包含一 外擴敗區202,其將促成通道58連接至溝渠14中的儲存節 點204, —摻雜區206將通道58連接至位元線接觸208(其 理接至位元埭210>,位元線210係作為垂直電晶體212的 源極，而儲存節點204則作為汲極，在作業期間，閘槿 214被啟動，Κ允許電流由位元線210留至儲存節點204, 隔皤層34將閘掻導膻36與儲存節點204隔離。如本技蕤 所热知，一薄的閘極氧化層39設置於閘極導體與基板12 間。一介電曆216將隔難位元線210。介電層216最好包 含諸如硼磷矽酸鹽玻璃（BPSG)。 用於形成半導S記憶體的深溝渠隔離囿的設備與方法 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂-------!線· A7 4 25 6 5 4 _B7_ ，五、發明說明（^ ) 管1 佳), 較此 的 於 限可 僅變 示改 表與 非良 並改 例中 舉一不 為教 作的 偽述 其上 /V 明在 說 被 已 OHnJ 施 意 是 揭明 所發 在本 ，於 。 是蓋示 地涵所 解仍圍 瞭變範 應改利 ，的專 此成請 因完申 。 所之 成例附 完施所 士實如 人殊 ， 之特中 藝的神 技明精 本發與 習本畴 熟之範 為示的 --------------裝--- (請先閱讀背面之注意事項再填寫本頁) 訂· --線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 42 5 6 5 4 A7 _._B7 五、發明說明（^ ) 符號之說明 10.… .半 導 體 裝 置 12.... .基 板 14.... .深 溝 渠 16.... .襯 墊 堆 叠 18.... .襯 墊 氧 化 層 20 .... .m 墊 氮 化 曆 22 .... .環 管 24 .... .導 電 性 填 充料 26 .... .凹 檐 28 , .隔 離 層 30 .... .鑲 埋 帶 32 .... .罩 幕 層 34 .... .隔 難 層 37 .... •襯 墊 層 38 .... .導 電 性 材 料 39 .... .閛 極 氧 化 物 40 .... .介 電 材 料 42 .... .導 電 爾 44 .... .介 電 材 料 46 .... .基 板 部 份 50 .... .介 霉 材 料 52 .... .頂 端 表 面 54 .... .凹 榷 -16- -------„-------. (請先閱讀背面之注意事項再填寫、本頁)
訂-------r-線I
V 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 4256 5 4 B7 五、發明說明（β 經濟部智慧財產局員工消費合作社印製 58 ... •.通 道 100.. .•裝 置 202 .. •.外 擴 散 區 20 4 .. ..儲 存 節 點 206 .. ..摻 雜 區 208 .. .•位 元 線 接 觸 210.. ..位 元 線 212.. .垂 直 電 晶 體 214.. ..閘 極 216 .. ..介 電 層 -17- -----1!裝 -------訂·-------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公爱）

Claims (1)

  1. 425654 A8 B8 C8 D8 經濟部智慧財產局員工消费合作社印製 六、申請專利範圍 1 ♦ 一 種 用 於 控 制 半 導 體 記 憶 體 之 溝 渠 中 的 隔 離 層 厚 度 的 方 法 » 包 含 下 列 步 驟 設 置 一 具 有 儲 存 節 點 形 成 於 其 中 的 深 溝 渠 Ρ 該 髂 存 節 點 具 有 鑲 埋 帶 S 沈 積 一 隔 離 層 於 該 m 埋 帶 上 » 提 供 儲 存 節 點 的 電 隔 雛 • 形 成 一 簞 幕 層 於 該 隔 雄 蘑 上 * >x 罩 幕 部 份 與 鑲 埋 帶 接 觸 的 隔 雛 層 Μ 及 移 除 除 了 為 罩 幕 層 所 罩 幕 部 份 以 外 的 隔 雛 曆 1 以 改 良 隔 雛 曆 厚 度 的 控 制 性 〇 2 •如 申 諳 專 利 範 圍 第 1 項 之 方 法 * 其 中 沈 積 該 隔 離 層 的 步 m 包 含 Κ 化 學 Μ 相 沈 積 法 沈 積 該 隔 離 層 〇 3 .如 串 請 專 利 範 圍 第 1 項 之 方 法 t 其 中 沈 積 該 隔 離 層 的 步 驟 包 含 Μ 電 漿 轆 肋 化 學 氣 相 (Λ* 積 法 沈 積 該 隔 離 曆 〇 4 •如 申 請 專 利 範 圃 第 1 項 之 方 法 * 其 中 該 隔 離 層 包 含 氧 化 物 〇 5 .如 申 請 專 利 範 圍 第 1 項 之 方 法 9 其 中 該 隔 離 暦 包 含 氮 化 物 0 6 如 串 請 專 利 «6 圍 第 1 項 之 方 法 9 其 中 該 隔 離 層 的 厚 度 為 約 20 -5 0 η η < 7 .如 申 請 專 利 範 圍 第 1 項 之 方 法 t 其 中 形 成 該 罩 幕 層 的 步 软 包 含 沈 積 一 對 於 隔 離 層 可 m 擇 性 地 蝕 刻 的 材 料 的 步 m 0 8 .如 申 謫 專 利 範 圍 第 1 項 之 方 法 ♦ 其 中 該 材 料 包 含 多 晶 1 8 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 閱 讀 背 面 之 注 意 事 項
    ί c ή, 經濟部智慧財產为員工消费合作社印製 頜 425654 1 C8 D8六、申請專利範圍 含存隔 接份與 K 包儲電 帶部啟 用 其 該 的 埋 的開 。成 , , 點 鑲 幕而 離形 法 榘 節 與 罩板 隔含 方 溝 存 份 所基 渠包 的 深 儲 部 曆的 溝好 胞 的 供 幕 幕接 供最 憶 中 提 罩 罩鄰 提其 記 其 而 Μ 下渠 以， 之 於 上 上 留溝 渠法 離 成 帶 層 Μ 深 溝方 隔. 形 埋 皤 層與；離之 渠 點 鑲 隔 離份渠隔項 溝 節 該 該 隔部溝該9 有 存；於 於 該一離充第 具 儲帶層 層 刻少隔填圃 造 有埋離 幕.，蝕至的料範 製：具箱隔 罩層地除接材利 於有 一有一 一離性移連電專 用驟置具積 成隔擇由渠介請 。 種步設點沈；形的選藉溝Μ申 砂 一的節 離觸 深如 9). 置 裝 接 ί * 缠 的 貼 節 存 儲 的 中 渠 溝 之 下 層 離 隔 於 置 。 設睐 接步 連的 的將 置 K 裝 ， 接體 連晶 成電 形的 中中 其板 ，基 法於 方成 之形。 項道線 10通元 第有位 圃具至 範成接 利形連 專含電 請包帶 申驟埋 如步鑲 挖渠形 有溝有 MK. tt fk 0皤驟 步遠步 S 楂 旳 Hfin rMUM 含晶含 包電包 更該更 其得其 ，使 ， 法 Μ 法 方，方 之份之 項部項 11板 9 第基第 圍的圃 範渠範 利溝利 專深專 請接請 申鄰申 如掘如 端 頂 榘 溝 深 接 鄰 及 處 離 隔 渠 溝 接 0 於 極。 閛處 體層 晶離 電隔 1 的 成中 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） <請先閱讀背面之注意事項再填寫本頁) 8 OQ88 AKCD 425654 六、申請專利範圍 14. 如申請專利範圍第9項之方法，其中沈積該隔離層的 步嫌包含Μ化學氣相沈積法沈積該隔離層。 C請先閱讀背面之注意事項再填寫本頁) 15. 如申請專利範圍第9項之方法，其中該隔離層包含氧 化物。 16. 如申請專利範圍第9項之方法，其中該隔離層包含氮 化物。 17. 如申請專利範圃第9項之方法，其中該隔離層的厚度 最好在約20nn-50nra之間。 18. 如申讅專利範圍第9項之方法，其中該罩幕層可包含 多晶矽。 19. 如申請專利範圍第9項之方法，其中該溝渠隔離包含 淺溝渠隔離。 20. 如申請專利範圍第9項之方法，其中該溝渠隔離包含 上升的淺溝渠隔離。 21. —種用於製造垂直電晶體的方法，包含下列步驟： 丨線· 設置一具有溝渠形成於其中的基板，各溝渠具有一 儲存節點形成於其中，該儲存節點具有一鑲埋帶； 形成一隔離層於該鎮埋帶上； 經濟部智慧財產局員工消費合作社印製 横向蝕刻該基板而往基板中挖掘一假階段，以使得 該凹槽延伸超過溝渠邊掾，該凹槽係與溝渠連接；Μ 及 形成一閘極導體於凹槽中，Μ使得一通道形成於鄰 接閛搔導體處，而藉由故動閛極専體提供鑲埋帶與導 線間的導電性。 -20- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 888 β ABCD 5 S 5 2 e--—C—-——— V , . 經濟部智慧¾產均員工消費合作杜印製 、申請專利範圍 22. 如申請專利範園第21項之方法，其中該横向蝕刻的步 驟包含Μ乾式蝕刻製程横向地蝕刻。 23. 如申請專利範圍第21項之方法，其中該横向蝕刻的步 驟包含Μ化學順流式触刻或反應性離子蝕刻製程中之 一方法横向地蝕刻。 24. 如申請專利範圍第21項之方法，其中該導線包含位元 線。 2 5,一種半導體記憶體，其包含： 具有複數之深溝渠形成於其中的基板，各深溝渠具 有： —鑲埋帶形成於其中，以連接置於深溝渠中的儲存 節點； 一沈積的隔離層形成於鑲埋帶上上，Μ提供鑲埋帶 的電隔雛；Κ及 一罩幕層形成於該隔離層上，Μ提供部份隔離曆（ 與_埋帶接觸）用的罩幕，該罩幕層相對於隔離層可 選擇性地被蝕刻，其中該罩幕層提供受空厚度的隔離 層。 26. 如申請專利範圍第25項之半導體記憶體，其中該罩幕 層包含多晶矽。 27. 如申請專利範園第25項之半導體記憶體，其中該隔離 晴包含氣化物。 28. 如申請專利範圍第25項之半導體記憶體，其中該隔離 曆包含氮化物。 -21 - 本紙張尺度適用111國國家標準（CNS)A4規格（210 x297公釐） (請先閱讀背面之注意事項再填寫本頁) 425654 A8 BS C8 D8 申請專利範圍_ 2 9 .如由請 囿的厚 3 0 .如申請 連接電 晶體Μ 有形成 接至位 3 1 .如申請 成於至 節點隔 3 2 ,如申請 含一經 帶與通 33 . —種用 專利範 度最好 專利範 晶體， 至少部 於鄱接 元線。 專利範 少部份 離。 專利範 挖掘的 道之外 於Μ深 方法，包含下 提供一具有 有一儲存節點 經濟部智慧財產局員工消费合作社印製 至基板 形成 沈積 藉由 深溝渠 Μ介 相對 頂端表 一隔離 一擋層 移除至 連接的 電材料 於介電 圍第25項之半導體記憶體，其中該隔離 為約 20-50nn。 圍第25項之半導體記憶體，其更包含一 其中該電晶體包含一形成於溝渠中的電 份的閘極與該隔雄曆接觸，該電晶體具 閘掻的基板中的通道，以將鑲埋帶電連 圍第30項之半導體記憶體，其更包含形 溝渠中的該溝渠隔離，Μ將閘極與儲存 圍第30項之半導體記憶體，其中基板包 部份，該經挖掘的郜份可增加來自揉埋 擴散間的重叠。 溝渠製造半導體記憶體之垂直電晶體的 列步驟： 深溝渠形成於其中的基板，各深溝渠具 形成於其中，該儲存節酤具有一被挖握 面下方的鑲埋帶； 層於該鑲埋帶上及溝渠壁上； 於該隔離層上； 少一部份的鄰接深溝榘的基板而開啟與 隔離溝渠； 填充隔離溝榘Μ提供溝渠隔離； 材料與隔皤層而選擇性地蝕刻該擋層； -22- 閱 讀 背 面 之 注 意 事 項
    頁 訂 線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 六、申請專利範圍 A8 B8 C8 D8 4 2 56 5 4 份 部 板 基 的 除 移 及被 Μ 接 ;鄰 層於 雜體 隔晶 除電 柊育 壁垂 渠一 溝成 由形 --------------裝--- (請先閱讀背面之注意事項再填寫本頁) 訂 1 經濟部智慧財產島員工消費合作社印製 23 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW088112385A 1998-07-31 1999-07-21 Apparatus and method for forming controlled deep trench top isolation layers TW425654B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/127,262 US6074909A (en) 1998-07-31 1998-07-31 Apparatus and method for forming controlled deep trench top isolation layers

Publications (1)

Publication Number Publication Date
TW425654B true TW425654B (en) 2001-03-11

Family

ID=22429184

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088112385A TW425654B (en) 1998-07-31 1999-07-21 Apparatus and method for forming controlled deep trench top isolation layers

Country Status (6)

Country Link
US (2) US6074909A (zh)
EP (1) EP0977256A3 (zh)
JP (1) JP2000058778A (zh)
KR (1) KR100555599B1 (zh)
CN (1) CN1165984C (zh)
TW (1) TW425654B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255683B1 (en) * 1998-12-29 2001-07-03 Infineon Technologies Ag Dynamic random access memory
US6228705B1 (en) * 1999-02-03 2001-05-08 International Business Machines Corporation Overlay process for fabricating a semiconductor device
DE19907174C1 (de) * 1999-02-19 2000-09-14 Siemens Ag Verfahren zum Herstellen einer DRAM-Zelle mit einem Grabenkondensator
US6242310B1 (en) * 1999-02-22 2001-06-05 International Business Machines Corporation Method of forming buried-strap with reduced outdiffusion including removing a sacrificial insulator leaving a gap and supporting spacer
US6184107B1 (en) * 1999-03-17 2001-02-06 International Business Machines Corp. Capacitor trench-top dielectric for self-aligned device isolation
US6204140B1 (en) * 1999-03-24 2001-03-20 Infineon Technologies North America Corp. Dynamic random access memory
US6190971B1 (en) 1999-05-13 2001-02-20 International Business Machines Corporation Formation of 5F2 cell with partially vertical transistor and gate conductor aligned buried strap with raised shallow trench isolation region
US6291298B1 (en) * 1999-05-25 2001-09-18 Advanced Analogic Technologies, Inc. Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses
US6372573B2 (en) * 1999-10-26 2002-04-16 Kabushiki Kaisha Toshiba Self-aligned trench capacitor capping process for high density DRAM cells
US6316805B1 (en) * 2000-01-06 2001-11-13 Vanguard International Semiconductor Corporation Electrostatic discharge device with gate-controlled field oxide transistor
US6288422B1 (en) * 2000-03-31 2001-09-11 International Business Machines Corporation Structure and process for fabricating a 6F2 DRAM cell having vertical MOSFET and large trench capacitance
US6326275B1 (en) * 2000-04-24 2001-12-04 International Business Machines Corporation DRAM cell with vertical CMOS transistor
TW469635B (en) * 2000-05-16 2001-12-21 Nanya Technology Corp Fabrication method of semiconductor memory cell transistor
US6339241B1 (en) 2000-06-23 2002-01-15 International Business Machines Corporation Structure and process for 6F2 trench capacitor DRAM cell with vertical MOSFET and 3F bitline pitch
US6399447B1 (en) * 2000-07-19 2002-06-04 International Business Machines Corporation Method of producing dynamic random access memory (DRAM) cell with folded bitline vertical transistor
US6355518B1 (en) * 2000-09-05 2002-03-12 Promos Technologies, Inc. Method for making a DRAM cell with deep-trench capacitors and overlying vertical transistors
US6509226B1 (en) * 2000-09-27 2003-01-21 International Business Machines Corporation Process for protecting array top oxide
US6441422B1 (en) * 2000-11-03 2002-08-27 International Business Machines Corporation Structure and method for ultra-scalable hybrid DRAM cell with contacted P-well
US6368912B1 (en) * 2000-12-08 2002-04-09 Nanya Technology Corporation Method of fabricating an isolation structure between a vertical transistor and a deep trench capacitor
US6610573B2 (en) 2001-06-22 2003-08-26 Infineon Technologies Ag Method for forming a single wiring level for transistors with planar and vertical gates on the same substrate
US6541810B2 (en) * 2001-06-29 2003-04-01 International Business Machines Corporation Modified vertical MOSFET and methods of formation thereof
US6849898B2 (en) 2001-08-10 2005-02-01 Siliconix Incorporated Trench MIS device with active trench corners and thick bottom oxide
US7291884B2 (en) * 2001-07-03 2007-11-06 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide
US20060038223A1 (en) * 2001-07-03 2006-02-23 Siliconix Incorporated Trench MOSFET having drain-drift region comprising stack of implanted regions
US6764906B2 (en) * 2001-07-03 2004-07-20 Siliconix Incorporated Method for making trench mosfet having implanted drain-drift region
US7033876B2 (en) * 2001-07-03 2006-04-25 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same
US7009247B2 (en) * 2001-07-03 2006-03-07 Siliconix Incorporated Trench MIS device with thick oxide layer in bottom of gate contact trench
US6458647B1 (en) * 2001-08-27 2002-10-01 Infineon Technologies Ag Process flow for sacrificial collar with poly mask
TW506059B (en) * 2001-09-25 2002-10-11 Promos Techvologies Inc Forming method for shallow trench
DE10212610C1 (de) * 2002-03-21 2003-11-06 Infineon Technologies Ag Verfahren zur Erzeugung einer horizontalen Isolationsschicht auf einem leitenden Material in einem Graben
US6586300B1 (en) * 2002-04-18 2003-07-01 Infineon Technologies Ag Spacer assisted trench top isolation for vertical DRAM's
US6913941B2 (en) * 2002-09-09 2005-07-05 Freescale Semiconductor, Inc. SOI polysilicon trench refill perimeter oxide anchor scheme
US6828211B2 (en) 2002-10-01 2004-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench filled with two or more dielectrics for isolation and coupling or for stress control
US6830968B1 (en) * 2003-07-16 2004-12-14 International Business Machines Corporation Simplified top oxide late process
JP2006229140A (ja) * 2005-02-21 2006-08-31 Toshiba Corp 半導体装置
TWI278068B (en) * 2005-11-03 2007-04-01 Nanya Technology Corp Growth controlled vertical transistor
JP2007194267A (ja) * 2006-01-17 2007-08-02 Toshiba Corp 半導体記憶装置
US7808028B2 (en) * 2007-04-18 2010-10-05 International Business Machines Corporation Trench structure and method of forming trench structure
KR101116335B1 (ko) * 2009-12-30 2012-03-14 주식회사 하이닉스반도체 매립비트라인을 구비한 반도체 장치 및 그 제조 방법
US8299562B2 (en) * 2011-03-28 2012-10-30 Nanya Technology Corporation Isolation structure and device structure including the same
CN106366152B (zh) * 2016-08-25 2018-01-19 桂林益天成生物科技有限公司 从积雪草中提取积雪草苷的方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225697A (en) * 1984-09-27 1993-07-06 Texas Instruments, Incorporated dRAM cell and method
JPH0680805B2 (ja) * 1985-05-29 1994-10-12 日本電気株式会社 Ｍｉｓ型半導体記憶装置
JPH0760859B2 (ja) * 1985-11-19 1995-06-28 沖電気工業株式会社 半導体装置及びその製造方法
US4769786A (en) * 1986-07-15 1988-09-06 International Business Machines Corporation Two square memory cells
JPS63211750A (ja) * 1987-02-27 1988-09-02 Mitsubishi Electric Corp 半導体記憶装置
US4916524A (en) * 1987-03-16 1990-04-10 Texas Instruments Incorporated Dram cell and method
JPS63245954A (ja) * 1987-04-01 1988-10-13 Hitachi Ltd 半導体メモリ
US4942554A (en) * 1987-11-26 1990-07-17 Siemens Aktiengesellschaft Three-dimensional, one-transistor cell arrangement for dynamic semiconductor memories comprising trench capacitor and method for manufacturing same
JPH02158134A (ja) * 1988-12-12 1990-06-18 Sony Corp 半導体装置の製造方法
US4945069A (en) * 1988-12-16 1990-07-31 Texas Instruments, Incorporated Organic space holder for trench processing
JPH0414868A (ja) * 1990-05-09 1992-01-20 Hitachi Ltd 半導体記憶装置とその製造方法
US4988637A (en) * 1990-06-29 1991-01-29 International Business Machines Corp. Method for fabricating a mesa transistor-trench capacitor memory cell structure
KR940006679B1 (ko) * 1991-09-26 1994-07-25 현대전자산업 주식회사 수직형 트랜지스터를 갖는 dram셀 및 그 제조방법
US5185294A (en) * 1991-11-22 1993-02-09 International Business Machines Corporation Boron out-diffused surface strap process
US5262346A (en) * 1992-12-16 1993-11-16 International Business Machines Corporation Nitride polish stop for forming SOI wafers
US5363327A (en) * 1993-01-19 1994-11-08 International Business Machines Corporation Buried-sidewall-strap two transistor one capacitor trench cell
US5422294A (en) * 1993-05-03 1995-06-06 Noble, Jr.; Wendell P. Method of making a trench capacitor field shield with sidewall contact
JPH0758214A (ja) * 1993-08-13 1995-03-03 Toshiba Corp 半導体記憶装置
US5406515A (en) * 1993-12-01 1995-04-11 International Business Machines Corporation Method for fabricating low leakage substrate plate trench DRAM cells and devices formed thereby
US5360758A (en) * 1993-12-03 1994-11-01 International Business Machines Corporation Self-aligned buried strap for trench type DRAM cells
US5369049A (en) * 1993-12-17 1994-11-29 International Business Machines Corporation DRAM cell having raised source, drain and isolation
US5395786A (en) * 1994-06-30 1995-03-07 International Business Machines Corporation Method of making a DRAM cell with trench capacitor
US5627092A (en) * 1994-09-26 1997-05-06 Siemens Aktiengesellschaft Deep trench dram process on SOI for low leakage DRAM cell
US5936271A (en) * 1994-11-15 1999-08-10 Siemens Aktiengesellschaft Unit cell layout and transfer gate design for high density DRAMs having a trench capacitor with signal electrode composed of three differently doped polysilicon layers
US5895255A (en) * 1994-11-30 1999-04-20 Kabushiki Kaisha Toshiba Shallow trench isolation formation with deep trench cap
US5545583A (en) * 1995-04-13 1996-08-13 International Business Machines Corporation Method of making semiconductor trench capacitor cell having a buried strap
US5576566A (en) * 1995-04-13 1996-11-19 International Business Machines Corporation Semiconductor trench capacitor cell having a buried strap
US5614431A (en) * 1995-12-20 1997-03-25 International Business Machines Corporation Method of making buried strap trench cell yielding an extended transistor
US5937296A (en) * 1996-12-20 1999-08-10 Siemens Aktiengesellschaft Memory cell that includes a vertical transistor and a trench capacitor
US5981332A (en) * 1997-09-30 1999-11-09 Siemens Aktiengesellschaft Reduced parasitic leakage in semiconductor devices
US6025230A (en) * 1997-11-06 2000-02-15 Mageposer Semiconductor Corporation High speed MOSFET power device with enhanced ruggedness fabricated by simplified processes
US5831301A (en) * 1998-01-28 1998-11-03 International Business Machines Corp. Trench storage dram cell including a step transfer device
US6080618A (en) * 1998-03-31 2000-06-27 Siemens Aktiengesellschaft Controllability of a buried device layer
US6066527A (en) * 1999-07-26 2000-05-23 Infineon Technologies North America Corp. Buried strap poly etch back (BSPE) process

Also Published As

Publication number Publication date
KR100555599B1 (ko) 2006-03-03
US6359299B1 (en) 2002-03-19
CN1244036A (zh) 2000-02-09
US6074909A (en) 2000-06-13
EP0977256A2 (en) 2000-02-02
JP2000058778A (ja) 2000-02-25
KR20000012124A (ko) 2000-02-25
EP0977256A3 (en) 2005-12-14
CN1165984C (zh) 2004-09-08

Similar Documents

Publication Publication Date Title
TW425654B (en) Apparatus and method for forming controlled deep trench top isolation layers
TW495906B (en) Single sided buried strap
TW427004B (en) Bottle-shaped trench capacitor with EPI buried layer
TW525297B (en) Self aligned method of forming a semiconductor memory array of floating gate memory cells, and a memory array made thereby
TW454341B (en) A trench capacitor with isolation collar
US6897107B2 (en) Method for forming TTO nitride liner for improved collar protection and TTO reliability
US5336629A (en) Folder Bitline DRAM having access transistors stacked above trench storage capacitors, each such transistor employing a planar semiconductor body which spans adjacent capacitors
TW405262B (en) A process for forming a high density semiconductor device
JP2994239B2 (ja) Ｓｏｉトレンチ構造およびその製造方法
TW483122B (en) Structure and process for 6F2 trench capacitor dram cell with vertical mosfet and 3F bitline pitch
TW448564B (en) A trench capacitor with isolation collar and corresponding manufacturing method
TW495916B (en) System and method of forming a vertically oriented device in an integrated circuit
TWI223871B (en) Floating gate memory fabrication methods comprising a field dielectric etch with a horizontal etch component
TW522506B (en) A method for fabricating a trench capacitor
TW461087B (en) Crystal-axis-aligned vertical side wall device and process for manufacture thereof
TWI278068B (en) Growth controlled vertical transistor
TW201036146A (en) Semiconductor device with vertical transistor and method for fabricating the same
JP2000031427A (ja) 半導体集積回路
JPH11145275A (ja) シャロートレンチ分離構造及びその形成方法
TW502397B (en) Memory cell
TW200805577A (en) A transistor and memory cell array and methods of making the same
TW200908288A (en) A trench structure and method of forming the trench structure
JP2003508915A (ja) トレンチコンデンサと選択トランジスタとを有するメモリおよびその製造方法
TWI294667B (en) Method for forming buried plate of trench capacitor
JPH0461257A (ja) 自己整合型コンタクトホールの形成方法及び半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees