TW416146B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW416146B
TW416146B TW087101897A TW87101897A TW416146B TW 416146 B TW416146 B TW 416146B TW 087101897 A TW087101897 A TW 087101897A TW 87101897 A TW87101897 A TW 87101897A TW 416146 B TW416146 B TW 416146B
Authority
TW
Taiwan
Prior art keywords
crystal
output
input
drain
resistance
Prior art date
Application number
TW087101897A
Other languages
English (en)
Inventor
Yasuo Yamaguchi
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW416146B publication Critical patent/TW416146B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H01L27/0274—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the electrical biasing of the gate electrode of the field effect transistor, e.g. gate coupled transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

416146 A7 B7 經濟部中央橾準局員工消費合作杜印褽 五、 發明説明（1 ) 1 11 猙 明 所 H 技 術 薄 1 1 1 本 發 明 供 蘭 於 一 種 在 so I基板上形成H0S η 晶 釀 之半導 1 I 髏 裝 置 • 尤 其 是 期 於 其 输 出 入 保護 功能。 1 1 讀 1 I 知 技 術 yt 閱 1 J 讀 1 1 在 绝 基 板 上 形 成 矽 m 膜 之so I [绝緣 讎 上 的 矽 (半導 背 ιέ 1 1 之 1 臞 ): S i 1 i C ο η (S e圉 1 C on d u c t 0 Γ )-ο η -i n s u 1 at 〇 r ]基板上所 注 意 I I 事 1 形 成 的 HOS霣晶讎（ 有 畤 簡 m 為 r so I元件」 ) * % 為 了使其 項 ! 填 源 極 、 汲 極 域 達 到 绝 線 性 基 板上 ,而藉 由 源 棰 、 汲極匾 本 裝 頁 1 域 m 別 之 接 合 霣 容 被 減 低 躭 可進 行呒高 速 且 低 消 耗功率 1 I 之 動 作 0 1 1 亦 即 9 在 通 常 之 大 容 量 (b u 1 k ) 矽基板 上 所 形 成 的M0S 1 1 霣 晶 KB (有時簡稱 「基板元件」 )， 酋其變 成 低 霣 壓 時源棰 訂 1 、 汲 棰 域 傾 別 之 接 合 霣 容 會 增大 而其性 能 (尤其是動作 1 ! 速 度 )會極端降低， 相對於此， SO I元件由 於 源 極 、 汲極區 1 I 域 镰 別 之 接 合 霣 容 成 份 很 少 所以 其性能 幾 乎 不 會 惡化遂 1 ! ，.·Ά 可 進 行 呒 离 速 且 低 消 耗 功 率 之 動作 0 1 發 明 所 欲 1 決 p 問 顯 1 1 如 上 所 述 ， 由 於 so I元件可進行呒高速且低消耗功率 1 1 之 m 作 i 所 以 提 高 了 其 可 作 為 钃帶 型機器 用 元 件 來 利用的 1 1 期 待 〇 1 i 然 而 f SO I元件在可被期待作為低《壓動作用的元件 t 1 之 反 面 t 卻 會 有 在 _ 出 入 保 護 «路 中之ESD ( 靜 霣 放 霣： 1 1 I e 1 e c t Γ 0 s t at 1 C d is c h a r 8 e >射性上較差的缺點。 為了考 1 1 盧 突 波 霣 m 會 從 輸 出 m 子 被 施 加的 情況， 當 然 亦 有 從《!入 1 1 本紙ί長尺度適用中國國家標準（CNS ) Λ4规格（210x2y7公釐） 3 9 5 3 5 416146 明 説 明發子 、端五 被第 況示 情顯 的偽 加H 6 3 Μ 2 路 霣 ft 0 保 入 出 輸 為 0 之 将 而 圔 面 截 的 造 構 半 在 示 所 圖 同 如 上 2 及 睽 2 化膜 氣化 置氣 埋 置 在埋 而 、 Ί* 2,板 膜基 化« 氧導 置半 埋 由 有此 成如 形 ο - 3 上 層 1 Τ1 板so 基有 釅成 導形 經漪部中央樣隼局負工消费合作社印裝 SOI醣3所组成的構成就被稱為SOI基板。接箸，在SOI» 3上1揮性形成閘棰《化膜4,而在閘ffi氣化膜4上形成 有閘極霣極5。在閘極氣化4下方之SOI層3镍成為通道匾 域8,而鄹接通道匾域8之SOI層3内的區域偽成為汲搔匾 域6及源極區域7。 該種SOI構造，由於存在热傅導率差（約矽的1/10)的 埋置氣化膜2，所以會*積於施加突波《靨時所發生的熱， 且因熱敗逸（thermal runaway or 2nd breakdown),而容 易發生在SOI基板上所形成之半導體元件的永久性破壤。 第24H换顯示熱散逸之經通的匾表。第2401之覼表换 顯示如第25圓所示在源極及閜棰被接地之NH0S電晶SIQ1的 汲極上被施加输入霣《(突波霣壓57)時等的逆向«Β連接 時之热敗逸經S,而在第24圈中所示之熱散逸的過程傲由 部分遇程P1〜P5所構成。 在第25·中所示之NM0S«晶«Q1的汲極上酋被施加大 帽超過平常時之突波《KSV時，其汲躭曾急速上升 且霣逢到（P1)崩潰感應霣壓時由於NM0S霣晶體Q1會累增崩 潰而霣流曾開始流動所以暫時會降低至保持«Κ為止（P2) 。之後，再次開始上升（P3),笛逹到熱破壊電^時^”霣 晶《Q1之一部分會變成溶融狀態，且由於源極、汲捶間之 (請此閱讀背面之注意事項再填寫本頁) 装 本紙張尺度適用中國囤家標準（CNS ) Λ4規格（210,< 297公趁） 3 9 5 3 5 416146 ΚΊ Β7 五、發明説明（3 ) 霣阻值會惫速降低所以霣壓會急速降低（P4)。結果，霣流 集中在源極、汲棰間之霣阻值急速降低的NHOSm晶體Q1上 流動之所諝正反餓躭會起作用（P 5 ),而最後N Μ 0 S電晶腰Q1 躭會被完全破壤。例如，如第26圖所示，因热破壤而在閘 極霣棰5上發生很大的缺陷部分10,而霣晶鐮躭變成不可 能動作。 通常，利用逆向僱壓設定HH0S電晶驩以作為SOI基板 上之輸出人保護霣路時，會如第27·所示，通道寬度W之 NM0S霣黑讎會被聯連接在_入（霣B)IN和接地位準之間。 第27圓之例葆如第28圓所示，閘極被接地之六鶴NH0S霄晶 體T1〜T6像被並聯連接在输入IN和接地位準之間。另外， NM0S霣晶讎T1偽由Μ極霣極51、汲極匾域61及源極區域71 所構成，Η Μ 0 S霣晶讎Τ 2僳由闞棰霣極5 2、汲極匾域6 1及源 棰區域72所構成，NM0S霣晶ΗΤ3你由閘極霣極53、汲掻區 域62及籯極6域72所構成，NM0S電晶j»T4偽由閛棰霣捶54 、汲極S域62及源極@域73所構成，NH0S%晶醴T5係由閘 極霣極5 5、汲極區域β 3及源檯S域7 3所構成，N Μ 0 S霣晶體 Τ6像由閘極霣極56、汲棰匾域63及源極區域74所構成。另 外，作為突波«Κ之輪入«ΚΙΝ,偽由外部输入端子或外 部輪出蟵子被输入。 如此藉由將六健NH0S霣晶《Τ1〜Τ6並W設在输人ΙΝ、 接地位準之間以作為SOI基板上的輪出入保護霄路，在霣 流流0輪入IN、接地位準之間時，霣流躭會分流至六傾 NH0S電晶體T1〜T6上。 _ _ _ _ . I -1 I ϋ ^^1 ^^1 ^^1 ^^1 ^^1 ^^1 ^1« ^^1 ^^1 ^^1 ^^1 ^^1 r 令 i y. (請先閱讀背面之注意事項再填艿本頁) 經濟部中央標羋局貝工消費合作社印狀 本紙張尺度適用中國國家標準（fNS ) Λ4^格（210.<2ί)7.公ft ) 3 3 9 5 3 5 416146 B7 裡濟部中央標华局員工消費合怍社印製 五、發明説明（ 4 ) 1 然 而 1 當 在 KH0S 霣 晶 髖 T1 T6 之中的一 艟 霣晶 體 累增 1 1 崩 潰 之 後 到 逢 熱 破 壊 霣 壓 時 » U 由 該霄晶體 之 源極 > 汲棰 1 間 的 霣 阻 值 會 急 速 滅 少 就 如 第 24 園之部分 通 程P5所 示， 1 請 1 由 於 霣 流 會 集 中 流 至 到 逹 熱 破 壤 霣 蹏的霣晶 m 上， 所 以其 .先 1 | r J 就 無 法 抑 制 該 霣 晶 II 被 破 級 之 情 形 〇 背 面 1 I 如 此 在 習 知 so I構造之KH0S霣晶體的输出入保護霣路 之 注 意 1 1 I 中 若 要 提 高 其 突 波 耐 性 ， 即 使 如 第 27匾所示 構 成衩 數 儋並 事 項 再 1 [ 聯 連 接 NNOS « 晶 m 的 輪 出 人 保 護 霣 路，亦有 無 法謀 求 所期 填 本 J 裝 | 待 之 提 离 ESD射性的問題貼。 頁 1 1 本 發 明 依 為 解 決 上 述 問 題 點 而 成者，其 百 的傈 在 於獲 1 1 得 一 種 謀 求 提 高 ESD耐性的SO I 構 造 之半導匾 裝 A. 〇 I I 解 決 問 和 手 η 訂 I 有 闋 第 一 發 明 之 半 導 醱 装 置 ， 其傜具有 輪 出入 保 護霣 1 1 | 路 • 該 霣 路 包 含 有 被 形 成 於 so I基板上，且對外部端子進 1 1 行 順 向 m 壓 連 接 之 至 少 一 镳 的 第 一 M0S霣晶臞， 以及各fi 1 I 對 前 述 外 部 端 子 並 聯 進 行 逆 向 傷 m 連接之褀 數 鏑第 二 H0S Λ 1 霣 晶 «1 » 其 設 定 前 述 複 數 餹 第 二 M0S霣晶體之個別的汲 1 I 極 霣 阻 之 霣 阻 值 以 使 前 述 複 數 m 第二M0SIB晶醱之ESD( 1 I 靜 霣 放 霣 )附性可«得和前述至少- -個的第- -H0S1B 晶 «之 1 1 1 ESD耐性相同程度以上者。 ( f I 有 期 第 二 發 明 之 半 導 體 装 置 » 其更具有 基 於由 前 述外 1 1 部 端 子 所 得 之 佶 铖 以 進 行 倍 嫌 理的内部 霣 路部 ， 前述 ! 1 内 部 霣 路 包 含 有 和 前 述 複 數 籲 第 二 M0S霣晶體問一導霣型 1 1 的 内 部 霣 路 用 H0S霣晶釀， 該内部霣路用H0S 霣 晶讎 具 有比 1 1 本紙张尺度適用巾國國家棹準（CNS ) A4規格（210x297公趁） 4 3 9 5 3 5 416146 B7 經濟部中央標隼扃負工消費合作社印製 五、一 發明説明（5 ) - 1 前 述 禊 數 梅 第 二 MOS霣晶體梅別的汲極霣阻Μ小的電阻值 I 1 I 之 汲 極 霣 阻 〇 1 有 两 第 三 發 明 之 半 導 龌 装 置 1 其 偽 在 前述被數》 第二 t 诗 f | HOS霣晶醴汲棰區域上匍別設有複數個第- -矽化物層， 在 先 閱 1 I 讀 | 前 述 内 部 霣 路 用 MOS«晶齷之汲極S域上設有第二矽化物 背 1 I 層 9 将 前 述 複 數 傾 第 一 矽 化 物 層 之 膜 厚 設 得比第二矽 化物 之 注 意 1 I 層 之 膜 厚 邇 薄 〇 事 項 再 1 1 填 有 Μ 第 四 發 明 之 半 導 m 装 置 » 其 具 有 被形成於SO I基 η 本 裝 板 上 » 且 對 外 部 端 子 連 接 输 出 入 保 護 用 HOS霣晶醴而構成 1 1 的 輸 出 入 保 護 霣 路 部 及 使 用 内 部 TS. 路 用 MOS霄晶髖而構 1 1 成 » 且 在 内 部 進 行 預 定 的 信 號 處 理 之 内 部 電路部，前 述輸 1 1 出 入 保 護 用 MOS«晶«之汲極S域具有其上部未形成矽化 訂 1 物 層 的 第 匾 域 及 其 上 部 形 成 有 矽 化 物 層的第二S 域， 1 I 前 述 内 部 路 用 MOS®晶«之汲極Β域具有其上部形成有 1 1 I 矽 化 物 m 的 第 三 區 域 9 將 前 述 第 一 區 域 之 雜質瀑度設 得比 1 ! Λ 前 述 第 三 匾 域 之 雜 質 濃 度 邇 高 者 〇 1 有 m 第 五 發 明 之 半 導 髏 装 置 > 其 中 前 述第二B域 之雜 1 1 質 m 度 被 設 得 tb 前 述 第 一 域 之 雜 質 濃 度 還低者。 ! 1 有 關 第 發 明 之 半 導 鱧 装 置 > 其 你 具 有被形成於 SOI 1 I 基 板 上 ， 且 對 外 部 m 子 蘸 接 m 出 入 保 護 用 PMOSQ晶鳢 而構 1 1 I 成 的 输 出 入 保 護 Μ 路 部 t 其 % 在 不 破 壊 集 積度下設定 有闋 1 1 1 通 道 匾 域 之 特 性 以 提 高 前 述 輪 出 入 保 護 用 PM0S霣晶醴 之 1 1 SSD射性。 1 1 有 開 第 七 發 明 之 半 導 腥 装 置 t 其 中 前 述输出入保 m η 1 1 本紙張尺度適用中as家標隼（cns ) A4規格（2i〇x：:w公超） 5 3 9 5 3 5 416146 A7 B7 五、發明説明（δ ) 路部更具有輸出入保護用NMOS«晶黼，並將前述輪出入保 ¾濟部中央標準局員工消費合作社印掣 οί霄部中 度 «部設 & 出構 g 有地述前之 彳 基S 0 部内域用濃 部内度13输而13備接前在子 用内的 區路質 内的長 aso述鳢so具 的於設 缃 護用理極電雜 用 理道者 於前晶 於且接接被部 保使處汲部的 使處通短成 ，¾ 成 ，連連及外 入有號之内分 有號之邇形部OS形部通膛 、述 出 借倍鑤述部 備倍膜度被路NM被路共榷 體 前 输 具有晶前接 具有晶長有霣接 有霣準 二晶與 述 更具 《比鄰 更具霣道 具護連 具護位以霣線 前其更OS得域 其更OS通其保只 其保地有OS的 比 ，部PH設匾 ·部PH之，人子 ，入接備HH方 得置内用度道 置内用體置出缃 置出輿具的一#0 設 装在護濃通 装在護晶装输部 装输及 -设少 度。* 且保霣之 鳢 且保 《« 之外H之、部而至 長者導 ，入雜中 導 .入OS導蘸述 導應線路間之 道短半成出的域 半成出PH半對前 半對源霣之線 S 通邇之 構輪分 B 之構輪用之子對 之子霣alsl 地HO 之 度明而述部棰 明而述路明嫌像 明靖的保地接用 _ 長發讎前接汲 發贗前霣發部 ， 發部接入接述護 晶道八晶將鄰之 九晶将部10外部11外連出述前保 %通第«並域醭 第 m 並内第與路 第與通輸前和入 0S之闋OS,Ε 晶 。鬭0S，述闋且霣 两且共述和線 出 ΡΗΙΙ有ΡΜ部逋霣者有ΡΗ部前有 ·譜 c 有 ，廉前線源输 用晶 用路通0S大 用路比 上保者 上霣，源電的 護霣 路霣之ΡΗ通 路霣得 板入成 板舆線霣述間 (請先閱讀背面之注意事項再填鸿本頁) 本紙張尺度適用中國围家標準（CNS ) Λ4規格（公蹵） 3 9 5 3 5 ^16146 A? _ B7___ 五、發明說明（7 ) 有關第12發明之半導照装置，係在前沭輸出入保譁雷 路部之前述電源線、前述接地線間更設有電容器者。 發明之S施形裤 啻觖形ϋ 1 發明夕膜捆 第1圖傜顯示如第25鬮所示Μ逆向偏®，對由外部端 子所獐得之輪人IN進行逆向偏壓违接之NMOS電晶艄之ΗΒΜ( human body model:人體模型）耐性之特性的圖表。第1 鬪之圖表係顯示描繪通道寬度W = 400(Mm)、通道長度L = 0.6 (μι)之NM0S雷晶艚中之毎一濟道寬度1 μπ的汲择雷瞄值（ 以下簡稱為「II位通道寬度電眼值」）對ΗΒΜ突波酎壓的圖 表。 另外，存此所謂的绳道寬度係指在輪人IN、接地 位準間K逆向傾壓連接並聯設有複數個NM〇S電晶賭時的各 NM0S電晶髖之合計俏之意。例如，如第27閫及第28画所示 ，存使用六個NM0S霄晶體T1〜T6時，各NM0S電晶腊T1〜T6 個別的閘稱寬度成為400/6hm)。 如第1圓所示，在逆向偏魅瑰接時，汲搔電阳之蜃位 辑道寬度窜ES值約在10〜50(Ω)之範閩中，與屋位诵道寬 度電阳佰成iF_比Η.可獲得高的ΗΒΜ突波耐颸。接著，厘位 _道寬度霄阳.值為 50Ω以上時HBM突波附颸就#穩定於 3 . 0KV稈度„ 第2鬮保顯示如第3 _所示以順向偏颳瘅接，對由外 部端子所獲得的輸人IN而埤接之NM0S電晶SSQ2之ΗΒΗ耐件 本紙張尺度適用中0國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之江意事項再填寫本頁) 裝--------訂---------線 .1 經濟部智慧財產局員工消費合作社印製 7 (修 ΪΕ 頁）3 9 5 3 5 416146 A7 B7 經濟部中央橾準局貞工消f合作社印犁 五、 發明説明（8 ) 1 的 圏 表 〇 第 2 鼷 之 表 » 和 第 1 圓 相 同 * 顯 示 描 嫌 通 道 1 1 I 寬 度 W = 400 (μ·)、 通道長度L = 0.6 (B ) 之 HH0S 霣 晶 賭 中 之 汲 1 r 極 霣 阻 之 單 位 通 道 宽 度 霣 阻 值 對 ΗΒΜ突波耐壓的圖表。 y-^v 1 1 請 I 如 第 2 圔 所 示 * 在 順 向 儸 壓 連 接 時 > 與 汲 極 電 阻 之 單 先 閱 1 ί 位 通 道 X 度 霣 阻 值 無 η 而 HBM突波B壓就會棰定於1 .5KV 程 背 t I 度 0 ·/主 意 1 I 事 1 以 下 f 就 在 逆 向 儀 壓 連 接 時 ΗΒΜ突波耐壓會因單位 項 再 填 通 道 寛 度 霣 阻 值 而 變 化 9 在 順 向 鶴 m 連 接 時 與 單 位 通 道 寬 % 本 裝 I 度 霣 阻 值 無 两 而 Η B Μ突波耐S會穩定的理由加以研究。 Η 1 1 I 在 逆 向 镉 壓 連 接 時 雖 因 經 由 第 24匾 所 示 之 過 程 而 NH0S 1 1 霣 晶 «Κ 會 被 破 壞 » 但 是 由 於 熱 破 壤 霄 壓 比 崩 潰 感 應 霄 壓 還 1 1 低 t 所 以 — 旦 NH0S η 晶 鳗 之 汲 極 電 壓 到 逹 朋 m 感 m m 壓 以 訂 1 至 於 累 增 崩 潰 會 降 低 » 更 因 突 波 1S 16 SV而 容 易 m 到 熱 ΤΦ 败 壤 [ I 霣 m 鬌 如 前 述 般 會 因 热 散 逸 而 進 行 元 件 破 壊 〇 1 I 亦 即 » 如 第 27 _ 及 第 28 圔 所 示 卽 使 並 m 連 接 裱 數 個 1 1 ,.ι NH0S 霣 晶 釅 * 當 其 中 一 部 分 之 霣 晶 醱 累 增 IJL· 朋 携 時 由 於 B UU 朋 1 潰 之 霣 晶 體 的 霣 阻 會 降 低 » 所 以 在 其 時 m 間 未 累 增 崩 潰 之 1 1 其 他 霣 晶 flf 的 汲 棰 霣 壓 亦 會 降 低 而 上 述 其 他 的 NH0S 電 晶 體 1 1 躭 不 至 於 累 增 崩 潰 0 結 果 ， 由 於 霄 流 只 會 在 已 % 增 朋 溃 之 1 1 一 部 分 的 霣 晶 禮 上 集 中 流 動 • 所 以 因 熱 上 升 且 低 於 崩 潰 感 1 I 應 霣 m 的 熱 破 鳆 霣 S 躭 容 易 被 破 壤 0 1 I 另 一 方 面 > 将 汲 棰 霣 阻 設 离 且 在 並 脚 連 接 後 數 餹 N M0S 1 1 I η 晶 鳢 時 P 即 使 其 中 之 一 部 分 的 霣 晶 腥 家 增 朋 溃 由 於 汲 極 1 1 霣 阻 亦 會 很 高 $ 所 以 已 朋 潰 之 N H0S 霄 晶 m 之 源 掻 \ 汲 搔 間 1 1 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210a 297公埯） 3 9535 416146 A7 B7 經濟部中央樣芈局貝工消費合作社印製 五、- 發明说明（9 ) 的 霣 阻 值 躭 不 鬌 那 m 降 低 0 因 而 * 霣 流 躭 不 會 只 在 已 累 增 1 朋 潰 之 一 部 分 的 霣 晶 鳢 上 集 中 流 動 1 而 热 上 升 之 程 度 會 低 I I 且 遽 到 离 於 朋 潰 感 m 霣 壓 之 熱 破 壤 霣 壓 為 止 不 會 被 熱 破 餌 1 請 | 先 ] 0 閱 讀 1 I 加 上 » 由 於 熱 破 壤 霣 壓 會 變 得 比 崩 潰 想 m 霣 壓 离 > 所 背 之 1 1 以 在 發 生 熱 破 壤 現 象 之 前 所 有 的 霣 晶 鳢 會 累 增 a-l_r 朋 潰 9 而 霣 注 意 i I 事 1 流 會 在 複 數 镝 η 晶 臟 上 均 等 流 動 > 如此就可提高ESD晒性 項 再 1 填 0 η 本 頁 裝 1 亦 邸 ， 拜 由 將 以 逆 向 m 連 接 並 m 設 在 输 入 IN 接 地 1 I 位 準 間 之 禊 數 傾HH0S$晶醱艟別的汲榷電 阻 設 定 得 tb 較 高 1 ί 以 規 避 霣 流 在 已 累 增 朋 潰 之 霣 晶 K 上 集 中 流 動 的 情 形 1 就 1 1 訂 1 可 如 第 4 圓 之 實 線 所 示 » 將 熱 破 思 霄 壓 設 定 得 比 崩 潰 感 應 霣 壓 高 a 結 果 f 就可提高ESDH性。 另外， 第4 圔之虛線 1 1 % 顯 示 汲 極 霣 阻 比 較 低 的 情 況 0 1 | 藉 由 以 上 之 理 由 ， 可 知 依 在 逆 向 镰 m 連 接 時 增 大 汲 極 f ,νΛ 霣 阻之單位通道宽度«阻值就可提高ΗΒΜ射性。 從第1 圈 1 之 _ 表 中 1 可 知 若 將 汲 極 霣 阻 之 單 位 通 道 寬 度 霣 阻 值 設 在 1 1 50 Ω 以 上 則 可 獲 得 3 . 0 K V的飽和值。 亦即， 若將單位通道 i 1 寬 度 霣 阻 設在50 Ω 以 上 則 由 於 在 被 並 聯 缠 接 之 後 數 傾 HH0S 1 1 霣 晶 讎 上 發 生 均 等 的 放 霣 • 所 以 就 可 在 所 有 的 NMOS^ 晶 體 1 [ 上 使 放 霣 能 力 兀 全 發 揮 〇 1 I 第 5 矚 换 顳 示 在 第 3 m 所 示 之 順 向 m 壓 連 接 時 之 放 霣 1 1 | 特 性 的 讕 表 〇 如 第 5 匾 所 示 t 在 顒 向 鴒 m 連 接 時 酋 速 到 崩 1 ! 1 潰 感 醮 霣 壓 時 不 會 發 生 汲 播 霄 壓 降 低 之 突 返 (S n a p b a c k)現 I 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公·t ) 9 3 9 5 3 5 416146 B7 經濟部中央摞準局員工消f合作社印來 五、 發明説明（ 10 ) _ 象 0 因 而 _ 如 第 6 _ 所 示 1 並 m 設 在 输 人 IH和 接 地 位 準 之 1 1 間 的 複 數 個 NH0S 晶 m T1 1 〜T16 « 在 進 行 突 波 霣 壓 SV 之 施 Ί 加 的 同 時 大 致 會 均 等 發 生 累 增 m,# 朋 潰 > 進 而 依 突 波 霣 壓 SV 之 t J 請 ί I 施 加 而 逹 到 熱 破 朗 霣 壓 時 就 和 逆 向 僱 歷 連 接 時 同 樣 會 變 成 先 Μ 1 I 讀 熱 散 逸 狀 態 0 背 ι6 1 I 因 而 1 邸 使 在 m 向 m m 連 接 時 使 NH0S 霣 晶 疆 之 汲 極 霣 t 1 1 i 阻 的 單 位 通 道 寬 轎 霣 阻 值 變 化 * HBM突波«fi亦不會改變 事 項 再 1 1 I 〇 此 僳 由 於 與 單 位 通 道 寬 度 霣 阻 值 無 期 而 熱 破 壤 電 壓 會 比 填 % 本 \ 装 I 崩 潰 感 醮 霣 m 离 1 所 以 會 如 第 6 圔 所 示 在 並 聯 連 接 複 數 鵪 'w* 1 t KH0S m 晶 fli 時 f 即 使 其 中 一 部 分 之 霣 晶 臑 累 增 朋 溃 t 随 著 I 1 汲 榷 Μ 壓 之 上 升 而 未 朋 潰 之 其 他 的 霣 晶 腰 亦 會 迅 速 累 增 U-· 朋 1 | 溃 所 致 0 结 果 ， » 由 所 有 的 霣 晶 震 累 增 明 溃 1 由 於 霣 流 可 訂 I 在 所 有 的 霣 晶 饅 上 均 等 流 動 ， 所 以 會 因 离 於 崩 潰 想 應 m m 1 1 I 的 熱 破 壤 霣 壓 而 被 熱 破 壤 0 1 1 如 此 在 順 向 m 壓 連 接 時 1 由 於 同 原 來 一 樣 不 會 發 生 如 1 1 逆 向 m m 連 接 時 霣 流 在 已 累 增 崩 潰 之 一 部 分 的 霣 晶 ft 上 集 Λ 1 中 流 動 的 現 象 » 所 以 如 第 2 IS 所 示 與 單 位 通 道 宽 度 霣 咀 值 1 ! 無 醑 而 H8M突波耐壓會成為- -定。 1 I 通 常 » 輸 出 入 保 m 特 性 會 被 要 求 在 順 向 及 逆 向 傷 壓 連 1 1 接 時 之 雙 方 的 情 況 中 之 ESD射性。 因此， 會使之上升成逆 1 1 ί 向 m 連 接 之 ESD射性與順向傾壓連接之ESDW 性 相 同 的 程 1 i 度 t 而 構 成 so I構造之半導讎装置者供為實施形態1 〇 1 1 構 直 和 «1 作 I I 第 7 懍 顦 示 使 用 於 本 發 明 實 施 形 態 1 之 输 出 人 保 m 1 [ 本紙張尺度適用中國國家標準（CNS ) Λ4規烙（210x2^7公华） 1 0 3 9 5 3 5 416146 A7 經湳部中央梂準局貝工消費合作社印装 B7五、發明説明（11 ) 霣路之逆向傾明連接之NMOS霣晶蜃平面構迫的典型説明画 。如同匾所示，在OOSS晶體之汲極@域6及源極區域7 上以霄阻R1〜R5及R6〜R10來表示。汲極區域6及源極S 域7俱可键別透過接《21及22舆外部配線相連接。另外， 亦可只將汲棰B域6上的汲極霣阻值設定在預定的值上。 例如，缠通道寬度V = 40 0 (m·)、通道長度L = 0.6Un), 如第27EH及第28H所示，閘掻被接地之複數嫡NMOS霣晶髓 被並》設在輸入、接地位準之間，在第1圖所示之放笛特 性的NKOS霣晶醱時，汲極霣阻之單位通道1S度電阻值被設 定在30Ω程度之霣阻值上。 在使用矽化物裂程以裂迪單位通道寛度霣阻值為30Ω 之霣阻R1〜R10時，以2S/□之薄片電阻（例如，膜厚為 500A的鈦矽化物）之情況，從汲域之接觸部至閛極霣 捶（通道匾域）之距雎（閘棰•接觸距離）箱要15μ·,以10Ω /□之薄Η «阻（例如，膜厚為4 00 Α的鈷矽化物，膜厚為 200A的鈦矽化物）之情況，閛極*接觸距離霈要3μΒβ 在此，設定30Ω以作為汲極霣阻之單位通道寬度《阻 值，由於你可期待與順向鴒®設定時同程度之ΗΒΜ突波耐 壓（1.5KV程度）之故（參照第1函、第2臞）。當然，若设 定單位通道寬度霣阻值超過30Ω的話，則在逆向餳壓連捺 時之ΗΒΗ突波附®難會變得比隈向《壓連接時還大.但是 由於順向及逆向傷壓«接時之燹方的情況之ESD耐性皆被 要求，所以即使在逆向«壓連接時設定順向《饜連接時以 上之ΗΒΗ突波射壓亦與實質的輸出入保護持性之提高無藺 本紙張尺度適用中國國家標皁（CNS ) Α4規格（2丨Ο X 297公埯） II υ ο Ο 〇 0 ^---；-------裝------訂-----丨乂 (請先鬩讀背面之注意事項再4寫本頁) 416146 B7 經濟部中央橾隼局員工消費合作杜印装 五、 發明説明（1 2 ) * I 〇 加 上 1 當 汲 極 霣 阻 變 大 時 9 由於 NH0S 甯晶 體 之驅 動能 1 1 1 力 會 降 低 f 且 有 損 動 作 速 度 9 所 以在 必要 以上 增 大汲 極霣 請 1 1 阻 並 非 實 用 0 先 閱 1 J 讀 Ί 1 從 以 上 之 限 制 來 看 t 實 施 形 態1 之半 導體 裝 置. 在逆 背 面 之 1 1 向 镐 壓 連 接 時 藉 由 設 定 可 播 得 和順 向供 壓連 接 時同 等的 t 1 I 事 1 ΗΒΗ突波耐S之汲極電阻， 躭可逢到將動作性能之降低抑 再 1 填 裝 1 制 至 最 小 限 而 使 輪 入 保 護 待 性 提 高至 最大 限的 效 果。 本 百 另 外 » 即 使 在 使 用 局 部 未 形 成矽 化物 之矽 化 物保 護步 Η V_- 1 1 | m 的 情 況 1 若 單 位 通 道 寬 度 霣 阻 值設 為30 Ω程 度 之汲 極電 1 1 I 阻 的 話 1 仍 可 速 成 同 懞 的 效 果 0 1 1 在 SO I基板上所製造的半導《裝置中， 基於由外部端 1 丁 1 子 所 獲 得 之 倍 號 以 進 行 倍 號 處 理 的内 部霣 路之 情 況， 煤以 1 1 從 動 作 性 能 之 點 來 看 汲 棰 霣 阻 低 者較 佳而 在输 出 入保 護霣 1 | 路 部 的 情 況 % 如 上 述 以 汲 m 霣 阻 比較 高者 較佳 0 因此 ,在 1 Λ 源 極 > 汲 m 域 上 設 在 矽 化 物 以 形成 NH0S 霣晶 髖 的情 況， 1 | 如 第 8 9B 所 示 » 在 内 部 霣 路 部 1 5 A将矽化物β 1 2之膜厚形 1 1 成 tb 較 厚 且 將 汲 極 霣 阻 抑 制 較 低 ,在 输出 入保 護 霄路 部 1 1 15B中将矽化物層13之膜厚形成比較摩且將汲極《阻設定 I [ 成 可 獲 得 所 希 望 之 Η B Μ突波耐®程度的膜厚為佳。 ί 1 % 外 1 第 δ 醒 中 t 在 閘 極 霣 棰5 之期I 壁上 形 成有 俩壁 1 I 子 (S i C e v a ! 1 ) 1 1 且 郯 接 壁 子 1 1而 形成 有矽 化 物靥 12 ( 1 ! 1 13) c 在閘極霣極5 (閘棰氧化膜4 )下、 倒壁子1 1下及矽化 1 1 [ 物 m 1 2 (1 3 ) 下 個 別 形 成 有 P ’ 型 之 通道 區域 8、η _型之汲極 1 1 12 本紙悵尺度適用中國國家樣隼（CNS ) A4規格（210x：：y7公釐） 3 9 5 3 5 A7 416146 B7 五、發明説明（13 )
匾域6B(源極S域7B)及n +型之汲極@域6A(源極@域7AU (請先閱讀背面之注意事項再填艿本頁) 如第8圓所示，作為利用内部電路部15 A和输出入保 護霣路部15B改變矽化物層12和矽化物»13之膜厚而形成 的第一方法，例如有如下之方法。形成输出入保護霣路部 15B之汲極區域6A(源極S域7A)之雜質濃度比内部霣路部 15A之汲極E域6A(灏極E域7A)之雜質ft度高，之後，若 在内部霣路部15A及輪出入保謾霣路部15B之汲極E域6A( 源棰區域7A)上同時形成矽化物層的話，就可形成矽化物 餍13之_厚比在内部霣路部15A上所形成的矽化物層12之 禊厚還薄。 為何如此，其偽因為在高濃度雜質被導入之汲極（源 槿）匾域上以自對準矽化物製程形成矽化物層時，由於其 形成速度會變慢，所以藉由適當設定製造條件，就可形成 更薄之膜厚之矽化物層之故。 經濟部中央標隼局貝工消費合作社印裝 又，做為利用内部《路部15A和输出入保護霣路部15B 改變矽化物層12和矽化物層13之膜厚而形成的第二方法， 偽可考盧在全面上以比較薄的膜厚形成矽化物層之後，進 行使用只在内部«路部15A上具有開口部之鼷型抗蝕劑的 矽化物形成*理，筮只S揮加厚形成内部《路部15A之矽 化物層1 2的方法。 在逆向軀S連接時當速到崩潰感鼴霣皤時汲極電暖會 降低的突返現象雖曾在NM0S18晶體上顯著出現，但是有不 易在PMOS®晶醴上發生的性質。此可認為在PMOS霣晶體上 通孔（hole)不易從源極到逢汲極且不易發生寄生雙ffi性霄 本紙張尺度適用中國國家標準（cns ) A4规格（2i〇x；w公趁） 1 3 3 9 5 3 5 416146 A7 B7 經濟部中央標隼局負工消費合作社印製 五、 發明説明（14 ) - 極 體 動 作 所 致 0 亦 即 ， 依 作 為 實 施 形 態 1 之 半 導 驩 裝 置 之 1 1 I 特 激 的 汲 極 電 阻 之 附 加 的 效 果 % 以 NM0S 霄 晶 匾 者 較 大 0 ! 1 因 而 在 输 出 入 保 m 霣 路 部 上 所 形 成 的 HOSft晶腰之 1 1 請 1 I 中 只 要 在 HH0S 霣 晶 « 上 附 加 汲 極 霣 阻 而 在 S0 I基板上形 先 1 I 讀 I 成 半 導 讎 裝 置 即 可 0 例 如 » 可 考 盧 減 薄 在 输 出 入 保 護 霣 路 背 面 1 I 之 1 部 之 NM0S 霣 晶 鼸 之 源 棰 、 汲 棰 區 域 上 所 形 成 的 矽 化 物 靥 之 >主 意 ι I 事 l 膜 厚 > 或 在 NH0S 電 晶 篇 之 m 極 汲 極 區 域 上 不 形 成 矽 化 物 項 再 i 填 層 等 0 % 本 裝 i 蓄 形 m Η 1 I I 原 珲 I 1 為 了 提 离 ESD耐性， 常使用在輪出入保護霄路部上不 1 1 形 成 矽 化 物 之 矽 化 物 保 護 法 0 然 而 若 以 使 用 矽 化 物 保 護 訂 1 法 而 形 成 之 霄 晶 腰 作 為 输 出 入 缓 衝 器 使 之 動 作 時 1 由 於 葱 1 1 棰 汲 棰 間 之 霣 阻 值 比 較 高 t 所 以 有 減 慢 動 作 速 度 之 問 題 1 1 I 〇 在 so I構进之情況， 由於SO I 層 3 之 膜 厚 薄 到 100η 鼸r 1 .Λ 1 所 以 在 形 成 η 極 > 汲 極 時 進 行 離 子 注 入 之 際 » 其 膜 厚 方 向 1 ! 之 金 部 會 非 晶 化 » 而 m 由 m 後 之 熱 處 理 就 會 使 全 部 後 晶 化 ! 1 0 因 此 » 汲 極 霣 阻 值 曾 上 升 > 通 常 ί 會 變 成 50 1000 Ω / i 1 □ 之 薄 Η 霣 阻 值 〇 通 道 長 度 L = 0 . 3 " -0 .5 μ a 之 M0S霣晶醴之 1 I 每 一 通 道 % 度 V = 1 μ η 的 單 位 通 道 寬 度 阻 值 由 於 約 為 1000 J I a » 所 以 從 汲 極 域 之 外 部 接 觸 部 分 至 通 道 抵 域 (閘極霣 1 1 I 棰 )之閜極 •接觸距離為1 μ Ί»且為1 00 0 Ω / □ 之 薄 片 霣 咀 的 1 1 情 況 » 比 起 低 至 無 法 忽 視 汲 極 霣 阻 值 之 程 度 的 情 況 * 在 同 1 1 14 本紙張尺度適用中國國家標準（CNS ) A4規格（210x297公f ) 3 9 5 3 5 416146 A7 B7 經濟部中央標準局貝工消費合作社印掣 五、發明説明（ 1 5 ) —* 霣 Μ 動 作 時 之 流 值 約 成 為 1/2 , 且速度性能成為1/2。 1 考 慮 以 上 之 黏 » 謀 求 使 用 矽 化 物 保 護 所 形 成之 S0 I構 I 1 I 造 之 半 導 體 装 置 中 之 H0S霣晶《之汲極霣阻的減低者傜為 J~~~· l 1 請 I 實 施 形 態 2。 先 閱 I I I ft. 成 和 JL 作 背 面 1 I 之 1 I 寅 施 形 猫 2 之 半 導 臞 装 置 » 為 了 降 低 未 形 成矽 化 物層 注 意 1 I 事 1 之 矽 化 物 保 護 部 汲 極 霣 陧 » 而 對 矽 化 物 保 護 部 之源 極 、汲 項 再 1 填 裝 | 極 域 增 加 雜 質 注 入 ft 0 % 本 第 9 圖 及 第 10 圖 你 頭 示 本 發 明 買 施 形 態 2 之半 導 體裝 1 1 I 置 之 構 进 的 截 面 圓 〇 如 第 d 鼷 所 示 I 不 須 在 内 部霣 路 部 1 1 15A上形成矽化物保護部以形成NMOS霄晶體， 如第10匾所 1 1 示 ψ 在 输 出 入 保 護 霣 路 部 15B上， 設置矽化物保護靥14以 訂 i 形 成 KHOS 晶 體 0 I 1 第 9 nr 中 在 閛 棰 霣 極 5 之 供 壁 上 形 成 有 铟壁 子 11 , 1 I 且 鄰 接 确 壁 子 11形 成 有 矽 化 物 層 12 0 在 閜 極 霣 極5 ( 閘 極氣 1 ! ,4^ 化 膜 4)下 Λ 倕 壁 子 11 下 及 矽 化 物 層 12下 Μ 別 形 成有 p - 型之 1 通 道 匾 域 8、 η ~型之汲極Ε域6Β (源 m 匾 域 7Β )及η+型之汲 1 ! 極 匾 域 6Α (源棰匾域7Α) 0 1 1 第 1 0 圈 中 > 在 閘 棰 霣 極 5 之 m 壁 上 形 成 有 倒壁 子 11, 1 1 在 覆 葚 m 捶 霣 榷 5 及 側 壁 子 11 的 同 時 鄹 接 俩 壁 子11 而 形成 1 I 有 矽 化 物 保 護 m 1 4 1 且 郯 接 矽 化 物 保 護 雇 14而 形成 有 矽化 1 | 物 磨 1 3 〇 在 Μ m 霣 播 5 (閛 棰 氣 化 膜 4) 下 稱 壁 子11 下 、矽 1 t 化 物 保 m 層 14之 正 下 方 及 矽 化 物 1 2 (1 3 ) 下 m 別形 成 有ρ- 1 ! t 型 之 通 道 匾 域 8、 η -型之汲SE域6Β(源 極 區 域 7B)、 η + +型 1 1 15 本紙張尺度適用中國®家標準（CNS ) A4規格（210X297公埯） 3 9 5 3 5 A7 416146 B7 五、發明説明（16 ) 之汲極E域6C(汲極E域7C)&n+型之汲SE域6A(源極S 域 7A)。 在此.將输出入保護霣路部15B之汲極@域6C(汲檯匾 域7C)之雜質濃度設得比内部霣路部15A之汲棰S域6A(源 極匾域7A)之雜質濃度高。 例如，在將至内部電路部15A之汲棰區域6A(猓棰®域 7A)之雜質注入量設為1〜4xi0ls/cP時，就将输出入保 護«路部15B之汲棰S域6C(汲極區域7C)之雜霣注入量設 定成 5〜20 X 10 1 5/c·2。 在使S0I13複晶化時，由於注入雜質被陷落在晶粒 界上，所以比起在單晶層上注入雜®之情況，就更有必要 注入較多的雜質。然而，《以超通lxi〇16/ca2之雜質濃 度形成汲極區域6A(源棰S域7A)時，由於對在其上部所形 成之矽化物之形成上會招來陣璇，極绱情況時有發生矽化 物之膜剝_之危險性，所以在以超遇ixi016/c·2之雜質 濃度形成汲棰S域6 C (汲極匾域7 C )時，如第1 11在上部形 成矽化物層13之汲極S域6M源極S域7A)之雜®濃度不超 過1X1016/C·2之下，將之設得比汲極E域6C(汲極E域7C )還低者為佳。 原理._ PM0S霣晶體之ESD放18能力低，而為了獲得和HM0S® 晶釀同等的ESD附性，所以就有必要將其通道寬度設得比 NKOSft晶鐘之通道寬度還大。例如，在LDD構迪之情況，
本紙乐尺度適用中國ϋ家標隼（CNS ) A4現格（2iOX 297公淹） 1 . 〇 Q c ? R .---.-------裝------訂------^ (請先閱讀背面之注意事項再填转本頁) M濟部中央橾準局員工消費合作社印农 經濟部中央標隼局貝工消費合作社印製 416146 Αν B7 五、發明説明（17 ) 由於需要HHOSili晶讎之二倍的通道«度，所以有需要更大 的形成面積的不利。在實施形態3中，其目的偽在於一面 提高被使用於SOI基板上所形成的半導醱裝置之輪出人保 護霣路之PM0S®晶臞的ESD耐性而一面維持舆NM0SIB晶體 的平衡。 笛一拥嫌 第12·你顧示實施形態3之第一態漾的平面圓。如第 12圓所示，為了提高PHOS®晶腰之ESDH性至與〇0$霣晶 »同程度的ESD耐性，将PMOSiSS體之通道長度LP設得比 NM0S霣晶體之通道長度LN理短，以使PM0S鼋晶睡之放電能 力提高（降低保持霣壓、崩潰感應電壓），同時可謀求形成 面稹之缩小化。另外，第12困中，5P,6P及7P偽為PH0S霣 晶醱之Μ極、汲棰@域及源極匾域，5N,6N及7N為NH0S霄 晶體之閘極、汲極匾域及源極區域。 第二觼樣 第13圈及第14圏换顔示實施形態3之第二態搛的截面 麗。第13鼷你顯示在内部《路部15A上所形成的PMOSm晶 «，第14匾你顯示在輪出入保護霣路部15B上所形成的 PMOSflE 晶體。 如第13鼷所示，在内部《路部15A中，在閘極《極5 之制壁上形成有制壁子1U在閛描«極5(閑極氣化膜4)下 及倒壁子11下傾別形成有n —型之通道E域8、 p-型之汲極 區域6 B (源極匾域7 B ),邮接汲極區域6 B (原極區域7 B )而形 成有P +型之汲梅Η域6A(源極S域7A)。 | 1 ' i 旅 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準i CNS ) A4規格（210x297公莩） 17 3 9 5 3 5 經濟部中央標羋局貝工消費合作社印裝 416146 A7 B7五、發明説明（i〇 另一方面，如第14匾所示，在输出入保護霣路部15B 中，在閘棰霣極5之铒壁上形成有側壁子U。在閘ffi電掻 5(1«極氧化膜4)下形成有η·型之通道B域8,鄰接通道區 域δ而形成有ρ +型之汲棰區域6ΑΒ (葱極S域7ΑΒ)。亦即， 铒壁子11下之ρ型雜質濃度設得比内部霣路部15Α之汲極 匾域6Β (源極谌域7Β)還高。 因而，由於汲極匾域8ΑΜ源極匾域7ΑΒ)和通道區域8 之ΡΝ接合變成很陡峭，所以其崩潰感應霣壓會下降而放轚 能力會提高。m n m
態路 形 m 施護 賁保 示入 顯出 偽輸 HI 在 15示 第顯 H 出 输 在 —.i I----- ! ------- ft T II_____泉 一 、τV. (請先閱讀背面之注意事項再填寫本頁) 之15保11有 CO 部 入子成 I ο Η 面 截 的樣 態 三 的 成 形 所 上 體晶霣 1Χ 14 子 壁 倒 有 ，成 示形 所上 Η壁 15供 第之 如 5 極 霣 形 別値 下 霣誤 在 汲 接 0 B 7 域 匾 極 子 , 壁6B 供域 及 S 下 ffi 4)汲 膜之 η 部極通 Ξ 域 路閘之捶 Ξ 極 閘 在 中 化 氣 極 閛 5 極電 型 Ρ ' 8 域 道通 之 型 棰 源 yi A 6 域 極 汲 之 型 * 域區 極 源 y—v B 6 域 在 〇 , 同 外相另 圔 3 ο 11 ) β Α 負 7— 和 你醴晶霣 S ο Μ Ρ 的 成 形 所 上 A P 5 * 1 ;; ί 路 形 I 而3 5部 Β 11 7 内 而 因 極 汲 之 由6Β -域 之 B 5 1ί 部 路 Λ護 保 入 出輸 在 於 中 0 晶 霣
成 變 合 接 Ν, Ρ 之 8 域 區 道 通 和 Β 7 域 極 源 /IV 之 A 5 1 部 路 部 内 比 搔 汲 的 A 5 1 部 路 霣 部 内 之中M 晶 其 所 峭 陡 還 合 接 之 8 域 區 道 通 和 B 7 域 區 極 源 /IV B 6 域 匾 离提 耆力能霣放而 降下曾£ 鼴感 潰崩 本紙张尺度適用中國國家標隼（CNS ) Λ4規格（210χ〕97公釐） 18 3 9 5 3 5 416146 A7 B7 經濟部中央榡羋局員工消費合作杜印製 五、發明説明 (19) 第 四 捕 樣 1 1 1 第 16 圔 像 m 示 實 施 形 態 3 之 第 四 態 樣 的 截 面 η 0 第16 1 i 圈 偽 顯 示 在 输 出 入 保 護 霣 路 部 15Β上所形成的PMOS®晶體 1 請 1 I 先 1 〇 閱 讀 1 I 如 第 16 匯 所 示 9 在 輪 出 入 保 謹 η 路 部 15B 中， 在閛極 背 ιέ 1 I 之 1 霣 棰 5 之 «1 壁 上 形 成 有 倒 壁 子 11 〇 在 閘 極 電 棰 5 (W 極 氧化 意 1 事 i 膜 4) 下 形 成 有 η — 型 之 通 遒 匾 域 8 , 從蘭極霣極5 之- -部分 項 再 I d \ 1 至 側 壁 子 11 之 一 部 分 的 下 方 形 成 有 汲 極 匾 域 6B -( 源 極 區域 % 本 裝 I 7B ，） * 鄰 接 汲 極 匾 域 6B .(源 極 匾 域 7Β ') 而 形 成 有 Ρ + 型 之汲 頁 '«•W* 1 1 極 匾 域 6 A (源 m 區 域 7 A ') 0 另 外 1 在 内 部 電 路 部 1 5 Α上所 1 1 形 成 的 PMOS 霣 晶 m 换 和 第 1 3 _ 相 同 0 汲 槿 區 域 6 A t > 6B ’及 1 1 源 極 區 域 7 A 1 7B ' 之 形 成 可 依 傾 斜 離 子 注 入 來 實 現 0 訂 1 因 而 1 由 於 在 輸 出 入 保 護 η 路 部 1 5Β之PMOSflt晶髖中 1 1 之 通 道 域 8 * 之 通 道 長 度 (有效通道長度） 會 變 短 « 所 以可 ! I 提 高 PHOS 霄 晶 鎌 之 放 霣 能 力 Ο 1 ! s_ 他 1 作 為 其 他 的 態 樣 1 在 内 部 霣 路 部 内 以 側 壁 子 1 1為 罩幕 1 1 ( a s k) 進 行 P + m 子 之 注 入 並 ϋ 由 擴 散 而 製 造 傾 斜 接 合 ,如 1 1 第 1 4 Hi 所 示 將 輸 出 入 保 m 霣 路 部 形 成 軍 汲 極 構 造 t 或 如第 1 I 1 5 圈 所 示 形 成 提 高 部 接 通 道 區 域 8 之 汲 掻 區 域 6 B (源極區 1 I 域 7B)之雜質濃度的LDD 構 造 ί 如 第 1 6 圏 所 示 即 使 藉 由 傾斜 I 1 | 離 子 注 入 縮 短 有 效 通 道 長 度 > 亦 可 和 上 述 之 第 一 第 三態 1 I I 樣 相 同 可 提 高 出 入 保 護 霣 路 之 PHOS 霣 晶 醴 的 放 霣 能 力。 1 1 官 栴 形 1 4 1 1 19 本紙張尺度適用中國國家標準（CNS ) A4規格（公釐） 3 9 5 3 5 416146 A7 B7 經濟部中央標隼局員工消費合作社印製
五、 發明説明（20 ) - 1 珲 1 1 1 在 so I基板上所形成的輸出入保護霣路中， 曾有PM0S ! 霣 晶 讎 之 ESD耐性（ESD放霣能力） fcb NM0SS 晶 體 還差的 問題 i 請 t 1 0 實 m 形 態 4 你 使 用 ESD丽性ft良的NMOSZS晶體以形成SOI 先 閱 1 讀 1 I 基 板 用 输 出 入 保 護 霣 路 者 0 背 面 1 I 之 1 — 懈 搛 注 意 1 事 1 第 17 國 供 顯 示 作 為 賁 施 形 態 4 之 第一 態 樣 之输出 入保 項 再 ! 填 ! 護 霣 路 的 霣 路 圓 0 如 同 鼷 所 示 » 可 從 輸出 入 端 子H1透 過佶 本 £7 裝 I 號 線 L 1 施 加 輸 入 霣 6 IN 0 透 遇 作 為 輪 入缓 衝 器 之反相 器G1 貝 •«W1· 1 1 | 傅 速 至 内 部 霣 路 (未Η示） 上 0 1 i 第 一 m 樣 之 输 出 入 保 護 霣 路 1 偽 由 NM0S 電 晶儺Q1 1、 1 1 Q12所構成， NM0S霣晶讎Q1 1 之 汲 棰 被 連接 至 電 源上， 閛棰 訂 1 被 接 地 ， 源 m 被 連 接 至 倍 號 線 L1上 〇 另一 方 面 NHOSIS 晶體 1 ! Q12之汲極被逋接至倍號線U上而閛掻及源極被接地。 亦 1 I 邸 9 依 平 時 呈 截 止 狀 態 之 NH0S 霣 晶 醱 Q1 1、 Q12 連接至 霣葱 1 1 ..泉 m 接 地 销 的 逆 向 鲡 壓 連 接 以 構 成 鳊 出入 保 m 霣路。 1 在 so I構迪中供舆在通常的大容鼉基板上所形成的元 1 1 件 不 同 * 在 霣 源 接 地 間 不 存 在 二 m 體。 因 此 ,雖可 意圖 1 1 性 附 加 二 極 腰 為 佳 « 但 是 在 此 使 用 放 霣能 力 离 的 NM0S 霣晶 1 1 醴 時 • 不 用 增 大 霣 晶 tt 之 閘 棰 寬 度 就 可集 積 度 ( 1 I i π t e g Γ at 1 0 η d e 8 Γ ee)良好地形成ESD附性 優 良 的輪出 入保 1 I 護 宵 路 〇 1 t I 第 二 m m 1 1 在 霣 m % 接 地 位 if & 別 透 遇 V m m li 1、 接地線L 1 2而 1 I 本紙張尺度適用中1國家標準（〇^)44規格（210/297公釐） 20 3 9 5 3 5 Α7 Β7 4ΐ^ΐ4β 五、發明説明（21 ) τ 1^—^J ^^^^1 ^^^^1 ^^^^1 mf i 1_11 I-· I I In—J - * 、-° (請先閱讀背面之注意事項再填寫本頁) 共通連接的構成中，若在霣源線L11、接地線L12間設置 NMOS霣晶觸的話，則設在输入、電源線L11間和输入、接 地線L12間的輸入保護霣晶艚亦可為NHOSm晶體或PH0S1S 晶體中之任一 fi的情況。 例如，如第18圈之第二態樣所示，在電源線L11、倍 號線U間設閘極被連接在霣源線L11上的PM0S霣晶醱Q21, 或在佶％線L1、接地線L12間設置蘭極被連接在接地嫌L12 上的NM0S霣晶8IQ13.只要在霣源结L11、接地線L12間設 置放霣能力高、且閘極被接地之NH0S電晶體（Π4即可。 當如第18圔所示地構成時，卽使在输入端子N1上施加 有突波霣匯.亦可經由信號線LI、PMOSm晶膀Q21、霣葱 線Lll、HM0S霣晶_Q14及接地線L12而放霣至接地位準上， 或透佶號線Ll、NM0S霣晶醱Q13、接地線L12、HM0S霣晶 醴（314及霣源線LU而放霣至《源上。 如此藉由在霣源線L11、接地線L12間形成二搔醱連接 之NM0S電晶體Q14,則即使在SOI基板上亦可獲得ESD耐性 優良的输出入保護霣路。 峨濟部中央標苹局負工消費合作社印紫 笛三啪檯 更進一步，如第19·〜第21圈之第三態樣所示，若在 霣源、接地線L12間以二極Η連接設置（^05霣晶雔的話， 則只要在輸入、《源線L11間及输入、接地線L12間中之任 一方上設置输入保護霣晶體即可。第19圓〜第21圈所示之 構成，偽在«源線L11、接地線L12間，設置閘極被接地之 〇05霣晶醱（114。接著，第19圖所示之構成偽在倍铖缠匕1 本紙張尺度適/f]中S國家禕準（CNS ) Λ4規格（210x 公釐） 3953 5 2 1 經漪部中央標準局員工消費合作社印繁 ^16146 at B7 五、發明説明（22 ) 、接地線L12間只設置其闞極被連接在接地综L12上的NMOS 霣晶體C113,而第20·所示之構成傺在倍號線L1、霄源線 LU間只設置其閘棰被連接在霣源線L11上的PH0S霣晶體 Q21,而第21圏所示之構成，偽在倍號線L1、霣源線L11間 只設置其閘極被連接在接地線U2上的HH0S1S晶醭Q15。 當如第19圔所示地構成時，則卽使在输入端子H1上施 加有突波《壓，亦可經由倍號線Ll、HM0S«晶釀Q13、接 地線L 1 2、Η Μ 0 S «晶《 ΕΠ 4及霣源U 1而放霣至霣源上。 又，當如第20豳所示地構成時，則01使在输入端子Η1 上施加有突波《Κ,亦可经由倍號狳Ll、PM0S霄晶醴Q21 、霣源線Lll、HH0S18晶讎Q14及接地结L12而放霄至接地 位準上 又，當如第21»所示地構成時，則即使在输入端子ΪΠ 上施加有突波霄壓，亦可绶由佶號線Ll、NM0S®晶體Q15 、霣源線L 1 1、H Μ 0 S «晶匾Q 1 4及接地線L 1 2而放霣至接地 位準上。 如此卽使其為只在输人、«源線L11間及輸入、接地 線L12間中之任其一方上設有输入保護霣晶體的構成，由 於最终亦可透過NM0S®晶«Q14而使突波Ϊ8Κ放霄.所以 可播得十分高的ESD耐性。 笛四籣榭 更進一步，如第22圏之第四戆樣所示，亦可有意地在 霣源線L11、接地線L12間附加®容器。亦可利用M0S霣晶 臁之閘極霣容作為霣容器。 ·*1 = tj ^ J. (讀先閱讀背面之注意事項再填艿本頁) 本紙張尺度適用中阁國家標準（CNS ) Λ4現格（210.<297公f ) 22 3 9 5 3 5 ^16146 B7 經濟部中央標隼局員工消費合作社印製 五、發明説明（23 ) - 1 第22圏 所 示 之 構成 ,供 在 霣 源 線 L 1 1、接地線L 1 2間， 1 設 置 其閑極 被 連 接 在接 地線 L12上的HH0SIS晶體Q14,倍號 1 1 I 線 L1 、接地 嫌 L1 2間設置其閘棰被連接在接地结L12上的 請 1 i I KMOS 霣晶醱 Q16 , 同時在18源線L11 S 接 地線L12間設置電 先 Μ 讀 1 1 容 器 C1 〇 背 1¾ 1 I 之 1 I 當如此 地 構 成 時， 薙由 使 被 傅 m 至 電源線LU或接地 注 意 1 I 事 1 線 L 1 2上的突波霄壓充霣至霣容器C 1内， 就可使突波霣壓 項 再 1 填 分 散 0 寫 本 貪 裝 I 另外， 在 實 施 形態 4中 » 雖 省 略 了 在输入和输入保護 1 1 I 霣 晶 鼸之間 設 置 霣 阻（突入霣阻）、 放 霣 元件和内部霣路之 1 1 I 間 的 内部霣 阻 之 構 成等 ,但 是 為 了 提 高 ESD耐性亦可設置 1 1 訂 上 述 霄阻。 1 1L W 形篛1〜.Ί 關 傜 1 1 作為在 實 施 形 態4 中所 使 用 之 NH0S 電晶醱Q11〜Q16, 1 I 亦 可 使用在 實 施 形 態1 及實 施 形 態 2 中 所使用的構造之 1 1 SO 1構迪之NM0S9晶嫌。 但是， 在使用實施形態1之_造 \ I 的 N M0S霣晶 醱 時 t 有需 要以 禊 數 個 並 m 連接之NH0SIB晶髏 1 1 來 置 換以構 成 形 成 一傾 KH0S TS. 晶 腰 的 部 分。 1 1 又，作 為 在 寊 施形 態4 中 所 使 用 之 PM0S® 晶醱 Q21、 1 1 Q22 , 亦可使用在實施形態1 實 施 形 態 3中所使用的構造 1 1 之 SO I構造之PM0S霣晶體。但是. 在使用實施形態1之構 1 I 造 的 PM0S9 晶 讎 時 ,有 痛要 以 後 數 m 並 騵連接之NM0S霣晶 1 I «I 來 置換以 構 成 形 成一 個 PM0S 霣 晶 醴 的 部分。 1 1 I 發 明 #里 1 1 本紙張尺度適用中國®家標準（CNS ) Λ4規格（2U)x；：W公;4 ) 23 3 9 5 3 5 416146 A7 B7 明 兑 、x 明發 '五 二 I 0 傾 數 複 定 設 其 於 由 置 裝 鱧 導 半 之 明 發 1 第 两 有 0 放 , 霣 值靜 姐D( mES 之之 阻fie 霣晶 極霣 汲0S 的彳 別 0 之 體 晶 霣 二 第 艟 數 複 之 接 連 第在 的使 傾即 一 得 少 《 至可 之以 接所 連 ， E 上 僱以 向度 頃程 被同 和相 得性 使 以 壓0 向 逆 被 獲 可 性 耐 耐 D S E 之 體 晶 Ba ipsr s ο 向 順 之 醱 晶 霣 耐 D S E 的 良 優 有 具 iTk 皆 上 種 1 任 之 中 接 連 壓 0 向 逆 及 接 連 £ 路 霣0 保 入 出 输 之 性 釅 中晶 置霣 裝OS 體彳 導 半 之 明 發二鬭 有 在 二 Β 0 數 複 比 有 具0 晶 霣 路 霣 部 内 以 〇 所上 , 以 阻要 m 必 棰至 汲低 之降 值須 阻無 霣力 Sfeo 小動 中 置 装 鳢 導 半 之 明 發 三 0 醐 有 在 於別M(0 由鶴用 像 用還 路阻 霣電 部棰 内汲 其的 驅 之 體 晶 霣 S ο 保 入 出 输 將 由 内 比 得 定 設 厚 膜 之 層 物 化 矽 一 第 籲 數 複 之 體 晶 霣 S ο Μ 用 護 膜 之 層 物 化 矽二 ffp 之 0 晶 霣 S ο Η 用 路 霣 部 定 設 阻 霣 極 汲 之 0 晶 霣 S ο Η 用 護 保 入 出 輸 將用 可路 就 m , 部 薄内 還比 厚得 高 阻 霄 極 汲 之 提 晶 霣 ；—^--------裝—-----訂------^ (請先閱請背面之注意事項再填巧本頁) 經濟部中央標率局貝工消费合作社印掣 , 阻 而霣 因棰 汲 之 用 路 0 晶 16 S ο Η二 第 個 數 後 之 路 霣 護 保 入 出 輪 將 可 傾 i 少 至 之 接 0 壓 Μ 向 顆 被 至 离 設 值 阻 霣 之 晶晶 霣霣 霣 部 内 將 可 時 同 止 為 度 程 同 相 性 耐 D S Ε 之 體 0 希 所 得 可 至 低 設 值 阻 霣 之 阻 霣 極 汲 之 0 的 力 能 動 驅 之 闋 有 在 之 體 晶 霣 度發 程四 止 為 中 置 装0 導 半 之 明 用 護 保 入 出 输 將 偽 度第 濃的 質« 雜物 之化 域矽 區 有 一 成 第形 的部 層 上 物之 化匾 矽晶 成霣 形OS 未SH 用 ^ Μ 路 上 霣 部 内 bh 得 設 本紙張尺度適用中國國家標隼（CNS ) Λ4規格（210χ；!β公t )
T9T3T 416146 A7 B7 經濟部中央標皁局員工消費合作社印製
五、發明説明（25 ) 三 區 域 之 雜 質 濃 度 還 高 者 0 1 1 1 因 而 t ϋ 由 使 第 一 區 域 之 阻 值 降 低 * 就 可 播 得 驅 動 I 1 能 力 高 的 输 出 入 保 護 霣 路 用 1B 晶 體 0 1 請 1 I 在 有 聞 第 五 發 明 之 半 導 m 裝 置 中 » 由 於 葆 將 输 出 人 保 先 閱 1 I 讀 I 護 用 HOS霣晶艚之上部形成有矽化物層之第二區域之雜質 背 ΐτ 1 1 濃 度 設 得 比 其 上 部 未 形 成 矽 化 物 靥 之 第 —- 區 域 之 雜 質 m 度 注 意 I 1 還 低 _ 所 以 與 第 二 區 域 之 雜 質 藿 度 期 且 不 會 對 在 第 一 匾 項 再 1 填 1 域 上 所 形 成 的 矽 化 物 層 帶 來 不 良 影 m 0 寫 本 裝 I 有 m 第 發 明 之 半 導 艚 裝 置 1 由 於 不 會 破 壤 输 出 入 保 頁 1 1 護 用 PHOS 霣 晶 體 之 集 積 度 下 設 定 有 m 通 道 匾 域 以 提 高 ESD 1 i m 性 之 待 性 所 以 可 提 高 — 般 比 NH0S 霣 晶 匾 還 差 的 PHOS 霣 i 1 晶 體 之 ESD特性， 且可编小输出入保護用PM0S®晶體和输 訂 i 出 人 保 護 用 NH0S 霣 晶 匾 之 間 的 ESD耐性之差。 結果， 邸使 ί I 使 用 PHOS 晶 醍 亦 可 獲 得 ESD耐性不會惡化之输出入保護 1 j 霣 路 0 1 1 在 有 鼷 第 七 發 明 之 半 導 醱 裝 置 中 > 藉 由 將 输 出 入 保 m 1 用 PHOS 霣 晶 Η 之 通 道 長 度 設 得 比 输 出 入 保 護 用 N H0S 霣 晶 鳢 1 I 之 通 道 長 度 還 短 * 躭 可 使 朋 潰 感 應 霣 壓 降 低 且 不 曾 破 壊 集 1 1 積 度 地 謀 求 提 商 ESD耐性。 1 I 在 有 鬭 第 八 發 明 之 半 導 m 装 置 中 » Η 由 将 输 出 入 保 護 1 I 用 PHOS 霣 晶 體 之 汲 棰 匾 域 中 之 通 道 域 鄹 接 部 分 的 雜 質 濃 1 1 I 度 設 得 tb 内 部 η 路 用 PHOS 霣 晶 疆 之 汲 極 匾 域 中 之 通 遒 域 1 I I 鄰 接 部 分 的 雜 質 濃 度 通 大 * 躭 可 使 崩 潰 感 應 霣 m 降 低 且 不 1 1 會 攢 害 集 積 度 而 謀 求 ESDli性之提高。 1 I 本紙張尺度適用中國國家橾準（〔>^)/\4規格（210,<；^7公釐） 25 3 9 53 5 經濟部中央標苹局貝工消費合作杜印装 A7 B7五、發明説明（26 ) 在有鼷第九發明之半導釀裝置中，偽將輪出人保護用 PMOS®晶體之通道長度設得比内部霣路用PHOS霣晶體之通 道畏度1短，就可使崩潰感鼴霣壓降低且不會損害集積度 而謀求ESD耐性之提离。 有两第10發明之半導醱裝置中之输出入保護霣路部， 僳對外部端子只連接NM0SS晶體而構成。由於NM0S霄晶體 之ESD酎性比PM0S«晶體霣優良，所以可獲得ESD射性優良 之输出入保護霣路。 有閫第11發明之半導髓装置中之轎出入保護«路部， 具備有以二極髏連接於«濂線、接地線間而設的HM0S窜晶 »、及被設在霣源線和接地線之至少一方的線與外部端子 之間的输出入保謹用MOS®晶體。 因而·當突波霣®施加在外部锎子上時，放電霣流會 利用输出入保護用M0S®晶S、霣源線及接地综之中連接 有輪出入保護用M0S«晶β之一方的線、NM0S«晶體S® 源線及接地線之中另一方的線之路徑流動。結果，突波電 E必滞透過ESD耐性優良之NM0S18晶膿而被放霣，所以即 使在SOI基板上亦可獲得ESD耐性優良的輸出入保護®路。 有闋第12發明之半導腰装置，由於在輪出入保護霄路 部之«源線、接地位準間更設有«容器，所以可藉由使突 波《醱充霣於該霣容器上以使之分散。 圓式簡塑說明 第1圔顧示逆向僱轚連接時之NH0S霣晶醴之突波耐轚 的待性_表。 _ ^^^1 n *i I nn ^^^1 1 I ^^^1 \ (請先閱誚背面之注意事項再填寫本頁) 本紙張尺度適用中國國家棉準（CNS ) Λ4規格（210/<297公釐） 26 3 9 5 3 5 經濟部中央標隼局貝工消f合作社印^ 416146 A7 B7 五、發明説明（2 7) 第2 _顯示順向傾壓連接時之NHOS霣晶體之突波阑應 的持性圃表。 第3圓顥示順向儀應連接時之HHOS霣晶體的霣路圖。 第4圖顯示被逆向褊颸連接之NHOS霣晶賭之熱散逸過 程的説明圔。 第5圓顯示被顚向鲕臛連接之NHOS霣晶體之熱散逸過 程的說明園。 第6圔顯示使用禊數傾NHOS霣晶體以進行順向fiiK連 接時之構成的霣路圖。 第7圈顯示本發明實施形態1之半導醱裝置之输出入 保謹霣路中所使用之^05霣晶醱之平面構造的典型平面圖 0 第8鼷顯示在實施形態1之输出入保護霣路中所使用 之NHOS霣晶體之構造的截面圖。 第9圔顯示在本發明實施形態2之半導《裝置之内部 霣路部中所使用之HHOS®晶醱之構造的截面圔。 第10鼸隳示在本發明寅施形態2之半導體装置之輪出 入保護霣路中所使用之HH0S霣晶鳢之構造的截面圔。 第11匾顯示在本發明實施形態2之半導《装置之輪出 入保護霣路中所使用之HH0S«晶《之另一構迪的截面_。 第12疆期示本發明實施形態3之半導體裝置之第一態 搛中所使用之PM0S®晶體及NM0S電晶體之平面構造的平面 圈。 第13圔顯示在實施形態3之第二態樣之内部霣路部中 本紙ί艮尺度適用f國國家標隼（CNS ) Λ4規格（210 X 297公釐） 2 7 3 9 5 3 5 ---^-------1¾------1T------,4 (請先閲讀背面之注意事項再填艿本頁) A7 B7 經濟部中央標準局貝工消費合作社印裝 五、發明説明（ 2 8) 1 所 使 用 之 PH0S η 晶 體 之 構 造 的 截 面 圃 0 1 1 I 第 1 4圈 顯 示 在 寅 施 形 態 3 之 第 二 態 樣 之 输 出 入 保 護 電 1 I 路 中 所 使用 之 PM0S TS. 晶 腰 之 構 造 的 截 面 圓 〇 1 請 1 第 15圓 顯 示 在 實 施 形 態 3 之 第 三 態 樣 之 输 出 人 保 護 霣 先 閱 1 I 讀 1 路 中 所 使用 之 PH0S 霣 晶 腰 之 構 造 的 截 面 圔 0 背 ιέ I | 1 第 16圈 顯 示 在 實 施 形 態 3 之 第 四 態 樣 之 输 出 入 保 m 霣 注 意 1 I 事 1 路 中 所 使用 之 PM0S 電 晶 饅 之 構 造 的 截 面 _ 0 項 再 1 i 裝 { 第 17圓 顯 示 在 本 發 明 實 施 形 態 4 之 半 導 m 裝 置 之 输 出 本 入 保 護 霄路 之 第 — 態 樣 之 霣 路 構 成 的 霣 路 圔 〇 貝 [ 1 1 第 18圄 顯 示 本 發 明 實 施 形 態 4 之 半 導 體 裝 置 之 翰 出 入 1 1 保 m η 路之 第 二 態 樣 之 霣 路 構 成 的 霣 路 m 0 1 1 第 顯 示 * 施 形 態 4 之 輸 出 入 保 護 霣 路 之 第 態 樣 訂 1 (其- -) 之霣 路 構 成 的 η 路 園 0 1 1 第 20鼷 顯 示 實 施 形 態 4 之 輸 出 入 保 護 霉 路 之 第 ΊΤ 態 樣 1 I (其二） 之《 路 構 成 的 霣 路 圏 〇 1 ί ; 第 21鼸 顯 示 實 施 形 態 4 之 输 出 入 保 護 霣 路 之 第 三 1 樣 Λ 1 1 (其三）之霣 路 構 成 的 霣 路 Η 0 1 1 第 22圈 顳 示 實 施 形 態 4 之 輸 出 人 保 護 霣 路 之 第 三 態 樣 I i 之 霄 路 構成 的 霣 路 _ 0 1 1 第 23圈 顯 示 SOI截面構迪之截面圓9 I | 第 24圓 顯 示 被 逆 向 傷 懕 連 接 之 HM0S 霣 晶 « 之 熱 骰 逸 過 1 I 程 的 説 明圃 0 1 1 I 第 25圈 顯 示 逆 向 褊 m 連 接 之 K H0S η 晶 體 的 霄 路 圔 0 1 ! 1 第 26圏 顳 示 被 熱 敗 逸 破 m 之 M0S電晶體之平面構造的 1 1 本紙張尺度適用中國國家標隼（CNS ) Λ·!规格（210x24 7公趁） 28 3 9 5 3 5 A7 416146 B7 五、發明説明（29 ) 平面圓。 第27H顯示在输人、接地間並馨連接複數傾NMOS霣晶 驩之平面構造的平面圖。 第28H顯示第27圓之霣路構成的電路圔。 ---- n ----1 H ____—丁 I____I __-艮 ·J3, i \ (請先閱讀背面之注意事項再填寫本頁) 完件迫譃夕説明 6 , 6 A 〜6C 汲 捶 區 域 7,7 k -7C 源 極 區 域 12,1 3 矽 化 物 層 14 矽 化 物 保 護 層 15A 内 部 霣 路 部 15B 输 出 入 保 護 霣路部 Lll 霣 源 嫌 L12 接 地 線 R 1〜： RIO 霣 阻 Qll- Q16 NH0S 霣 晶 » Q21〜 Q23 PH0S η 晶 龌 經濟部中央標隼局員工消費合作社印^ 本紙張尺度適用中國囤家標準（CNS ) Λ4規樁（210>；297公釐） 29 39535

Claims (1)

  1. 416146 A8 B8 C8 D8 經濟部中央標準局員工消费合作社印裝 六、申請專利範圍 - 1 I 1 . 一 種 半 導 體 裝 置 ) 其 偽 具 有 输 出入保護電路，該霣路 1 1 | 包 含 有 被形成於S 0 I基板上， 且對外 部端子谁行順向 1 1 Μ 壓 連 接 之 至 少 匍 的 第 —· M0S霣晶體 ;以及對前述外 y-S, 1 1 請 1 I 部 端 子 各 傾 並 明 進 行 逆 向 壓 迪接之複數緬第二M0S« 先 閲 1 I I 晶 m 者 > 其 待 激 為 ； 背 面 1 I 之 1 設 定 前 述 複 數 艟 第 二 H0S霣晶腥之 個別的汲極霣阻 I 之 霣 阻 值 1 以 使 前 述 複 數 齒 第 二 M0S 電 晶體之E S D(靜霣 項 再 1 故 霣 )«性可《得和前述至少- -锢的第 一 M0S®晶體之 k % 本 1 裝 I 1 ESD耐性相同程度以上者。 1 I 2 .如 申 請 専 利 範 圔 第 1 項 之 半 導 體裝置， 其更具有基於 1 1 由 前 述 外 部 端 子 所 獲 得 之 佶 號 以進行倍號處理的内部 1 | 霣 路 部 > 訂 | 前 述 内 部 霣 路 包 含 有 和 前 述後數個第二M0SHT晶體 i 1 同 一 導 霣 型 的 内 部 霣 路 用 H0S霣晶醱， 該内部電路用 1 1 | M0S9S晶醱具有比前述夜數個第二M0S1S晶醱個別的汲 1 1 線 極 霣 阻 還 小 的 霣 阻 值 之 汲 棰 阻。 1 3 .如 申 誚 專 利 範 鼷 第 2 項 之 半 導 SS裝置， 其像在前述複 1 1 數 傾 第 二 H0S霣晶體汲極區域上個別設 有複數锸第一矽 1 1 化 物 層 * 在 前 述 内 部 霣 路 用 H0S霣晶體 之汲極S域上設 1 1 有 第 二 矽 化 物 層 t 1 I 将 前 述 後 數 傾 第 一 矽 化 物 層之膜厚設得比第二矽 1 1 I 化 物 層 之 膜 厚 邇 薄 為 待 激 者 〇 1 i 4 ,— 種 半 導 體 装 置 1 其 % 具 有 被 形成於SOI基板上，且對 1 1 外 部 部 m 子 連 接 翰 出 人 保 護 用 M0S霣晶 體而構成的轅出 1 1 本紙浪尺度逋用中國國家#率（CNS 規格（2丨0X 297公釐） 30 3 9 5 3 5 416146 A8 B8 C8 D8 々、申請專利範圍 入保護霣路部、及使用内部電路用MOS電晶鱧而構成， 且在内部進行預定的信號處理之内部霣路部者，其待 為0 用第 護的 保層 入物 出化 輪矽 述成 前形 未 部 上 其 有 具 域 區 棰 汲 之 II 晶 霣 化 矽 有 成 形 部 上 其 及 、 域0 域 二 的0 物 部 上 其 有 具 域 區 極 汲 之0 晶 霣 S ο Η 用 路« 部 内 述 前 域 匾 三 的 靥 物 化 矽 有 成 形 域 區 三 0 述 前 比 得 設 度 濃 質 雜 之 域 〇 區者 一 高 第還 述度 前漫 将質 雜 之 二 為 第低 述運 前度 中潘 其質 * 置之 装域 髏區 導 一 半第 之述 項前 4 比 第偽 麗度 範濃 利質 専雜 請之 申域 如匾 5 入 出 输 的 成 構 而 SOII 於晶 成® 形OS 被PH 有用 具謹 其保 , 入 置出 装输 醴接 C 導 連 者半子 歡種端 特一部 6. 上 板 基 外 對 且 (請先E讀背面之注意事項再#寫本頁) -裝. -訂 經濟部中央標窣局Μ工消资合作杜印製 述 前 离 提 以 域 區 埴 通 两 有ES :定之 為設醱 激 下晶 待度霣 其積 ο -集PH 者眾用 部破護 路不保 霄在入 0 出 保 輪 性 £ 出 输 述 前 中 其 置 裝 睡 導 半 之 項 6 第 圍 範 利 專 請 申 如 用 護 保 入 出 輪 有 具 更 部 路 霣 護 保 入 匾 晶 霣 得特 設為 度短 長邇 道度 通長 之道 醱通 晶之 霣饅 S ΙΪ ο 晶 H It P 霣 ! s 用 ο 0 ο 保用 入 * 出保 输入 述出 前输 將述 前 比 者 微 有 锵 具 § 像 其 置 装0 導 半 之 項 6 第 圃 範 利 專 請 Φ 如 8 本紙铁尺度適用中團國家標準{ CNS ) Α4说格（210Χ297公釐） 3 3 9 5 35 線 416146 C8 D8 經濟部t央棟隼局負工消f合作社印装 六、申請專利範圍 - I 使 用 内 部 電 路 用 PH0S 電 晶 體 而 構 成 ， 且 在 内 部 進 行 信 1 I 號 麻 理 的 内 部 路 部 者 t 其 特 微 為 I 1 1 將 前 述 输 出 入保護用PM0S霣晶體 之 汲 極 區 域 中 之 S 1 s 請 1 | 通 道 匾 域 部 接 部 分 的 雜 質 濃 度 設 得 比 前 述 内 部 路 用 先 閲 1 I 讀 | PMOSS 晶 腰 之 汲 極 匾 域 中 之 通 道 區 域 鄰 接 部 分 的 雜 質 背 1¾ 1 | 之 1 1 濃 度 還 大 者 0 意 事 1 1 9 .如 讅 專 利 範 圍 第 6 項 之 半 導 醱 裝 置 t 其 偽 更 具 備 有 項 再 1 填 使 用 内 部 電 路 用 PH0S電晶體而構成 且 在 内 部 進 行 倍 本 装 頁 1 號 處 理 的 内 部 霣 路 部 者 ， 'w* 1 I 將 前 述 输 出 入 保護用PMOS®晶髏之通道長度設得 1 1 1 比 前 述 内 部 路 用 PM0S1S 晶 髏 之 通 道 長 度 還 短 為 特 撤 I 1 訂 者 0 i 10 , — 種 半 導 装 置 » 其 偽 具 有 被 形 成 於 S0 I基板上， 且與 ί 1 外 部 端 子 對 應 之 輸 出 入 保 護 霄 路 部 者 » 其 特 激 為 = 1 I 前 述 輸 出 入 保 護 霣 路 部 r 俱 對 前 述 外 部 端 子 只 建 1 ! 接NM0S笛 晶 體 而 構 成 者 0 1 1 1 , 一 種 半 導 皤 装 置 » 其 % 具 有 被 形 成 於 S0 I基板上， 且與 1 1 外 部 i.tit 端 子 對 應 之 輸 出 入 保 護 霣 路 部 者 1 其 待 獻 為 ： 具 1 1 僱 有 1 1 1 與 η 源 共 通 連 按 的 源 線 及 1 1 與 接 地 位 準 共 通 連 接 的 接 地 線 ! 1 其 中 前 述 输 出 入 保 護 霣 路 部 f 具 備 有 t 1 1 I 以 二 極 體 連 接 於 前 述 源 線 和 前 述 接 地 線 之 間 而 1 [ 設 的NH0S霣 晶 醱 、 及 1 1 本紙張尺度遄用中國國家梂準（CNS > A4说格（210Χ297公釐） 32 3 9 5 3 5 416146 六、申請專利範圍 被設在前述電源線和前述接地線之至少一方的線 用置 護裝 保體 入導 出半 输之 的項 間 1 之第 子圍 端範 部利 外專 述請 前 申 舆如 者 0 晶 输 述 前 在 傈 其 有 設 5 間 線 地 接 述 前 線 源 霣 述 前 之 〇 部者 路激 霣特 護為 保器 入容 出 霣 J---γ------裝-- (請先聞讀背面之注意事項再填寫本頁) 經濟部中央梯準局®:工消費合作，社印袈 本紙張尺度適用中國國家標率（CNS ) A4*IL格{ 2丨οχπ7公釐） 33 3 95 3 5
TW087101897A 1997-09-12 1998-02-12 Semiconductor device TW416146B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9248372A JPH1187727A (ja) 1997-09-12 1997-09-12 半導体装置

Publications (1)

Publication Number Publication Date
TW416146B true TW416146B (en) 2000-12-21

Family

ID=17177128

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087101897A TW416146B (en) 1997-09-12 1998-02-12 Semiconductor device

Country Status (6)

Country Link
US (2) US6222710B1 (zh)
EP (2) EP0923133B1 (zh)
JP (1) JPH1187727A (zh)
KR (1) KR100301411B1 (zh)
DE (1) DE69806115T2 (zh)
TW (1) TW416146B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102025136A (zh) * 2009-09-17 2011-04-20 上海宏力半导体制造有限公司 一种静电放电保护电路

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6160292A (en) 1997-04-23 2000-12-12 International Business Machines Corporation Circuit and methods to improve the operation of SOI devices
US6140184A (en) 1998-06-01 2000-10-31 Motorola, Inc. Method of changing the power dissipation across an array of transistors
US6593605B2 (en) * 1998-06-01 2003-07-15 Motorola, Inc. Energy robust field effect transistor
US6587320B1 (en) * 2000-01-04 2003-07-01 Sarnoff Corporation Apparatus for current ballasting ESD sensitive devices
JP2001284540A (ja) * 2000-04-03 2001-10-12 Nec Corp 半導体装置およびその製造方法
US6385021B1 (en) * 2000-04-10 2002-05-07 Motorola, Inc. Electrostatic discharge (ESD) protection circuit
US6583972B2 (en) 2000-06-15 2003-06-24 Sarnoff Corporation Multi-finger current ballasting ESD protection circuit and interleaved ballasting for ESD-sensitive circuits
US6605981B2 (en) * 2001-04-26 2003-08-12 International Business Machines Corporation Apparatus for biasing ultra-low voltage logic circuits
US6888198B1 (en) * 2001-06-04 2005-05-03 Advanced Micro Devices, Inc. Straddled gate FDSOI device
TW521420B (en) * 2001-12-21 2003-02-21 Winbond Electronics Corp Electro-static discharge protection device for integrated circuit inputs
US6867103B1 (en) 2002-05-24 2005-03-15 Taiwan Semiconductor Manufacturing Company Method of fabricating an ESD device on SOI
US6724603B2 (en) * 2002-08-09 2004-04-20 Motorola, Inc. Electrostatic discharge protection circuitry and method of operation
CN1329986C (zh) * 2002-11-28 2007-08-01 华邦电子股份有限公司 集成电路输入的静电放电保护元件
TWI273693B (en) * 2004-03-19 2007-02-11 Mediatek Inc Electrostatic discharge protection device
JP2006019511A (ja) * 2004-07-01 2006-01-19 Fujitsu Ltd 半導体装置及びその製造方法
TW200631584A (en) * 2004-11-15 2006-09-16 Akzo Nobel Nv A medicament related to mirtazapine for the treatment of hot flush
US7446990B2 (en) * 2005-02-11 2008-11-04 Freescale Semiconductor, Inc. I/O cell ESD system
DE102005019157A1 (de) * 2005-04-25 2006-10-26 Robert Bosch Gmbh Anordnung von MOSFETs zur Steuerung von demselben
JP5586819B2 (ja) * 2006-04-06 2014-09-10 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US7808117B2 (en) * 2006-05-16 2010-10-05 Freescale Semiconductor, Inc. Integrated circuit having pads and input/output (I/O) cells
US7777998B2 (en) 2007-09-10 2010-08-17 Freescale Semiconductor, Inc. Electrostatic discharge circuit and method therefor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4989057A (en) 1988-05-26 1991-01-29 Texas Instruments Incorporated ESD protection for SOI circuits
US5027263A (en) * 1988-09-16 1991-06-25 Kyushu University Switching power source means
JPH02260459A (ja) 1989-03-30 1990-10-23 Ricoh Co Ltd 入力保護回路
KR940004449B1 (ko) 1990-03-02 1994-05-25 가부시키가이샤 도시바 반도체장치
US5283449A (en) 1990-08-09 1994-02-01 Nec Corporation Semiconductor integrated circuit device including two types of MOSFETS having source/drain region different in sheet resistance from each other
JP3244581B2 (ja) 1993-12-29 2002-01-07 株式会社リコー デュアルゲート型ｃｍｏｓ半導体装置
US5616935A (en) * 1994-02-08 1997-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit having N-channel and P-channel transistors
US5489792A (en) 1994-04-07 1996-02-06 Regents Of The University Of California Silicon-on-insulator transistors having improved current characteristics and reduced electrostatic discharge susceptibility
JPH0831948A (ja) 1994-07-15 1996-02-02 Nippondenso Co Ltd 半導体集積回路装置
JPH0837284A (ja) 1994-07-21 1996-02-06 Nippondenso Co Ltd 半導体集積回路装置
JPH08181219A (ja) 1994-12-21 1996-07-12 Nippondenso Co Ltd 半導体集積回路装置
US5610790A (en) 1995-01-20 1997-03-11 Xilinx, Inc. Method and structure for providing ESD protection for silicon on insulator integrated circuits
US5753955A (en) * 1996-12-19 1998-05-19 Honeywell Inc. MOS device having a gate to body connection with a body injection current limiting feature for use on silicon on insulator substrates
US6133591A (en) * 1998-07-24 2000-10-17 Philips Electronics North America Corporation Silicon-on-insulator (SOI) hybrid transistor device structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102025136A (zh) * 2009-09-17 2011-04-20 上海宏力半导体制造有限公司 一种静电放电保护电路

Also Published As

Publication number Publication date
JPH1187727A (ja) 1999-03-30
US6222710B1 (en) 2001-04-24
US20010000218A1 (en) 2001-04-12
EP0923133B1 (en) 2002-06-19
EP1237196A1 (en) 2002-09-04
DE69806115D1 (de) 2002-07-25
KR100301411B1 (ko) 2001-09-22
EP0923133A1 (en) 1999-06-16
KR19990029167A (ko) 1999-04-26
US6373668B2 (en) 2002-04-16
DE69806115T2 (de) 2002-10-02

Similar Documents

Publication Publication Date Title
TW416146B (en) Semiconductor device
TW200816474A (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch
KR101302825B1 (ko) 반도체 집적 회로 장치
TW200828569A (en) Latch-up free vertical TVS diode array structure using trench isolation
TW421874B (en) Integrated structure for output buffer and silicon controlled rectifier
JP3144330B2 (ja) 半導体装置
JPH02273971A (ja) 保護回路をそなえた半導体デバイス
TW200847393A (en) Electrostatic discharge protected structure
TW457585B (en) Silicon on insulator thick oxide structure and process of manufacture
TW445627B (en) Electrostatic discharge buffer apparatus
JP3317345B2 (ja) 半導体装置
TWI281742B (en) Differential input output device including electro static discharge (ESD) protection circuit
JPH05505062A (ja) 低電圧でトリガされるスナップバック装置
TWI291224B (en) Semiconductor layout structure for ESD production circuits
JP2003092357A (ja) 入力保護回路
JPS63202056A (ja) 半導体集積回路
JP3314760B2 (ja) 静電保護素子、静電保護回路及び半導体装置
JPH0376264A (ja) 入力保護回路装置
JP2003209184A (ja) ポリシリコン画定スナップバック・デバイス
JPS5916365A (ja) 相補型半導体装置
TW437048B (en) CMOS silicon-control-rectifier structure for electrostatic discharge protection
TW200933861A (en) Power MOS device and layout
TW506112B (en) Electrostatic discharge protection circuit with latch-up prevention function
TWI277195B (en) Electrostatic discharge protection apparatus for integrated circuits
JP6554025B2 (ja) 半導体集積回路及びその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees