413808 經濟部智慧財凌局員工消资合作钍印製 A7 _____B7_五、發明説明（1 ) 發明背景： 本發明係關於一種半導體記憶元件'半導體記億裝置 及其控制方法。 習知技藝： 習知技術中，已做成非依電性記憶裝置，例如快閃' E E P R ◦ Μ裝置’藉著利用具有浮動閘極及控制閘極之 M〇 S F Ε Τ裝置。在此裝置中，藉著利用當載子累積於 浮動閘極上時改變MO S F Ε Τ之臨界電壓的事實，而執 行資訊儲存與讀出。在浮動閘極中通常便用多晶矽。使用 具有浮動閘極之M〇 S F Ε Τ，藉著只使用一電晶體，允 許一位元的資訊被儲存延長的時間。習知的構造及一無接 觸的單兀構造敘述於 Nikkei Electronics, no.444，ρ ρ . 151-157 (1988)，作爲快閃 EE PROM記 憶格構造。 與本發明有關之習知技術揭示於K. Yano等人1993 IEEE International Electron Devices Meeting, Digest of technical papers, p p . 541 — 545 及 K, Yano 等人 1 9 9 6 IEEE International Solid-State Circuits Conference, Digest of technical papers, p p . 2 6 6 — 2 6 7 and p . 4 5 8，敘述使用多晶矽之單電子記憶體 。在此技術中，是一電子路徑之通道及捕捉電子之儲存區 域同時由薄膜、多晶矽製成。當電子被捕捉在儲存區域中 時，藉著臨界電壓的改變而執行資訊的儲存。此方法的特 本紙張尺度適用t困國家標準（CNS ) A4規格（210X297公釐) ΤΓ- I 1 : n I n n I i n i n n 線 (請先閱讀背面之注意事項再好寫本頁) 413808 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明) 徵在於隨著電子的沈積而儲存一位元。與利用多晶砂的結 晶晶粒之加工相比，可得到較小的構造，且此方法的裝置 亦能在溫室下操作。 欲達成在載子射出及流入（寫入、消除操作）之快閃 •E E P ROM裝置的臨界電壓之所要改變，在施加高電壓 (或低電壓）之後監視記億體狀態，且再度執行查對操作 以施加電壓，以調整在沒有得到所要的臨界電壓之情形中 的臨界電壓。 在習知技術中，査對操作之技術揭示於T. Tanaka等人 IEEE J. Solid-State Circuit, Vol. 29, No. 11, p p . 1 3 6 6 -1372 (1994)及 K. Kimura 等人 IEICE Transactions on Electronics, Vol. E78-C No.7, p p . 8 3 2 -837(1995)。 本發明之發明人的先前技術揭示於日本專利公開號 Hei 7— 111295、Hei 9-213822 及日本專利公開號He i 9-213898。 發明節要： ’ 在減小例如D R A Μ、S R A Μ與快閃記億體之記憶 體型式的記億格之表面面積方面，已藉由光石印技術的進 步而做成許多改進。做成具有較小的表面面積之記億格可 提供許多優點*例如晶片的尺寸之減小以提昇晶片產量’ 及有效地減小成本，由於可由相同的晶圓得到許多晶片。 另外的優點在於接線長度保持很短’所以高速操作是可能 裝 訂 線 (請先閱讀背面之注意事項再寫本頁) 本紙張尺度通用中國困家標準（CNS ) Α4現格（2丨〇 X 297公釐） 413808 A7 B7 經濟部智祛財產局肖工消費合作社印災 五、發明説明) 的。 處理尺寸及單元尺寸通常是由記憶方法來決定。如果 基本的匹配尺寸被設定爲F，則記憶格單元係做成—尺寸 ，使得折疊位元線型DRAM尺寸爲8 F 2，且AND型 快閃記憶體尺寸爲6 F 2。同時，可做成的最小單元尺寸 在一電晶體中具有一單元的快閃記憶體，且當在一基體表 面上形成MO S裝置構造時，此標準是一極限。當欲製造 更小的記億格時，需要一正方形的構造。此外，一旦利用 '正方形而得到較小的記憶體且資料線間距或字線間距已減 小爲比2 F的最小値短，則如何擺列資料線及字線、如何 連接至周邊電路或如何藉由周邊電路來控制這些單元陣列 會成爲問題。 另一方面，當在微小尺寸點的金屬或半導體材料中插 入及取出電子時，可有效地利用庫侖斥力，且在各別的單 元中用於控制電子的單一電子元件理論上能在約1 〇 nm 之非常小的構造中操作，且具有例如非常小的電力消耗之 優點。由單一電子裝置構成的單一電子記憶體，是一種記 億體當小數目的電子累積時能儲存資訊。此單一電子記憶 體在一元件中能儲存一個或以上位元的資訊，且由於在各 別的單元中能執行儲存的電荷之控制，降低至毫微米位準 的操作是可能的。此外|由於儲存或累積的電子之數目很 小，在重寫時間及重寫次數的觀點上可預期大的改良。然 而，在元件的實際製造中，處理尺寸受限於光石印技術的 目前限制。此外，在習知技術的元件中*取出部份例如汲 ---------裝— (請先閱讀背面之注意事項再/备本頁) •vs 線 本紙张尺度通用中國國家標準（CNS ) A4規格（210X297公釐） -6- 413808 經濟部智.¾財產局員工消骨合作社印製 A7 B7五、發明説明g ) 區與源區之尺寸很大，尙未提出一種元件構造，能提供具 有較小尺寸的集積之優點。 發明人製造在溫度下操作的單一電子記億體，並執行 裝置評估。然而，在此評估中，即使相同的寫入電壓被施 加至相同的裝置相同的時間量，對於累積電荷測量許多次 。相反地，當相同的寫入電壓被施加相同的時間量，發現 一現象其中發現在一次的電子數目改變。此現象解釋爲發 生自例如隧道效應或熱激勵之可能行爲，由於小量的電子 利用於單一電子記億體的操作》 ' 半導體記憶體之集積度的進步允許改善記憶密度並增 加裝置容量，然而裝置中所達成的記憶格之集積度越大， 設備之製造成本會變得越大。藉著執行多値儲存以在一單 元中儲存兩個或以上的位元，更大的記憶容量變得可能， 而不需執行記憶格進一步集積。在多値儲存中，淸楚地區 別寫入、讀取與消除操作的許多記憶狀態之能力是最重要 的。 半導體記憶元件的使用需要電荷很小且周邊電路產生 小的雜訊。差分放大器經常被使用作爲半導體記憶體的感 測放大器。這裡，將感測放大器與資料線互相定位的方法 是已知的，所以匹配資料線被放置成在感測放大器的兩側 上打開的造形，或定位在相同方向上的折疊造形。打開造 形具有優點爲記憶格可被定位在字線與資料線的全部交點 ，且可得到高的集積度，然而缺點是在字線中產生較大的 雜訊。折疊的造形相反地具有優點爲在驅動字線時產生較 (請先閲讀背面之ii意事項寫本頁) •裝- 訂 線 本紙張尺度通用中國國家標隼（CNS ) A4規格（2丨0X297公釐） 經濟部智惡財產局员工消费合作社印製 413808 A7 _ B7_____ 五、發明説明) 小的雜訊，但卻具有缺點爲記憶格無法被放置在字線與資 料線的全部交點，且進一步無法提供高的集積度。' 具有大的表面面積之感測放大器外的周邊電路爲暫存 器，其暫時地保留於寫入期間在記憶格中的寫入資料，一 暫存器保留表示於寫入查對期間寫入已結束的旗標，及一 電路比較從記憶格讀出的値與在寫入操作之後的寫入結束 旗標値，並重寫旗標値。 本發明欲擴展習知技術的限制，具有目的爲提供一單 —電子記憶格，適合於具有小表面面積的高集積度，半導 體記憶裝置及其控制方法，可抵抗由於可能的現象而發生 的操作之不規則，半導體記憶裝置及其控制方法，適於保 留許多儲存値，及進一步一小表面面積的周邊電路 > 不具 有小表面面積的裝置特性變差，及高集積的半導體記憶元 件以及低雜訊的周邊電路與其控制方法，適於半導體記憶 元件，保留小的電荷且能接受雜訊。 本發明之特徵爲藉著形成源區與汲區上下建立且藉著 運轉通道以上下面向，可製造具有小表面面積的記憶格。 特別是依據本發明之典型實施例的半導體元件具有源 與汲區，汲區藉由絕緣膜而形成在源區的上或下方，源區 藉著通道區被連接至汲區，通道區藉由閘絕緣膜被連接至 閘極，且亦具有一電荷捕捉區域在通道區的附近。藉著將 載子保持在電荷捕捉區域中而改變半導體裝置的臨界電壓 以執行資訊儲存。 此外|藉著形成許多閘極上下面向且形成通道於這些 ---------裝------1T------m (請先閱讀背面之注意事項本頁) 本紙張尺度通用t國國家橾準（CNS ) A4規格（2丨OX297公釐） ~ 413808 經濟部智葸財產局肖工消費合作钍印製 A7 B7五、發明说明) 閘極的步階側表面中，能製造此實施例的記億格，其特徵 在於具有源與汲區，許多閘藉由相互絕緣膜而上下設置， 通道區藉由絕緣膜而形成在閘極的側表面上，源區藉由通 道區被連接至汲區，及通道區附近的電荷捕捉區域，且藉 著將載子保持於電荷捕捉區域中而改變半導體元件的臨界 電壓以執行資訊儲存。電荷捕捉區域是由具有小於1 0 nm的較短直徑之小粒子的金屬或半導體材料構成。 本發明的進一步特徵在於半導體記憶裝置執行查對操 作以確保利用記憶體儲存元件的精確記憶體儲存操作，其 中相反的現象容易發生。 ’ 特別是，本發明之典型的實施例之半導體記億元件的 控制方法’具有一源區、一汲區，源區藉由通道區被連接 至汲區，通道區藉由絕緣膜被連接至閘極，一電荷捕捉區 域在通道區的電流路徑附近，一半導體記憶元件藉著將載 子保持於電荷捕捉區域中而改變半導體元件的臨界電壓以 執行資訊儲存；且本發明之半導體記憶裝置具有一構造， 含有許多半導體記憶元件擺設成串聯，且此方法之特徵在 於具有三個步驟，第一步驟施加一寫入電壓至半導體記憶 元件，第二步驟在第一步驟之後讀出儲存於元件中的資訊 ，第三步驟再度施加一寫入電壓至半導體元件，當第二步 驟中的資訊之寫入不充分時。 此外，發明人做成其獨特的多値記憶體之調查，發現 除了快閃記億體的特徵之隨著累積電子的數目而連續地改 變的元件之外，依據特別的步階狀態而改變的元件從辨別 ---------神衣------1T------.^ (請先閱讀背面之注意事項本頁) 本紙张尺度適用中國囷家橾準（CNS ) Λ4規格（210X297公釐） -9- A7 413808 _B7__ 五、發明説明？) 元件狀態的觀點來看是更有效的。發明人於是想到利用單 一電子元件的特性。換句話說’本發明之特徵在於多値記 億元件或利用多値記憶元件之記憶裝置’以藉著利用單一 電子記憶體的特徵而允許記億（或儲存）狀態的淸楚辨別 .ΰ 依據本發明之典型實施例的半導體裝置具有一源區' 一汲區，源區藉由通道區被連接至汲區，通道區藉由絕緣 膜被連接至閘極，且半導體裝置進一步具有一電荷捕捉區 域在通道區的電流路徑附近，一半導體記億元件藉著將載 子保持於電荷捕捉區域中而改變半導體先件的臨界電壓以 執行資訊儲存，及一構造由擺設成串聯的許多半導體記億 元件構成，其特徵在於藉由字線與資料線來控制許多半導 體記億元件，且兩個或以上的位元可被儲存於一半導體記 憶元件中，藉著使用施加至字線的寫入電壓中之許多値。 另外，欲得到具有小的表面面積但可容忍雜訊的周邊 電路，各垂直地堆曼的記憶格之局部資料線，藉由分開的 MOS選定裝置而被連接至整體資料線，且藉著以時間多 工的方式執行讀取與寫入操作，接合使用例如整體資料線 與感測放大器之周邊電路，可避免使用大表面面積。此外 •利用由記憶格（浮動電極單元）非依電地讀出且排序的 資料線，以允許記億格放置在字線與資料線的全部交點， 而保持折疊的資料線構造。特別是，於一對用於感測放大 器之單整體資料線的讀出期間.，藉著選擇性的M0 S裝置 可以關閉連接至其它.的整體資料線之局部資料線，以消除 本紙張尺度通用中國囤家標率（CNS ) Α4規格（210X297公釐） 1 n I^衣-~ 訂 ~ I 線 (請先閱讀背面之注意事項寫本頁) 經濟部智祛財凌局負工消費合作钍印製 -10- 經濟部智竑財度局员工消贫合作社印製 413809 a? Β7 五、發明説明) 來自雜訊之效應。此擺設允許具有低雜訊的讀出，而不需 要犧牲堆疊成層的記憶格之高集積度。 另外，藉著利用虛擬單元作爲在讀取、寫入查對及消 除操作中的參考臨界電壓，可進一步改善對雜訊的容忍度 • 〇 於寫入期間暫時地將寫入資訊保留於記憶格中的暫存 器’與保持於寫入查對期間表示寫入結束的旗標之暫存器 ，被結合成一方法，以達到周邊電路之更小型化。相關的 操作之特定敘述如下。在以下的敘述中，” 1 ”表示記憶 格中的高臨界電壓，而” 0 ”表示低臨界電壓。此外，由 "1 ”表示高邏輯位準且由” 0 ”表示低邏輯位準。而且 ，寫入操作立即降低（消除）全部的臨界電壓，然後施加 一高電壓至字線|最後提升記憶格臨界電壓。在此時，在 必須寫入” 0 ”的記憶格中，在資料線與源線上提升電壓 ，同時減小各別的字線之電壓差，抑制臨界電壓的上升。 如果需要的話電壓的極性當然可以被反向。 於寫入期間，用於寫入記憶格中的資料被暫時地保留 成暫存器中之相反的” 1”與” 0”並被輸入。此不變的 輸入被解釋爲寫入結束旗標。換句話說，當” 1”欲被寫 入時，暫存器中的値爲” 0” 。此相反的値表示” 1”的 寫入尙未結束。相反地，當” 0”欲被寫入時，暫存器保 持” 1 ”値。此相反的値表示” 1 ”的寫入已結束，並從 開始就不需要。因此，只有當在寫入操作之後記億格値爲 "1 ”時，才需要寫入” 1 ” 。 ---------^------1Τ------ (請先閣讀背面之注意事項頁} 本紙張尺度適用中國因家樣隼（CNS ) Α4規格（210X297公釐） -11 - 413808 A7 經濟部智慧財產局13工涓費合作社印製 __B7五、發明説明6 ) 此種配置使得在得到並比較暫時地儲存於暫存器中的 寫入資料與寫入結束旗標的値之後，不需要重寫寫入結束 旗標値。使用一 nMOS作爲此”只通過1的電路”。整 體資料線被連接至nM〇 S的閘極，汲區被連接至電源的 高位準側，且源區被連接至暫存器的輸入。在此配置中， 當整體資料線的値爲” 1 ”時η Μ 0 S打開，然後” 1 ” 被輸入至暫存器。如果整體資料線上的値爲” ” ， nMO S保持關閉，暫存器中的値不變。所以此”只通過 1的電路”允許寫入結束旗標只以一nMOS (或兩個 nM〇 S )被重寫，如果在電源的高位準側與nMO S之 間插入用於控制目的之pMOS。 本發明之記億裝置具有記憶格區塊，含有許多記憶格 ，放置在字線與資料線的交點，及一周邊電路用於供給信 號至資料線與字線》記憶格具有一基體，及一第一區7 6 、一絕緣膜8 2、一第二區7 7、一通道區7 8連接於第 —區與第二區之間、一閘極7 9施加電場至通道區，及一 電荷捕捉區域，全部堆疊在基體上=藉著控制電荷捕捉區 域中的載子之量而改變半導體元件的臨界電壓以執行資訊 儲存。 此外，本發明之記憶裝置具有一堆疊的構造，包含一 第一局部資料線1 3，一第一中間層1 3在第一局部資料 線1 3之上，一源線1 4在第一中間層之上，一第二中間 層在源線之上，及一第二局部資料線1 5在第二中間層之 上，且記憶裝置進一步具有一第一通道區1 6，定位在堆 本紙張尺度適用中®國家標準（CNS ) Λ4規格（2丨0X297公釐） ~ '~~ ---------於衣------ΐτ------Μ (請先閱讀背面之注意事項再¥寫本頁〕 413S08 經濟部智惡財產局肖工消費合作钍印製 A7 B7五、發明説明（ΙΟ ) 疊構造的側面上，旦連接第一局部資料線與源線，一第二 通道區8 8，定位在堆疊構造的側面上，且連接源線與第 一局部資料線1由定位在通道區的內部或附近的電位障壁 所包圍的電荷捕捉區域16，88，及一字線17藉由通 道區與閘絕緣膜而被連接，且在資料線與字線的交點上下 形成兩個半導體元件，且這些半導體元件藉由改變上述電 荷捕捉區域中載子的童而改變臨界電壓以執行記億體儲存 ’且半導體元件被擺設成串聯，連同許多資料線與字線的 擺設’且第一及第二局部資料線藉由選定電晶體被連接至 相同的整體資料線（如同圖3 (a) 、_3 (b)與圖25 )° 參見以下實施例的相關敘述，將明顯地看出本發明之 其它元件、目的與特徵》 圖形之簡要敘述： 圖1 (a)與1 (b)爲依據本發明之第一實施例的 半導體元件之構造圖。圖1 (a)是一上斜圖。圖1 (b )是一剖面圖。 τ 圖2 (a)與2 (b)爲依據本發明之第三實施例的 半導體元件之構造圖。圖2(a)是一上斜圖。圖2(b )是一剖面圖。 圖3 (a)與3 (b)爲依據本發明之第四實施例的 半導體元件之構造圖。圖3 (a)是一上斜圖。圖3 (b )是一剖面圖。 (诗先閱讀背面之注意事項再成寫本頁) 裝·
•1T 本紙張尺度通用中國囷家標準（CNS ) Λ4規格（2丨0Χ297公釐） -13- 經濟部智祛时產局負工消骨合作让印製 413808 A7 ____B7五、發明説明（μ ) 圖4(a) 、4(b)與4(c)爲依據本發明之第 五實施例的半導體元件之構造圖。圖4 ( a )是一上斜圖 。圖4 (b)是一剖面圖’包括通道的剖面。圖4 (c) 是一剖面圖，包括源區的剖面。 圖5 ( a )與5 ( b )爲依據本發明之第六實施例的 半導體元件之構造圖。圖5 ( a )是一於通道形成期間之 上斜圖。圖5 ( b )是一在閘極形成之後的上斜圖。 圖6是本發明之第七實施例的半導體元件之構造圖。 圖7 ( a )與7 ( b )爲依據本發明之第八實施例的 半導體元件之構造圖。圖7 ( a )是一於通道形成期間之 上斜圖。圖7 ( b )是一在閘極形成之後的上斜圖》 圖8 ( a )是第九實施例的半導體裝置之上斜圖。圖 8 ( b )是一頂視圖，指出第九實施例的半導體裝置。 圖9 (a)與9 (b)爲本發明之第十實施例的半導 體元件之構造圖。圖9 (a)是一上斜圖《圖9 (b)是 一頂視圖。 圖1 0 ( a )與1 〇 ( b )爲頂視圖，指出本發明之 第十一實施例的半導體裝置之製造方法。 ' 圖1 1 ( a )與1 1 ( b )爲頂視圖，指出本發明之 第十一實施例的半導體裝置之製造方法。 圖12 (a)與12 (b)爲頂視圖，指出本發明之 第十一實施例的半導體裝置之製造方法及半導體裝置。 圖13 (a)與13 (b)爲本發明之第十二實施例 的半導體元件之構造圖。 (請先閱讀背面之注意事項寫本頁) 裝. 訂 本紙張尺度通；f]中國國家標準（CNS ) A4规格（2I0X297公釐） -14- 經濟部暂站財產局ϊ®工消费合作社印製 413808 a7 _____B7_ 五、發明说明（12 ) 圖1 4爲本發明之第十三實施例的半導體元件之構造 圖。 圖15 (a)與15 (b)爲本發明之第二實施例的 半導體元件之構造圖。圖15 (a)是一上斜圖。圖25 + ( b )是一剖面圖。 圖1 6 ( a )與1 6 ( b )爲本發明之第一實施例的 半導體裝置之製造方法的上斜圖。 圖1 7是一剖面圖，指出本發明之第十一實施例的半 導體裝置之接觸部份。 圖18 (a)與18 (b)爲本發明之第十四實施例 的半導體裝置之半導體元件的半導體記憶元件之構造圖。 圖18 (a)是在通道形成之後的圖形。圖18 (b)是 在形成字線之後的上斜圖。 圖19是本發明之第十四實施例的半導體裝置之構造 元件的半導體記憶元件之頂視圖。 圖2 0是一圖形，指出包含本發明之第十四實施例的 半導體裝置之構造元件的半導體記億元件之操作原理。 圖21是構成本發明之第十四實施例的半導體裝置之 構造元件的記憶體墊之頂視圖，並指出在記億格形成之前 的狀態。 圖2 2是構成本發明之第十四實施例的半導體裝置之 構造元件的記億體墊之頂視圖，並指出在形成資料線之後 的狀態。 圖2 3是構成本發明之第十四實施例的半導體裝置之 本紙乐尺度通用中國囷家標率（CNS ) Μ規格（2t〇X297公釐） -15- ---------^------ΐτ------Φ. (請先鬩讀背面之注意事項再¥需本頁) 4ίΒδ〇& at Β7 經濟部智惡財度局負工消骨合作社印製 五、發明说明（13 ) 構造元件的記億體墊之頂視圖’並指出在形成通道的抗圖 案之後的狀態。 圖2 4是構成本發明之第十四實施例的半導體裝置之 構造元件的記億體墊之頂視圖’並指出在形成字線之後的 狀態。 圖2 5是構成本發明之第十四實施例的半導體裝置之 構造元件的記億體墊之頂視圖，並指出在形成接觸孔之後 的狀態3 圖2 6是構成本發明之第十四實施例的半導體裝置之 構造元件的記憶體墊之頂視圖1並指出在形成第一接線層 之後的狀態。 圖2 7是構成本發明之第十四實施例的半導體裝置之 構造元件的記憶體墊之頂視圖，並指出在形成第二接線層 之後的狀態。 圖2 8是構成本發明之第十四實施例的半導體裝置之 構造元件的記憶體墊之頂視圖，並指出在形成接觸孔之後 的狀態，特別是指出接觸圖案，匹配在單元陣列的尾端中 之字線。 圖2 9是一剖茴圖，指出構成本發明之第十四實施例 的半導體裝置之構造元件的記憶體埜之選定MO S旳接觸 構造。 圖30 (a)與30 (b)是構成本發明之第十五實 施例的半導體裝置之構造元件.的半導體記憶元件之構造圖 。圖30 (a)是在形成通道之後的頂視圖。圖30 (b 裝— (請先閱讀背面之注意事項本頁) -5 線 本紙張尺度通用中國國家標準（CNS ) A4規*格（210X297公釐） -16- 經濟部智莛財凌局員工消费合作社印製 413808 A7 _B7_五、發明説明（14 ) )是在形成字線之後的頂視圖》 圖31 (a)與31 (b)是構成本發明之第十五實 施例的半導體裝置之構造元件的半導體記憶元件之構造圖 。圖3 1 ( a )是在形成通道之後半導體記億元件的頂視 圖。圖3 1 ( b )是在形成字線之後半導體記憶元件的上 斜圖。 圖3 2是構成本發明之第十五實施例的半導體裝置之 構造元件的記憶體墊之頂視圖，並指出在形成接觸孔之後 的狀態。 圖3 3是一上斜圖，指出第十六至二十二實施例中所 使用的單元陣列。 圖3 4是一系列的圖形，指出用於本發明之第十六實 施例的半導體裝置之讀取、消除與寫入之操作順序。 圖3 5是一系列的圖形，指出用/Γ本發明之第十七實 施例的半導體裝置之讀取、消除與寫入之操作順序。 圖3 6是本發明之第十七實施例的半導體裝置之方塊 圖。 圖3 7是一系列的圖形，指出用於本發明之第千八實 施例的半導體裝置之讀取、消除與寫入之順序。 圖3 8是本發明之第十九實施例的半導體裝置之方塊 圖。 圖3 9是一系列的圖形，指出用於本發明之第+九實 施例的半導體裝置之更新順序的操作。 圖4 0是本發明之第二十實施例的半導體裝置之方塊 I - 狀衣 I I訂t I —線 (請先閱讀背面之注意事項#.#寫本頁) 本紙張尺度通用中國國家棣準（CNS ) A4规格（2丨Ο X 297公4 ) -17- A7 413808 ________B7 五、發明説明（IS ) 圖。 圖4 1是一系列的圖形，指出用於本發明之第二十實 施例的半導體裝置之更新順序的操作。 圖4 2是本發明之第二十一實施例的半導體裝置之方 塊圖。 圖4 3是'圖形，指出本發明之第二十一實施例的記 憶格之資料線電流發生過時的改變。 圖4 4是一系列的圖形，指出用於本發明之第二十二 實施例的半導體裝置之更新順序操作 圖4 5是一圖形，界定具有浮動閘之記憶格的符號。 圖4 6是一圖形，指出本發明之第二十三實施例中的 電路’其中藉著時間多工而在記億格陣列中執行讀取與寫 入。 圖4 7是一圖形，指出在本發明的第二十三實施例中 於讀取、消除與寫入期間，電壓施加至記億格。 圖4 8是一圖形，指出本發明的第二十三實施例之讀 取時間圖。 圖4 9是本發明之第二十三實施例中的消除與寫入操 作之時間圖β 圖5 0是一圖形指出一電路，對於本發明之第二十四 實施例中的折疊資料線構造，能將記億格放置在字線與資 料線的全部交點。 圖5 1是一圖形，指出本發明之第二十四實施例中的 查對電路以及輸入/輸出電路。 ---------种衣------ir------.^ (請先閱讀背面之注意事項再<烏本頁) 經濟部智慧財產局負工消*合作钍印41 本紙张尺度通用中國囷家標準（CNS ) A4規格（210X297公釐） -18- 413808 A7 B7 經濟部智惡財產局肖工消资合作社印製 五、發明説明（16 ) 圖5 2是本發明之第二十六實施例的半導體裝置之方 塊圖。 圖5 3是本發明之第二十七實施例的半導體裝置之方 塊圖。 元件符號說明： 1 源區 2 汲區 3 通道 4 電荷捕捉區域 ' 5 閘極 6 二氧化矽絕緣膜 7 二氧化矽絕緣膜 8 二氧化矽絕緣膜 9 源區 10汲區 11薄膜 12 閘極 ， 13 第一局部資料線 14 源線 15 第二局部資料線 16 電荷捕捉區域 17 字線 18 二氧化矽絕緣膜 ---------1衣-- (請先聞讀背面之注$項再本頁) 訂 線 本紙張尺度適用中囡囡家標準{ CNS > A4現格（210X297公釐） -19- 經濟部智.¾財是局員工湞贲合作社印¾ 413808 五、發明説明（17 ) 19 閘極 2 0 閘極 2 4 薄膜 2 5 薄膜 •2 7源區 2 8 汲區 2 9 閘極 3 0 S i 3 N 4 層 3 2 二氧化矽層 33 二氧化矽層 3 4 閘極 3 5 閘極 4 2 汲區 4 3 汲區 4 6 閘極 4 7 閘極 6 6 擴散層 6 7 擴散層 6 8 擴散層 7 6 第一區 7 7 第二區 7 8 通道區 79 電荷捕捉區域 8 0 閘極 ---------抽农------1T------0 (請先閱讀背面之注意事項再本頁) 本紙张尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -20- 413808 A7 B7 五、發明说明（18 ) 8 1 二 氧 化矽 絕緣膜 8 2 絕 緣 膜 8 3 二 氧 化矽 層 8 7 絕 緣 膜 8 8 電 -f-M 何 捕捉 區域 經濟部智祛財產局員工消贲合作社印製 較佳實施例之詳細敘述： 第一實施例 下文中參見附圖’將詳細敘述本發明之控制方法與半 導體記憶裝置及半導體記億元件之特定實施例。欲簡化敘 述，對於達成相同實際操作功能的半導體記憶裝置，只針 對一部份說明，亦合倂接點與周邊電路· 圖1 ( a )與1 ( b )是本發明之第一實施例的半導 體記憶元件之構造圖。圖1 (a)是一上斜圖且圖1 (b )是一剖面圖。源區7 6與汲區7 7是由具有高濃度的雜 質之N型多晶矽做成的區域。S : 〇2絕緣膜8 2形成於源 區7 6與汲區7 7之間。在此S i 〇2絕緣膜8 2的側表面 上由P型多晶矽形成具有2 0 nm厚度與1 5 0 nm寬度 的通道7 8。由多晶矽形成電荷捕捉區域7 9，且藉由薄 絕緣膜87而隔離。藉由Si〇2絕緣膜81，通道78與 電荷捕捉區域7 9被連接至一閘極8 0。閘極8 0與電荷 捕捉區域7 9之間的距離被設定爲3 0 nm。 與後來將敘述之第三實施例相比，其中通道與電荷捕 捉區域形成在一起，第一實施例中的配置分開地形成通道 (請先閲讀背面之注意事項本頁) 本紙張尺度適用中囷囷家標隼（CNS ) Α4規格（2丨0X297公釐） -21 - 413808 經濟部智.¾財產局S工消t合作社印¾ A7 B7 五、發明説明（19 ) 7 8與電荷捕捉區域7 9 ，由於得到更多的設計及形成可 能性，所以給予較大的自由度。一特別的優點爲可藉著選 定電荷捕捉區域7 9與通道7 8之間的絕緣膜8 7之層厚 度與材料，而人爲地決定電位障壁之高度與寬度。在此實 施例中，在源與汲區下方形成電位區，但亦可形成於相對 位置。此外，在此實施例中，電子被使用作爲載子，且在 隨後的實施例中亦使用電子，然而亦可使用正電洞作爲載 子。 在此實施例的半導體記憶元件中，.源區7 6與汲區 7 7被垂直地重疊，其減小表面面積。元件表面面積的尺 寸亦可藉著提供一構造而減小，其中通道區7 8垂直地運 轉。在此實施例中，藉著串聯地對齊記憶元件，可得到較 大的記憶儲存=在以下實施例的下文中記憶元件亦以相同 的方式擺設。 接著說明此實施例的記憶元件之操作。閘極8 0上的 電壓電位在寫入與消除操作中被改變。當施加閘電壓時在 源區7 6與汲區7 7之間加入某一電壓，電子發生於通道 7 8的多晶矽薄層中|且電流開始流動。當施加大的閘電 壓時，電荷捕捉區域7 9與通道區7 8之間的電位差變大 ，且由於隧道效應或熱激勵，電子橫越絕緣膜8 7的電位 障壁且被注射進入電荷捕捉區域7 9。結果，發生向著較 大的臨界電壓之位移 |且即使在相同的閘電壓下電流値 會減小》藉由此電流値的尺寸而執行資訊的讀取。藉著閘 電壓在相反方向的擺動而執行消除》 I I 1' ] m 1 ^訂 線 {請先閱讀背面之注意事項^寫本頁} 本紙张尺度遑用中國國家橾準（CNS ) A4規格（210 X297公釐） 22 413808 經濟部智祛財產局員工消費合作钍印製 Α7 Β7 五、發明説明鉍） 接著藉者使用圖1 6 ( a )與1 6 ( b )來說明此實 施例的製造方法=在氧化P型基體8 6的表面並形成 S i 〇2層84之後，S i 〇2層、η型多晶矽層及 S i 〇2層依此順序形成》執行光阻罩住，執行此四層的集 合蝕刻，然後形成源區76、汲區77及S i 〇2層82， 83’如同圖16 (a)。當如上集合地（一批）形成時 ，即使在一堆疊（多層）的構造中，石印處理並沒有增加 。接著，在形成2 0 n m的非晶矽層之後，藉著加熱處理 而執行結晶。執行其它結晶矽的光阻罩住.，執行蝕刻，且 藉著形成一線連接汲區77與源區76而形成通道78( 圖16 (b))。於此蝕刻處理期間，Si 〇2層83覆蓋 汲區77 1避免汲區77的過度切割。隨後，形成（沈積 )—薄S i 〇2層8 7，然後沈積電荷捕捉區域7 9之多晶 矽並執行蝕刻。接著，在形成S i 02層8 1之後，形成一 η型多晶矽層，執行光阻罩住及蝕刻’然後形成閘極8 0 第二實施例 圖15 (a)與15 (b)是本發明之另一實施例的 記億元件之構造圖。源區1與汲區2爲包含具有高濃度雜 質的N型多晶砂之區域*在源區_1與汲區2之間形成一 S i 〇2絕緣膜7。從S i 〇2絕緣膜7的側面上之非摻雜 的多晶矽，形成2 0 nm寬度與1 0 nm厚度的通道3 ° 從具有6 n m的平均尺寸的許多多晶砂粒子形成電荷捕捉 衣紙張尺度通用中國國家標牟（CNS) Μ说格ί 2ΐ〇'·χ W7公釐） · 23 ---------私衣------ΐτ------^ f請先聞讀背面之注意事項再vec本頁j 經濟部智竑財產局發工消費合作社印焚 413S08 A7 _____B7____五、發明説明幻） 區域4，且藉由絕緣膜而隔離。通道3與電荷捕捉區域4 藉由S i 0 2絕緣膜6而連接至閘極5。閘極與電荷‘捕捉區 域4之間的距離被設定爲3 0 nm。元件被安裝在S i 〇2 絕緣膜8中。元件被安裝在絕緣膜上的點，對於隨後的實 施例以相同的方式被安裝，除非存在特殊的限制。通道3 與電荷捕捉區域4在此實施例被分開地形成，然而可使用 已知一種方法以集積的形式來形成通道3與電荷捕捉區域 ^分開形成方法在隨後的實施例亦是相同的。而且S i 0 2 層1 8，被加工成與汲區2及位在汲區2上方的源區1相 同的寬度，避免汲區2的過度切割，與第一實施例中的 S i 0 2層相同。 接著說明此實施例與第一實施例之記憶元件的操作不 同之部份。在此實施例中，在電荷捕捉區域4中捕捉載子 之後，閘極5與通道3之間的有用空間由於通道3的窄化 而變小，且讀取小量的累積電荷。在此實施例中，當約一 伏特的臨界電壓移位時可讀取三個儲存（或累積的）電荷 。然而，藉著放大通道寬度及製備電荷捕捉區域的更多矽 結晶粒子，儲存的電荷之數目.可被增加，且得到所要的臨 界電壓移位。放大通道寬度允許較大的電流流動，且使石 印處理更簡單。電荷捕捉區域的尺寸是在1 0 nm內，且 總周圍電容是在3 a F內。因此，預估室溫即使考慮由於 熱之干擾，可決定電荷捕捉區域之載子的穩定數目在一單 位內。因此，例如儲存（累積）的載子之取出或載子的過 多數目之注射的現象不會發生。在相反方向的閘電壓中藉 (請先閱讀背面之注意事項本頁〕 裝·
1T 線 本紙伕尺度適用中國國家標卒{ CNS ) Α4規格（2〖0X297公釐） -24 - 413808 A7 B7 經濟部智M財凌局Μ工消费合作社印¾ 五、發明説明fe2 ) 著擺動而執行消除。 第三實施例 圖2 ( a )與2 ( b )指出本發明的第三實施例。此 實施例與第二實施例不同的地方只在於通道與電荷捕捉區 域1 1被集積成一單位’且通道1 1被形成在源區9與汲 區1 0的兩側上。通道與電荷捕捉區域1 1的材料是非摻 雜的多晶矽，約3 nm的平均厚度之薄層。在此實施例中 ’利用小於5 nm平均厚度的多晶矽之薄膜內的電位之激 烈起伏，且亦利用在薄膜（1 1 )內的馇荷捕捉區域及通 道的自然形成，以提供能以簡單處理來製造適於在室溫操 作之小構造的優點。在此實施例中的結晶粒子之尺寸約爲 3 n m，所以尺寸可被保持在約1 〇 n m內，即使是在側 面方向 '且各別的電何捕捉區域之尺寸約相伺（1 0 nm )° —特別的特徵是藉著形成通道及電荷捕捉區域11在 源區9與汲區1 0的兩側上，且藉著控制閘極1 2，通道 之寬度能被有效地加倍，且能得到大的電流。增加通道線 寬度及增加電流値通常導致較大的表面面積（尺寸），但 在此實施例的構造中尺寸不會增加。特別是，集積通道及 電荷捕捉區域的構造具有問題爲通道寬度的尺寸之簡單增 加容易縮小由於載子之捕捉的臨界電壓起伏。然而此問題 不會發生於此實施例的構造中，由於許多的通道被相互地 隔離。 ---------^-- (請先閱讀背面之注意事項具，l本頁) 線 本紙悵尺度通用中國囤家標準（CNS ) A4現格（210X297公釐） -25- 經濟部智慧財產局肖工消费合作社印焚 413808 A7 ______B7_ 五、發明説明) 第四實施例 參見圖3 (a)與3 (b)，接著說明第四實施例。 此實施例與第三實施例不同之處在於具有兩個汲區及 汲區（1) 13、源區14、汲區（2) 15的三層構造 °在此實施例的構造中，可得到第一實施例的兩倍之記it 儲存量，而不會增加表面面積（尺寸）=除了源區14的 接合使用外，藉著源區1 4、汲區1 ( 1 3)及連接至該 汲與源區的電荷捕捉區域1 6及通道，而執行記億儲存； 亦藉著源區1 4、汲區2 ( 1 5 )及連接至該汲與源區的 電荷捕捉區域8 8及通道，而執行記憶儲存。同時形成（ 沈積）此兩個通道及電荷捕捉區域1 6，8 8。它們的功 能的不同處只在於與源和汲區之位置關係。這些接合地使 用閘極1 7，但只有一側能藉著改變汲區（1 ) 1 3與汲 區2(15)上的電壓而進行寫入與消除操作。此外，源 區14以及汲區1 (13)與汲區2 (15)能一批（集 體地）形成，且由於通道及電荷捕捉區域1 6，8 8亦能 被集體地形成，此構造具有優點爲處理步驟的數目可保持 很小》在此實施例中，通道及電荷捕捉區域被集積在一起 ，但通道及電荷捕捉區域亦可分開地形成。 第五實施例 本發明之第五實施例表示於圖4 (a) 、4 (b)與 4 ( c )中。 表紙張尺度適用中國困家標羋（CNS > A4规格（210X297公釐) 7^6 - ---------抽衣------17------^ {請先閱讀背面之注意事項具，1本頁) 經濟部智慈財度局員工消費合作社印聚 413808 A7 _ _B7_五、發明説明（24 ) 此實施例與第一至第四實施例不同之處在於源區與汲 區爲一堆疊構造，且閘極之特徵在於具有一堆疊構造。源 區2 1與汲區2 2被做成由堆疊的閘極1 ( 1 9 )及閘極 2 ( 2 0 )的外側上之S i 0 2絕緣膜隔離。非摻雜的多晶 矽薄膜2 3做成約3 nm之厚度，其形狀接合S i 〇2絕緣 膜的側表面上之源區2 1與汲區2 2。通道及電荷捕捉區 域之功能是由薄膜2 3滿足。多晶矽薄膜2 3具有非常薄 的圓形結晶粒子，且臨界電壓很高。 於施加閘電壓期間，只有在閘極之側面的薄膜部份表 現出導電，且即使閘極1 ( 1 9 )的側面之薄膜2 4及閘 極2 ( 2 0 )的側面上之薄膜2 5藉由蝕刻被隔離•這些 薄膜形成各別的通道及電荷捕捉區域。因此，可執行在一 元件中的至少兩位元的資訊之儲存。此實施例中的閘極被 堆叠成兩層，但可加入更多的層。此構造具有堆疊的源區 與汲區如同第三實施例，然而使用一構造集體地堆疊四層 以上是困難的|因爲當汲區被接合地使用時通常操作是無 法令人滿意的。然而此實施例的構造提供優點爲記憶儲存 容量可依加入的閘極層之數目而增加。 第六實施例 參見圖5 (a)與5 (b)接著將敘述本發明之第六 實施例。 此實施例是一記憶元件，用於儲存至少兩位元的資訊 。此實施例的元件構造主要是與第三實施例的元件相同’ (請先間讀背面之注意事項马本頁) 本紙張尺度通用中國國家標準（CNS ) A4規格（210X297公釐） -27- 經濟部智慧財產局®:工ί/ίφ合作社印发 413808 A7 __B7 _五 '發明説明（2S ) 除了元件是做成兩片，然而達成此元件的製造方法是不同 接著說明此實施例的製造方法。在P型基體表面氧化 之後，η型多晶矽層、S i ◦ 2層及η型多晶矽層連續地形 成（沈積），然後執行光阻罩住，然後形成源區2 7 *汲 區2 8及隔離源區與汲區之S 1 〇2層。.接著，沈積（形成 )厚度爲1 5 nm之S i 3Ν4層，且亦沈積S i 〇2層 32。隨後，在包括汲區27 (圖5 (a))的邊綠之步 階部份的孔圖案之罩上的光阻之後，執行S i 〇2層與 S i 3N4之蝕刻。然後在此時出現S'i 3N4層（30 )之側表面。接著，在此Si 3N4層（30)上形成a 一 S i之3nm沈積。在此時，當下層是S i 3N4與當 下層是S i 0 2相比，直到矽實際開始附著至晶圓表面爲從 源氣體開始流動的時間很長，所以幾乎沒有a — S i被沈 積在S ί 〇2層表面上。因此，可形成具有約1 5nm寬度 之細a — S :線，其形狀接合S i 3N4層30表面的表 面上之源區27與汲區28。藉著a — S i之加熱處理而 執行結晶；且通道及電荷捕捉區域被集積成一片。在 S 1〇2層33的沈積（形成）之後，沈積η型多晶矽層， 使用光阻罩而執行蝕刻，形成閘極（1 ) 2 9與閘極（2 )3 4 (圖 5 ( b ))。 在此實施例中•使用各兩個閘極2 9，3 4可執行記 憶儲存，且可儲存最少兩位元·。藉著使用多値儲存可儲存 許多位元。此實施例的例子之特徵在於能形成具有良好控 本紙乐又度通用中國國家標準（CNS )八4说格（210X29?公釐) Γ〇Λ . ---------社衣------1Τ------Μ (請先聞讀背面之注意事項再本頁) 413808 A7 B7 五、發明説明¢26 ) 制的細線。連同在半導體元件之間減小不均勻性，能以小 數目的儲存電子做成大的臨界電壓位移。在此實施例中， 形成一孔其形狀包含在汲區2 9的邊緣之側面上的步階部 份，然而孔亦可形成於兩側上，且形成兩個通道及電荷捕 捉區域，並以相同的電極達成控制。此構造的特徵在於能 得到大的電流。此外，在此實施例中，源區2 7與汲區’ 2 8被堆疊成兩層，然而亦可以使用第四實施例中能達成 較高的密度記憶儲存之汲區1、源區與汲區2的三層構造 經濟部智惡財產局員工消費合作社印焚 第七實施例 參見圖6接著敘述本發明之第七實施例。 此實施例與實施例6不同之處在於兩點：其一是通道 及電荷捕捉區域被分開地形成，且另一點是藉由相同的閘 極3 5來控制兩個通道。分開地形成通道及電荷捕捉區域 之優點是與第一實施例相同。此外*此實施例的特徵在於 藉由一閘極3 5控制在相同的孔圖案內形成的兩個通道之 構造，可簡化閘極3 5之加工。與第六實施例之製造方法 不同之處在於步驟，其中S i 〇2層在通道的沈積之後立即 被沈積，且形成電荷捕捉區域之矽結晶粒子。 第八實施例 參見圖7 ( a )與7 (b)接著敘述本發明之第八實 施例。 ---------^------1T------0 (請先閱讀背面之注意事項4^4?本頁) 本紙張尺度適用中國國家標华（CNS ) Λ4規格（210X297公釐） -29- 經濟部智龙財產局0,'工消費合作.社印% 413808 A7 ____B7五、發明説明鈐） 在此實施例中，通道及電荷捕捉區域的相對位置與製 造方法是與第七實施例不同。接著敘述製造方法與第六實 施例之不同點。在首先形成源區3 6與汲區3 7之後，形 成具有1 5nm厚度之S i 3N4層34。沈積5nm量 的S i 〇2層4 0，且在另一步驟沈積1 〇nm量的 S i 3N4層3 9。隨後*沈積S i 〇2層4 1，執行包含 在汲區3 7的尾端中之步階部份之孔圖案的光阻罩住，且 在蝕刻之後製造方法是與第六實施例相同。a - S i沈積 之厚度被設定爲5 nm。在此構造中，.在通道的側面沈積 a — S i的處理中，此通道的形狀接合s i 3N4層38 的側表面上之汲區37與源區36，在S i 3N4層39 的側面形成電荷捕捉區域。此構造之特徵在於具有通道與 電荷捕捉區域之間的距離之良好控制。 第九實施例 參見圖8 (a)與8 (b)接著敘述本發明之第九實 施例。 在此實施例中，第一實施例的四個記憶元件排成陣列 ’兩個元件接合至源區與汲區，且兩個接合至閘極。使用 資料線的兩個汲區42，4 3及字線的兩個閘極4 6， 4 7，列與線的控制是可能的。使用源區與汲區接合的元 件之數目可被增加，莩換句話說由資料線控制的元件之數 目可被增加。此外，使用閘極接合的元件之數目可被增加 ’或換句話說由字線控制的元件之數目可被增加。如上增 ---------餐------ΐτ------線 (請先53锖背面之注意事項4i本頁) 本紙张尺度適用中國國家標準（CNS > Λ4規格（210X297公釐） -30 - 經濟部智慧財產局肖工消費合汴钍印货 413808 A7 _______B7 五、發明説明如） 加兀件的數目亦可產生與其它實施例相同的結果。使用金 屬材料（例如 Al ，W’TiN，WSi2，MoSi ， T i S 1等等）之背印方法，可作爲一方法降低資料線的 電阻。此印方法可使用於本發明。金屬材料的背印亦可 用於降低本發明之此及其它實施例中的字線之電阻。 第十實施例 參見圖9 ( a )與9 ( b )敘述本發明之第十實施例 〇 • . 在此實施例中，第四實施例的四個記憶元件排成陣列 ’兩個兀件接合至源區、汲區1與汲區2，且兩個接合至 閘極。與資料線及字線相同，可使用接合地使用於汲區與 閘極的多晶矽。在此實施例中，以總數四條資料線（1 一 4) 48 — 51及字線（1) 54與字線（·2) 55而執 行控制，允許八個位元或以上的資訊之儲存。資料線1至 4對應圖形中的數字4 8至5 1，其順序爲最小數目第— ，與隨後相關的實施例相同。在此實施例中，堆疊成三層 的η型多晶砂之最下層具有資料線（]_ ) 4 8與3，（ 5 0 )。下一層具有源線（1) 52與（2) 53，且最高層 具有資料線（2) 49與（4) 51。 此實施例的接點部份亦表示於圖形中。接著說明用於 接點之製造方法。欲首先形成資料線（1 ) 4 8與資料線 (3) 50，η型多晶砂層與S i〇2層被沈稹，且欲形成 源線（1) 52與源線（2) 53，沈積η型多晶矽層》 本紙张尺度逋用中因國家橾準（CNS ) A4g ( 210X29·?公釐） -31 - 扣衣------1Τ------^ (請先閱讀背面之注意事項再ί爲本頁) 經濟部智祛財產局負工消骨合作社印製 413808 A7 ΒΊ______ 五、發明説明如） 這裡，藉著切割n型多晶矽層中的第一孔圖案5 6而做成 —孔，用於形成源線（1 ) 5 2與（2 ) 5 3 »接著，在 形成η型多晶矽層以形成資料線（2 ) 4 9與（4 ) 5 1 。接著，在形成S : 02層之後，當集體地形成資料線與源 線時，形成（58，59，60之圖案）被加工以連接在 接點部份中的各接點圖案。結果，形狀6 0之資料線2爲 多晶矽的最頂層，但對於形狀5 9，多晶矽被切割掉不再 出現，所以源線之多晶矽是最頂層。此外，在形狀5 8中 ’資料線2之多晶矽及源線之多晶矽均不再出現，且現在 資料線1的多晶矽形成最頂層。因此，當在各層上形成接 觸孔時，不需要製備一分開的處理步驟。對於其它層（堆 疊）的構造，接點之製造方法是有效的，且例如可使用於 例如第一實施例中的閘極之多層構造。當然，在這裡及對 於其它的實施例可使用上述以外的其它接點製造方法。 第十一實施例 參見圖10 (a)至12 (b)接著敘述本發明之第 ^--實施例。 ·_ 這裡，第四實施例之八個記憶元件被排列成4 X 2圖 案之陣列。源區、汲區1與汲區2各由四個元件接合地分 享，而閘極各由兩個元件接合地分享。如同在第十實施例 中由閘極與汲區所接合地使用的多晶矽可不變地被使用， 作爲資料線與字線。用於整批（集體地）飽刻以沈積三層 的多晶矽被做成多層，從底層依序爲資料線1、源線與資 本紙浪尺度通用中國國家標準（CNS ) A4规格（210X297公釐） -32- ---------^------1T------線 (請先閱锖背面之注意事項再本I) 經濟部智慧財產局SK工消·1¾合作社印製 413808 A7 B7 五、發明説明細） 料線2。此實施例亦指出抱括電晶體部份以選定資料線。 單元爲由虛線所包圍之部份6 1。藉著四條資料線6 2、 四個（選定）電晶體閘極6 3及字線6 4而執行此實施例 中的控制，以允許儲存1 6位元或以上的資訊。隨著記億 格之尺寸的減小，周邊電路與接點之尺寸（表面面積）必 須減小。特別是當形成源區、汲區與閘極作爲如同此實施 例中之多層構造時，必須考慮形成大的接點與周邊電路將 使得接線布局變成不可能。 接著將以製造方法同時說明構造。首先，選定電晶體 被形成在矽基體上（圖10 (a) )»參考數字66、 6 7與6 8代表擴散層。同時亦形成其它的周邊電路，但 這裡只有表示選定資料線之電晶體。在形成選定電晶體之 閘極6 3之後，沈積（形成）一氧化層，然後形成一記憶 格於場氧化層6 9上。形成單元部份之方法是與第四實施 例相同|且下文只提到不同點。在沈積底層資料線1的η 型多晶矽層之前，執行氧化層之光阻罩住及蝕刻，且暴露 出選定電晶體之擴散層66的部份70(圖10(b)。 製造方法的連續表示於圖11 (a)與11 (b)中 。在形成底層資料線1之η型多晶矽層之後，在形成圖 1 1 ( a )中的源線7 1之η型多晶矽之前，在氧化層上 執行光阻罩住及蝕刻。此外，在形成源線之η型多晶矽層 、Si〇2層及資料線（2) 49之η型多晶矽層之後，在 集體地蝕刻資料與源線之前，對於孔圖案7 2中的資料線 (2 ) 4 9之多晶矽層執行蝕刻。因此，於源與資料線之 本紙ί艮尺度通用中國國家標华（CNS ) A4規格（210X297公釐） ---------^------------^ (請先閱讀背面之注意事項再/絝本頁) 4136G6 A7 _____B7 五、發明説明0 ) (請先閲讀背面之注意事項具，ί.馬本頁) 集體地蝕刻期間’在參考數字7 1所示的圖案之外側上的 資料線（1 ) 5 2上沒有多晶矽》多晶矽亦從參考數字 7 2所示的圖案部份中的資料線（2 ) 4 9消失。 在藉由上述製造方法集體地形成源與資料線之後，資 料線（1 )被直接連接至選定電晶體的擴散層6 6而沒有 金屬連接，所以不需要分開的接線與接點形成處理，且構 造可做得更小，而同時使用簡單的製造方法。共享的源線 被多晶矽相互地接合，且在部份（6 5 )上移除資料線2 的多晶矽。因此，在此部份上不需要執行接線，且構造的 表面面積（尺寸）可保持很小。 ^ 製造方法之造形表示於圖12 (a)與12 (b)中 。在形成氧化層、多晶矽且加工字線之後，執行形成氧化 層及位準處理。一旦做成接觸孔，形成一層的金屬接線 75，如圖12 (a)所示。資料線（2) '7 3與選定電 晶體之擴散層6 8於是被連接。 經濟部智祛財產局負工消免合作社印^ 圖17是沿著圖12 (a)之線A — B之剖面圖。然 而，欲避免圖12(a)與12(b)的複雜化，省略字 線6 4與閘極6 3之選定電晶體的金屬接線。此外’，在選 定電晶體的擴散層6 7中形成一接觸孔，且如圖所示執行 第二金屬接線7 5。結果，藉著施加電壓至選定電晶體的 兩個閘極，金屬資料線6 2被電氣地連接至資料線（1 ) 或資料線（2 )。 此實施例的構造是小刻度.化以簡單地表示出構造，然 而在實際的記憶裝覃中，資料線與字線會更多。典型配置 本紙張尺度適用t國囤家揉準（CNS ) Λ4規格（2Ι0Χ297公釐） _ 34 - 經濟部智惡財產局具工消贲合作社印^ 413808 A7 ____B7__ 五、發明説明k ) 的資料線與源線之數目爲1 〇 〇 0條線，且字線之數目爲 1 6條線，形成如此實施例所示的選定電晶體之資料線。 此構造爲了方便可表示爲一區塊。具有字線之許多區塊重 覆地被擺設成陣列，垂直地構成記億裝置。藉著使用選定 電晶體，能以區塊的外側上的一資料線來控制一組堆疊的 資料線（1 > 2 )。區域之許多金屬資料線可相互地連接 。結果，等於一區域的資料線之數目的金屬資料線之數目 將充足。例如在此實施例中之構造的特殊特徵在於，其被 分成區塊單元，且多晶矽之資料線可被保持很短，且電阻 不會增加。 ' 第十二實施例 參見圖13 (a)與13 (b)，指出本發明之第十 二實施例的構造。 此實施例與第五實施例不同之處只在於基體的擴散層 被使用作爲源線7 4而非多晶矽。使用基體表面之源線容 易被分享於各單元中。此實施例之特徵在於在源線7 4中 有小的電阻，所以多晶矽被減小一層，於是縮短製造方法 於是，具有由基體的擴散層做成的源線之此構造能甚至 使用第一實施例之元件》 第十三實施例 圖1 4指出本發明的第十三實施例之構造。 此實施例具有一構造，含有第一實施例的記憶元件陣 本紙張尺度逋用中國國家標準（CNS>A4规格（2丨0X297公釐) _ 35 - "" 裝 訂 線 (讀先閱讀背面之注意事項再ie本頁) 4138G8 A 7 B7 五、發明説明妇） 列及兩個重疊層。圖1 4指出資料線的剖面。本發明的記 憶元件及記憶裝置形成在一絕緣膜上，所以達成堆疊或重 疊•其不同於形成在基體表面上的記億元件。另一特徵在 於堆疊的構造允許更高度的集積。此外，當使用此種的堆 疊或重疊構造，本發明之記億裝置與記憶元件的通道直立 地運轉，所以與一平坦的構造相比，上與下位準不會容易 受到單元之閘極的反效果。 第十四實施例 ' 本發明之第十四實施例的構造表示於圖1 8 ( a )與 1 8 ( b )中。 包含此實施例之記憶裝置的一部份記憶格陣列之構造 圖表示於圖18 (a)與18 (b)中。形成通道之後的 狀態表示於圖1 8 ( a )中，而形成字線之後的狀態表示 於圖18 (b)中。資料線（1) A1、源線（A3)與 資料線（2 ) A2是由具有高濃度雜質的η型多晶矽製成 ，且這些各別的線包圍S 1 〇2絕緣膜Α4，Α5依序從底 部。在這些S i 〇2絕緣膜Α4，Α5的側面上，由非摻雜 的多晶矽做成通道A6，A7厚度爲2 · 5nm寬度爲 5 0 nm »在多晶矽的頂與底部接合地形成字線A9，且 以具有層厚度2 5 nm的閘絕緣膜A 8隔離。在這裡表示 具有兩條線之資料線構造層及使用兩條字線之基本陣列構 造，但實際使用的記憶格具有許多資料線與字線=記億格 是由兩個上與下位準做成，各具有四個交點且能儲存至少 本紙浪尺度通用中國國家標隼（CNS ) A4规格（210X W7公釐） .36- (請先鬩讀背面之注意事項再本頁) -裝- 經濟部智慧財產局is工消費合作社印奴
41380S A7 B7 經濟部智慧財產局員工消骨合作社印製 五、 發明説明 ^4 ) * ~----- 1 八 個位 元 即使 不 使 用 多 位 元 儲 存 〇 1 從頂部 來 看 構 造 的 圖 形 表 示 於 圖 1 9 中 0 資 料 線 ( 1 1 ) A 1 源 線 A 3 與 貝 料 線 ( 2 ) A 3 被 垂 直 地 堆 疊 C 1 I A 1 0 ) t 允 許 表 面 面 積 減 小 —. 對 應 旦 里 9 全 部 單 元 構 造 爲 η 先 閱 1 1 I 4 F 2 〇 此 構 造 保持 雨 個 單 元 所以 — 單 元 的 表 面 面 積 ( 讀 背 1 1 尺 寸 ) 爲 2 F 2 9 之 音 1 1 使 用 圖 2 0 來 說 明 此 記 億 元件的 操 作 0 在 多 晶 矽的 非 事 項 JL 1 1 常 薄 層 內 之 電 位的起伏 ( 升與 降 ) 是 很 激 烈 的 所 以 在 薄 太 1 裝 層 內 白 妖 VIW 地形 成 構 成 電 路 徑 A 1 2 之 連 續 低 電 位 區 域 及 構 頁 1 1 成 電 荷 捕 捉 區 域 A 1 3 之 隔 離 低 電 位 1^ 域 此 層 的 結 晶 板 1 1 子 之 尺 寸被抑制於約 2 5 η m 的 厚 度 內 所以水平 尺 寸 1 1 被 限 制 爲 約 1 0 η m 0 電 荷 捕 捉 域 A 1 3 中 各 別的 載 子 1 訂 ! 之 尺 寸 是 約 相 同 的 因 次 0 所以此 播 稱 造 具有理 想 地小 尺 寸的 1 1 優點 能在 室 溫 操 作 且 製 造 方 法 簡 單 〇 電 荷捕捉 區 域與 1 1 電 路 徑 當 妖 可彼此分 開 地形成 〇 1 I 在 此 情 形 中 如 果 電 荷 捕 捉 區 域 中 的粒 子 爲 1 0 η m 或 .線 I 更 小 則 即 使 在 室 溫 下 曰 得 到 庫 侖效 應 〇 藉 著 改 變 字 線 1 1 i A 9 上 的 電 位 可 執行 寫 入 與 消 除 〇 特定 的 電 壓 被 施 加 於 資 1 1 料 線 ( 1 ) A 1 與 源 線 A 3 之 間 且 當 一 電 壓 被 施 加 至 字 1 1 線 時 通 道 A 6 的 多晶矽 薄 膜 中 的 電 子 減 少 電 流開始流 1 動 〇 當 施 加 大 的 閘 電 壓 時 電 流 路 徑 A 1 2 與 電 荷 捕 捉 J I 域 A 1 3 之 間 的 電 位 差 變 大 最 後 電 子 藉 由 隧 道 效 β 或 熱 1 1 1 激 勵 而 橫 越 高 電 位 的 障 壁 並 被 注 射進 入 電 Μ 何 捕 捉 區 域 1 1 A 1 3 〇 結 果 臨 界 電 壓 移位 至 較 大 的 電 位 且 甚 至 在 相 1 1 1 表紙張尺度遴用肀國國家橾準（CNS ) Λ4規格（21 OX 297公釐） -37- 413808 經濟部智惡財產局诗工消黃合作社印» A7 B7五、發明説明紅） 同的閘電壓下電流値會變小。藉由此電流値的尺寸而執行 資訊的讀取。藉著在相反方向的閘電壓之擺動而執行消除 0 接著說明包含使用記憶格之大刻度單元陣列的基本單 元之記憶體墊的構造。 記憶體墊之配置表示於圖21、圖22、圖23、圖 24、圖25、圖26與圖27。這些圖形分別指出相同 部份的製造方法之不同階段。 上述記憶格具有一造形適於元件陣列.，且如同在大刻 度上能被擺設成陣列。然而，記億格使用長的多晶矽資料 線，所以電阻變得太大。所以，使用某一刻度的接點，且 以例如金屬之低電阻材料來執行長距離的接線。對於此一 配置之小刻度的單元稱爲記億體墊。在此實施例中，8條 線各擺設成資料線與字線之陣列，6 4個交點各有兩個單 元’所以記億體墊含有總共1 2 8個單元^ 此外，爲了辨識，對於內墊接線，用於執行之多晶資 料線1、資料線2稱爲局部資料線，而用於執行墊之間的 接線之低電阻資料線稱爲整體資料線。由於包含資料線1 與資料線2的兩條線彼此重疊，用於選定上與下墊之 MO S電晶體被安裝在基體表面上。此配置避免具有間距 之麻煩’且允許墊外的整體資料線限制成一線。由於選定 電晶體的間距被做成大於資料線的間距，以考慮元件隔離 區域’相鄰的資料線之選定電晶體作用，當將記憶體墊分 開成頂與底部》 (請先閱讀背面之注意事項再.>t本頁) 本紙張尺度通用令國國家標準（CNS > A4規格（210X297公釐） -38-
413bUG 經濟部智惡財產局貝工消资合作社印5!< A 7 B7 五、發明説明細） 接著，藉著使用圖2 1至2 7，說明此實施例的配置 連同製造方法。圖形中由虛線包圍的區域A 2 2形成記憶 體塾單元。首先，n型電晶體形成在P型基體表面上。對 於閘極A 1 5使用一配置以沿著活性區域A 1 6運轉。在 記憶格陣列的外側上同時形成一CMO S周邊電路。而且 ’在MO S電晶體中使用三層井構造以使一範圍的電壓。 形成至少兩種型式的閘長度Μ 0 S電晶體，由於用於感測 振幅之電晶體、MO S解碼器及高電壓誤差字驅動電路電 晶體具有不同的電壓崩潰位準。在此實.施例中沒有使用 s ◦ I基體，然而當使用薄層S 0 I基體時，並不需要上 述的三層井構造。隨後，一旦形成s i 〇2層，以S i 〇2 層作爲抵抗之罩而執行蝕刻，且暴露出選定MOS擴散層 的一部份A 4。在形成厚度5 0 nm的η型多晶矽層之後 ，以S i 〇2層作爲如圖2 1所示的阻抗圖案A 3 3之罩而 執行蝕刻。此方法允許局部資料線A 1與選定MO S的擴 散層之間的直接連接’提供優點爲不需要移除局部資料線 (1) A1之接點的處理。此外， S i02層（厚度 l〇〇nm) 、n型多晶矽層（厚度50nm) 、Si02 層（厚度lOOnm) 、n型多晶矽層（厚度5〇nm) ，S i〇2層（厚度30nm)以此順序形成；對於形成的 六層以阻抗圖案作爲罩而執行S i 〇2層的整批（集體地） 蝕刻，且從源線A 3、局部資料線（1 ) A 1與局部資料 線（2 ) A 2形成堆疊構造A 1 7，如圖2 2所示》 由於這些層是整批（集體地）形成，與製造兩層形狀 ---------¾------.玎------0 (請先閱讀背面之注意事項一^為本頁) 本紙張尺度適用中國國家標半（CNS ) A4規格（2丨0X297公釐） -39- 經濟部智洛財產局負工消"合作社印製 413808 A7 —___________B7_五、發明説明) 的一層記憶體構造相比石印處理較簡單。此外，在記憶體 墊的邊界形成資料線圖案A 1 8。在資料線之石印處理中 ，此圖案允許暴露於光（圖中的E B處理）約相同尺寸各 別構造之簡單地偵測光條件。而且，藉著將接合的構造設 定在用於接合資料線的兩側上，局部線可被設定爲相同的 靜電電容’如同穩定的記憶操作非常有用的包圍線。接著 ，在形成厚度爲2 _ 5nm的a — S i (非晶矽）層之後 ，藉由加熱處理而執行結晶。在結晶之後，形成具有厚度 爲15nm之3 1〇2層，然後形成寬度爲◦ · 1微米的阻 抗圖案A 1 9 ，且與資料線成直角運轉、如圖2 3所示。 執行罩住此阻抗圖案然後蝕刻。形成一細S i 0 2線在 局部資料線（1 ) A 1與源線A 3之間的S i 0 2層A 6之 側面，以及在局部資料線（2 ) A 2與源線A 3之間的 S i 〇2層A7之側面，垂直於基體而運轉6這裡，建立一 虛擬圖案A 2 0避免阻抗圖案的細線重疊。接著，與基體 平行地形成的S i 〇2圖案藉由各向異性乾蝕刻而修整。執 行此處理避免多晶矽接合相鄰的局部資料線。接著，在氧 電漿環境中氧化多晶矽薄膜。欲避免在此時的氧化超過約 1 0 nm，在先前形的S i 02之細線下方的多晶矽薄層沒 有被氧化*且可形成一非常薄的多晶矽薄層的細圖案。由 於以下原因，此方法優於以乾蝕刻來製造細線。一原因是 可藉由抵抗乾蝕刻效果及濕表面的氧化效果而形成細圖案 。發明人在早先的評估階段預見在非常薄的多晶薄層的寫 入操作之前與之後，可以得到充分的臨界電壓位移，此薄 ---------容------ΐτ------0 (請先閲讀背面之注意事項再本頁) 本紙張尺度適用中圉國家標準（CNS ) A4说格（2]OX297公釐） -40- 經濟部智惡財1局5*工消骨合作社印製 413808 A7 B7 五、發明説明鉍） 層具有細的通道線其寬度與長度之比爲2或更大。如同此 實施例，當源線A 3與局部資料線A 1之間的S i 0 2層之 層厚度爲1 0 0 nm時，形成約〇 _ 5微米的圖案是需要 的。由發明人使用0.1微米的寬度之阻抗圖案所製造的 原型’在完成濕蝕刻之後，形成〇 · 〇 7微米的S i 〇2之 細線。從側表面之氧化效果被認爲有助於此處理，所以在 氧化之後，形成具有寬度爲0 . 0 5微米的細通道線之非 常薄的多晶矽層。第二個原因是由於因氧電漿之氧化在約 1 0 n m停止，當做成通道時不可能從通道線過量的過度 修整。一旦做成通道，在形成使用作爲閘絕緣膜的薄 S i 〇2層A 8之後，形成η型多晶矽層，且在阻抗圖案上 執行蝕刻以形成字線A 2 1，如圖2 4所示。 如果形成η型多晶矽層比資料線之間的間隙的一半更 厚，則在形成資料線時可建立一陡步階（或溝），且容易 形成阻抗圖案《前面的資料線之虛擬圖案的出現允許資料 線之間建立的溝寬度，且即使對於記憶體墊的邊界部份可 以得到此（建立溝）效果。在形成η型多晶矽層之後亦執 行蝕刻，然後藉著矽化物的沈積而形成具有較低電阻的字 線。在形成字線之後形成絕緣膜，且一旦已完成位準如圖 25所示，則執行接觸處理。在此時1資料線（2) Α2 之接點Α26，選定MOS擴散層Α16之接點Α27， 選定MOS閘極Α1 5之接點Α25，及字線Α2 1之接 點A 3 4，可在形成於上部中的絕緣膜已執行蝕刻之後被 形成》相反地，由於源線A 3被定位在局部資料線A 2下 本纸伕尺度通用中國國家糅準（CNS > Α4現格（2丨0 X 297公釐） -41 - ---------批衣------1T------m (請先閱讀背面之注意事項本頁) 經濟部智慧財產局工消骨合作社印災 413808 at _B7 五、發明説明細） 方，可以取出源線A 3之接觸孔A 2 3經過局部資料線（ 2 ) A 2。此外，欲不佔據選定電晶體活性區寬度的寬段 ’其由間距來決定，用於連接整體資料線與選定電晶體之 接觸孔A 2 4亦通過局部資料線（2 ) A 2與源線A 3。 此構造允許一配置，其中接觸孔與資料線彼此重叠。在這 裡於此接觸區域中沒有出現局部資料線（1 ) A 1，由於 在形成前面的局部資料線（1 ) A 1之後需要修整。欲避 免與孔附近的層短路，在接觸孔內形成絕緣膜的側壁，藉 著使用不規則的乾蝕刻1 —旦已形成孔與孔絕緣層。 在形成側壁之後選定Μ 0 S部份的接點之剖面圖表示 於圖2 9中。 用於記憶格陣列之尾端的字線之接點A 3 4表示於圖 2 8中。 由與堆疊的資料線相同但與虛擬的資料線不同的材料 製成一大的虛擬圖案A 3 5。接點A 3 4形成在此虛擬圖 案A 3 5上β此配置可避免無法得到來自資料線的建立溝 之效果，由於在做成字線的部份中形成多晶矽層。在此步 驟之後|沈積金屬，且在光阻罩住以形成金屬接線Μ 1的 第一層如圖2 6所示之後執行蝕刻。 藉著多晶矽閘極A 1 5的背印而降低Μ 1接線a 2 9 的電阻。亦以Μ 1執行源線A 3之接線A 2 8。亦做成與 局部資料線（2) A2及選定MOS擴散層之連接。此外 ，一旦在層之間已形成絕緣膜，做成接觸孔，金屬沈積， 且在光阻罩住之形成金屬接線Μ 2的第二層如圖2 7所示 本紙浪尺度適用中國國家標準（CNS ) Α4規格（210X297公度) 42 - _ '— I . I^衣 H "訂 . 1 1 ~ 線 (請先閱讀背面之注意事項再本頁) 經濟部智您財產局53;工消費合作社印奴 413808 A7 __B7 五、發明説明如） 之後執行蝕刻。以Μ 2形成整體資料線A 3 1。以Μ 1形 成整體資料線可避免其它的接線被執行，由於記億體墊表 面是在一窄間距內運轉。所以，在整體資料線A 3 1中使 用M2或較高的接線是需要的。換句話說，對於連接至記 憶格陣列之外側的讀取電路，連接讀取電路至整體資料線 下方的層’同樣需要Μ 1。在整體資料線中亦將虛擬圖案 放置在記憶體墊的邊界將允許得到與局部資料線相同的效 FT? _ 呆。 第十五實施例 · 參見圖30 (a) 、30 (b)與圖32接著敘述本 發明之第十五實施例。 圖30 (a)與30 (b)是包含此實施例的記憶裝 置之記億格陣列之剖面的構造圖。圖3 0 ( ‘a )是在形成 通道之後的圖形。圖3 0 ( b )是在形成字線之後的圖形 。在第十五實施例的例子中，兩個單元的記億元件被垂直 地堆疊在構造中。此實施例不同之處在於含有一單元，但 其它的構造是相同的操作原理。 | 通道A 3 8以一形狀運轉，垂直地接合局部資料線 A37與源線A36。藉字線A47來控制通道之電位。 此實施例的構造具有比第十四實施例的構造較低程度的集 積度，但其特徵在於具有較少的步階（溝）而同時做成具 有大的處理邊限。 圖3 2是一記億體墊的頂視圖。表示向上至接觸處理 本纸張尺度適用中國國家樣準（CNS M4現格（2丨0X297公釐） -43- ---------抑衣------11------線 (請先閲讀背面之注意事項本頁) 經濟部智坫財產局負工消費合作钍印製 413808 A7 A7 ____B7 五、發明説明幻） 的圖形，且對應第十四實施例中的圖2 5。當然在匹配的 單元中，局部資料線藉由MO S電晶體而連接至整體資料 線。在第十四實施例中，目的是要藉由電晶體而選定上或 下單元’然而在此實施例中，目的是要減小於操作期間電 氣地連接至整體資料線的局部資料線之電容。如果局部資 料線上的電容可以減小，則在相同的電流下可發生電位的 較大改變’其必然允許更快的操作=此優點不只限於此實 施例及具有通道在電路板上垂直地運轉之構造，即使是在 通道與電路板表面平行地運轉之構造如圖3 1 ( a )與 31(b)所示，亦可達到此效果。 單元陣列的基本例子表示於圖3 1 (a)與3 1 (b )中。六單元陣列構造的上方圖形（圖3 1 ( a ))是在 通道形成之後的狀態。在形成字線之後的狀態表示於圖 31(b)中。構造具有局部資料線A39及具有共同源 線A40的局部資料線（20A41)。通道的電位是由 字線A 4 3控制。如果一單元構造的基本加工尺寸被設定 爲F，則此構造的尺寸爲6 F 2，且其特徵在於與例如此 實施例的立方構造相比，製造較簡單。現在說明回到圖 3 2。接觸孔包含用於連接至源線A36之接觸孔A46 ，用於連接至MO S閘極之接觸孔A4 7，及用於連接 MO S擴散層至整體資料線之接觸孔A 4 8 p此實施例的 特徵在於可在相同的處理中做成全部的接觸孔，且與第十 四實施例相比製造步驟的數目被保持很少。 下文中，工作例是關於執行第十六至第二十二實施例 ---------神衣------1T------^ (請先閣讀背面之注意事項再Vue本頁) 本紙張尺度適用十國困家揉準（CNS ) A4規格（210X297公釐） -44- 經濟部智祛財凌芍目：工消资合作钍印货 4138G8 A7 _B7 五、發明説明h ) 之單元陣列的多値儲存、更新、消除查對、寫入查對、消 除、寫入。 典型的陣列表示於圖3 3中，且此陣列在敘述中被使 用。當然，亦可使用到現在所示的記憶格構造。 第十六實施例 讀取、寫入與消除之操作順序表示於圖3 4中。讀取 狀況爲從單元1、單元2讀取資訊。消除狀況爲從單元1 、單元2消除資訊。寫入狀況爲將資訊” ，1”寫入單元1 及將資訊” 0”寫入單元2。在讀取操作中，首先執行預 充電（步驟1)，接著特定的讀取電壓被施加至源、資料 線與字線（步驟2 )。以沿著資料線1將保留於單元1中 的資訊送出的電流，及以沿著資料線2將保留於單元2中 的資訊沿著資料線1送出的電流來執行讀取 '。當” 0 ’’正 被保持時在字線1上的電流比當” 1”正被保持時之電流 大很多，所以可容易地彼此區別兩個狀態f 藉著設定比臨界電壓小，當在字線2上保留資訊” 0 ”，在單元3與單元4中幾乎沒有電流，不論正被保留的 資訊爲何。即使當許多數目的單元被擺設成陣列，處理是 相同的；讀取電壓只被施加至控制單元讀取的字線，且低 電位被設定在連接至相同的資料線之其它的字線上。接著 敘述消除操作a對於單元1與單元2集體地執行消除操作 。需要一資訊部份作爲對應必須被消除的單元之列表，以 執行各消除位元之査對操作。首先，寫入電壓在施加消除 本紙伕尺度適用中囷國家標準（CNS ) A4現格（210X297公釐} -45- ---------1------,玎------線 (請先閱讀背面之注意事項再.ί/‘鸟本頁) 經濟部智惡財產局肖工消货合作社印^ 413808 A7 ____B7_ 五、發明説明) 電壓之前被施加（步驟1 )。 執行此步驟避免施加消除電壓至單元，其中在目前消 除操作之前的消除操作之後沒有執行寫入操作，且亦幫助 抑制在裝置特性中之不要的起伏。接著，電壓被設定在對 應單元列表的資料線上（步驟2 ) » 施加至連接至消除不完全的單元的資料線之電位（例 如5伏特），被設定成高於施加至單元消除完全的資料線 之電位（例如0伏特）。欲檢査在一低電壓（例如- 1〇 伏特）被施加（步驟3 )至用於消除的.字線之後單元的狀 態’一特定電壓（例如0 . 5伏特）被施加至字線，並感 測到在字線上的電位之改變（步驟4、步驟5 )。 結果*如果單元臨界電壓已變成低於一特定値，則此 單元從上述列表（欲消除的目標列表）中被刪除。隨後， 當列表是空白的結束消除操作但單元仍餘留在列表上，然 後操作再度回到步驟2。這裡，在步驟2中，施加至從目 標消除列表刪除的單元之電壓是低的（〇伏特），且字線 之電位差很小’所以不會執行不需要的消除。在需要消除 的單元上重覆此操作迴路’直到已達到一臨界電壓#其低 於一特定値。 寫入操作是將由” 0 ”或” 1 ”構成的資訊寫入單元 1或單元2之處理。在寫入操作中，以用於寫入"1”的 目標列表上的對應單元，電壓被設定在資料線上（步驟1 )° . 施加至表示” 1 ”的寫入不完全之單元的資料線之電 本紙张尺度適用中國國家標準（CNS ) A4規格（210X2D7公；ί ) -46- ---------神衣------ΐτ------^ (請先閲讀背面之注意事項再.i/-鸟本頁) 經濟部智毖財產局53;工消贫合作社印" 413808 Μ ______ Β7五、發明説明&4 ) 位（例如0伏特），被設定成低於施加至” 1 ·’或” 〇 ” 的寫入完成之單元的資料線之電位；且設定字線之大電位 .差。接著’欲檢查用於字線上的寫入之高電壓（例如1 5 伏特）的施加之後的單元狀態，一特定電壓（例如2 . 5 伏特）被施加至字線，且感測電位的改變（步驟3、步驟 4 )。 結果，單元從用於寫入之目標單元列表刪除，如果感 測的電壓高於一特定的臨界電壓。隨後，寫入操作結束， 如果列表是空的，但操作回到步驟2，.如果單元仍餘留在 列表中。在步驟2中，施加至資料線之電壓（在此情形爲 5伏特）對於從列表刪除的單元是高的，且由於字線之電 位差很小（在此情形爲1 0伏特），可避免臨界値的過度 改變。在此情形中，使用用於寫入” 1 ”之目標列表的單 元，然而亦可組成一列表的單元，其中” 1 ”的寫入是完 成的或可以是” 0 ”的寫入之單元：列表可被相加而同時 執行寫入查對操作，且在全部單元已被加至列表的點可完 成寫入操作》對於消除操作之列表的內容，亦可使用相同 的配置。在下文中，爲了簡化亦可應用上述界定》， 在此實施例中，多晶矽被使用於資料線、源線、字線 與通道中，然而此相同材料的使用並不需要，亦可使用其 它的半導體材料，亦可使用金屬。而且可使用S 0 I基體 ，且塊狀矽使用於資料線、源線與通道中。當使用塊狀矽 時電阻減小，允許較高速的記億操作β非摻雜的多晶矽使 用於通道，然而亦可使用具有雜質的多晶矽。此外’在此 (請先閱讀背面之注意事項？知本頁) 本紙張尺度適用中固國家橾隼（CNSh\4規格（210X297公釐） .47 - 經濟部智祛財是局資工消免合作社卬災 413808 A7 B7 五、發明説明45 ) 實施例中，通道之多晶砂薄層（1 )作用爲一電路徑及一 機構|用於儲存電荷以執行資訊儲存，然而在薄層中的低 電阻區只被給定電路徑的功能，在其它地方可執行用於儲 存資訊之電荷的累積。在此情形中，半導體材料可被使用 作爲用於累積電荷之材料，且亦可使用金屬。而且在此情 形中，如同先前對於元件操作原理的說明，用於儲存電荷 的部份基本上是一小構造’由高電位區域所包圍。此構造 之特徵在於允許使用不同尺寸及材料，由於電路徑與電荷 儲存部份被分開地設計。 第十七實施例 本發明之第十七實施例表示於圖3 5與3 6中。 使用第十六實施例之圖3 4所示的單元列表之暫存器 的例子表示於圖3 5與3 6。操作順序表示於圖3 5中。 記憶裝置之構造表示於圖3 6中《輸入/輸出線之數目可 藉著使用一移位暫存器依序執行外部資料交換而減少。記 憶格構造的操作原理是與第十六實施例相同。暫存器的各 位元對應一資料線。在此實施例中，單元1 (與單元3 ) 對應暫存器的第一位元，且單元2 (與單元4 )對應暫存 器的下一個位元。在消除操作中，不完全的消除操作爲狀 態1，且完成的消除操作狀態爲〇。換句話說，在單元i 或單元2中’暫存器的消除操作{ 1 ，0 }表示單元2的 消除完成或單元2的消除未完成。隨後*當回到步驟2， 當匹配資料線的暫存器位元爲1，則用於消除之電位（例 本紙張尺度適用中國囷家標準（CNS ) A4規格（2丨0><297公釐） -48- — I ! n^衣| I H 1 n ί I ^ (請先閱讀背面之注意事項再r."本頁) 經濟部tM財4局：^工消骨合作社印製 413808 A7 B7____ 五、發明説明㈣） 如5伏特）被施加至資料線。然而當暫存器位元電位爲0 (例如0伏特），則消除查對迴路結束’當暫存器位元全 部爲零（0 )。 在寫入操作中，當在步驟1中負載資料時，相反的位 元資訊表示用於寫入連接至對應暫存器的各位元値之資料 線的資訊。換句話說，在步驟1中暫存器爲丨0 ’ 1}之 事實表示資訊” 1”被寫入單元1且” 0”被寫入單元2 。隨後，從步驟2，當資訊” 1”寫入單元1完成時’一 0被输入於對應的暫存器位元中。當對應的暫存器位元在 步驟1中是1時，則電位（例如0伏特）被施加至資料線 作爲消除條件，且當位元爲0時，高電位（例如5伏特） 被施加至資料線在於當暫存器的各位元爲〇時，結束寫入 査對迴路。 . 第十八實施例 本發明之第十八實施例表示於圖3 7中。 在此實施例中，對於各位元沒有執行消除查對’且當 用於消除之全部目標單元的臨界値小於一特定的臨界値時 ，決定消除迴路完成。在此方法中*在步驟2的消除方法 中，消除電壓被施加至全部的選定單元。在此方法中各位 元的控制是不需要的，所以其特徵在於具有簡單的操作。 相對於消除電壓施加是需要穩定性的，所以消除不會過度 。在單元特性的觀點中，以電子射出的觀點來界定消除， 且當用於消除之全部目標單元大於臨界電壓時’可使用用 ---------批衣------1Τ------線 (請先閱讀背面之注意事項再r.^本頁) 本紙张尺度適用f國國家標準（CNS ) A4現格（2!OX297公釐） -49- 經濟部智慧財度局8工消費合作社印製 413808 at ____ B7___ 五、發明説明h ) 於決定消除迴路的結束之方法。在此方法中，臨界値已升 高之單元已被消除，所以當已重覆消除迴路時’在幾乎全 部單元中電流停止，且於是可減小於消除操作期間之電流 消耗。 第十九實施例 本發明之第十九實施例表示於圖3 8與3 9。 記憶格構造是與第十七實施例相同。除了執行用於寫 入與消除操作之査對外，此實施例之特徵在於於資訊的保 留期間執行更新操作》與第一實施例相關，由於正被儲存 的電子之數目很小，於寫入操作期間容易發生熱激勵或隧 道效應。相同的情形可應用於當保留資訊時，且是於資訊 的保留期間不穩定的原因。然而，藉著加厚（或加大電位 障壁的寬度）供給儲存的電荷的部份與儲存電荷的部份之 間的絕緣膜以穩定保留資訊的方法是不理想的，由於寫入 時間同時會變長。本發明之記億體的特徵在於與快閃記憶 體相比可高速寫入及消除，於資訊保留期間利用更新操作 可允許高速寫入及消除，連同資訊的穩定保留》此外， D RAM被廣泛地使用作爲具有高集積度的依電性記憶體 ，但本發明之記億格可包含在一暫存器的空間中之單元， 且記憶格之構造是簡單的’所以可得到高度集積的記億體 〇 此實施例的記億裝置之構造圖表示於圖3 8中。此實 施例不像第十七實施例，其特徵在於使用兩種型式的暫存 本紙张尺度適用中圉囷家梯準（CNS M4说格（210X297公釐） -50- ---------參------1T------0 (讀先閱讀背面之注意事項再ir&本頁) 413806 at B7 五、發明説明48 ) 器。更新操作之順序表示於圖3 9中°如同第十六實施例 ，使兩四個接合單元。以第十七實施例之順序執行讀取、 消除與寫入操作順序，且重覆操作內容而依序選定字線。 字線的資料被讀取，且內容儲存於暫存器中°這裡’暫存 器1中之資訊的各位元爲記億格的相反資訊5接著’執行 第十七實施例中所述的消除操作。在消除操作中’從暫存 器2被讀取的資料消失，所以製備暫存器2是需要的。暫 存器1資料再度被寫入記億格中。當沿著字線移動時，依 序執行一系列的操作。由於在比記憶會.消失的平均消逝時 間短很多的期間執行記憶體更新操作，於是資訊被穩定地 保留於記憶體中。暫存器1或暫存器2被用於查對寫入與 消除操作。這裡，在首先暫時地將暫存器1的資訊存入暫 存器2中之後，消除操作可被使用在暫存器1的內容上。 在此情形中，在消除操作完成之後，.在將暫存器2資訊移 至暫存器1之後，執行寫入操作。寫入、消除與讀取操作 是與第十七實施例相同。然而，當電荷儲存部份與外部份 之間的電位障壁寬度或電位障壁高度已被做成很小以達到 較快的寫入與消除操作時，在讀取操作中亦需要改變。在 此情形中，儲存（記憶）的資訊將由於讀取操作而消失， 所以被讀取的資訊必須被寫入。操作順序是與更新操作相 同，但不同之處在於讀取資訊被送至外部。此處理亦與執 行更新操作的其它實施例相同。 第二十實施例 (請先閲讀背面之注意事項再參爲本頁) .η .诔 經濟部智祛財產局3工消资合作杜印製 本紙張尺度適用中國國家標準（CNS ) Μ说格（2丨〇Χ297公釐） -51 - 413808 A7 B7 五、發明説明Q9 ) 本發明的第二十實施例表示於圖4 0與圖4 1中。記 憶體的方塊圖表示於圖4 0中。更新操作順序表示於圖 4 1中。 此實施例與第十九實施例不同之處在於對於各位元沒 有執行消除查對，且當用於消除的全部目標單元具有一値 低於特定的臨界電壓時，決定已結束消除迴路。在其它的 點，操作是與第十九實施例相同，且其特徵在於於消除操 作期間不需要提供一暫存器於各資料線上，由於對於各位 元沒有執行消除查對，且第二暫存器是不需要的。 第二十一實施例 本發明的第二十一實施例之方塊圖表示於圖4 2中。 此實施例的特徵在於比一位元大的資訊被儲存在一單 元（多値儲存）。記憶格構造是與第十六實施例相同。 對於單元特徵的實驗結果表示於圖4 3中。圖形指出 在源線設定在0伏特，資料線設定在2伏特且字線設定在 9伏特之消除時間上，於資料線中的電流之改變β字線上 的電位沒有增加很多，且電子注射變慢，使得觀察電流的 改變會更容易。在圖形中可看出，當在記憶儲存區中一次 累積一個電子時，在臨界電壓中發生散射或分散型移位* 所以電流是以步階方式改變。各分散臨界電壓被做成對應 資訊，使得多値儲存變爲可能。例如，累積一個電子的狀 態是由資訊"0 * 0 ”來表示.，而兩個電子累積是由資訊 ” 0，1”來表示，三個電子累積是由資訊"1 ，0”來 本紙伕尺度逋用中國國家標準（CNS ) A4規格（2丨0X297公釐） --------------IT------银 (請先閱讀背面之注意事項再ir玲本頁) 經濟部智«財產局肖工消費合作社印货 -52- 413808 經濟部智惡財產局58工消骨合作社印^ A 7 B7 五、發明説明鉍） 表示，且四個電子累積是由” 1 ’ 1 ”來表示，所以兩個 位元的儲存是可能的。此實施例之特徵在於與執行多値儲 存相比可容易辨識狀態，以分類連續的特徵。記億裝置的 構造是與第十九實施例相同，但不同之處在於對應各字線 的暫存器具有許多位元，而且寫入操作與讀取操作之電壓 與時間設定亦不同。在此實施例中，一電子對應一則資訊 ，但如重覆地提及，在電子注射與釋放於裝置特性中會發 生某現象，導致廣的偏差或記憶保留、寫入與消除特性的 不規則性。執行更新操作對於記憶保留及寫入與消除的查 對操作是有效的，以達到穩定的記億儲存。藉著改變寫入 時間（寫入脈衝寬度或寫入脈衝寬度的和）而執行多値資 訊之各別寫入。對於此寫入時間使用一比例値。與第十六 實施例有關|記憶儲存區域很小，所以一電子的注射對於 下一個電子注射的可能性有作用，但此作用是由於與注射 的電子之數目有關的指數函數之相依性。藉著利用用於寫 入電壓的許多値而不是只有寫入時間，亦可達成資訊的此 選定寫入。此寫入電壓使用一比例値，由於有一相等的可 能性，在使用電子注射時將注射電子以從外源施加i寫入 電壓，以取消記億儲存區域中的電位改變。不消說，這些 許多不同的方法可結合，例如藉著使用改變的電壓與改變 的時間然而讀取操作需要一參考電壓產生器，由於必須 讀取許多狀態。多値記憶體儲存亦需要一保持機構或技術 以保持資訊的許多値，以執行查對操作或多値資訊的更新 資訊。 本紙張尺度通用中國國家揉準（CNS ) A4規格（210X297公釐） -53- ---------批衣|-----ΐτ------0 (請先閱讀背面之注意事項，，¾本頁) 經濟部智慈財凌局員工消黃合作钍印焚 A7 B7 五、發明説明h ) 藉著設定許多累積的電子（例如使五電子匹配資訊） 以對應資訊，而不是只使用一電子，而達到穩定的記憶儲 存。記億體構造與操作順序是相同的。對於記憶儲存欲使 用更多的電子，此實施例之特徵在於與儲存一電子的方法 相比，對於發生現象的可能性有小的效果，於是可達成更 穩定的記億儲存。因此其它的特徵爲更新操作循環可被加 長，並達到較低的電流消耗。 第二十二實施例 . 本發明的第二十二實施例之更新操作表示於圖4 4中 〇 此責施例之特徵在於於記憶保留期間執行更新操作， 但不執行寫入一消除查對。使用與第二十二實施例相同的 記憶格構造，但記億儲存區之矽結晶粒子具有約4 n m之 尺寸。在使用寫入操作的例子中，注意一個結晶粒子，當 —電子被注射時，第二電子被注射的可能性大幅地減小。 換句話說，第二電子被注射所需的時間與第一電子的注射 時間相比是非常長。所以，一寫入電壓必須被施加一段比 —電子之注射平均時間長很多的時間，藉著倂入某些可能 位移，且此外此設定必須是比兩個電子被輸入所需的平均 時間短很多。因此，此實施例可達到穩定的記憶（儲存） 操作而不需要查對操作，當每單元儲存一位元或在一單元 中許多位元的多値儲存β 在下文中，敘述特定例子，周邊電路具有小的表面面 ---------^------1Τ------VI f請先閲讀背面之注意事項再本育) 本紙张尺度逋用中國國家標準（CNS ) A4规格（2丨0X297公釐） -54 - 413808 Α7 Β7 五、發明説明每2 ) 積1處理小的電荷，具有小的雜訊且適於與不受雜訊影響 的單一電子記憶體一起使用，以及這些周邊電路的製造方 法，但沒有損失小表面面積的理想特徵，與第二十三至第 二十五實施例有關的高度集積記億格。 參考符號的定義表示於圖4 5中。在後面的說明中， 電荷捕捉區域是以黑點來表示，如同列於圖4 5之本發明 的半導體記憶元件中，以與一般的F E T區別。 第二十三實施例 第二十三實施例的半導體記億元件中之用於讀取、消 除與寫入的電路之造形是藉由使用圖4 6至圖4 9來表示 〇 此實施例的電路圖表示於圖4 7中。爲了簡化圖4 6 只表示出一對的資料線，但在實際的半導體記億裝置中， 許多條線被水平地擺設成陣列如同這裡所示。在圖4 6中 ，記憶格MM1、MM2、MM3、MM4爲擺設（堆疊 )成上下層之記憶格。MOS M3與MOS M4爲用 於局部資料線之選定MO S。MM 1、MM3爲下層記億 格，且被下層中的局部資料線L D L連接。MM2、 MM4爲上層記憶格，且被上層中的局部資料線L D U連 接。源線通至上與下單元。L D L藉由M3被連接至局部 資料線D 1。LDU藉由M4被連接至局部資料線D 1。 以下，包含記憶格陣列與局部資料線選定Μ 0 S之組稱爲 —區塊》亦出現對應D 1之整體資料線D 2。在此資料單 本紙張尺度適用中困囤家橾準（CNS ) A4規格< 210X297公釐） 1^1· 1 (請先閱讀背面之注意事項寫本頁) 丁 ，-» 經濟部智惡財產局53工消費合作社印^ -55- 經濟部智惡財產局：^工消費合作钍印製 413808 at _Β7_ 五、發明说明細） 元線D2上爲包含虛擬記憶格陣列DMMl、DMM2、 DMM3、DMM4之虛擬單元區塊，且局部資料線選定 Μ 0 S Ml與M2，其以與記憶格區塊相同的方式被連 接。 電路操作的時間圖表示於圖4 8與圖4 9中9預先放 電的M〇S M5與M6被連接以放電在整體資料線D1 、D2上的這些電路。此外，這些整體資料線D 1、D2 藉由轉移MOS Μ7與Μ8被連接至包含Ml 3、
Ml 4、Ml 5、Ml 6的感測放大器（差分放大器）。 電源MOS Ml 1、Ml 2如果需要的話被連接以 啓動感測放大器。感測放大器放電MOS M9、iMl〇 被設在輸入/輸出線D 3、D 4上，以放電這些感測放大 器。 接著敘述此實施例之讀取、消除與寫入·。此實施例的 特徵在於藉著切換上與下記憶格而執行讀取與寫入。而且 ，在以下的敘述中，以” 1 ”來表示高記憶格臨界電壓， 而以” 0 ”來表示低臨界電壓。此外，以” 1 ”表示高邏 輯位準，而以” 0 ”表示低邏輯位準。如果需話的話邏輯 位準與臨界電壓當然可以相反。 在說明圖4 7中的特定電路操作之前’敘述於寫入與 消除期間被施加至記億格的電壓之例子° 在讀取操作中，在用於讀取的記憶格（在此情形爲 ΜΜ1 )上執行預充電（例如2 . 5伏特），且在對應虛 擬單元（在此情形爲DMM 1 )的局部資料線上’ 一讀取 I I 11!^*衣 n n i I 訂 . 1 n 線 (請先閱讀背面之注意事項再/.¾本頁) 本紙張尺度逋用中國困家標準（CNS ) Λ4说格< 210X297公釐） -56- 413808 A7 B7 五、發明説明fe4 ) (請先閲讀背面之注意事項真¥舜本頁) 電壓（例如2 · 5伏特）被施加至字線（w i )及虛擬線 C D W 1 )以打開Μ Μ 1、μ Μ 2，然後執行局部資料線 CLDL·)與虛擬局部資料線（dlDL)的放電。虛擬 記憶格D Μ Μ 1事先被設定成一値介於” 1 "與，’ 〇 ”的 臨界電壓之間。所以當Μ Μ 1的資料爲” 〇 ”時，l D L 上的電壓會很快地下降，且當” 1 ”時〇 L D L電壓會浪 快地下降，且高電壓被保持在L D L上。 在消除操作中’上與下資料線LDL、LDU及源線 S被設定爲高位準（例如5伏特），一消除電壓被施加至 字線W 1 (例如一 1 〇伏特）’然後執行全部記憶格臨界 電壓的下降。 經濟部智慧財產局貸工消費合作社印奴 在寫入操作中，源線（S )被設定成高位準（例如5 伏特），用於寫入” 1 ”之目標記億格的局部資料線 LDL被設定爲0伏特，而正被寫入” 0”的目標記億格 (在此情形爲ΜΜ 2 )被施加局部資料線L D U上的高電 壓（例如5伏特）；且一寫入電壓（例如15伏特）被施 加至字線W1。由於1 5伏特被施加越過字線與ΜΜ1的 資料線，所以臨界電壓上升。此處理稱爲” 1 ”寫入》只 有1 0伏特被施加越過資料線、字線且越過源線與字線 Μ Μ 2，所以抑制臨界電壓的上升。此處理稱爲” 0 ”寫 入。 以上敘述是電壓値的一個例子。重要的是’於寫入期 間，臨界電壓在非常短的時間內上升’上升至寫入電壓施 加之非破壞性的位準：於消除期間’臨界電壓在非常短的 本紙張尺度適用中國國家標準（CNS ) Α4说格（2丨0 X 297公釐） -57 - 經濟部眢慈財產局員工消费合作钍印災 413808 A7 _ B7 五、發明説明綷） 時間內下降，且下降至消除電壓施加之非破壞性的位準。 用於寫入” 0 ”之記億格的局部資料線與源線之電壓 ，保持臨界電壓上升至與記憶格中可能寫入” 1”一樣高 的位準，於讀取期間字線電壓與局部資料線電壓保持不需 要的臨界電壓上升至儘可能低的位準β 接著利用記億格MM 1、MM2與虛擬單元DMMl 、DMM2敘述讀取操作的詳細敘述。這裡，” 〇”被寫 入下記憶格Μ Μ 1，且” 1 ”被寫入上記億格Μ Μ 2。 讀取操作之時間圖表示於圖4 8。，首先，LD 1、 DLD1被設定成高位準，局部資料線選定MOS M3 ，虛擬局部資料線選定MOS (Ml )被打開，且連接局 部資料線L D L與整體資料線D 1及虛擬局部資料線 DLDL與整體資料線D2。接著，PDG被設定爲一高 位準，預充電MOS M5、M6被打開，且執行LDL 、DLDL、D1與D2的預充電。SADG被設定至一 高位準，感測放大器放電MOS M9、Μ1〇被打開， 且在感測放大器的端子D 3、D 4之電壓下降至接地電位 。接著字線W 1與虛擬字線D W 1打開，且資料線開始放 電。在此情形中，” 0 ”被寫入記億格Μ Μ 1 ” 0 ”中， 所以臨界位準低於虛擬記憶格D Μ Μ 1 ，且電壓下降在 D 1上比D 2更快，所以可快速地執行放電。接著， T1G被設定爲高位準，轉移MOS Μ7、Μ8被打開 ，且整體資料線D 1、D 2電.壓被送至感測放大器。然後 SAP被設定至低位準，SAN被設定至高位準，感測放 本紙浪尺度適州中國國家榇準（CNS ) A4規格（21OX297公釐） -58 - ---------神衣------ΪΤ------^ (請先閲讀背面之注意事項再本頁) 經濟部智慧財是局3工消资合作社印製 413808 A7 B7 五、發明説明（56 ) 大器啓動Μ Ο S電晶體Μ 1 1，Μ 1 2被打開，感測放大 器啓動且在兩條輸入/輸出線D 3、D 4上的電壓差上升 至電源電壓。此處理允許下記憶格Μ Μ 1之資料被讀取， 且上記億格MM2以相同方式被讀取。然而在此時，M2 •'ΜΑ (信號線爲LD2、DLD2)被使用作爲局部資 料線選定MO S。字線W1與虛擬字線DW1被打開，且 當資料線之放電開始時，此時MM2的臨界電壓比 DMM4臨界電壓高，所以D 1放電比D 2更慢，且保持 高電壓。 接著，說明消除操作。在消除之前，對於全部單元一 次執行寫入。需要此寫入以避免以” 〇”連續地被寫入之 單元的過度消除（臨界値沒有上升）》LD1與LD2被 設定爲高位準，局部資料線選定M〇S Ml，M2被打 開，且上與下局部資料線LDL、LDU被連接至整體資 料線D 1。PDD被設定爲低電壓，且PDG被設定爲高 電壓，打開資料線預先放電MOS M5、M6。在 LDL、LDU電壓到達高位準的點，寫入電壓被施加至 字線。PDD被設定爲高電壓，Ml、M2、M5仍然被 打開。在上與下資料線L D L與L D U已設定至高位準的 點’消除電壓被施加至字線W1。此處理可同時地消除上 與下單元。 接著說明寫入操作。對於當下記億格Μ Μ 1被寫入” 0 ”且上記憶格Μ Μ 2被寫入，’ 1 ”之情形來做說明。於 寫入期間’上與下資料線必須被設定成分開的電壓。然而 本紙张尺度適用中國國家標準（CNS ) Μ規格（210X297公慶） -59- ---------g------1T------^ {請先閱讀背面之注意事項烏本頁) 41380 經濟部智祛財產苟肖工"资合作社印焚 Α7 Β7 i、發明説明岛7 ) ’於寫入期間，記憶格必定是開的，所以被施加至局部資 料線之電壓必須是靜止（不變的）。因此，必須分開地執 行上與下單元的寫入。然而，欲不施加相反的效果至一單 元，而寫入在其它單元上，一動電壓被施加至局部資料線 •。感測放大器的輸入/輸出線D 3被設定成低位準， LD2被設定成高位準，局部資料線選定MOS (M4) 位準被打開，且上局部資料線L D U被設定成低位準。接 著，L D 2被設定成低位準，且Μ 4被關閉，所以可以施 加一動態電壓。接著D3被設定成高位準.，LD1被設定 成高位準，局部資料線選定MOS Μ 3被打開，且下局 部資料線L D L被設定成高位準。然後，一高寫入電壓被 施加至字線W 1，而Μ 3仍被打開。此處理允許” 0 ”被 寫入Μ Μ 1中。在此情形中，Μ 2被強烈地設定成打開， 所以LDU電壓增加且” 1”寫入於MM2中不充分。 接著，LD 1被設定成低位準，且一電壓藉著將M3 關閉而被動態地施加至L D L。接著，D 3被設定成低位 準，LD2被設定成高位準，Μ4打開且LDU設定成低 位準。然後一寫入電壓被施加至W 1。藉著此電壓”· 1 ” 被寫入MM2。在此情形中，ΜΜ1被打開但是LDL電 壓沒有改變，且執行Μ Μ 1中的” 0 ”之寫入。 此實施例之特徵在於各垂直地堆疊的記憶格之局部資 料線藉由選定M〇 S電晶體被連接至整體資料線，且依序 被切換於寫入操作與讀取操作期間，所以不需要增加整體 資料線或感測放大器之數目，即使記憶格被堆疊，所以能 ^衣 1 I I 訂— i I - I I 旅 (請先閱請背面之注意事項再v-為本頁) 本紙張尺度適用中國國家標準（CNS ) A4現格（210 X 297公釐） 60 - 413808 Α7 Β7 五、發明説明（58 ) 避免周邊電路之表面面積的增加。 (请先閱讀背面之注意事項再圹爲本頁) 此實施例的記憶格爲兩層，然而亦可提供三層。此外 ，局部資料線可被擺設在一平坦的平面上而非成一堆疊的 形狀。可以使用組合，其中一組堆疊的局部資料線被擺設 在一平坦的平面上。 第二十四實施例 使用圖5 0，接著說明第二十四實施例的半導體記憶 裝置之讀取、寫入與消除電路之構造。此實施例與圖4 6 不同之處在於在字線與資料線的全部交點形成記憶格。 經濟部智慧財產局肖工消費合作社印製 這裡，已知許多方法用於定位感測放大器與資料線， 使得匹配資料線在感測放大器的兩側上被放置成打開的造 形，或在相同的方向被定位成折疊造形β打開造形具有優 點爲記憶格可被定位在資料線與字線的全部交點且被高度 地集積，然而缺點是在字線中產生大的雜訊。相反地折疊 造形具有優點爲在驅動字線時產生小的雜訊，但具有缺點 爲記憶格無法被放置在資料線與字線的全部交點。在此實 施例中，記億格被定位在資料線與字線的全部交點*除了 使用一折疊的資料線構造。當讀取記億格Μ Μ 1時，記憶 格ΜΜ7與ΜΜ8亦被啓動。然而，局部資料線選定 M〇S電晶體Μ7與Μ8是關閉的，所以在整體資料線 D 2上沒有相反的效果。相對於讀取記憶格是非依電性的 ，所以在寫入ΜΜ7與ΜΜ8中的資料亦沒有改變。單一 電子記憶體具有優點爲非常小的構造，但缺點是處理小電 本紙張尺度適用中國國家橾準（CNS ) Α4規格（2丨0XW7公釐) ΚΙ . 413808 A7 B7 經濟部智祛財凌局员工消費合作社印災 五、發明説明（59 ) 流會導致雜訊。然而在此實施例的構造中’資料線構造是 折疊線型，其不會產生雜訊且記憶格仍保持高集積度之優 點3 在此實施例中，以四個步驟來執行在相同字線上的全 部記憶格之讀取*然而，如同第二十三實施例以兩個步驟 來執行寫入操作且以一步驟來執行消除，由於整體資料線 是分開的。 此實施例使用記憶格之兩層構造，然而亦可使用三層 或更多層。而且，局部資料線可被擺設在一平坦的平面上 而不使用堆疊造形。可使用組合，其中一組堆疊的局部資 料線被擺設在一平坦的平面上=而且，只有一條局部資料 線的使用是足夠的。基本上記億格被形成在對應的整體資 料線與字線的全部交點。 而且使用單一電子記憶體來說明此實施例的方法，然 而如果記憶格的讀取是非依電性的，則可使用例如浮動閘 型記憶體或快閃記億體之其它記憶體。 第二十五實施例 ， 使用圖51敘述第二十五實施例的半導體記億裝置之 輸入/輸出與查對電路的構造。輸入/輸出與查對電路含 有一轉移部份，以從感測放大器將資料轉移至移位暫存器 ’一All” 〇”決定（鑑別）電路，檢査讀取資料是否 全部爲” 0 ·· ，一 A 1 1 " 1 ”決定（鑑別）電路，檢査 讀取資料是否合部爲” 1 ” ’及一移位暫存器，暫時地累 本紙張尺度通用中國國家標準（CNS ) Λ4規格（2丨0 X 297公釐） -62- ---------^------#I.^-----康 (請先閲讀背面之注意事項再本頁) 413808 A7 B7 五、發明説明釦） (請先閱讀背面之注意事項再填客本頁) 積來自感測放大器之資料，然後依序地輸出此資料至外部 。使用移位暫存器以輸入來自外源之寫入資料，並將此資 料送至記憶格。亦使用移位暫存器作爲於寫入查對操作期 間的寫入結束旗標之儲存位置。總共有四個移位暫存器對 應上與下記憶格，兩個移位暫存器設在各對應的整體資料 線上。 在圖5 1中省略移位暫存器2、3與4之電路，只表 示信號線。使用第二十四實施例所示的構造作爲記憶格陣 列，然而亦可使用其它的構造。 . 下文中，將依序敘述讀取、寫入、消除查對與寫入查 對。 首先|說明讀取操作=當記憶格Μ Μ 1之資料被讀取 ，使用第二十三與第二十四實施例的程序，資料出現在感 測放大器的輸入/輸出線D 3上a接著，Ρ 0的轉移電路 被設定成高位準，P 1被設定成低位準，且M2 1、 Μ 2 2被打開。如果D 3的資料爲” 0 ” ，則Μ 2 3打開 且” 0”出現在移位暫存器的輸入/輸出線D 5中，藉由 經濟部智慈財邊局負工消骨合作社印製 Μ21與Μ23»如果D3之資料爲” 1” ，則Μ24打 開，且資料” 1 ”出現在移位暫存器的輸入/輸出線D 5 中，藉由Μ22與Μ24。接著，SRMF被設定成低位 準，移位暫存器1之主反饋被關閉，SRI 1被設定成高 位準，M3 9被打開 > 且資料被輸出至移位暫存器1 =隨 後，S R M F 1被設定成高位準，Μ 4 1被打開，且資料 藉著施加移位暫存器1之主反饋而被保留。對於MM2、 -63- 本紙浪尺度適用中國國家標準（CNS ) Α4現格（210X297公釐） A7 B7 413808 五、發明説明（61 ) MM7與MM8以相同方式重覆此程序，且各別的資料被 輸入至移位暫存器2，3與4。最後，SRMF與 SRSF1、SRSF2、SRSF3 與 SRSF4 被交 替地反向，同時地操作四個移位暫存器，且資料輸出至外 部。 接著是寫入操作。用於輸入至移位暫存器之資料被擺 設在 DI 1、DI 2、DI 3 與 DI4 中，在 SRMF 與 SRSF1 、SRSF2 、SRSF3 、SRSF4 中被 交替地反向，同時操作四個移位暫存器，且資料被轉移至 一特定的資料線。當資料的轉移完成時，S R S F被設定 成一低位準，SRMF1 ' SRSF2、SRSF3 與 S R S F 4被設定成一高位準，且反饋只被施於主部份中 。在此步驟之後，SRO 1、SR I 1、T2G被設定成 高位準，如第二實施例所示，M4 4、M3 ·9與M2 5被 打開，資料被轉移至感測放大器的輸入/輸出線D 3且執 行寫入》 接著說明消除查對操作。消除查對執行被消除之記憶 格的讀取，查對消除是否正確，再度執行消除不完全的記 憶格上之消除。如第二實施例所示在上與下記億格上可同 時執行消除，但是對於上與下記億格於消除查對期間的消 除必須分開。首先，執行讀取且資料被輸入至移位暫存器 β接著，AOG被設定成高位準’ M3 1、M3 3被打開 ，且移位暫存器之輸入/輸出·線D5、D6被設定成接地 位準。在下一個設定A L 0至高位準之後，設定高阻抗狀 (請先閣讀背面之注意事項-s';„ns!r本頁) -裝 -卑 經濟部智祛財產局肖工消費合作钍印製 本紙伕尺度適用中國困家標準（CNS ) A4現格（210X297公釐） -64- /^13808 經濟部智祛財產局肖工消費合作社印製 A7 B7 五、發明説明（62 ) 態。接著，S R 0 1被設定成高位準’且Μ 4 4被打開， 然後輸出移位暫存器1之資料。然後來自移位暫存器2至 4之資料以相同的方式依序被輸出。如果被輸出的全部資 料爲” 0 ” ，則高A L 0電壓被保持，而不關閉Μ 3 2、 Μ 3 4。如果即使此輸出資料的其中之一爲” 1 ” ，則 M3 2打開且AL 0電壓下降。所以監視AL 0電壓，電 壓的下降表示消除不完全。 接著說明寫入查對操作。在消除查對的情形中査對全 部的讀取資料是否爲” 0”是足夠的，.然而在寫入查對中 ，各記億格之寫入資料不同，所以需要一圖形指出各記億 格之寫入完成。在此實施例中，此圖形倂入於移位暫存器 中。於啓始寫入操作期間，寫入至移位暫存器之資料爲反 向寫入資料（由於需要匹配局部資料線電壓與移位暫存器 値，此方法是方便的）。此反向資料被解釋爲寫入結束圖 形上的” 1 ” 。換句話說，"0 ”表示” 1 ”的寫入不完 全，另一方面，” 1 ”表示” 1 ”的寫入完成，或從開始 就不需要（"0”寫入）。因此，在寫入完成之後執行讀 取，且只有當讀取資料是” 1 ”時移位暫存器資料被重寫 爲” 1 ” ，且亦可檢査是全部的移位暫存器資料爲” 1 ” 。接著只有在當讀取資料爲” 1 ”時之情形中如上所述移 位暫存器資料被重寫爲” 1” 。在完成寫入之後的讀取期 間，不像正常的讀取，Ρ 1被設定成低位準，但Ρ 0沒有 被設定成高位準。然後當讀取資料爲” 1 ”時藉由Μ 2 2 、Μ 2 4傳送高位準，然而當讀取資料爲"0 ”時Μ 2 1 --------1¾衣------1T------^ (請先閱讀背面之注意事項罗/:'"本頁) 本紙張尺度適用中困國家標準（CNS ) Λ4規格（2丨0X297公釐） -65- 413808 A7 ____B7 五、發明説明（63 ) (請先閱讀背面之注意事項寫本頁) 與Μ 2 4沒有打開，所以移位暫存器資料被保留。當完成 寫入結束旗標之更新時，檢查是否全部資料爲” 1”。首 先A1G被設定成低位準，Μ35、Μ37被打開，且在 移位暫存器的輸入/輸出線D 5、D 6上執行預先充電。 接著’在將A L 1設定成低位準之後，設定高阻抗狀態。 接著S RO 1被設定成高位準，且輸出移位暫存器資料。 然後以相同的方式依序地輸出來自移位暫存器2至4之資 料。如果被輸出的全部資料爲” 1” ，則低AL1電壓被 保持而不打開M3 6、M3 8。如果即使此輸出資料的其 中之一爲” 1 "，則Μ 3 2打開且A L 1電壓上升。所以 監視A L 1電壓，電壓的上升表示寫入不完全。 只有當藉著用一側的轉移電路於寫入查對期間讀取資 料爲” 1”時，此實施例達成寫入結束旗標的重寫。此外 ，藉著將寫入結束旗標倂入輸入/輸出移位暫存器中，可 避免周邊電路之尺寸的增加。而且，使用相同的虛擬單元 臨界電壓作爲各讀取、寫入査對與消除查對操作的參考， 於是允許此實施例具有對雜訊之強的容忍度β 經濟部智葸財是局员工消资合作社印% 可以使用達成靜態操作的任何配置作爲移位暫存器， 即使不是圖5 1所示的構造。而且，如果對於資料轉移至 記憶格分開地提供一閂鎖，則可使用由動態操作作用的移 位暫存器。 第二十七實施例 第二十七實施例的構造表示於圖5 2中。此實施例的 -66- 本紙張尺度遴用中國國家標準（CNS ) Μ規格{ 210X297公釐） 413808 A7 ____B7__ 五、發明説明（64 ) (請先閲讀背面之注意事項ry,寫本頁) 半導體記憶裝置主要是第二十六實施例的構造加上一解碼 器、一驅動電路及一控制電路。許多記憶體區塊被定位在 中央，且其中一個是虛擬記憶體區塊。接著敘述操作。首 先，表示例如讀取、消除或寫入之操作的指令被輸入指令 預先解碼器。然後對應各指令之電壓被供給至各驅動電路 .，藉由一電壓開關電路，依據被輸入的指令。接著位址信 號被輸入至選定的位址解碼器及記憶格中。然後如果在此 狀態信號被輸入以特定的時間，如第二十五實施例所示， 則在對應的目標記憶格上將執行讀取、.消除或寫入。 接著詳細敘述記憶格選定方法。位址信號被輸入至位 址預先解碼器及局部資料線解碼器。來自位址預先解碼器 之信號被分成兩個信號，並被輸入至區塊解碼器及字線解 碼器。此處理允許選定一區塊的一條字線。 藉由來自局部資料線解碼器之信號完成上與下資料線 的選定。上與下局部資料線可被分開地選定或可被同時地 選定，然而由指令預先解碼器來決定此選定。此實施例使 半導體記億裝置可大量地達成。 經濟部智慧財產局工消费合作社印焚 第二十八實施例 第二十八實施例的構造表示於圖5 3中。此實施例具 有一額外的移位暫存器被加至第二十七實施例的移位暫存 器，於是允許更新操作° 如上所述構成的本發明提供一種半導體記億裝置及控 制方法，此半導體記憶裝置具有高的集積度但小尺寸。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -67-