TW408331B - A circuit and method for eliminates flash memory arrays - Google Patents

Description

3 6 9 91 w ΓΙ .doc/0 0 2 第8 7 Η 7 M S號銳明掛修正頁 331

五、發明說明（ί) -----——1 的臨限電壓便會連續不斷的壓縮與重整靠近。 (請先閱婧背面之注意事項再填寫本頁) 以此方式快閃記憶陣列的記憶胞臨限電壓之分布便可 仔細控制，並維持在固定狀態，而且不需要在該記憶胞上 作過多之程式化迴圏，如過多之程式化與抹除脈衝。本發 明中之調整脈衝也和習知之程式化脈衝不同，因爲習知之 脈衝是將臨限電壓導入非過度抹除狀態，並不是一完全的 程式化狀態。 一積體電路可依據本發明之方式製造包括一快閃記億 胞之陣列，與傳統週邊支援該陣列之裝備，包括一電源供 應器，行列式位址解碼器，抹除與程式脈衝產生器，複數 個放大器，輸入/輸出緩衝器，以及上述之調整記憶胞臨限 電壓用之記憶胞陣列與控制電路。該控制電路之設計(並包 括一嵌入式執行程式)係用以執行上述之步驟。 nr 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下： .. 圖式之簡單說明： 經濟部智慧財產局員工消費合作社印製 第1A圖繪示習知之單一電晶體中之每個快閃EEPROM 記憶胞之抹除步驟前所作之預程式化步驟之流程圖。 第1B圖繪示一習知之記憶胞陣列中記憶胞之臨限電壓 分布値。 第2圖繪示習知之抹除快閃EEPROM之程序之流程 圖。

I 第3A圖繪示的是本發明中在抹除之前對被過度抹除

κ J 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部中央標準局員工消费合作社印製 408S31 A7 3 6 9 91 w f, d o c / Ο 〇 8 五、發明説明（ί ) 本發明是有關一種積體電路之電路與方法，且特別是 一種抹除快閃記憶胞陣列之電路與方法，如此可使陣列中 記憶胞之臨限電壓的分布更一致，並減少記憶胞中不必要 的程式化步驟。本發明在用於快閃EEPROM或是EAROM 陣列時效果特別好，因爲程式化（program)與抹除（erase) 循環被最小化了，也因此功率消耗需求較少，而且應用其 之產品壽命會較長。 一般的非揮發性之快閃電性抹除可程式的唯讀記憶器 (non-volatile flash) EEPROM 或是 EAROM 中，記憶陣列的 抹除方式通常是一次抹除記憶胞(memory cell)之一整塊區 段。該記憶區是由字元線與位元線組成。該陣列中的資料 之値是『1』還是『〇』是由記憶胞之臨限電壓（threshold voltage)所決定。習知之記憶胞的臨限電壓是由儲存在浮置 閘極(floating gate)之電荷總値所決定，也就是說記憶胞的 狀態是由該電荷總數所決定。因此我們可知在快閃 EBPROM的記憶胞的電晶體的資料若是1就代表其狀態胃 在『導通』的位置，若是0的話就代表是在『不導通』的 位置。 一非揮發性的快閃EEPR0M在其所傳導之電流較設定 値爲多時便處於一『導通』的狀態，相對的傳導之電流較 設定値少時便處於一『不導通』的狀態。即傳導之電流總 量使浮置閘極有電荷堆積，並影響其打開之電壓。故在一 快閃記憶胞中，其眾多的操作會影響浮置閘極的之電荷’ .也因此我們必須要常常確定該操作是否會影響該記憶胞之 • · 4 本紙張尺度適用中國國家標準（CNS〉/\4说枋（2丨OX29；/公狳） (請先閱讀背而之注意事項再填窍本頁)

A7 B7 經濟部中决標率局負工消t合作社印褽 408331 3 699tw f.doc/008 五、發明説明（）） 正常反應，也就是說在該操作中，該閘極中是否有可預期， 並且適當數量的電子存放在其中。 『抹除』是使用快閃記憶胞陣列的標準步驟之一 D該步 驟之目的是要將浮置閘極中之電荷移走，使其資料成爲 『1』的狀態。在每次的抹除動作之後，控制該非揮發性之 快閃EEPROM的臨限電壓之分布是非常重要的問題，因爲 記憶陣列很有可能會被過度的抹除；抹除代表的意義是該 記憶胞中之臨限電壓爲負値。很明顯的若是該快閃記憶體 陣列只要被過度的抹除，該記憶陣列內便會有錯誤存在於 其中。此外’我們了解只要該記憶胞之浮置閘極被破壞， 便無法再分辨接收之電荷所代表之意義的不同，也就是無 法分辨『導通』與『不導通』之狀態之不同，該非揮發性 快閃記憶體可能整個都會無法再繼續有可接受之表現。如 果該記憶胞會漏電，也就是無法將電荷保留在其中的話， 陣情形就有可會產生。另一個情形是由於該記憶胞傳遞了 過多的電流，所以會蓋掉鄰近記憶胞的『導通』的狀態， 即傳遞一些無用的電荷給其他的記億胞，使其處於不適當 之狀態。 因此要對一被過度抹除的非揮發性的EEPROM的記憶 胞作改正（correct)的動作遠比其他的步驟更具關鍵性之地 位’因爲一過度抹除之記憶胞不只會影響該快閃記憶體陣 列，還會減少該陣列可重複程式化之次數。因此我們非常 需要能預防非揮發性之快閃記憶體中記憶胞被過度抹除的 方法，當然，很明顯的更應盡可能去避免過度使用嵌入式 5 (諳先閱讀背面之注意事項再填寫本頁).

本紙張尺度適用中國國家標準（CNS)A4规格U10X297公筇） 經濟部中央標準局.只工消費合作社印製 408332 3699t'vf.d〇c/008 五、發明説明（9 ) 抹除系統。 習知之系統使用如第1B圖中所槪略繪示之過程來避 免過度抹除的發生。其中並未先使用單獨一個『抹除』脈 衝’因爲那可能會使許多較低階之記憶胞的臨限電壓跳入 過度抹除的狀態，反而使第一『程式化』的步驟受到影響。 其中’第一程式化脈衝可將所有的臨限電壓移至由Vtpmin 與VtPmax內之區域。然後，第二個『抹除』之步驟才將記 憶胞中之臨限電壓替換至Vtpnihl與Vtpitiax內之區域。然而 該步驟並不完美，因爲如第1B圖之虛線部分所示，仍然 會有一定數量的記憶胞被過度抹除，且我們無法忽視其數 量。由於必須將該些記憶胞一致化，所以只要發現臨限電 壓有跳出範圍之行爲，就必須對該臨限電壓施以一抹除改 正脈衝以改正之。不管是在哪種情況下上述之方法並不適 用，因爲該方法需要該陣列於抹除步驟之前需要一預程式 化(preprogram)，而此舉會消耗該陣列之一部份的使用壽 命。 因此，本發明之一目的是在提供一電路與方法，用以 在抹除該快閃記憶胞陣列的記憶胞時，減少對該陣列的程 式化之動作的需求，使該陣列之電性應力減小，可靠度與 壽命相對的增加。 本發明之另一目的是提供一電路^與方法，用以抹除快 閃記憶陣列，使該記憶胞之臨限電壓的分布更均勻，如此 在使用該記憶胞時，ήΐ增加該元件的功能之表現。 本發明之再一目的是提供一電路與方法，用以在抹除

I 6 本紙張尺度適用中國國家標準（CNS ) Μ规格（210Χ297公棼） (谢先閱讀背而之注項再填寫本頁)

經濟部中失一標準局負工消费合作社印聚 ^〇8Β3χ αί 36t)9t\v('.d〇c/00S 们 _ — 五、發明説明（4) 快閃記憶體之記憶胞時，減少對功率之消耗，使該陣列能 適用於一範圍較大之操作環境中，包括運用低能量電池之 情況。 本發明之再一目的是提供一電路與方法，用以調整被 過度抹除的快閃記憶胞陣列的臨限電壓的分布，且不須依 賴有傳統電性應力的『程式化』動作。 本發明之上述和其他目的由兩個方向來達到控制快閃 記億胞陣列的臨限電壓之分布。在第一個步驟的狀態中’ 將任何一個有過度抹除情況的記憶胞偵測出。過度抹除的 記憶胞之臨限電壓會比記憶胞在抹除狀態中臨限電壓之最 小値Vtpmin還小。因此只要有該狀態的記憶胞被偵測到的 話，一第一臨限電壓調節訊號便會在第一個步驟的第二狀 態中發射出來，並改正該記憶胞之臨限電壓，使每一個記 憶胞之臨限電壓分布於一所欲得之電壓Vtsp之上，其中該 電壓vtsp較Vtpmhl高而較Vtpmax低，（其中Vtpmax爲記憶胞 在抹除狀態中之最大臨限電壓）。在第二步驟中，會偵測任 何在第一狀態中未被抹除的記憶胞，其中該未被抹除之目己 憶胞有一高於vtsp的臨限電壓。該抹除脈衝只有在未被抹 除之記憶胞被找到的情況下才會被施於該整個陣列。本發 明與習知之技藝完全不同，原因就在於習知之技藝中首先 生一程式化脈衝，使戶f有的記，丨面頁除彳夏狀態 前就會到一程式化狀態。本發明在任一抹除脈衝結束後， 會執行一收斂之迴圈，使被過度抹除之記憶胞的臨限電壓 以類似於第一步驟的方式再調整一次。如此一來，該陣列 本紙張尺度適用中國國家標準（CNS ) Λ4说枱（.210Χ 297-ϋ"7 (錆先閱讀背而之注意事項再填寫本K ) 訂 3 6 9 91 w ΓΙ .doc/0 0 2 第8 7 Η 7 M S號銳明掛修正頁 331

五、發明說明（ί) -----——1 的臨限電壓便會連續不斷的壓縮與重整靠近。 (請先閱婧背面之注意事項再填寫本頁) 以此方式快閃記憶陣列的記憶胞臨限電壓之分布便可 仔細控制，並維持在固定狀態，而且不需要在該記憶胞上 作過多之程式化迴圏，如過多之程式化與抹除脈衝。本發 明中之調整脈衝也和習知之程式化脈衝不同，因爲習知之 脈衝是將臨限電壓導入非過度抹除狀態，並不是一完全的 程式化狀態。 一積體電路可依據本發明之方式製造包括一快閃記億 胞之陣列，與傳統週邊支援該陣列之裝備，包括一電源供 應器，行列式位址解碼器，抹除與程式脈衝產生器，複數 個放大器，輸入/輸出緩衝器，以及上述之調整記憶胞臨限 電壓用之記憶胞陣列與控制電路。該控制電路之設計(並包 括一嵌入式執行程式)係用以執行上述之步驟。 nr 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下： .. 圖式之簡單說明： 經濟部智慧財產局員工消費合作社印製 第1A圖繪示習知之單一電晶體中之每個快閃EEPROM 記憶胞之抹除步驟前所作之預程式化步驟之流程圖。 第1B圖繪示一習知之記憶胞陣列中記憶胞之臨限電壓 分布値。 第2圖繪示習知之抹除快閃EEPROM之程序之流程 圖。

I 第3A圖繪示的是本發明中在抹除之前對被過度抹除

κ J 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 J37 經濟部中央標準局β工消费合作社印製 408331 3699twr.d〇c/00?i 五、發明説明（） 的記憶胞所作之偵測的流程圖。 第3B圖繪示的是本發明中在抹除之前對已偵測之被 過度抹除的記憶胞所作之改正的流程圖。 第4A圖繪示的是本發明所提供之偵測未抹除之快閃 EEPROM之記憶胞的方法的流程圖％ 第4B圖繪示的是本發明中調整被抹除之快閃EEPROM 之記憶胞的臨限電壓的方法的流程圖。. 第5圖繪示的是一代表性的快閃記憶胞。 第6圖繪示的是在本發明中應用快閃EEPROM嵌入抹 除程序的不同電壓之時序圖。 實施例 由一較高階之觀點來看，本發明由兩方面以控制快閃 記憶胞陣列記憶胞的臨限電壓Vt之分布。首先是過度抹除 的步驟，如第3A圖與第3B圖中之流程圖所示。接著是所 謂的抹除中的步驟，如第4A圖與第4B圖中之流程圖所 示。對該型的快閃記憶胞的該些操作的使不斷循環。如第5 圖所示，我們可看出其中之每一個記憶胞均包括一個汲極 與源極(分別以D與S表示），一個以Vcg表示之控制閘極， 以及一浮置閘極FG。一個較小的第一 P井包圍住該電晶 體，作爲一基底，而該井又被一第一N井所包圍，其中該 第—N井係用以作爲一P形基底(稱之爲P-SUB)與該第一p 井之隔絕層。一第一輸入端提供一電壓訊號VP，由沉積之 P+區通到第一 P井，一第二輸入端提供一電壓訊號Vn，由 沉積之η+區通到第一 N井。 1 9 本紙張尺度適用中國國家標準（CNS ) Λ4規彳Μ 210X297公筇） (諳先閱讀背而之注意事項再4寫本頁)

經漪部中央標準局貝工消f合作社印製 ^08831 A7 3 6 9 91 vv f. d ο c / 〇 〇 g 们 五、發明説明（7) ' 請參照第3A圖中之流程圖，由其中可看出在本發明中 快閃記憶陣列中被過度抹除之位元可在開始作抹除之動作 前便由一過度抹除偵測步驟所偵測出來。只要有被過度抹 除之位兀被偵測到，過度抹除改正步驟就會完成對該被過 度抹除之位元的改正。與習知之技藝不同的是，該過度抹 除改正裝置並不會將該記憶胞之Vt置於該快閃記憶胞陣 列中之一高度程式化狀態或是一完全程式化狀態,。相反的 本發明只將快閃記憶體中被過度抹除之位元置於一記憶胞 臨限電壓狀態，在該狀態時，沿位元線所產生之洩漏電流 可以被忽視。 本發明的第二部分提供一裝置用以作『調整靠近』， 也就是使記憶胞之Vt的分布在任何抹除動作後較接近所 欲調節成之電壓。在對快閃記憶的每一個陣列實施嵌入式 抹除後，對被抹除之記憶體陣列使用一收斂性之自動收 斂，直到其變.成一事先定義的記憶胞電壓Vt，在本實施例 中該電壓爲Vtmin。如此，該陣列將被整體性的壓縮而可適 應任何在剛結束的抹除迴圈中被過度抹除的記憶胞。如此 可使快閃記憶陣列中任何一個被抹除之記憶胞的臨限電壓 vt不會低於一事先設定之較小極限。 爲了能對本發明作一更深入之了to，接下來首先對本 發明中之一典型之過度抹除與抹除中之偵測與改正裝置作 介紹。第ί圖所繪示的是一傳統的快閃記憶陣列的記憶胞 的下程式之典型過程。在起始動作10之後，所有快閃記憶 陣列的位元都會在步驟12中作第一次的確認，以檢查該資 -"郐先閱讀背而之注意事項#填寫本頁)

本紙張尺度適用中國國家標準（CNS > W规格（2丨ΟΧ297公访） 經滴部中央標準局負工消费合作社印聚 408831 A7 j699tvvr.d〇c/〇〇ii B7 * " ^ . I - _» I . I .... ... - 1.,., , ... 五、發明説明（客） 料在快閃記憶陣列的抹除動作前是否已程式化。如果特定 區域的記憶胞尙未被程式化的話如步驟Μ ’就會有一程 式化脈衝施於其上。如果該記憶胞已經被程式化的話，就 會如步驟16與中的檢查.下一個位址。本步驟會一直重 複直到所有的程式都已程式化爲止’如此程式便會離開到 步驟20。 第二圖所繪示的是一傳統之抹除程序，其中，快閃記 憶陣列只有在所有的位元都被預程式化過後才會開只做抹 除的動作。首先一位址計數器會先在步驟30與步驟32做 起始化的動作。在步驟34中會作一檢查的動作’以確定是 否有記憶胞仍然處於抹除中的狀態’其中’該『抹除中的 狀態』由操作的觀點來看是屬於一『已程式』之狀態。如 果該記憶胞並非處於一抹除中.(程式化）的狀態’如步驟 36,其位址値會增加，且該迴圏會一直重複直到偵測到所 有記憶胞的某一特定列爲止，如步驟38所示’其中該特定 列會在步驟40中，被一指位器增加其値。如果整個陣列中 的所有列均未被測出處於該狀態，那迴圈就會跳回步驟 32，否則該程式檢查迴圈就會結束，並跳出該過程。在觀 察已程式化的記憶胞時(即抹除中之記憶胞），會如步驟44 對整個陣列發出一抹除脈衝。該陣列的每一區塊接下來均 會由步驟46開始，然後在步驟48受到檢查，以確定是否 該記憶胞被過度抹除了。如過答案是肯定的話，就會有〜 抹除改正脈衝如步驟54般施加於該行，該程序迴圏也會跳 到步驟48 ;否則該程序中，陣列會沿著步驟50與步驟52 ("先閣讀背而之注意事項再填寫本頁) W· 、1Τ 線.丨. 本纸張尺度適用中國國家標準< CNS) Λ4規枯（2丨0x297公筇） 408331

3699t\vf.doc/00S A1? Η 7 經濟部中央標準局貝工消费合作社印掣 五、發明説明（y ) 進行，直到所有的記億胞都已通過過度抹除之測試。. 我們首先觀察到與習知記憶相反的，本創作並不需要 在所有位元作抹除的動作之前先作一抹除的動作。相反 的，如第3A圖所示，本發明中在開始作任何抹除的動作 之前首先會先偵測所有的被過度抹除的位元。値得注意的 是，一積體電路的程式記憶中，以下之動作如嵌入執行程 序常被儲存於其中，而受到某些形式裝在真寘的元件上的 控制器或處理器的影響。或者我們可以說在使用以下過程 重複測試閃光記憶陣列時，我們可使用一不須要積體電路 的過程。該控制迴路在執行該過程時之特徵並非決定性， 且本發明也並不會受任意特定物理性裝置的限制。 因此，首先本發明對快閃記億陣列之記憶胞實施以下 步驟：首先，如步驟110實施一過度抹除之檢査工作，以 確定該與習知記憶一樣的步驟是否是否已結束；如果答案 是肯定的話，就會跳到步驟1000，其中該步驟是一抹除中 狀態的偵測程序，待會會再作更進一步的介紹。假設該過 度抹除的偵測程序事先並未完成，步驟120中便會開始檢 查每一個記憶胞中特定列的臨限電壓。如步驟130，如果 一位元組中之記憶胞被以任何一種形式而被過度抹除的 話’該位元組的資料就不會被讀成「00」程序也會因此而 跳到步驟300，其中該步驟將會於第3B圖中繼續討論。若 非上述之情況的話，該程序會沿步驟140與步驟150繼續 測試下一個位址。如果所有的行位址都已如步驟140中查 證過後，該程序接著會辨別是否所有的列都已經過步驟200 ί請先閱讀背而之注意1Γ項再填寫本頁) -'Mo-

本紙張尺度適用中國國家標华< CNS ) Λ4现格（210Χ297'ϋ~Τ

3699twi'.doc/00S ^〇SS3t A7 B7 經濟部中央標準局员工消费合作社印製 五、發明説明G 6 ) 的查證。如果答案是否定的話，則下一列的剩餘行位址會 如步驟210與220般繼續接受檢查。該程序會一直持續， 直到陣列中所有的位元組都已完全通過對所有過度抹除記 憶胞之查證，且程序會跳開到步驟230。 如果上述的位元之過度抹除之查證程序已都完成，接 著，如第3B圖中之流程圖所示，在每次的抹除過程實施 之前，會有一抹除改正過程會實施於被過度抹除之位元之 上。如步驟300之可調整程式化計數器之淸除，與步驟310 之軟性計時器將控制此過程。該些變數能視情況而依據系 統之考量使無法固定之洩漏過度之位元不會使用過多之時 間。在接收到步驟320中之軟性程式化脈衝後，任何被過 度抹除之位元都會在步驟330接受查證，已先確定其是否 能通過步驟35〇中的洩漏測試。在該些位元通過該軟性程 式化測試之後，該過度抹除改正程序就會跳回第3A圖中 之過度抹除偵測步驟140,以對其他位址的過度抹除之位 元作偵測之動作。然而，若該位元並未通過該軟性程式化 之認證，該改正方法便會同樣的一再重複，直到該些被過 度抹除之位元能通過步驟350的洩漏檢查，或是系統在步 驟400能指出該些位元無法被固定。在該些情況下忽略多 餘之修復部分的某些形式（在某些環境下的特定狀況中使 用特定之技術可用到），該裝置可視爲失敗。該在步驟320 中所使用之軟性持式化脈衝並不是一個習知技藝中所使用 的典型的程式化脈衝。相反的，此時使用的是一瞒限電壓 調整訊號，可對所有過度抹除之記憶胞之臨限電壓作調 -β 餐； (請先閲讀背而之注意事項再填寫本頁)

本紙張尺度適用中國國家標準（CNS ) 210X297公# > 經滴部中央標準局貝工消费合作社印掣

40SSU 3699t\vf.doc/008 五、發明説明（) 整，而使所有該些記憶胞之臨限電壓能分布於Vt-in與 Vteinax之間，其中乂匕^與Vtemax分別爲處於抹除狀態中之 記憶胞之臨限電壓之最大値與最小値。在本實施例中我們 還發現一個延續o.lmsec，振幅爲Svolts之訊號用在一個 包括8個記憶胞之區段，其中該記憶胞之浮置閘極大小爲·4 /i m X. 4 // m效果爲最佳。其中該訊號係用以控制該iS憶胞 之閘極，同時位元線的偏壓會達到5 volts。値得注意的是， 該軟性程式化脈衝仍然會隨著裝置之特性用途而有相當大 之改變，且在本發明中並不受該些特例之限制。因此在此 對一個個需要的記憶胞施以一軟性脈衝Vtsp，以使該些記 憶胞之臨限電壓跳到丫^„^與Vteniax之間。 如果沒有再發現被過度抹除的位元的話，該快閃記憶 陣列就會在每一次的抹除前接受一次抹除中之測試，如第 4A圖所示。在本發明中，抹除的動作只有在抹除中之位元 被偵測到的情況下才有可能會發生。否則的話在快閃記憶 胞陣列中是不會有抹除之動作的。與習知技藝不同的是在 此所有的位元組在經過抹除的程序之前不需要先經過預P 式化之步驟。在抹除前必需先接受的程式化有許多缺點， 包括需要更多的時間，消耗較多的功率，記憶胞之物理結 構需要承受較多與不必要的壓力，以及該些記憶胞之臨限 電壓會受到干擾。此外，即使只是一個位元組需要改變， 習知之技藝中也需要對整個元件重新做程式化的步驟，非 常的沒有效率。在抹除前所需先接受的程式化在陣列中沒 有任何抹除中的記憶胞的情況時也是非常沒有效率的，因 本紙張尺度適用中國國家標準（CNS )八4規抬（2丨〇X 297公贫.） (請先閱讀背而之注^肇項再填寫本頁) 訂

P 3 69 9i w f. doc/00 拜 408331 A7 B7 經濟部中央標率局貞工消费合作社印製 五、發明説明（（2) 爲此時根本沒有作抹除動作的理由。如果以習知之方式對 陣列作毫無分別的作程式化的動作，即使原本沒有需要需 要被抹除的記憶胞，也會變成有抹除中之記憶胞，而需要 對其作抹除的動作。因此我們也可看出本發明由於在許多 情況下不需要作不需要的抹除的動作，所以可避免記憶胞 的磨損與破壞。 因此本發明如第4A圖所示，會在任何一個抹除的動作 之前先作一個抹除中的偵測的動作。如上述所說之過度抹 除與過度抹除之改正動作結束以後，抹除中之偵測動作會 由步驟1000開始，其中該步驟首先會分辨該動作本身是否 已經做過；如果是的話，便離開到步驟5000。如果答案是 否的話’步驟1100便會設定一合適之位址計數器來檢查陣 列中的每~個位元。在步驟1150中會對該抹除計數器作淸 除之動作；其中該計數器相似於在過度抹除改正動作的該 程式化計數器，係用以控制本發明中對難以掌握之位元所 作改正所花費的努力的程度。若該記憶陣列中還有在抹除 中的位元，該些位元組中的資料在步驟1300中就不會被讀 成「FF」。此時抹除中之位元會被（而且只有在本例)在第 4B圖中執行之一抹除中之改正動作偵測，該動作以下會再 討論。否則的話此動作將會檢査其行位址的最大値，如步 驟1400所示，然後視情況需要而在步驟1500中到下一個 行位址偵測還有沒有抹除中之位元，並再一次回到步驟 1200。在一列陣列位址均已結束檢查之後，對另一列的抹 除中的位元的檢查會在步驟2000與步驟2100中作偵查， (請先閲讀背而之注意ί項再填寫本頁)

、1T f 本紙張尺展適用中國國家標準（CNS )八衫兄格（2丨0X297公筇） 3699twf.doc/008 408 Ο A7 B7 經滴部中央標準局員工消f合作社印^ 五、發明説明（（々） 並在步驟22〇0中’由行位址爲〇〇開始。該偵測抹除中之 位元的過程會一値持續到所有快閃記憶陣列的位元組都通 過步驟2300的檢定爲止，或者在遇到某些難以處理的位 元，沒有辦法與以改正時，步驟133〇中之該抹除計數器此 時會有最高値，且該動作會通知步驟4100中的控制器此一 事實。同樣地在某些情況中，會有一些難以處理的位元可 以被改正，不過該些情況並不在本發明的討論範圍內。 該抹除中之偵查動作然後會將控制權交到第3A圖中 的步驟110，並再對位元作一次過度抹除的檢查，因爲該 些未原有可能在第4B圖中的的抹除中之偵測步驟時受到 影響。在第4B圖中該步驟之處理程序如下：在步驟3000 設定一抹除計時器並再步驟3100中發射一抹除脈衝到快 閃記憶胞陣列。在步驟3100的抹除脈衝加上去以後，在步 驟3200中會有一唯一之收斂的動作，可使被抹除之記憶胞 的臨限電壓Vt的範圍縮小。第6圖繪示的是第一次抹除循 環時，抹除脈衝施加到整個陣列時的時序圖。在該循環結 束後，會有一第二收斂循環，如第6圖與其上所附註之伏 特及時序所示。其中，該收斂循環是由複數個變數所控制。 首先將如步驟3200中所標示的收斂計數器由控制器重新 設定至原先Vt的調節。以步驟3300中之收斂計時器來決 定第6圖中的收斂循環的長度，以及是否能由控制循環對 其做程式化及操作之功能。第6圖中收斂循環所繪示的步 驟3400中之訊號電壓是以輸入端之Vp及Vn來表示。該 電壓之強度、振幅、延長時間會隨著不同的陣列而改變’ (婧先閲讀背面之注意事項再填寫本頁) y不.

、1T 線 本紙乐尺度適用中國國家栋隼（CNS ) Λ4况格（210X297公益) 經濟部中央標準局R工消贽合作枉印聚 4〇8S3l a? 3 699twf,doc/008 Λ B7 五、發明説明（|V ) 並且是由該陣列之個別之特徵來決定’如此該些陣列之臨 限電壓的分布才能儘可能的收斂至目標之臨限電壓。一般 而言，該收斂步驟之目標是將臨限電壓之値▽^儘可能使 其値等於>tem，然而其與上述之軟性脈衝不同的是該收斂 循環是將該收斂循環（包括軟性抹除與軟性程式化）施加在 .陣列之所有記憶胞上，而不是用一個記憶胞一個記憶胞的 施加方式。 在每次該軟性收斂抹除脈衝結束之後’步驟35〇〇時會 對隱藏之過度抹除的部分作驗證。如果位元並未被過度抹 除，在步驟3600中所讀到的資料就會是「〇〇」且對該些未 完之查證工作就會跳到度4A圖中的步驟12〇0重新開始。 如果所讀到的資料不是「〇〇」的話，就會在步驟37〇〇與步 驟3 800中對已抹除的vt作更進一步的壓縮，然在跳回步 驟3 4 0 0。該過程會一値持續到用該全面性的壓縮已抹除之 Vt分布之發法已經偵測不到被過度抹除之位元爲止。或是 到該過程在步驟4000時因爲位元之洩漏情形過度嚴重’因 而無法輕易改正。 由理論上來說，包括模擬與實驗的資料，申請人相侣 上述收斂性之循環對於調節快閃記憶體記憶胞之臨限電壓 是非常有利的。該結論更是基於申請人對施加在一組記憶 胞之軟性抹除脈衝的觀察，其中該脈衝會導致原本較高之 臨限電壓vt發生一非常明顯的下降的改變。軟性程式化脈 衝也會有相似的情形，在其施加在一組記憶胞時，該脈衝 會導致原本較低之臨限電蔑Vt發生一非常明顯的上升的 本紙張尺度適用中國國家標隼（CNS ) Λ4規格（210Χ_297_ϋ ) (請先閱讀背而之诖意事項再填耗本頁) -5

3699twf.dac/0〇S 408231 A7 經漓部中央標準局員工消#合作社印製 B7 __— 五、發明説明（Θ) 改變。也就是說第1B圖中的軟性抹除過程中’分布曲線 中在較高點（高Vt)的記憶胞會以一定比例下移’且其比例 一定比在分布曲線在較低點(低Vt)的多。同樣的’在軟性 程式化的過程中，分布曲線中在較低點（低Vt)的記憶胞會 以一定比例上移，且其比例一定比在分布曲線中在較高點 (高Vt)的多。如此便可看出該收斂循環具有將電壓分布之 頂端與底端壓縮的功能。 同樣的，由於本發明能在抹除動作前避免對快閃記憶 胞陣列的位元組作預程式化的動作，即本發明提供了一種 在抹除動作前作預程式化之動作，並消耗功率的快閃記憶 胞陣列的節省功率方案。因此一般的電池在消耗功率較低 的情形下自然可使用較久的時間。快閃記憶胞陣列在抹除 之前的預程式化的動作也會造成記憶體陣列中不必要的電 性張力，而使元件的性能與可靠度降低。 由此可證明在積體電路的製造過程中，能以傳統過程 來製造包括本發明的控制電路。上述之製造一樣包栝將本 發明之電路與傳統之快閃記憶胞陣列與傳統週邊支援裝置 (電源供應器、位址解碼器、資料輸入/輸出緩衝器、感應 放大器、指位器、計數器、計時器等）的結合。該些處理裝 置與周邊設備可對本發明中之結構與方法作任意地運用， 其運用便不在此多作解釋。在任何情況下，運用本發明的 積體電路都會有較佳之表現，且在製造過程中其臨限電廳 的分布會較平均。 雖然本發明已以一較佳實施例掲露如上，，然其並葬 本紙張尺度適用中國國家標率（CNS ) Λ4現格（210X297公垃） f諳先閜讀背面之注意事項再填寫本頁) ---':------------<------訂------^,!·'---1 -* ί .· - Γ - 3 099twi'.doc/0〇8 408S31 a7 B7 經漓部中央標準局員工消費合作社印製 五、發明説明（β) 用以限定本發明，任何熟習此技藝者，在不脫離本發明之 精神和範圍內，當可作各種之更動與潤飾，因此本發明之 保護範圍當視後附之申請專利範圍所界定者爲準。 本紙張尺度適用中國國家標车（CNS )以坭枋.（.2丨〇 X 2Μ公ίΜ (諳先閲讀背面之注意事項再填寫本頁) *-'°

Claims (1)

1. 經濟部智慧財產局員工消費合作社印製 4 Ο 8 S 3 i Α8^___________—:.- .，-.. > 丨 3 6991 \ν ΙΊ , d 〇 c / 〇 〇 2 B| \\；；\ 第K7 l I 7 M 8號導利範®1呤正頁 D8l 3.¾¾¾ ；,. j 修正日期89/3/27 ----"" ""~' ! 丨:丨.！ / -.] 一 _ ..·-.·-，‘·.’-· '"' 六、申請專利範圍 一-一 狀態的臨限電壓之最小値； (ii)該控制電路能產生一臨限電壓調整訊號，使被過 度抹除之記憶胞的臨限電壓趨近一電壓vtsp ’其中 vt,mhl<= vtsp <= vt_,x ’其中vt_x代表的是記憶胞在抹 除後之狀態中臨限電壓之最大値° 26. 如申請專利範圍第25項所述之過度抹除之改正 電路，其中，該控制電路之功能包括在抹除記憶胞之動作 中偵測抹除中之記憶胞的存在，其中該些抹除中之記憶胞 有一臨限電壓，且其値大於vtemax。 27. 如申請專利範圍第26項所述之過度抹除之改正 電路，其中，該控制電路之功能包括只有在抹除之動作中 有抹除中之記憶胞被偵測出來的情況時才會對上述陣列 施加一抹除脈衝。 28. 如申請專利範圍第27項所述之過度抹除之改正 電路，其中，該控制電路在施加抹除脈衝前不需要先施加 一程式化脈衝。 29. —種臨限電壓之改正電路，係用以調整快閃記憶 胞陣列中快閃記憶胞之臨限電壓，其中該電路包括： 一控制電路，其中該電路包括： (a) —訊號產生電路，係用以產生一臨限電壓調整訊 號； (b) —臨限電壓偵測電路，係用以偵測快閃記憶胞中有 一較臨限電壓Vttmin小之一次臨限電壓，其中Vtemill爲記 憶胞在抹除後之狀態時所會有之最小臨限電壓値； 26 -ty—r ^----------r 1 11 - - (請先閱讀背面之注意事項再填寫本頁) 訂· T錄 本紙張尺度適用、中國國家標準（CNS)A4規格（210 X 297公釐） ABCD 408〇31 3 (599lwf.d〇c/00g 六、申請專利範園 i 一種改正快閃記憶胞陣列中之被過度抹除的記憶胞 的方法，包括下列步驟： (a) 偵測被過度抹除的記憶胞的存在，其中該些被過度 抹除之記億胞會有一臨限電壓且其値較另一臨‘限電壓 ，其中該臨限電壓Vtemin爲一記憶胞在抹除後的狀 態時所會擁有的最小之臨限電壓；以及 (b) 產生一臨限電壓調整訊號，該訊號係用以調整任何 被過度抹除之記憶胞的臨限電壓，使該些記憶胞的臨限電 壓被設定爲一槪略之値Vtsp，其中該乂‘大於等於Vtemin， 且小於等於Vteniax，其中Vtemax爲一記憶胞在抹除後的狀態 時所會擁有的最大之臨限電壓。 2. 如申請專利範圍第1項所述之改正快閃記憶胞陣列 中之被過度抹除的記憶胞的方法，該方法更包括步驟(c): 偵測抹除中之記憶胞的存在，其中該些抹除中之記憶胞有 —臨限電壓，且其之方於Vtemax。 3. 如申請專利範圍第2項所述之改正快閃記憶胞陣列 中之被過度抹除的記憶胞的方法？該方法更包括步驟(d): 對上述之陣列施加一抹除脈衝。 4. 如申請專利範圍第3項所述之改正快閃記憶胞陣列 中之被過度抹除的記憶胞的方法，其中，該抹除脈衝只有 在步驟（0中指出有抹除中之記憶胞的存在時才會施加於 該陣列。 5. 如申請專利範圍第3項所述之改正快閃記憶胞陣列 中之被過度抹除的記憶胞的方法，該方法更包括步驟（e) 20 (請先閱讀背面之注$項再填寫本頁) -裝. 訂- 經濟部中央標率局貝工消費合作社印製 本紙張尺及適用中國國家標準（CNS ) A4规格（210X297公釐） 408331 A8 B8 3699iwf.d〇c/008 C8 D8 六、申請專利範圍 偵測被該抹除脈衝過度抹除的記憶胞的存在’並視需要情 況於一收斂之循環中調整該些被過度抹除的記憶胞之臨限 電壓。 6. 如申請專利範圍第5項所述之改正快閃記憶胞陣列 中之被過度抹除的記憶胞的方法，其中，該收斂之循環對 上述之陣列使用一軟性程式化脈衝，然後轉回至步驟 (c)，使上述陣列中知該記憶胞會逐漸收斂。 7. 如申請專利範圍第3項所述之改正快閃記憶胞陣 列中之被過度抹除的記憶胞的方法，其中，在該抹除脈衝 之前不需要再加一個程式化脈衝。 8. 如申請專利範圍第1項所述之改正快閃記憶胞陣 列中之被過度抹除的記憶胞的方法，其中，該臨限電壓調 整信號爲一軟性的程式化脈衝，其中該軟性的程式化脈衝 係用以控制陣列中該些記憶胞的臨限電壓，而且可以一次 控制整個陣列中之記憶胞或是一個一個作控制。. 9. 一種控制快閃記憶胞陣列中之記憶胞的臨限電壓 之分佈的方法，其中該方法包括下列步驟： (a) 偵測被過度抹除的記憶胞的存在； (b) 如果偵測到有被過度抹除的記憶胞的話，施加一第 一調整訊號於其上，以使該被過度抹除記憶胞的臨限電壓 代表的是記憶胞在抹除後之狀態中臨限電壓之最大値與 最小値； (c) 偵測抹除中的記憶胞的存在； 本紙張尺度逋用中國國家標準（CNS } A4说格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) — .!ΰ--；-------l·.^------訂------- 經濟部4-央橾隼局員工消費合作社印裝 經濟部中央標率扃貝工消費合作社印装 Αδ Β8 3 699(wf.doc/00S 408331 ξ\ 六、申請專利範園 (d) 產生一抹除脈衝，並施於整個陣列中；以及 (e) 對該臨限電壓施以一第二調整訊號，將該臨限電壓 壓縮至乂~_與Vteniax的範圍之內。 10. 如申請專利範圍第9項所述之控制快閃記憶胞陣 列中之記憶胞的臨限電壓之分佈的方法，其中，在步驟（d) 之抹除脈衝施於整個陣列中之前，並無一程式化脈衝施於 該陣列。 11. 如申請專利範圍第9項所述之控制快閃記憶胞陣 列中之記憶胞的臨限電壓之分佈的方法，其中，該抹除脈 衝只有在偵測出有抹除中之記憶胞的存在時才會施加於該 陣列。 12. 如申請專利範圍第9項所述之控制快閃記憶胞陣 列中之記憶胞的臨限電壓之分佈的方法，其中，在步驟（e) 中該陣列之臨限電壓會視需要而在一收斂性之循環中作 調整，以爲被過度抹除之記憶胞之改正。 13. 如申請專利範圍第12項所述控制快閃記憶胞陣 列中之記憶胞的臨限電壓之分佈的之方法，其中，該收斂 性之循環包括對上述陣列運用一軟性之程式脈衝，以使該 陣列之記憶胞的臨限電壓收斂。 14. 一種積體電路，其中包括： 一快閃記憶胞的陣列，其中每一個記憶胞都有一傳導 之臨限電壓，一控制聞極，一浮至聞極，一源極與一亟極； .耦合至該陣列之週邊支援電路，其中包括一電源供應 器，陣列式位址解碼器，複數個計數器與計時器，複數個 I 22 $5^尺及適用中國國家揉準 1 CNS > Λ4規格（210X297公釐） " ^ t请先聞讀背面之注意事項存填寫本頁) 、tT- V A8 3699lwf.doc/008 408331 D8 經濟部中央標隼局員工消費合作社印裝 六、申請專利範園 感應放大器，輸出/輸入緩衝器，記憶胞指位器；以及 一控制電路’係用以調整記憶胞之臨限電壓，其中該 控制電路的功能包括： (a) 偵測該陣列中之被過度抹除的記憶胞，其中該被過 度抹除的記憶胞的臨限電壓比一臨限電壓Vtemill小； (b) 產生一臨限電壓調整訊號，使被過度抹除之記憶胞 的臨限電壓趨近一電壓Vtsp ’且其値在¥%„^與Vtemax2 間，其中乂1(^11與Vteniax代表的是記憶胞在抹除後之狀態 中臨限電壓之最大値與最小値。 15. 如申請專利範圍第14項所述之積體電路，其中， 該控制電路之功能更包括偵測抹除中之記憶胞的存在’其 中該些抹除中之記憶胞有一臨限電壓’且其値大於Vt—。 16. 如申請專利範圍第15項所述之積體電路’其中， 該控制電路之功能更包括對偵查出的上述之抹除中之記 憶胞施加一抹除脈衝。 17. 如申請專利範圍第16項所述之積體電路’其中’ 該控制電路之功能更包括改正被抹除脈衝所造成的.新的 被過度抹除的記憶胞，其中該改正方式係以一軟性之程式 化脈衝來調整該新的被過度抹除的記憶胞之臨限電壓’以 使其分佈落於乂^^與Vtemax之間。 18. 如申請專利範圍第16項所述之積體電路，其中’ 該控制電路之功能更包括在對該陣列整個施以抹除脈衝 之前不需要再加一個程式化脈衝。 19. 如申請專利範圍第14項所述之積體電路’其中’ ' 23 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） <請先閲讀背面之注意事項再填寫本頁) '裝. 訂· T V 經濟部中央標準局員工消費合作社印製 403 o 3a as Β8 3699twi'.doc/008 C8 D8 六、申請專利範圍 該控制電路之功能更包括對記憶胞之臨限電壓以一收斂 性之循環作調整，在該循環中會對該整個陣列發出一軟性 之程式化脈衝，以使陣列中之記憶胞的臨限電壓收斂至 ^^丨_與Vtemax之間。 20. —種製造快閃記憶體積體電路的方法，其中該方 法包括下列步驟： (a) 提供一種上述積體電路中快閃記憶胞的陣列，該記 憶胞有一傳導的臨限電壓，，一控制閘極，一浮至閘極， 一源極與一亟極； (b) 提供耦合至該陣列之週邊支援電路，其中包括一電 源供應器，陣列式位址解碼器，複數個計數器與計時器， 複數個感應放大器，輸出/輸入緩衝器，記憶胞指位器； 以及 (c) 提供一控制電路，係用以調整記憶胞之臨限電壓， 其中該控制電路的功能包括： i) 偵測該陣列中之被過度抹除的記憶胞，其中該被過 度抹除的記憶胞的臨限電壓比一臨限電壓Vtemi〆」、，其中 Vteniin爲記憶胞在抹除後之狀態時臨限電壓之最小値；以 及 ii) 產生一臨限電壓調整訊號，使被過度抹除之記憶 胞的臨限電壓趨近一電壓Vtsp，且其値在Vtemin與Vtemax 之間，其中Vtemill與VtemaxR表的是記憶胞在抹除後之狀 態中臨根電壓之最大値與最小値。 21. 如申請專利範圍第20項所述之製造快閃記憶體 y 24 本紙張尺νΐ適用中國國家標準（CNS ) A4規格（21〇><297公釐） (請先聞讀背面之注意事項再填寫本頁) 1裝. 訂 Άί— 3699twf.doc/008 408331 A8 B8 C8 D8 經濟部中夹標準局貝工消費合作社印製 六、申請專利範圍 積體電路的方法，其中，該控制電路之功能更包括偵測抹 除中之記億胞的存在，其中該些抹除中之記憶胞有一臨限 電壓，且其値大於Vteniax。 22. 如申請專利範圍第21項所述之製造快閃記憶體 積體電路的方法，其中，該控制電路之功能更包括只有在 抹除中之記憶胞被偵測出來的情況時才會對上述陣列施 加一抹除脈衝。 23. 如申請專利範圍第22項所述之製造快閃記憶體 積體電路的方法，其中，該控制電路之功能更包括改正被 抹除脈衝所造成的新的被過度抹除的記憶胞，其改正方式 係以調整該新的被適度抹除的記憶胞之臨限電壓，以使其 分佈落於Vte—與 Vtemax之間。. 24. 如申請專利範圍第23項所述之製造快閃記憶體 積體電路的方法，其中，該控制電路之功能更包括在對該 陣列整個施以抹除脈衝之前不需要再加一個程式化脈 衝。 25. —種過度抹除之改正電路，係用以改正快閃記憶 胞陣列中之被過度抹除之記憶胞’其中上述之電路包括： 一控制電路，該電路係用以執行偵測被過度抹除之記 憶胞之步驟，以及改正該過度抹除之情形，其中之功能包 括. ⑴該控制電路能在偵測被過度抹除的記憶胞過程 中，偵測出了臨限電壓，且其値比臨限電壓，其 中Vtemill爲記憶胞在過度抹除偵測過程中記憶胞的抹除後 t 25 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） (請先聞讀背面之注意事項再填寫本頁) 訂 V. 經濟部智慧財產局員工消費合作社印製 4 Ο 8 S 3 i Α8^___________—:.- .，-.. > 丨 3 6991 \ν ΙΊ , d 〇 c / 〇 〇 2 B| \\；；\ 第K7 l I 7 M 8號導利範®1呤正頁 D8l 3.¾¾¾ ；,. j 修正日期89/3/27 ----"" ""~' ! 丨:丨.！ / -.] 一 _ ..·-.·-，‘·.’-· '"' 六、申請專利範圍 一-一 狀態的臨限電壓之最小値； (ii)該控制電路能產生一臨限電壓調整訊號，使被過 度抹除之記憶胞的臨限電壓趨近一電壓vtsp ’其中 vt,mhl<= vtsp <= vt_,x ’其中vt_x代表的是記憶胞在抹 除後之狀態中臨限電壓之最大値° 26. 如申請專利範圍第25項所述之過度抹除之改正 電路，其中，該控制電路之功能包括在抹除記憶胞之動作 中偵測抹除中之記憶胞的存在，其中該些抹除中之記憶胞 有一臨限電壓，且其値大於vtemax。 27. 如申請專利範圍第26項所述之過度抹除之改正 電路，其中，該控制電路之功能包括只有在抹除之動作中 有抹除中之記憶胞被偵測出來的情況時才會對上述陣列 施加一抹除脈衝。 28. 如申請專利範圍第27項所述之過度抹除之改正 電路，其中，該控制電路在施加抹除脈衝前不需要先施加 一程式化脈衝。 29. —種臨限電壓之改正電路，係用以調整快閃記憶 胞陣列中快閃記憶胞之臨限電壓，其中該電路包括： 一控制電路，其中該電路包括： (a) —訊號產生電路，係用以產生一臨限電壓調整訊 號； (b) —臨限電壓偵測電路，係用以偵測快閃記憶胞中有 一較臨限電壓Vttmin小之一次臨限電壓，其中Vtemill爲記 憶胞在抹除後之狀態時所會有之最小臨限電壓値； 26 -ty—r ^----------r 1 11 - - (請先閱讀背面之注意事項再填寫本頁) 訂· T錄 本紙張尺度適用、中國國家標準（CNS)A4規格（210 X 297公釐） A8B8C8D8 408331 \ .doc/002 六、申請專利範圍 其中該控制電路能產生一臨限電壓調整訊號，以調整 任何有該次臨限電壓之記憶胞，使該些記憶胞之臨限電壓 會固定於一目標之臨限電壓Vtsp，其中Vtemin<= Vtsp <= ，其中Vt_ax爲記憶胞在抹除後之狀態中所會有的最 大臨限目標。 30. 如申請專利範圍第29項所述之臨限電壓之改正 電路，其中，該臨限電壓偵測電路之功能包括偵測抹除中 之記億胞的存在，其中該抹除中之記憶胞之臨限電壓較 Vtemu爲大。 31. 如申請專利範圍第30項所述之臨限電壓之改正 電路，其中，該訊號產生電路之功能包括在偵測到抹除中 之記憶胞的存在時便對上述陣列發射一抹除脈衝。 32. 如申請專利範圍第30項所述之臨限電壓之改正 電路，其中，該控至電路之功能包括在施加抹除脈衝前不 需要先施加一程式化脈衝。 33. —種電路，其中該電路係用以壓縮一快閃記億陣 列中快閃記憶胞之臨限電壓之分布，其中該電路包括： 一訊號產生電路，係用以產生一用以抹除該陣列之記 憶胞的抹除訊號，並產生一臨限調整控制訊號； 一控制電路，係用以控制訊號產生電路與執行一臨限 調整動作，包括： (a)在該陣列收到任何抹除訊號之後，該臨限調整動作 便會_始執行，其中該動作會負責決定一計胞中是否有一 次臨限電壓，其中該臨限電壓之値較ν^ηιίη低，其中該 本紙張尺度適用中國國家標準（CNS>A4視格（210 χ 297公釐） ^^1 3 ^^1 ^^1 n· UK up I --真'·, · J (請先閱讀背面之注意事項再填寫本頁) · 線- 經濟部智慧財產局員工消費合作社印製 A8B8C8D8 六 經濟部智慧財產局員工消費合作社印製 3699ΐ\νΠ 申請專利範圍 Vtemin爲言己憶胞在抹除狀態中會有之最小臨限電壓値；以 及 (b)如果有記憶胞的臨限電壓之値比Vtemhl低的話，該 臨限調整控制訊號便會施於該陣列，以使該記憶胞之臨限 電壓値落於Vtemill與Vtemax之間’其中VtEmax爲記憶胞在 抹除後之狀態中所會有的最大臨限電壓。 34.如申請專利範圍第33項所述之電路，其中，該 控制電路之功能包括執fj 一過度抹除之動作，其中該動作 係用以偵測被過度抹除之記憶胞的存在，其中該被過度抹 除之記憶胞會有一比Vtemil,小之臨限電壓。 35·如申請專利範圍第33項所述之電路，其中，該 訊號只有在偵測到抹除中之記憶胞時才會發出。 36·如申請專利範圍第35項所述之電路，其中，在 施加該抹除脈衝前不需要先施加一程式化脈衝。 37. 如申請專利範圍第34項所述之電路，其中，該 控制電路之功能包括產生一第二臨限調整控制訊號，以在 記憶胞有被過度抹除之情況下，對上述之記憶胞的臨限電 壓之分布作壓縮。 38. —種電路，其中該電路係用以抹除一快閃記憶陣 列之快閃記憶胞，其中該電路包括： 一訊號產生電路，係用以產生一用以抹除該陣列之 記憶胞的抹除訊號，並產生一臨限調整控制訊號； 一控制電路，係用以控制該訊號產生電路與執行一過 度抹除與抹除中之動作，包括： 28 (請先閱讀背面之注意事項再填寫本頁) P裘--------訂-------：！線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 3 6 9 9 ι \ 408861 B8 3 6 9 9 ι \ 408861 B8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 (a) 在任何過度抹除動作，或是抹除中之動作執行完畢 後，對該陣列施以一抹除訊號； (b) 若該訊號已施於該陣列，便會開始執行一收斂動 作，其中該動作包括： i)判定該快閃記憶胞是否有一低於Vtemill或高於Vte,11;lx 之次臨限電壓’其中▽[(^,1爲記憶胞在抹除後之狀態中所 會有的最小臨限電壓，¥^|11：1；4爲記憶胞在抹除後之狀態中所 會有的最大臨限電壓； i i)如果在該收斂動作中有記億胞被判定爲其臨限電 壓低於Vtt.min ’該動作便會對該陣列施以一第一臨限調整 控制訊號；以及 iii)如果在該收斂動作中有記憶胞被判定爲其臨限電 壓高於’該動作便會對該陣列施以一第二臨限調整 控制訊號； 其中該些記憶胞之臨限電壓會被控制在Vtemh1與 Vtemax 之間。 39.如申請專利範圍第38項所述之電路，其中，該 第一臨限調整控制訊號爲一軟性之程式化脈衝，該第二臨 限調整控制訊號爲一整體性的臨限電壓之收斂。 4〇.如申請專利範圍第38項所述之電路，其功能更 包括對過度抹除之偵測與改正動作之控制，以對上述陣列 施以一軟性之程式化脈衝，並使其中之被過度抹除之記憶 胞改正過來。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) '裝----^-----訂------—丨|錄 _μ