JPH07334993A - Ｅｅｐｒｏｍ - Google Patents
ＥｅｐｒｏｍInfo
- Publication number
- JPH07334993A JPH07334993A JP12791694A JP12791694A JPH07334993A JP H07334993 A JPH07334993 A JP H07334993A JP 12791694 A JP12791694 A JP 12791694A JP 12791694 A JP12791694 A JP 12791694A JP H07334993 A JPH07334993 A JP H07334993A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- program
- voltage
- circuit
- limiter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 書き換え回数がある程度まで達し電荷の注入
量が減少したメモリセルをより高い電圧でプログラムし
電荷の注入量を増やし、書き換え寿命を延ばす。 【構成】 高電圧を任意の電圧に変換するリミッタ回路
とメモリセルのしきい値をプログラム動作中に検出する
回路とからなる。 【効果】 書き換え寿命を延ばすことができる。
量が減少したメモリセルをより高い電圧でプログラムし
電荷の注入量を増やし、書き換え寿命を延ばす。 【構成】 高電圧を任意の電圧に変換するリミッタ回路
とメモリセルのしきい値をプログラム動作中に検出する
回路とからなる。 【効果】 書き換え寿命を延ばすことができる。
Description
【０００１】
【産業上の利用分野】この発明は、ＥＥＰＲＯＭに関す
る。
る。
【０００２】
【従来の技術】従来、図４に示すような回路構成を持つ
ＥＥＰＲＯＭにおいて、プログラム制御回路２４からの
信号を受け、高電圧発生回路２５によって発生する電圧
をリミッタ回路２６によってプログラムに適切な一定値
にし、前記電圧によりメモリアレイ２７へのプログラム
を行っていた。
ＥＥＰＲＯＭにおいて、プログラム制御回路２４からの
信号を受け、高電圧発生回路２５によって発生する電圧
をリミッタ回路２６によってプログラムに適切な一定値
にし、前記電圧によりメモリアレイ２７へのプログラム
を行っていた。
【０００３】
【発明が解決しようとする課題】しかし従来のＥＥＰＲ
ＯＭでは、プログラムを行う高電圧が一定なため書き換
え回数がある程度まで達するとメモリセルへの電荷の注
入量が少なくなり、書き込み・消去のしきい値の差がな
くなってしまい、それ以上プログラムすることが出来な
いという課題があった。本発明は、従来のこのような課
題を解決するため、プログラム中にメモリセルのしきい
値を検出しその結果を以てプログラム電圧を書き換えに
必要な値以上に切り換え、書き換え回数を延ばす機能を
有することを特徴とするＥＥＰＲＯＭを得ることであ
る。
ＯＭでは、プログラムを行う高電圧が一定なため書き換
え回数がある程度まで達するとメモリセルへの電荷の注
入量が少なくなり、書き込み・消去のしきい値の差がな
くなってしまい、それ以上プログラムすることが出来な
いという課題があった。本発明は、従来のこのような課
題を解決するため、プログラム中にメモリセルのしきい
値を検出しその結果を以てプログラム電圧を書き換えに
必要な値以上に切り換え、書き換え回数を延ばす機能を
有することを特徴とするＥＥＰＲＯＭを得ることであ
る。
【０００４】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、プログラムを行う高電圧を任意の値に変
換するリミッタ回路と、前記任意の電圧によりプログラ
ムされたメモリセルのしきい値をプログラム動作中に検
出する回路と、前記検出結果によりリミッタで変換され
る電圧値を書き換えに必要な値以上に切り換える手段を
有し、書き換え回数がある程度まで達しメモリセルへの
電荷の注入量が少なくなった時に、前記電圧値を切り換
えメモリセルへの電荷の注入量を増やし書き換え寿命を
延ばす機能が図れるようにした。
に、本発明は、プログラムを行う高電圧を任意の値に変
換するリミッタ回路と、前記任意の電圧によりプログラ
ムされたメモリセルのしきい値をプログラム動作中に検
出する回路と、前記検出結果によりリミッタで変換され
る電圧値を書き換えに必要な値以上に切り換える手段を
有し、書き換え回数がある程度まで達しメモリセルへの
電荷の注入量が少なくなった時に、前記電圧値を切り換
えメモリセルへの電荷の注入量を増やし書き換え寿命を
延ばす機能が図れるようにした。
【０００５】
【作用】上記のように構成されたＥＥＰＲＯＭにおいて
は、書き換え回数がある程度まで達し、電荷の注入量が
減少したメモリセルをプログラム電圧を切り換え再度プ
ログラムすることによりメモリセルへの電荷の注入量が
増え、書き換え寿命が延びることとなる。
は、書き換え回数がある程度まで達し、電荷の注入量が
減少したメモリセルをプログラム電圧を切り換え再度プ
ログラムすることによりメモリセルへの電荷の注入量が
増え、書き換え寿命が延びることとなる。
【０００６】
【実施例】以下に、この発明の実施例を図に基づいて説
明する。図１は、本発明の実施例の一つである。プログ
ラム制御回路１は高電圧発生回路２、リミッタ回路３を
構成するリミッタを切り換える７、８、９、１１と検出
回路１３に接続され、前記高電圧発生回路２は前記リミ
ッタ回路３を構成するリミッタ４、５、６、１０に接続
され、リミッタ回路３は最小の電圧値に制御するリミッ
タ４、前記リミッタ４で制御される電圧値よりも高い電
圧に制御するリミッタ５、前記制御された電圧値よりも
だんだんと高い電圧に制御するよう設定されたリミッタ
６、メモリセルのしきい値を検出するときのメモリセル
のゲート電圧を制御するリミッタ１０とそれぞれのリミ
ッタを切り換えるスイッチ７、８、９、１１で構成され
ていてメモリアレイ１２に接続され、検出回路１３はメ
モリアレイ１２と判定の基準となる基準電流発生回路１
４に接続された構成になっている。
明する。図１は、本発明の実施例の一つである。プログ
ラム制御回路１は高電圧発生回路２、リミッタ回路３を
構成するリミッタを切り換える７、８、９、１１と検出
回路１３に接続され、前記高電圧発生回路２は前記リミ
ッタ回路３を構成するリミッタ４、５、６、１０に接続
され、リミッタ回路３は最小の電圧値に制御するリミッ
タ４、前記リミッタ４で制御される電圧値よりも高い電
圧に制御するリミッタ５、前記制御された電圧値よりも
だんだんと高い電圧に制御するよう設定されたリミッタ
６、メモリセルのしきい値を検出するときのメモリセル
のゲート電圧を制御するリミッタ１０とそれぞれのリミ
ッタを切り換えるスイッチ７、８、９、１１で構成され
ていてメモリアレイ１２に接続され、検出回路１３はメ
モリアレイ１２と判定の基準となる基準電流発生回路１
４に接続された構成になっている。
【０００７】図２は、本発明の実施例でプログラム電圧
値を変え再プログラムするときのプログラムタイミング
である。１５はプログラム時間、１６は消去時間、１７
はメモリセルのしきい値を検出する時間、１８は消去時
間、１９は書き込み時間である。
値を変え再プログラムするときのプログラムタイミング
である。１５はプログラム時間、１６は消去時間、１７
はメモリセルのしきい値を検出する時間、１８は消去時
間、１９は書き込み時間である。
【０００８】図３は、本発明の実施例でプログラム電圧
値を変えないときのプログラムタイミングである。２０
はプログラム時間、２１は消去時間、２２はメモリセル
のしきい値を検出する時間、２３は書き込み時間であ
る。最初、プログラム制御回路１はプログラム命令を受
けるとスイッチ７をＯＮ他のスイッチ８、９、１１をＯ
ＦＦにし、リミッタ４で制御される電圧でメモリセルの
データ消去を行う（１６、２１）。次にプログラム制御
回路１はスイッチ１１をＯＮ他のスイッチ７、８、９を
ＯＦＦにし、リミッタ１０で制御される電圧をメモリセ
ルのゲート電圧とし検出回路１３により基準電流発生回
路１４により発生する電流とメモリセルに流れる電流を
比較しメモリセルのしきい値が書き換え寿命に達してい
るかを判定し（１７）、達していればプログラム制御回
路１はスイッチ８をＯＮ他のスイッチ７、９、１１をＯ
ＦＦにし、リミッタ５で制御される電圧で再度プログラ
ムを行い、次のプログラムから最初にスイッチ８をＯＮ
にして消去を始めるよう情報を記憶する。前記判定でメ
モリセルのしきい値が書き換え寿命に達していなければ
プログラム制御回路１はリミッタの切り換えをせずに書
き込みを行う（２３）。以降、同様にプログラム動作に
おいて、メモリセルのデータ消去を行った後前記メモリ
セルのしきい値を検出しその結果によりリミッタを順次
制御される電圧値が高くなるよう切り換えて行く。
値を変えないときのプログラムタイミングである。２０
はプログラム時間、２１は消去時間、２２はメモリセル
のしきい値を検出する時間、２３は書き込み時間であ
る。最初、プログラム制御回路１はプログラム命令を受
けるとスイッチ７をＯＮ他のスイッチ８、９、１１をＯ
ＦＦにし、リミッタ４で制御される電圧でメモリセルの
データ消去を行う（１６、２１）。次にプログラム制御
回路１はスイッチ１１をＯＮ他のスイッチ７、８、９を
ＯＦＦにし、リミッタ１０で制御される電圧をメモリセ
ルのゲート電圧とし検出回路１３により基準電流発生回
路１４により発生する電流とメモリセルに流れる電流を
比較しメモリセルのしきい値が書き換え寿命に達してい
るかを判定し（１７）、達していればプログラム制御回
路１はスイッチ８をＯＮ他のスイッチ７、９、１１をＯ
ＦＦにし、リミッタ５で制御される電圧で再度プログラ
ムを行い、次のプログラムから最初にスイッチ８をＯＮ
にして消去を始めるよう情報を記憶する。前記判定でメ
モリセルのしきい値が書き換え寿命に達していなければ
プログラム制御回路１はリミッタの切り換えをせずに書
き込みを行う（２３）。以降、同様にプログラム動作に
おいて、メモリセルのデータ消去を行った後前記メモリ
セルのしきい値を検出しその結果によりリミッタを順次
制御される電圧値が高くなるよう切り換えて行く。
【０００９】
【発明の効果】本発明は、以上説明したように、プログ
ラム中にメモリセルのしきい値を検出しその結果により
プログラム電圧を制御するリミッタを切り換えプログラ
ム電圧を高くして再度プログラムする構成としたので、
書き換え回数がある程度まで達し電荷の注入量が減少し
たメモリセルをより高い電圧で再度プログラムしメモリ
セルへの電荷の注入量を増やし書き換え寿命を延ばす効
果がある。
ラム中にメモリセルのしきい値を検出しその結果により
プログラム電圧を制御するリミッタを切り換えプログラ
ム電圧を高くして再度プログラムする構成としたので、
書き換え回数がある程度まで達し電荷の注入量が減少し
たメモリセルをより高い電圧で再度プログラムしメモリ
セルへの電荷の注入量を増やし書き換え寿命を延ばす効
果がある。
【図１】本発明の実施例のＥＥＰＲＯＭのブロック図で
ある。
ある。
【図２】本発明の実施例のＥＥＰＲＯＭのプログラムタ
イミング図１である。
イミング図１である。
【図３】本発明の実施例のＥＥＰＲＯＭのプログラムタ
イミング図１である。
イミング図１である。
【図４】従来のＥＥＰＲＯＭのブロック図である。
１、２４ プログラム制御回路 ２、２５ 高電圧発生回路 ３、４、５、６、１０、２６ リミッタ回路 ７、８、９、１１ スイッチ １２、２７ メモリアレイ １３ 検出回路 １４ 基準電流発生回路 １５、２０ プログラム時間 １６、、１８、２１ 消去時間 １７、２２ 検出時間 １９、２３ 書き込み時間
Claims (5)
- 【請求項１】 メモリセルと、前記メモリセルへプログ
ラム電圧を与える高電圧発生回路とを有するＥＥＰＲＯ
Ｍにおいて、前記メモリセルのしきい値を検出する検出
回路により、検出されたメモリセルのしきい値に応じ
て、前記プログラム電圧を設定することを特徴とするＥ
ＥＰＲＯＭ。 - 【請求項２】 前記ＥＥＰＲＯＭは、前記プログラム電
圧を任意の電圧に変換するリミッタ回路を有し、前記リ
ミッタ回路は、前記検出回路により検出されたメモリセ
ルのしきい値に応じてプログラム電圧を設定することを
特徴とするＥＥＰＲＯＭ。 - 【請求項３】 前記検出回路からの出力はプログラム制
御回路に入力され、前記リミッタ回路は複数のリミッタ
から成り、かつ、前記各リミッタを選択的に切り替える
選択手段を有し、前記選択手段は前記プログラム制御回
路により制御されるものであり、前記プログラム制御回
路は、前記検出されたメモリセルのしきい値に応じて前
記複数のリミッタのいずれかを選択することを特徴とす
る請求項２記載のＥＥＰＲＯＭ。 - 【請求項４】 前記メモリセルの書き換え時のプログラ
ム電圧におけるプログラムタイミングには、少なくとも
メモリセルのしきい値検出時間が含まれることを特徴と
する請求項１記載のＥＥＰＲＯＭ。 - 【請求項５】 前記プログラムタイミングには、消去時
間、メモリセルのしきい値検出時間、消去時間、およ
び、書き込み時間が含まれることを特徴とする請求項４
記載のＥＥＰＲＯＭ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12791694A JPH07334993A (ja) | 1994-06-09 | 1994-06-09 | Ｅｅｐｒｏｍ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12791694A JPH07334993A (ja) | 1994-06-09 | 1994-06-09 | Ｅｅｐｒｏｍ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07334993A true JPH07334993A (ja) | 1995-12-22 |
Family
ID=14971819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12791694A Pending JPH07334993A (ja) | 1994-06-09 | 1994-06-09 | Ｅｅｐｒｏｍ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07334993A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100255895B1 (ko) * | 1996-08-20 | 2000-05-01 | 가네꼬 히사시 | 반도체 장치 |
| US6266276B1 (en) | 1998-12-17 | 2001-07-24 | Fujitsu Limited | Non-volatile semiconductor memory device and internal operation method for said non-volatile semiconductor memory device |
| KR100469674B1 (ko) * | 1997-12-11 | 2005-06-27 | 아믹 테크놀로지 인코퍼레이티드 | 플래시메모리어레이를소거하기위한회로및방법 |
-
1994
- 1994-06-09 JP JP12791694A patent/JPH07334993A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100255895B1 (ko) * | 1996-08-20 | 2000-05-01 | 가네꼬 히사시 | 반도체 장치 |
| KR100469674B1 (ko) * | 1997-12-11 | 2005-06-27 | 아믹 테크놀로지 인코퍼레이티드 | 플래시메모리어레이를소거하기위한회로및방법 |
| US6266276B1 (en) | 1998-12-17 | 2001-07-24 | Fujitsu Limited | Non-volatile semiconductor memory device and internal operation method for said non-volatile semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100555243B1 (ko) | 반도체 기억장치 및 그 제어방법 | |
| KR100522561B1 (ko) | 메모리 셀마다 단일 또는 다중 디지털 비트들을 저장 및 검색하기 위한 안정 회로 및 기술 | |
| US4937787A (en) | Programmable read only memory with means for discharging bit line before program verifying operation | |
| US4763305A (en) | Intelligent write in an EEPROM with data and erase check | |
| US7006371B2 (en) | Semiconductor memory device and method for programming and erasing a memory cell | |
| TW343307B (en) | Nonvolatile memory system and nonvolatile semiconductor memory | |
| JPH11154394A (ja) | 誤り検出及び訂正を備えた多値レベル不揮発性メモリ | |
| WO1997049086A1 (en) | Flash memory address decoder with novel latch | |
| US20080089142A1 (en) | Voltage generation circuit, flash memory device including the same and method for programming the flash memory device | |
| CA2344791A1 (en) | Programming flash memory analog storage using coarse-and-fine sequence | |
| JPH1070205A (ja) | 非揮発性メモリセル及びこの非揮発性メモリセルをプログラムする方法 | |
| JPH02126497A (ja) | メモリのメモリセルをプログラムする方法と、この方法を実施するための回路 | |
| EP0828255B1 (en) | Data sensing apparatus and method of multi-bit cell | |
| US5210716A (en) | Semiconductor nonvolatile memory | |
| JPH10199269A (ja) | 多重ビットメモリセルのデータのセンシング装置及び方法 | |
| KR900013522A (ko) | 반도체 불휘발성 기억장치와 그것을 사용한 정보처리시스템 | |
| US6256702B1 (en) | Nonvolatile memory device with extended storage and high reliability through writing the same data into two memory cells | |
| JPH07334993A (ja) | Ｅｅｐｒｏｍ | |
| US6040994A (en) | Method for writing in an electrically modifiable non-volatile memory | |
| US5381366A (en) | Non-volatile semiconductor memory device with timer controlled re-write inhibit means | |
| JPH08335400A (ja) | 不揮発性メモリセルの限界電圧自動検証回路及びこれを利用した不揮発性メモリセルのプログラム及び消去状態の確認方法 | |
| US5721705A (en) | Circuitry for controlling a threshold voltage in a flash memory cell | |
| US6144588A (en) | Monolithically integrated generator of a plurality of voltage values | |
| KR100193898B1 (ko) | 플래쉬 메모리 장치 | |
| KR100237008B1 (ko) | 플래쉬 메모리셀의 소거 방법 및 그 장치 |