KR100237008B1

KR100237008B1 - 플래쉬 메모리셀의 소거 방법 및 그 장치

Info

Publication number: KR100237008B1
Application number: KR1019960074994A
Authority: KR
Inventors: 박주원; 박형래
Original assignee: 김영환; 현대전자산업주식회사
Priority date: 1996-12-28
Filing date: 1996-12-28
Publication date: 2000-03-02
Also published as: KR19980055758A

Abstract

본 발명은 플래쉬 이이피롬 셀의 각 섹터를 섹터 별로 순차적으로 소거하되, 어느 한 섹터에 소거를 위한 드레인 바이어스 전압을 인가하고, 일정 시간 후 그 다음 섹터에 소거를 위한 드레인 바이어스 전압을 서로 중첩(Overlap)되게 인가함으로써, 소거 동작 시간과 피크 전류(Peak current)를 줄일 수 있도록 한 플래쉬 메모리셀의 소거 방법 및 그 장치에 관한 것이다.

Description

플래쉬 메모리셀의 소거 방법 및 그 장치

본 발명은 플래쉬 이이피롬(EEPROM)과 같이 읽기(Read), 쓰기(Program) 및 지우기(Erase)가 가능한 기억 소자를 효과적으로 소거하기 위한 것으로, 특히 섹터별로 순차적으로 소거하되, 어느 한 섹터에 소거를 위한 드레인 바이어스 전압을 인가하고, 일정 시간 후 그 다음 섹터에 소거를 위한 드레인 바이어스 전압을 서로 중첩(Overlap)되게 인가함으로써, 소거 동작 시간과 피크 전류(Peak current)를 줄일 수 있도록 한 플래쉬 메모리셀의 소거 방법 및 그 장치에 관한 것이다.

종래의 칩 소거(Chip erase) 방식은 n개의 섹터로 구성되어진 셀 어레이를 섹터와 상관없이 전체의 셀 어레이를 동시에 선택하여, 각각의 셀에 소거 동작 조건의 바이어스 전압을 제3도에 도시된 바와 같이 인가하였다. 이러한 종래의 소거 방식은 초기 소거 동작 전류가 큰 단점이 있다. 특히 집적도가 커질수록 셀에서의 밴드간 터널링(band to band tunneling) 현상에 의해 드레인(Vd) 전류는 더욱 커지게 되어 드레인에 전압 강하가 생기게 된다. 이로 인해 소거 동작에 영향을 주거나 잡음 발생의 원인이 되고, 급속 라인의 신뢰성에 문제를 발생시키게 된다.

또 다른 방법으로는 섹터를 각각 순차적으로 소거하는 방법으로, 한 섹터의 소거 동작이 완전히 종료된 후 그 다음 섹터를 선택하여 소거 동작을 재 수행하게 된다. 이 경우에는 초기 피크 전류는 줄일 수 있으나 소거 동작을 섹터가 변할 때마다 수행함으로서 소거 동작 시간이 오래 걸리는 단점이 있다.

제4도의 전류(Id) 값은 게이트에 네거티브 전압을 인가하고, 드레인 전압(Vd)을 변화할 때 초기에 발생하는 밴드간 터널링 전류 특성이다. 터널링 전류를 줄이기 위해 드레인을 만드는 방법으로 소량(dose)을 제어하였으나 너무 작은 밴드간 터널링 전류는 소거 특성에 직접적인 영향을 미치게 된다.

따라서, 본 발명은 섹터 별로 순차적으로 소거하되, 어느 한 섹터에 소거를 위한 드레인 바이어스 전압을 인가하고, 일정 시간 후 그 다음 섹터에 소거를 위한 드레인 바이어스 전압을 서로 중첩(Overlap)되게 인가함으로써, 소거 동작 시간과 피크 전류(Peak current)를 줄일 수 있도록 한 플래쉬 메모리셀의 소거 방법 및 그 장치를 제공하는 데 그 목적이 있다.

상술한 목적을 달성하기 위한 본 발명에 따른 플래쉬 메모리셀의 소거 방법은 플래쉬 메모리 셀 어레이를 n개의 섹터로 나누어 섹터 별로 순차적으로 소거하되, 어느 한 섹터에 소거를 위한 드레인 바이어스 전압을 인가하고, 일정 시간 후 그 다음 섹터에 소거를 위한 드레인 바이어스 전압을 서로 중첩되게 인가하여 소거하도록 하는 것을 특징으로 한다.

또한, 셀 어레이의 각 섹터에 Z-디코더를 통해 네거티브 바이어스 전압을 동시에 인가하는 차지 펌프와, 상기 각 섹터에 드레인 바이어스 전압을 중첩시켜 드레인 스위칭 수단을 통해 공급하도록 하는 드레인 바이어스 전압 발생기와, 상기 드레인 스위칭 수단을 제어하기 위한 Y-디코더와, 상기 Y-디코더를 제어하기 위한 섹터 어드레스 카운터와, 상기 셀 어레이의 각 섹터를 선택하는 X-디코더로 구성된 것을 특징으로 한다.

제1도는 본 발명에 따른 플래쉬 메모리셀의 소거 방법을 설명하기 위해 도시한 하드웨어의 구성도.

제2도는 본 발명에 따른 플래쉬 메모리셀의 소거 방법을 설명하기 위해 도시한 타임 차트도.

제3도는 플래쉬 메모리셀 소거 방법을 설명하기 위해 도시한 메모리셀의 단면도.

제4도는 플래쉬 메모리셀의 소거 방법을 설명하기 위해 도시한 시간에 따른 전류 특성도.

제5도는 본 발명에 따른 플래쉬 메모리셀의 소거 방법을 설명하기 위해 도시한 섹터 어드레스 카운터 및 Y-디코더의 회로도.

* 도면의 주요부분에 대한 부호의 설명

1 : 셀 어레이 2 : 차지 펌프

3 : Z-디코더 4 : 드레인 바이어스 전압 발생기

5, 12 : Y-디코더 6 : 드레인 스위칭 수단

7, 11 : 섹터 어드레스 카운터 8 : X-디코더

본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

소거 동작시 제3도에 도시한 바이어스 조건을 가진 셀로 이루어진 셀 어레이를 제1도에 도시된 바와 같이 셀 어레이(1)를 n개의 섹터로 분리하게 된다. 각 섹터의 프로그램 게이트(P/G)는 차지 펌프(2)로 부터 Z-디코더(3)를 통해 네거티브 바이어스 전압이 동시에 인가되게 된다. 각각의 섹터의 드레인에 공급되는 전압은 드레인 바이어스 전압 발생기(4)로 부터 제2도에 도시된 바와 같이 일정한 지연 시간(11)이 지난 후에 그 다음 섹터에 중첩(t2)시켜 드레인 스위칭 수단(6)을 통해 공급하게 된다. 상기 드레인 스위칭 수단(6)은 Y-디코더(5)의 동작에 따라 스위칭되고, Y-디코더(5)는 섹터 어드레스 카운터(7)에 의해 동작되게 된다. 그리고, 도면부호 8은 X-디코더로서, 셀어레이(1)의 각 섹터를 선택하게 된다.

제5도는 본 발명에 따른 플래쉬 메모리셀의 소거 방법을 설명하기 위해 도시한 섹터 어드레스 카운터 및 Y-디코더의 회로도이다.

섹터 어드레스 카운터(11)는 제2도에 도시된 바와 같이 각각의 섹터가 바이어스 시간(Tt)을 가지고 일정 지연시간(11) 간격으로 순차적으로 바이어싱 될 수 있도록 제어하는 클럭신호를 발생하게 된다.

섹터 어드레스 카운터(11)의 출력 신호(CLK0 내지 CLKn)가 Y-디코더(12)를 제어함으로써, 각 섹터의 드레인 스위치 회로가 드레인 바이어스 전압 발생기로부터 순차적으로 셀의 드레인단으로 드레인 전압(Vd)이 인가되게 된다. 이때, 칩 소거하는데 걸리는 시간은 소거 동작을 위해 바이어싱 되는 시간(Tt)과 섹터 수(n)와 일정 지연 시간(11)에 의해 결정되게 된다.

상기 섹터 어드레스 카운터(11)는 다수의 플립플롭으로 구성된 타이머(13)와 일정 지연 시간(11) 후 일정 주기(Tt)를 갖는 출력 신호인 클럭신호(CLK0 내지 CLKn)를 발생하는 디코딩 회로(14)로 구성되어 있다.

상술한 바와 같이 본 발명에 의하면 섹터 별로 순차적으로 소거하되, 어느 한 섹터에 소거를 위한 드레인 바이어스 전압을 인가하고, 일정 시간 후 그 다음 섹터에 소거를 위한 드레인 바이어스 전압을 서로 중첩(Overlap)되게 인가함으로써, 소거 동작 시간과 초기 피크 전류(Peak current)를 줄일 수 있어 셀의 드레인단 전압 강하를 방지하여 소거 동작을 단축시킬 수 있는 탁월한 효과가 있다.

Claims

읽기, 쓰기 및 지우기가 가능한 플래쉬 메모리셀의 소거 방법에 있어서, 플래쉬 메모리 셀 어레이를 n개의 섹터로 나누어 섹터 별로 순차적으로 소거하되, 어느 한 섹터에 소거를 위한 드레인 바이어스 전압을 인가하고, 일정 시간 후 그 다음 섹터에 소거를 위한 드레인 바이어스 전압을 서로 중첩되게 인가하여 소거하도록 하는 것을 특징으로 하는 플래쉬 메모리셀의 소거 방법.
제1항에 있어서, 상기 n개의 섹터로 나누어진 플래쉬 메모리 셀 어레이를 각 섹터에 대해 독립적으로 소거하거나, 또는 일부의 섹터를 한번에 소거하거나 칩 전체를 한번에 소거하도록 하는 것을 특징으로 하는 플래쉬 메모리셀의 소거 방법.
제2항에 있어서, 상기 일부의 섹터 또는 칩 전체를 한번에 소거하기 위해 소거 동작 조건을 각 섹터에 공급함에 있어서, 어느 한 섹터에 소거 동작 조건을 공급한 후, 상기 어느 한 섹터의 소거 동작 조건이 회복되기 전에 그 다음 섹터에 소거 동작 조건을 공급하여 소거하도록 하는 것을 특징으로 하는 플래쉬 메모리셀의 소거 방법.
제2항에 있어서, 상기 일부의 섹터 또는 칩 전체를 한번에 소거하기 위해 소거 동작 조건을 각 섹터에 공급함에 있어서, n개의 섹터에 소거 동작 조건을 반복되게 공하토록 하는 것을 특징으로 하는 플래쉬 메모리셀의 소거 방법.
제2항에 있어서, 상기 섹터를 구분함에 있어 셀의 드레인단에 의해 구분하도록 하도록 하는 것을 특징으로 하는 플래쉬 메모리셀의 소거 방법.
제2항에 있어서, 상기 n개의 섹터로 나누어진 플래쉬 메모리 셀 어레이로 드레인 바이어스 전압 발생기로 부터 공급되는 드레인 전압이 드레인 스위칭 수단을 통해 순차적으로 각 섹터에 공급 되도록 하여 소거 동작이 이루어지도록 하는 것을 특징으로 하는 플래쉬 메모리셀의 소거 방법.
제2항에 있어서, 상기 각 섹터에 순차적으로 바이어스 전압을 인가하기 위해 섹터 어드레스 카운터의 출력이 Y-디코더를 제어하고, 상기 Y-디코더의 출력이 각 섹터의 드레인 스위칭 수단을 제어하도록 하여 소거 동작이 이루어지도록 하는 것을 특징으로 하는 플래쉬 메모리셀의 소거 방법.
읽기, 쓰기 및 지우기가 가능한 플래쉬 메모리셀의 소거 장치에 있어서, 셀 어레이의 각 섹터에 Z-디코더를 통해 네거티브 바이어스 전압을 동시에 인가하는 차지 펌프와, 상기 각 섹터에 드레인 바이어스 전압을 중첩시켜 드레인 스위칭 수단을 통해 공급하도록 하는 드레인 바이어스 전압 발생기와, 상기 드레인 스위칭 수단을 제어하기 위한 Y-디코더와, 상기 Y-디코더를 제어하기 위한 섹터 어드레스 카운터와, 상기 셀 어레이의 각 섹터를 선택하는 X-디코더로 구성된 것을 특징으로 하는 플래쉬 메모리셀의 소거 장치.
제8항에 있어서, 상기 섹터 어드레스 카운터는 다수의 플립플롭으로 구성된 타이머와, 일정 지연 시간 후 일정 주기를 갖는 출력 신호인 클럭신호를 발생하는 디코딩 회로로 구성된 것을 특징으로 하는 플래쉬 메모리셀의 소거 장치.