KR100283115B1

KR100283115B1 - 플래쉬메모리셀의소거방법및그장치

Info

Publication number: KR100283115B1
Application number: KR1019960074989A
Authority: KR
Inventors: 박주원; 박형래
Original assignee: 김영환; 현대전자산업주식회사
Priority date: 1996-12-28
Filing date: 1996-12-28
Publication date: 2001-03-02
Also published as: KR19980055753A

Abstract

본 발명은 플래쉬 메모리 셀의 소거 방법 및 그 장치에 관한 것으로, 플래쉬 메모리 셀 어레이를 n개의 섹터로 나누어 각 섹터를 순차적으로 소거하되, 어느 한 섹터를 소거하기 위해 상기 섹터의 게이트에 네거티브 전압을 인가하고, 상기 섹터가 완전히 소거되기 전에 다른 섹터의 게이트에 네거티브 전압을 인가하여 소거를 실시함으로써 소거 동작 시간과 피크 전류(Peak current)를 줄일 수 있도록 한 플래쉬 메모리 셀의 소거 방법 및 그 장치에 관한 것이다.

Description

플래쉬 메모리 셀의 소거 방법 및 그 장치{Method of erasing a flash memory device and apparatus for the same}

본 발명은 플래쉬 이이피롬(EEPROM)과 같이 읽기(Read), 쓰기(Program) 및 지우기(Erase)가 가능한 기억 소자를 효과적으로 소거하기 위한 방법 및 그 장치에 관한 것으로, 특히 플래쉬 메모리 셀 어레이를 n개의 섹터로 나누어 각 섹터를 순차적으로 소거하되, 어느 한 섹터를 소거하기 위해 상기 섹터의 게이트에 네거티브 전압을 인가하고 상기 섹터가 완전히 소거되기 전에 다른 섹터의 게이트에 네거티브 전압을 인가하여 소거를 실시함으로써 소거 동작 시간과 피크 전류(Peak current)를 줄일 수 있도록 한 플래쉬 메모리 셀의 소거 방법 및 그 장치에 관한 것이다.

종래의 플래쉬 메모리의 소거 방법중 칩 소거(Chip erase) 방법은 n개의 섹터로 구성된 셀 어레이 전체를 소거하기 위해 두가지 방법을 사용하였다.

첫째, 섹터를 무시하고 메모리 셀 어레이 전체에 도 3에 도시된 바와 같은 소거 동작 조건의 바이어스 전압을 인가하여 소거하게 된다. 이러한 소거 방법은 소자의 집적도가 커질수록 메모리 셀 전체를 한꺼번에 소거할 경우 도 4에 도시된 바와 같이 초기 전류(Id) 값이 커지게 되어 초기에 발생하는 전체 전류의 값에 너무 크게 되므로 드레인 전압의 강하를 유발하고, 잡음 발생의 원인이 되며, 금속 라인의 신뢰성에 문제를 발생시키게 된다.

둘째, 섹터를 각각 순차적으로 소거하게 된다. 이 경우 어느 한 섹터의 소거 상태가 완전히 종료한 후 다음 섹터를 소거하게 된다. 이러한 소거 방법은 소거를 순차적으로 진행하기 위해 한 섹터의 소거가 완전히 종료한 후 다음 섹터의 소거가 진행되기 때문에 소거 시간이 지연되는 단점이 있다. 이 경우 초기 피크 전류는 감소하게 된다.

도 4의 전류(Id) 값은 게이트에 네거티브 전압을 인가하고, 드레인 전압(Vd)이 변화할 때 초기에 발생하는 밴드간 터널링 전류 특성이다. 터널링 전류를 줄이기 위해 드레인을 만드는 방법으로 도우즈량(dose)을 제어하였으나 너무 작은 밴드(band) 간 터널링 전류는 소거 특성을 저하시키는 단점이 있다.

따라서, 본 발명은 플래쉬 메모리 셀 어레이를 n개의 섹터로 나누어 각 섹터를 순차적으로 소거하되, 어느 한 섹터를 소거하기 위해 상기 섹터의 게이트에 네거티브 전압을 인가하고, 상기 섹터가 완전히 소거되기 전에 다른 섹터의 게이트에 네거티브 전압을 인가하여 소거를 실시함으로써, 소거 동작 시간과 피크 전류(Peak current)를 줄일 수 있도록 한 플래쉬 메모리 셀의 소거 방법 및 그 장치를 제공하는 데 그 목적이 있다.

상술한 목적을 달성하기 위한 본 발명에 따른 플래쉬 메모리 셀의 소거 방법은 플래쉬 메모리 셀 어레이를 n개의 섹터로 나누어 섹터 별로 순차적으로 소거하되, 어느 한 섹터의 게이트에 소거를 위한 네거티브 전압을 인가하는 단계와, 상기 섹터가 완전히 소거되기 전에 다음 섹터를 소거하기 위한 네거티브 전압을 게이트에 인가하는 단계로 이루어진 것을 특징으로 한다.

또한, 상술한 목적을 달성하기 위한 본 발명에 따른 플래쉬 메모리 셀의 소거 장치는 바이어스 전압을 인가하기 위한 네거티브 및 포지티브 차지 펌프와, 상기 네거티브 및 포지티브 차지 펌프에서 출력된 바이어스 전압을 셀 어레이의 각 콘트롤 게이트에 공급하기 위한 콘트롤 게이트 스위칭 수단과, 상기 콘트롤 게이트 스위칭 수단을 제어하기 위한 콘트롤 게이트 디코더와, 상기 콘트롤 게이트 디코더를 제어하기 위한 섹터 어드레스 카운터와, 상기 셀 어레이에서 각 섹터의 워드라인 및 비트라인을 선택하기 위한 X-디코더 및 Y-디코더로 이루어진 것을 특징으로 한다.

도 1은 본 발명에 따른 플래쉬 메모리 셀의 소거 방법을 설명하기 위해 도시한 하드웨어의 구성도.

도 2는 본 발명에 따른 플래쉬 메모리 셀의 소거 방법을 설명하기 위해 도시한 타임 차트도.

도 3은 플래쉬 메모리 셀의 소거 방법을 설명하기 위해 도시한 메모리 셀의 단면도.

도 4는 플래쉬 메모리 셀의 소거 방법을 설명하기 위해 도시한 시간에 따른 전류 특성도.

도 5는 본 발명에 따른 플래쉬 메모리 셀의 소거 방법을 설명하기 위해 도시한 섹터 어드레스 카운터 및 Y-디코더의 회로도.

〈도면의 주요 부분에 대한 부호의 설명〉

1 : 셀 어레이 2 : 네거티브 차지 펌프

3 : 포지티브 차지 펌프 4 : Y-디코더

5, 11 : 섹터 어드레스 카운터 6, 12 : 콘트롤 게이트 디코더 회로

7 : 콘트롤 게이트 스위칭 수단 8 : X-디코더

첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

소거 동작시 도 3에 도시한 바이어스 조건을 가진 셀로 이루어진 셀 어레이(1)를 도 1에 도시된 바와 같이 n개의 섹터로 분리한다. 각 섹터의 콘트롤 게이트(C/G)에는 네거티브 차지 펌프(2) 및 로(row) 포지티브 차지 펌프(3)로부터 콘트롤 게이트 스위칭 수단(7)을 통해 차지 전압이 공급된다. 각 섹터의 콘트롤 게이트로 공급되는 차지 전압은 도 2에 도시된 바와 같이 일정한 지연시간(t1)이 지난 후에 그 다음 섹터에 중첩(t2)시켜 공급된다. 즉, 어느 한 섹터가 완전히 소거되기 전에 다음 섹터를 소거하기 위한 네거티브 전압이 공급된다. 상기 콘트롤 게이트 스위칭 수단(7)은 콘트롤 게이트 디코더(6)의 동작에 따라 스위칭되고, 콘트롤 게이트 디코더(6)는 섹터 어드레스 카운터(5)에 의해 동작된다. 그리고 X-디코더(8) 및 Y-디코더(4)는 각 섹터의 워드라인 및 비트라인을 선택하게 된다.

도 5는 본 발명에 따른 플래쉬 메모리 셀의 소거 방법을 설명하기 위해 도시한 섹터 어드레스 카운터 및 콘트롤 게이트 디코더의 회로도이다.

섹터 어드레스 카운터(11)에서 발생되는 클럭 신호(Clock)가 콘트롤 게이트 디코더 회로(12)를 제어함으로써, 각 섹터의 콘트롤 게이트 스위치 회로가 도 2의 일정 지연시간(t1) 간격을 가지고 순차적으로 콘트롤 게이트에 전압을 공급한다. 이때, 소거하는데 걸리는 시간(tn+Tt)은 섹터 수(n)와 지연 시간(t1)에 의해 결정된다.

상기 섹터 어드레스 카운터(11)는 다수의 플립플롭으로 구성된 타이머(13)와 일정 지연시간(t1) 후 일정 주기(Tt)를 갖는 출력 신호인 클럭 신호(CLK0 내지 CLKn)를 발생하는 디코딩 회로(14)로 구성되어 있다.

상술한 바와 같이 본 발명에 의하면 플래쉬 메모리 셀 어레이를 n개의 섹터로 나누어 각 섹터를 순차적으로 소거하되, 어느 한 섹터를 소거하기 위해 게이트에 네거티브 전압을 인가하고, 상기 섹터가 완전히 소거되기 전에 다른 섹터의 게이트에 네거티브 전압을 인가하여 소거를 실시함으로써, 소거 동작 시간과 초기 피크 전류(Peak current)를 줄일 수 있어 셀의 드레인단 전압 강하를 방지하여 소거 동작을 단축시킬 수 있다.

Claims

읽기, 쓰기 및 지우기가 가능한 플래쉬 메모리 셀의 소거 방법에 있어서,

플래쉬 메모리 셀 어레이를 n개의 섹터로 나누어 섹터 별로 순차적으로 소거하되, 선택된 어느 한 섹터의 콘트롤 게이트에 소거를 위한 네거티브 전압을 인가하는 단계와,

상기 선택된 섹터가 완전히 소거되기 전에 다음 섹터를 소거하기 위한 네거티브 전압을 콘트롤 게이트에 인가하는 단계로 이루어진 것을 특징으로 하는 플래쉬 메모리 셀의 소거 방법.
제 1 항에 있어서, 상기 n개의 섹터에 소거 동작 조건을 반복되게 공급하는 것을 특징으로 하는 플래쉬 메모리 셀의 소거 방법.
읽기, 쓰기 및 지우기가 가능한 플래쉬 메모리 셀의 소거 장치에 있어서,

바이어스 전압을 인가하는 네거티브 및 포지티브 차지 펌프와,

상기 네거티브 및 포지티브 차지 펌프에서 출력된 바이어스 전압을 셀 어레이의 각 섹터의 콘트롤 게이트에 공급하기 위한 다수의 콘트롤 게이트 스위칭 수단과,

상기 콘트롤 게이트 스위칭 수단을 제어하기 위한 콘트롤 게이트 디코더와,

다수의 플립플롭으로 구성된 타이머와, 일정 지연 시간 후 일정 주기를 갖는 클럭 신호를 발생하는 디코딩 회로로 구성되어 상기 콘트롤 게이트 디코더를 제어하기 위한 섹터 어드레스 카운터와,

상기 셀 어레이에서 각 섹터의 워드라인 및 비트라인을 선택하기 위한 X-디코더 및 Y-디코더를 구비한 것을 특징으로 하는 플래쉬 메모리 셀의 소거 장치.