KR19990057230A - 반도체 메모리 장치의 프로그램 방법 - Google Patents

반도체 메모리 장치의 프로그램 방법 Download PDF

Info

Publication number
KR19990057230A
KR19990057230A KR1019970077279A KR19970077279A KR19990057230A KR 19990057230 A KR19990057230 A KR 19990057230A KR 1019970077279 A KR1019970077279 A KR 1019970077279A KR 19970077279 A KR19970077279 A KR 19970077279A KR 19990057230 A KR19990057230 A KR 19990057230A
Authority
KR
South Korea
Prior art keywords
word line
select transistor
adjacent
voltage
memory device
Prior art date
Application number
KR1019970077279A
Other languages
English (en)
Other versions
KR100496797B1 (ko
Inventor
권석천
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970077279A priority Critical patent/KR100496797B1/ko
Priority to DE19857610A priority patent/DE19857610C2/de
Priority to JP36574498A priority patent/JP3843187B2/ja
Priority to US09/218,775 priority patent/US5973962A/en
Publication of KR19990057230A publication Critical patent/KR19990057230A/ko
Application granted granted Critical
Publication of KR100496797B1 publication Critical patent/KR100496797B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 메모리 장치에 관한 것으로서, 더 구체적으로는 반도체 메모리 장치의 프로그램 방법에 관한 것으로서, 스트링 선택 트랜지스터와 그라운드 선택 트랜지스터 사이에 직렬로 접속되는 셀들을 포함하고 전기적으로 프로그램 및 소거 동작이 가능한 반도체 메모리 장치에 있어서, 선택된 제 1 워드 라인에 인접한 비선택된 워드 라인에 상기 제 1 워드 라인과는 다른 전압을 인가하고, 상기 선택된 워드 라인에 인접하는 워드 라인들 중 스트링 선택 트랜지스터에 근접한 제 1 워드 라인에 제 1 전압을 인가하고, 상기 선택된 워드 라인에 인접하는 워드 라인들 상기 그라운드 선택 트랜지스터에 근접한 제 2 워드 라인에 상기 제 1 전압보다 낮은 제 2 전압을 인가한다.

Description

반도체 메모리 장치의 프로그램 방법(program method of semiconductor memory device)
본 발명은 반도체 메모리 장치의 프로그램 방법에 관한 것으로서, 더 구체적으로는 프로그램 순서의 제약을 극복한 프로그램 방법에 관한 것이다.
전기적으로 쓰기 동작이 가능한 불 휘발성 반도체 메모리 장치에서는 셀들에 데이터를 쓰기 이전에 메모리 셀들의 데이터를 소거(erase)하고 셀들에 데이터 기입(write)하는 프로그램 동작(program operation)을 수행한다.
도 1은 낸드형 불 휘발성 반도체 메모리 장치의 메모리 셀 어레이의 구성을 보여주는 회로도이고, 도 2는 프로그램 동작시 타이밍 도이다. 스트링 선택 트랜지스터(string selection transistor)와 소오스 선택 트랜지스터(source selection transistor)사이에 직렬로 접속되는 셀들이 구비되어 있다. 상기 스트링 선택 트랜지스터(Mss)의 게이트는 스트링 선택 라인(SSL)에 연결되고, 소오스 선택 트랜지스터(Mgs)의 게이트는 그라운드 라인(SSL)에 연결되어 있다. 프로그램 동작시 SSL에 전원 전압(VCC)을 인가하고, GSL에 접지 전압(VSS)을 인가하고, 비트 라인들(B/L1, B/L2)에 프로그램할 데이터에 따라 제 1 비트 라인(B/L1)에 데이터 ″1″의 VCC를, 제 2 비트 라인(B/L2)에 데이터 ″0″인 접지 전압(VSS)을 인가한다. 만일 W/L5를 선택한다면, 비선택된 워드 라인들(W/L1, W/L2,‥‥,W/Li)에 고전압(이하 Vpass이라 칭함, 예를 들면 8V)을 인가하고 일정 시간이 지난 후에는 선택된 워드 라인(W/L4)에 인접하는 워드 라인들(W/L4, W/L6)에 상기 Vpass보다 낮은 전압(VSS)을 인가한다.
계속해서, 상기 선택된 워드 라인(W/L5)에 프로그램을 위한 전압(이하 Vpgm이라 칭함)을 인가함으로써 VCC가 인가된 비트 라인(B/L1)에 대응되는 스트링 내의 선택된 셀의 소오스, 드레인 채널의 전위가 커패시터 커플링(capacitor coupling)에 의해 상승함으로써 메모리 셀은 소거된 상태를 그대로 유지하게 된다. 그리고 Vss가 인가되는 비트 라인의 전위는 커패시터 커플링에 의해 상승하게 되지만 스트링 선택 트랜지스터(Mss)가 턴온되기 때문에 VSS레벨을 유지하게 된다.
그러나, 상술한 바와 같은 프로그램 방법은 한 스트링 쪽의 비선택된 메모리 셀이 소거 상태를 유지하고 있어야 한다. 따라서, 스트링 내의 프로그램 동작이 소오스 선택 트랜지스터(Mgs)쪽의 셀부터 스트링 선택 트랜지스터(Mss)쪽의 셀 순서로 수행되어야 하며 이로 인해 프로그램 동작에 제약이 뒤따르게 된다.
따라서, 본 발명의 목적은 일정한 순서에 의한 프로그램 동작의 제약을 극복하기 위함이다.
도 1은 낸드형 메모리 셀 어레이의 구성을 보여주는 회로도:
도 2는 종래 기술에 따른 프로그램 동작시 타이밍도:
도 3은 본 발명의 실시예에 따른 프로그램 동작시 타이밍도:
(구성)
상술한 바와 같은 목적을 달성하기 위한 일 특징에 의하면, 스트링 선택 트랜지스터와 그라운드 선택 트랜지스터 사이에 직렬로 접속되는 셀들을 포함하고 전기적으로 프로그램 및 소거 동작이 가능한 반도체 메모리 장치에 있어서, 선택된 제 1 워드 라인에 인접한 비선택된 워드 라인에 상기 제 1 워드 라인과는 다른 전압을 인가하고, 상기 선택된 워드 라인에 인접하는 워드 라인들 중 스트링 선택 트랜지스터에 근접한 제 1 워드 라인에 제 1 전압을 인가하고, 상기 선택된 워드 라인에 인접하는 워드 라인들 상기 그라운드 선택 트랜지스터에 근접한 제 2 워드 라인에 상기 제 1 전압보다 낮은 제 2 전압을 인가한다.
바람직한 실시예에 있어서, 상기 프로그램 방법은 선택되는 워드 라인을 기준으로 인접한 비선택되는 워드 라인들에 각기 다른 전압을 인가한다.
(실시예)
이하 본 발명의 바람직한 실시예에 따른 참조 도면 도 2 및 도 3에 의거하여 설명하면 다음과 같다.
도 2는 반도체 메모리 장치의 구성을 보여주는 회로도이다.
도 2 를 참조하면, 복수개의 셀들이 스트링 선택 트랜지스터와(MSS) 그라운드 선택 트랜지스터(Mgs)사이에 직렬로 접속되는 셀들을 구비하는 스트링이 매트릭스 형태로 배열되어 있다. 프로그램 동작시 W/L5가 선택된다고 하면 먼저 스트링 선택 트랜지스터(MSS)의 게이트에 접속되는 스트링 선택 라인(SSL)에 VCC를 인가하고, 소오스 선택 트랜지스터(Mss)의 게이트에 접속되는 스트링 선택 라인(GSL)에 VSS를 인가한다. 그리고 비트 라인(B/L1. B/L2)에 프로그램 할 데이터에 따라 VCC(데이터 ″1″), VSS(데이터 0)을 인가한다. 이들중 B/L1에 대응되는 셀에는 데이터 ″1″을 프로그램하고, B/L2에 대응되는 셀에는 데이터 ″0″을 프로그램한다. 그리고 비선택된 워드 라인들에 Vpass를 인가하고, 일정 시간이 흐른 후에는 선택된 워드 라인에 인접하는 워드 라인들(W/L4, W/L6)중 소오스 선택 트랜지스터에 근접한 워드 라인에 Vpass보다 낮은 전압을(예를 들어 6V) 인가한다. 그런 다음에 선택된 워드 라인에 프로그램을 위한 고전압(Vpgm, 예를 들면 18V)을 인가하면, VCC가 인가된 B/L1에 연결되는 셀들의 게이트와 소오스, 드레인 및 채널 사이의 전위 차가 커패시터 커플링에 의해 상승하게 된다. 이는 B/L1에 대응되는 스트링 선택 트랜지스터(MSS)가 턴오프되기 때문이며, 상기 셀들의 전위 차는 F-N 터널링(F-N tunneling)이 일어날 수 있을 정도로 크지 않아 상기 셀들은 소거 상태(erase state)를 유지하게 된다.
계속해서, VSS가 인가되는 B/L2에 접속되는 스트링 선택 트랜지스터(Mss)가 턴온됨에 따라 선택된 셀의 드레인, 소오스, 채널의 전위는 커패시터 커플링에 의해 상승하게 된다. 그리고 상기 셀의 게이트와 드레인, 소오스, 그리고 채널간의 전위 차가 F-N 터널링을 일으킬 수 있을 정도로 상승함에 따라 프로그램 동작이 수행된다.
도 3은 본 발명의 실시예에 따른 프로그램 동작시 타이밍도이다.
도 3을 참조하면, 프로그램 동작시 선택되는 비트 라인(W/L5)에 인접하는 양 비트 라인들(W/L4, W/L6) 중 소오스 선택 트랜지스터(Mgs) 근접한 셀에 대응되는 워드 라인(W/L4)에 비선택된 워드 라인들(W/Li)에 인가되는 Vpass보다 낮은 전압을 인가하고, 스트링 선택 트랜지스터(Mss)에 근접한 워드 라인(W/L6)에 Vpass전압을 인가한다. 그러므로 스트링 선택 트랜지스터에 근접하는 비선택된 워드 라인에 접속되는 셀들과는 상관없이 소오스 선택 트랜지스터(Mss)근접한 셀들부터 프로그램하지 않아도 된다.
이상에서 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양한 변화 및 변경이 가능함은 물론이다.
따라서, 본 발명은 스트링 선택 트랜지스터에 근접한 비선택 워드 라인들에 상관없이 소오스 트랜지스터에 근접한 셀들부터 프로그램을 수행하지 않아도 되는 효과가 있다.

Claims (2)

  1. 스트링 선택 트랜지스터와 그라운드 선택 트랜지스터 사이에 직렬로 접속되는 셀들을 포함하고 전기적으로 프로그램 및 소거 동작이 가능한 반도체 메모리 장치에 있어서,
    선택된 제 1 워드 라인에 인접한 비선택된 워드 라인에 상기 제 1 워드 라인과는 다른 전압을 인가하고,
    상기 선택된 워드 라인에 인접하는 워드 라인들 중 스트링 선택 트랜지스터에 근접한 제 1 워드 라인에 제 1 전압을 인가하고, 상기 선택된 워드 라인에 인접하는 워드 라인들 상기 그라운드 선택 트랜지스터에 근접한 제 2 워드 라인에 상기 제 1 전압보다 낮은 제 2 전압을 인가하는 프로그램 방법.
  2. 제 1 항에 있어서,
    상기 프로그램 방법은 선택되는 워드 라인을 기준으로 인접한 비선택되는 워드 라인들에 각기 다른 전압을 인가하는 프로그램 방법.
KR1019970077279A 1997-12-29 1997-12-29 반도체메모리장치의프로그램방법 KR100496797B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970077279A KR100496797B1 (ko) 1997-12-29 1997-12-29 반도체메모리장치의프로그램방법
DE19857610A DE19857610C2 (de) 1997-12-29 1998-12-14 Verfahren zur Programmierung von leistungsunabhängigen Speicherbausteinen mit einer Zellenmatrix vom Nicht-Und-Typ
JP36574498A JP3843187B2 (ja) 1997-12-29 1998-12-22 ナンドタイプセルアレーを含む不揮発性メモリ装置のプログラム方法
US09/218,775 US5973962A (en) 1997-12-29 1998-12-22 Method of programming non-volatile memory devices having a NAND type cell array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970077279A KR100496797B1 (ko) 1997-12-29 1997-12-29 반도체메모리장치의프로그램방법

Publications (2)

Publication Number Publication Date
KR19990057230A true KR19990057230A (ko) 1999-07-15
KR100496797B1 KR100496797B1 (ko) 2005-09-05

Family

ID=19529537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970077279A KR100496797B1 (ko) 1997-12-29 1997-12-29 반도체메모리장치의프로그램방법

Country Status (4)

Country Link
US (1) US5973962A (ko)
JP (1) JP3843187B2 (ko)
KR (1) KR100496797B1 (ko)
DE (1) DE19857610C2 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502412B1 (ko) * 2002-10-23 2005-07-19 삼성전자주식회사 불 휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
KR100680462B1 (ko) * 2005-04-11 2007-02-08 주식회사 하이닉스반도체 비휘발성 메모리 장치 및 그것의 핫 일렉트론 프로그램디스터브 방지방법
US7596026B2 (en) 2004-05-17 2009-09-29 Samsung Electronics Co., Ltd. Program method of non-volatile memory device
KR100936856B1 (ko) * 2006-08-24 2010-01-14 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치 및 그 데이터 판독 방법과메모리 카드
US7773415B2 (en) 2007-11-26 2010-08-10 Samsung Electronics Co., Ltd. Flash memory device capable of preventing soft-programming during a read operation and reading method thereof

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3957985B2 (ja) * 2001-03-06 2007-08-15 株式会社東芝 不揮発性半導体記憶装置
US6859397B2 (en) * 2003-03-05 2005-02-22 Sandisk Corporation Source side self boosting technique for non-volatile memory
JP4205477B2 (ja) * 2003-04-24 2009-01-07 ダイキョーニシカワ株式会社 樹脂製フロアパネル構造
KR100642187B1 (ko) 2003-09-08 2006-11-10 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치, 전자 카드 및 전자 장치
JP4012211B2 (ja) * 2005-04-20 2007-11-21 株式会社東芝 半導体集積回路装置およびその書き込み方法
KR100621634B1 (ko) * 2005-05-06 2006-09-07 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR100704021B1 (ko) * 2005-11-08 2007-04-04 삼성전자주식회사 신뢰성을 향상시키는 불휘발성 반도체 메모리 장치의데이터 소거방법
US7355888B2 (en) * 2005-12-19 2008-04-08 Sandisk Corporation Apparatus for programming non-volatile memory with reduced program disturb using modified pass voltages
US7355889B2 (en) * 2005-12-19 2008-04-08 Sandisk Corporation Method for programming non-volatile memory with reduced program disturb using modified pass voltages
US7583542B2 (en) * 2006-03-28 2009-09-01 Freescale Semiconductor Inc. Memory with charge storage locations
US7349261B2 (en) * 2006-06-19 2008-03-25 Sandisk Corporation Method for increasing programming speed for non-volatile memory by applying counter-transitioning waveforms to word lines
US7492633B2 (en) * 2006-06-19 2009-02-17 Sandisk Corporation System for increasing programming speed for non-volatile memory by applying counter-transitioning waveforms to word lines
US7440326B2 (en) * 2006-09-06 2008-10-21 Sandisk Corporation Programming non-volatile memory with improved boosting
US7961511B2 (en) * 2006-09-26 2011-06-14 Sandisk Corporation Hybrid programming methods and systems for non-volatile memory storage elements
US8184478B2 (en) * 2006-09-27 2012-05-22 Sandisk Technologies Inc. Apparatus with reduced program disturb in non-volatile storage
US8189378B2 (en) * 2006-09-27 2012-05-29 Sandisk Technologies Inc. Reducing program disturb in non-volatile storage
US7596031B2 (en) * 2006-10-30 2009-09-29 Sandisk Corporation Faster programming of highest multi-level state for non-volatile memory
US7511996B2 (en) * 2006-11-30 2009-03-31 Mosaid Technologies Incorporated Flash memory program inhibit scheme
US7468918B2 (en) * 2006-12-29 2008-12-23 Sandisk Corporation Systems for programming non-volatile memory with reduced program disturb by removing pre-charge dependency on word line data
US7450430B2 (en) * 2006-12-29 2008-11-11 Sandisk Corporation Programming non-volatile memory with reduced program disturb by using different pre-charge enable voltages
US7433241B2 (en) * 2006-12-29 2008-10-07 Sandisk Corporation Programming non-volatile memory with reduced program disturb by removing pre-charge dependency on word line data
US7463531B2 (en) * 2006-12-29 2008-12-09 Sandisk Corporation Systems for programming non-volatile memory with reduced program disturb by using different pre-charge enable voltages
EP2490225A1 (en) * 2007-02-07 2012-08-22 Mosaid Technologies Incorporated Source side asymmetrical precharge programming scheme
KR101358752B1 (ko) 2007-08-06 2014-02-06 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및그것의 프로그램 방법
US7978520B2 (en) 2007-09-27 2011-07-12 Sandisk Corporation Compensation of non-volatile memory chip non-idealities by program pulse adjustment
US8238161B2 (en) 2008-11-17 2012-08-07 Samsung Electronics Co., Ltd. Nonvolatile memory device
KR101682662B1 (ko) * 2009-07-20 2016-12-06 삼성전자주식회사 3차원 메모리 장치 및 그것의 프로그램 방법
US8711630B2 (en) 2010-12-29 2014-04-29 Hynix Semiconductor Inc. Programming method of non-volatile memory device
US9858990B2 (en) 2014-12-18 2018-01-02 Apple Inc. Hardware-based performance equalization for storage devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187683A (en) * 1990-08-31 1993-02-16 Texas Instruments Incorporated Method for programming EEPROM memory arrays
US5345418A (en) * 1991-01-24 1994-09-06 Nexcom Technology, Inc. Single transistor EEPROM architecture
KR960008823B1 (en) * 1993-11-30 1996-07-05 Samsung Electronics Co Ltd Non-volatile semiconductor memory device
KR0145475B1 (ko) * 1995-03-31 1998-08-17 김광호 낸드구조를 가지는 불휘발성 반도체 메모리의 프로그램장치 및 방법
KR0172441B1 (ko) * 1995-09-19 1999-03-30 김광호 불휘발성 반도체 메모리의 프로그램 방법
KR0169412B1 (ko) * 1995-10-16 1999-02-01 김광호 불휘발성 반도체 메모리 장치
KR0170707B1 (ko) * 1995-11-29 1999-03-30 김광호 비휘발성 메모리 소자 및 그 구동 방법
KR100193449B1 (ko) * 1995-12-11 1999-06-15 윤종용 분리된 소오스 라인을 가지는 비휘발성 기억소자
US5815438A (en) * 1997-02-28 1998-09-29 Advanced Micro Devices, Inc. Optimized biasing scheme for NAND read and hot-carrier write operations

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502412B1 (ko) * 2002-10-23 2005-07-19 삼성전자주식회사 불 휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
US7596026B2 (en) 2004-05-17 2009-09-29 Samsung Electronics Co., Ltd. Program method of non-volatile memory device
KR100680462B1 (ko) * 2005-04-11 2007-02-08 주식회사 하이닉스반도체 비휘발성 메모리 장치 및 그것의 핫 일렉트론 프로그램디스터브 방지방법
KR100936856B1 (ko) * 2006-08-24 2010-01-14 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치 및 그 데이터 판독 방법과메모리 카드
US7773415B2 (en) 2007-11-26 2010-08-10 Samsung Electronics Co., Ltd. Flash memory device capable of preventing soft-programming during a read operation and reading method thereof

Also Published As

Publication number Publication date
JP3843187B2 (ja) 2006-11-08
DE19857610A1 (de) 1999-07-01
US5973962A (en) 1999-10-26
DE19857610C2 (de) 2002-04-25
JPH11265589A (ja) 1999-09-28
KR100496797B1 (ko) 2005-09-05

Similar Documents

Publication Publication Date Title
KR100496797B1 (ko) 반도체메모리장치의프로그램방법
JP3661164B2 (ja) 不揮発性半導体メモリのプログラム方法
KR100453854B1 (ko) 향상된 프로그램 방지 특성을 갖는 불휘발성 반도체메모리 장치 및 그것의 프로그램 방법
US7212439B2 (en) NAND flash memory device and method of programming the same
US5995417A (en) Scheme for page erase and erase verify in a non-volatile memory array
JP3652453B2 (ja) 半導体メモリ装置
KR100855963B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의프로그램, 독출 및 소거 방법
JPH11177071A (ja) 不揮発性半導体記憶装置
US6466480B2 (en) Method and apparatus for trimming non-volatile memory cells
US7957191B2 (en) Method of programming non-volatile memory device
US6781882B2 (en) Nonvolatile semiconductor storage device having a shortened time required for a data erasing operation and data erasing method thereof
US5299166A (en) Device for preventing excess erasing of a NAND-type flash memory and method thereof
JP4426082B2 (ja) 読出時間を短縮させる不揮発性半導体メモリ装置
US6141255A (en) 1 transistor cell for EEPROM application
US6256702B1 (en) Nonvolatile memory device with extended storage and high reliability through writing the same data into two memory cells
KR19990013057A (ko) 단일 비트 데이터와 다중 비트 데이터를 동일한 칩에 선택적으로 저장하는 플래시 메모리 장치의 독출 및 기입 방법
KR20100022228A (ko) 불휘발성 메모리 소자 및 그 동작 방법
JP2000243094A (ja) 不揮発性半導体記憶装置およびそのプログラミング方法
US6178117B1 (en) Background correction for charge gain and loss
KR20050108136A (ko) 낸드 플래시 메모리 소자의 프로그램 방법
JPH09180480A (ja) 不揮発性メモリデバイス用スナッププログラミング予調整手順
KR100449268B1 (ko) 전기적으로 소거 및 프로그램 가능한 셀들의 섹터들을 구비한 불 휘발성 반도체 메모리 장치
KR20000072960A (ko) 낸드 타입 셀 어레이를 포함하는 불휘발성 메모리 장치의 프로그램 방법
JPH04205894A (ja) 不揮発性半導体記憶装置
JPH04355299A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee