TW201703050A - 快閃記憶體裝置及其程式化動作的初始化方法 - Google Patents

快閃記憶體裝置及其程式化動作的初始化方法 Download PDF

Info

Publication number
TW201703050A
TW201703050A TW104121667A TW104121667A TW201703050A TW 201703050 A TW201703050 A TW 201703050A TW 104121667 A TW104121667 A TW 104121667A TW 104121667 A TW104121667 A TW 104121667A TW 201703050 A TW201703050 A TW 201703050A
Authority
TW
Taiwan
Prior art keywords
stylized
voltage value
voltage
recorded
read
Prior art date
Application number
TW104121667A
Other languages
English (en)
Other versions
TWI550616B (zh
Inventor
鄧才科
Original Assignee
力晶科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶科技股份有限公司 filed Critical 力晶科技股份有限公司
Priority to TW104121667A priority Critical patent/TWI550616B/zh
Priority to CN201510429168.9A priority patent/CN106328203B/zh
Priority to US14/841,700 priority patent/US9437311B1/en
Application granted granted Critical
Publication of TWI550616B publication Critical patent/TWI550616B/zh
Publication of TW201703050A publication Critical patent/TW201703050A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters

Landscapes

  • Read Only Memory (AREA)

Abstract

快閃記憶體裝置及其程式化動作的初始化方法。程式化 動作的初始化方法包括：提供遞增的多個脈波程式化電壓以對快閃記憶體的多個記憶胞進行多個非遮蔽方案程式化動作並依據程式化驗證電壓對記憶胞執行對應的程式化驗證動作；依據程式化驗證動作的驗證結果以獲得記錄程式化電壓值；提供遞增的多個脈波讀取電壓以對記憶胞進行多個讀取動作；依據讀取動作的讀取結果來獲得記錄讀取電壓值；以及，依據記錄程式化電壓值、記錄讀取電壓值以及程式化驗證電壓的電壓值來獲得起始程式化電壓值及程式化脈波電壓遞增值。

Description

快閃記憶體裝置及其程式化動作的初始化方法
本發明是有關於一種快閃記憶體裝置及其程式化動作的初始化方法，且特別是有關於一種快閃記憶體的遞增步階脈波程式化(Incremental Step Pulse Programming,ISPP)動作的初始化方法。
隨著電子產品的普及化，為因應使用者大量的資訊需求，在提供高品質的資料儲存媒介成為電子產品重要的規格之一。在現今的技術領域中，可提供資料寫入以及讀取能力的快閃記憶體成為電子產品必被的資料儲存媒介。
在針對快閃記憶體進行程式化的過程中，可以透過遞增步階脈波程式化動作來進行。遞增步階脈波程式化動作透過多個遞增電壓的脈波來對記憶胞進行程式化動作，並透過控制脈波的電壓值、提供脈波的次數以及提供脈波的時間寬度來控制程式化 後記憶胞的臨界電壓的分布狀態。為了有效的控制程式化後記憶胞的臨界電壓的分布範圍，且有效控制程式化動作所需的時間，設定一個啟始程式化電壓為本領域的技術人員的一個重要的課題。
本發明提供一種快閃記憶體裝置及其程式化動作的初始化方法，可有效計算出起始程式化電壓值及程式化脈波電壓遞增值。
本發明的快閃記憶體程式化動作的初始化方法，包括：使用程式化非遮蔽方案，提供多個脈波程式化電壓以對快閃記憶體的多個記憶胞進行多個程式化動作，其中脈波程式化電壓的電壓值依次遞增；在各程式化動作後依據程式化驗證電壓對記憶胞執行對應的程式化驗證動作，並依據程式化驗證動作的驗證結果以記錄各程式化動作所對應的脈波程式化電壓的電壓值為記錄程式化電壓值；在程式化動作後，提供多個脈波讀取電壓以對記憶胞進行多個讀取動作，其中脈波讀取電壓的電壓值依次遞增；依據各讀取動作的讀取結果來記錄對應的各脈波讀取電壓的電壓值為記錄讀取電壓值；以及，依據記錄程式化電壓值、記錄讀取電壓值以及程式化驗證電壓的電壓值來獲得起始程式化電壓值及程式化脈波電壓遞增值。
在本發明的一實施例中，上述的依據程式化驗證動作的 驗證結果以記錄各程式化動作所對應的脈波程式化電壓的電壓值為記錄程式化電壓值的步驟包括：使用程式化非遮蔽方案，當程式化驗證動作驗證出臨界值小於程式化驗證電壓的記憶胞的數量小於預設參考值時，記錄程式化驗證動作對應的程式化動作所對應的脈波程式化電壓的電壓值為記錄程式化電壓值。
在本發明的一實施例中，上述的依據各讀取動作的讀取結果來記錄對應的各脈波讀取電壓的電壓值為記錄讀取電壓值的步驟包括：使用遞增步階脈波讀取動作，當讀取動作中，臨界值大於對應的各脈波讀取電壓的電壓值的記憶胞的數量小於預設參考值時，記錄對應的脈波讀取電壓的電壓值為記錄讀取電壓值。
在本發明的一實施例中，上述的依據記錄程式化電壓值、記錄讀取電壓值以及程式化驗證電壓的電壓值來獲得起始程式化電壓值的步驟包括：設定起始程式化電壓值=Vn-RDm+PVn+Voffset，其中，Vn為記錄程式化電壓值，RDm為記錄讀取電壓值，PVn為一般性程式化驗證動作的電壓值，Voffest為預設的偏移電壓值。
在本發明的一實施例中，上述的初始化方法，其中該偏移電壓值大於、小於或等於0伏特。偏移電壓值取決於記憶胞程式化電壓臨界值預期分佈及記憶胞抹除程式化後預期衰減量。
在本發明的一實施例中，程式化動作的初始化方法中更包括：依據記錄讀取電壓值、程式化驗證電壓的電壓值以及預設的程式化次數以計算出程式化脈波電壓遞增值。
在本發明的一實施例中，程式化動作的初始化方法中更包括：儲存記錄程式化電壓值、記錄讀取電壓值、程式化驗證電壓的電壓值以及一般性程式化驗證動作的電壓值至快閃記憶體的控制器中。
本發明的快閃記憶體裝置包括多數個記憶胞、感測電路以及控制器。記憶胞組成記憶胞陣列，感測電路耦接記憶胞陣列，控制器耦接感測電路及記憶胞。控制器提供多個脈波程式化電壓以對該快閃記憶體的多個記憶胞進行多數個程式化動作，其中，脈波程式化電壓的電壓值依次遞增；在各程式化動作後依據程式化驗證電壓對記憶胞執行對應的程式化驗證動作，並依據程式化驗證動作的驗證結果以記錄各程式化動作所對應的脈波程式化電壓的電壓值為記錄程式化電壓值；在程式化動作後，提供多個脈波讀取電壓以對記憶胞進行多個讀取動作，其中脈波讀取電壓的電壓值依次遞增；依據各讀取動作的讀取結果來記錄對應的各脈波讀取電壓的電壓值為記錄讀取電壓值；以及，依據控制器記錄程式化電壓值、記錄讀取電壓值以及程式化驗證電壓的電壓值來獲得起始程式化電壓值及程式化脈波電壓遞增值。
綜上所述，本發明透過針對記憶胞進行無遮蔽式的多次的程式化動作，並藉由程式化驗證動作來獲得記錄程式化電壓值，並透過多次的讀取動作讀取結果來獲得記錄讀取電壓值。最後，依據記錄程式化電壓值、記錄讀取電壓值以及程式化驗證電壓的電壓值可計算出起始程式化電壓值，以完成程式化動作的初 始化動作。
在本發明一實施例中，其中，控制器動作可由外接測試裝置或外接控制單元發送指令，控制器執行相對動作。外接測試裝置或外接控制單元記錄程式化電壓值、記錄讀取電壓值以及程式化驗證電壓的電壓值來獲得起始程式化電壓值及程式化脈波電壓遞增值。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
S110~S150‧‧‧步驟
PP1~PPn、RP1~RPm‧‧‧脈波
TP1~TPn、TV1~TVn、TR1~TRm‧‧‧時間週期
V1~Vn‧‧‧脈波程式化電壓的電壓值
PV0‧‧‧程式化驗證電壓
Z1‧‧‧抹除的狀態
Z2‧‧‧被程式化的狀態
RD1~RDm‧‧‧脈波讀取電壓
300‧‧‧快閃記憶體裝置
301‧‧‧測試裝置或外接控制單元
310‧‧‧記憶胞陣列
320‧‧‧控制器
330‧‧‧感測電路
340‧‧‧行位址解碼器
350‧‧‧列位址解碼器
360‧‧‧電源產生器
圖1繪示本發明一實施例的快閃記憶體的程式化動作的初始化方法的流程圖。
圖2A繪示本發明實施例的程式化動作的初始化步驟的波形示意圖。
圖2B繪示本發明實施例的程式化動作的初始化步驟中，記憶胞的臨界電壓分佈狀態示意圖。
圖3繪示本發明一實施例的快閃記憶體裝置的示意圖。
請參照圖1，圖1繪示本發明一實施例的快閃記憶體的程式化動作的初始化方法的流程圖。其中，步驟S110使用程式化非 遮蔽方案，提供多個脈波程式化電壓以對快閃記憶體的多個記憶胞進行多數次的程式化動作，其中，脈波程式化電壓的電壓值是依次遞增的。具體來說明，請同時參照圖2A，其中圖2A繪示本發明實施例的程式化動作的初始化步驟的波形示意圖。其中，對應步驟S110，圖2A中在連續的時間週期TP1~TPn中，多個脈波PP1~PPn分別被提供以對快閃記憶體的記憶胞進行程式化動作。並且，脈波PP1~PPn的脈波程式化電壓的電壓值V1~Vn依次增加。也就是說，電壓值V1<電壓值V2<..<電壓值Vn。
值得注意的，所謂的程式化非遮蔽方案，是在進行初始化動作的過程中，所進行的程式化動作是未執行遮蔽功能(without inhibit function)的程式化動作，也就是說，所有的記憶胞都會執行被程式化的動作。
請重新參照圖1，在另一方面，步驟S120中，在各程式化動作後依據程式化驗證電壓對記憶胞執行對應的程式化驗證動作，並依據程式化驗證動作的驗證結果以記錄各程式化動作所對應的脈波程式化電壓的電壓值為記錄程式化電壓值。對照圖2A，其中在時間區間TP1~TPn間距有多個連續的時間區間TV1~TVn，其中的每兩個相鄰的時間區間(例如時間區間TP1、TP2)間，據有一個時間區間(例如時間區間TV1)。時間區間TV1~TVn用以進行程式化驗證動作。在時間區間TV1~TVn中，等於程式化驗證電壓PV0的多個脈波分別提供以進行記憶胞的程式化驗證動作。
在圖2A中，其中的時間區間TV1~TVn中所進行的程式 化驗證動作是用來驗證臨界值(threshold value)小於程式化驗證電壓PV0的記憶胞數量是否小於第一預設參考值。當在具有小於程式化驗證電壓PV0的臨界值的記憶胞的數量小於第一預設參考值時，表示足夠多的記憶胞都已完成程式化的動作，也表示程式化動作可以被結束。在圖2A中，在時間區間TVn前所進行的程式化驗證動作都是不成功的，具體來說，也就是在時間區間TPn前，臨界值小於程式化驗證電壓PV0的記憶胞數量是大於第一預設參考值的。而在時間區間TVn時所進行的程式化驗證動作則表示臨界值小於程式化驗證電壓PV0的記憶胞數量是小於第一預設參考值，也就是足夠多的記憶胞都已完成程式化的動作，在接下來的時間區間中不需要進一步提供脈波以執行程式化的動作。
附帶一提的，上述的預設的參考值可以為0，也可以為大於0的數值。其中，預設的參考值的設置可用來排除因尾端位元(tail bit)所造成的影響。具體來說明，在快閃記憶體中，常具有一個或數個記憶胞被程式化時所產生的臨界電壓的偏移能力過小，而無法被有效的被程式化的情況。通常這些記憶胞的位元就是所謂的尾端位元。在本實施例中，為提升快閃記憶體的效能，這些尾端位元的記憶胞可被排除。而本實施例中的第一預設參考值的大小可以依據尾端位元的記憶胞的數量來設置。
在此請同時參照圖2B，其中圖2B繪示本發明實施例的程式化動作的初始化步驟中，記憶胞的臨界電壓分佈狀態示意圖。在程式化動作的初始化步驟未執行前，記憶胞的臨界電壓分 佈在被抹除的狀態Z1，而透過步驟S110、S120的執行，並在時間區間TVn後，記憶胞的臨界電壓分佈變更為被程式化的狀態Z2。其中，被程式化的狀態Z2中的記憶胞的臨界電壓大部分大於程式化驗證電壓PV0。
請重新參照圖1，在前述的程式化動作都完成後，執行步驟S130，並提供多個脈波讀取電壓以對記憶胞進行多個讀取動作，其中，脈波讀取電壓的電壓值依次遞增。具體來說明，請參照圖2A，其中，在時間區間TR1~TRm中，分別提供多個脈波RP1~RPm以對記憶胞進行多個讀取動作。其中。脈波RP1~RPm分別具有多個脈波讀取電壓RD1~RDm，且脈波讀取電壓RD1<脈波讀取電壓RD2<<脈波讀取電壓RDm。
接著，在步驟S140中，依據各讀取動作的讀取結果來記錄對應的各脈波讀取電壓的電壓值為記錄讀取電壓值。也就是說，在時間區間TR1~TRm，分別判別對應執行的讀取動作的讀取結果，舉例來說明，當在時間區間TRm前所進行的讀取動作的讀取結果非皆每個位元都等於“1”時，表示讀取結果為失敗而需進行下一次的讀取動作。而當在時間區間TRm時所進行的讀取動作的讀取結果為每個位元都等於“1”時，表示讀取結果為成功而不需進行下一次的讀取動作。
在本實施例中，當在時間區間TRm中，依據脈波讀取電壓RDm所進行讀取的結果是成功的，表示在圖2B中，被程式化的狀態Z2中的記憶胞中，具有臨界電壓大於脈波讀取電壓RDm 的記憶胞的數量小於第二預設參考值。也就是說，在扣除尾端位元的影響下，此時的記憶胞的臨界電壓的最大值約等於脈波讀取電壓RDm。在此同時，讀取動作可以被停止，且此時的脈波讀取電壓RDm被記錄為記錄讀取電壓值。
附帶一提的，第一預設參考值與第二預設參考值的數值可依據快閃記憶體的記憶胞的物理狀態來設定，第一預設參考值與第二預設參考值可以相同，也可以不相同。
重新參照圖1，在獲得記錄程式化電壓值、記錄讀取電壓值後，步驟S150可依據記錄程式化電壓值、記錄讀取電壓值以及程式化驗證電壓的電壓值來獲得起始程式化電壓值。其中，起始程式化電壓值=Vn-RDm+PVn+Voffset。其中，PVn為一般性程式化驗證動作的電壓值，Voffest為預設的偏移電壓值。
值得注意的，預設的偏移電壓值Voffest可以由工程人員依據需求及快閃記憶體的實際狀態來加以設定，其中，預設的偏移電壓值Voffest可以大於、小於或也可以等於0伏特。
在另一方面，若快閃記憶體的程式化次數是固定的，則快閃記憶體要對記憶胞進行程式化動作時，所透過的遞增步階脈波程式化中，每次脈波程式化電壓所需遞增的電壓值則可等於(RDm-PV0)/COUNT，其中的COUNT為程式化次數。
並且，上述的記錄程式化電壓值Vn、記錄讀取電壓值RDm、程式化驗證電壓PV0的電壓值以及一般性程式化驗證動作的電壓值PVn都可以被儲存在快閃記憶體的控制器中，如此一 來，當快閃記憶體要進行自身記憶胞的程式化動作時，就可以應用所記錄的記錄程式化電壓值Vn、記錄讀取電壓值RDm、程式化驗證電壓PV0的電壓值以及一般性程式化驗證動作的電壓值PVn來設定初始程式化電壓值以及每次脈波程式化電壓所需遞增的電壓值以執行遞增步階脈波程式化動作。
請參照圖3，圖3繪示本發明一實施例的快閃記憶體裝置的示意圖。快閃記憶體裝置300包括由多個記憶胞所組成的記憶胞陣列310、控制器320、感測電路330、行位址解碼器340、列位址解碼器350以及電源產生器360。感測電路330耦接記憶胞陣列310，控制器320耦接感測電路330、記憶胞陣列310、行位址解碼器340、列位址解碼器350以及電源產生器360。
在本實施例中，控制器320另耦接至測試裝置或外接控制單元301。測試裝置301發送測試指令並透過控制器執行320如圖1實施例中的各個程式化動作的初始化步驟。值得一提的，測試裝置301可以是快閃記憶體裝置300外部的測試機台，也可以是內建在控制器320內部的內建測試電路(Built-In Self Test,BIST)的至少一部分。
關於程式化動作的初始化步驟的實施細節在前述的實施例中已有詳細的說明，以下恕不多贅述。
綜上所述，本發明所提供的程式化動作的初始化方法，透過多個程式化動作來獲得記錄程式化電壓值，並透過多個讀取動作來獲得記錄讀取電壓值。透過記錄程式化電壓值以及記錄讀 取電壓值可以得知被程式化後的記憶胞的臨界電壓的分佈狀態，如此一來，可以有效的設定起始程式化電壓值，並使快閃記憶體的程式化動作可以更有效率的達成。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
S110~S150‧‧‧步驟

Claims (14)

  1. 一種快閃記憶體程式化動作的初始化方法，包括：使用程式化非遮蔽方案，提供多數個脈波程式化電壓以對該快閃記憶體的多數個記憶胞進行多數個程式化動作，其中該些脈波程式化電壓的電壓值依次遞增；在各該程式化動作後依據一程式化驗證電壓對該些記憶胞執行對應的一程式化驗證動作，並依據該程式化驗證動作的驗證結果以記錄各該程式化動作所對應的脈波程式化電壓的電壓值為一記錄程式化電壓值；在該些程式化動作後，提供多數個脈波讀取電壓以對該些記憶胞進行多數個讀取動作，其中該些脈波讀取電壓的電壓值依次遞增；依據各該讀取動作的讀取結果來記錄對應的各該脈波讀取電壓的電壓值為一記錄讀取電壓值；以及依據該記錄程式化電壓值、該記錄讀取電壓值以及該程式化驗證電壓的電壓值來獲得一起始程式化電壓值及一程式化脈波電壓遞增值。
  2. 如申請專利範圍第1項所述的程式化動作的初始化方法，其中依據該程式化驗證動作的驗證結果以記錄各該程式化動作所對應的脈波程式化電壓的電壓值為該記錄程式化電壓值的步驟包括： 當該程式化驗證動作驗證出臨界值小於該程式化驗證電壓的該些記憶胞的數量小於一預設參考值時，記錄該程式化驗證動作對應的程式化動作所對應的脈波程式化電壓的電壓值為該記錄程式化電壓值。
  3. 如申請專利範圍第1項所述的程式化動作的初始化方法，其中依據各該讀取動作的讀取結果來記錄對應的各該脈波讀取電壓的電壓值為該記錄讀取電壓值的步驟包括：當各該讀取動作中，臨界值大於對應的各該脈波讀取電壓的電壓值的記憶胞的數量小於一預設參考值時，記錄對應的各該脈波讀取電壓的電壓值為該記錄讀取電壓值。
  4. 如申請專利範圍第1項所述的程式化動作的初始化方法，其中依據該記錄程式化電壓值、該記錄讀取電壓值以及該程式化驗證電壓的電壓值來獲得該起始程式化電壓值的步驟包括：設定該起始程式化電壓值=Vn-RDm+PVn+Voffset，其中，Vn為該記錄程式化電壓值，RDm為該記錄讀取電壓值，PVn為一般性程式化驗證動作的電壓值，Voffest為預設的一偏移電壓值。
  5. 如申請專利範圍第4項所述的程式化動作的初始化方法，其中該偏移電壓值大於、小於或等於0伏特，其中該偏移電壓值依據該些記憶胞程式化電壓臨界值預期分佈及該些記憶胞抹除程式化後預期衰減量來決定。
  6. 如申請專利範圍第1項所述的程式化動作的初始化方法，其中更包括：依據該記錄讀取電壓值、該程式化驗證電壓的電壓值以及預設的一程式化次數以計算出一程式化脈波電壓遞增值。
  7. 如申請專利範圍第4項所述的程式化動作的初始化方法，其中更包括：儲存該記錄程式化電壓值、該記錄讀取電壓值、該程式化驗證電壓的電壓值以及該一般性程式化驗證動作的電壓值至該快閃記憶體的控制器中。
  8. 一種快閃記憶體裝置，包括：多數個記憶胞，組成一記憶胞陣列；一感測電路，耦接該記憶胞陣列；以及一控制器，耦接該感測電路及該些記憶胞，其中，該控制器耦接至一測試裝置，且該測試裝置執行：提供多數個脈波程式化電壓以對該快閃記憶體的多數個記憶胞進行多數個程式化動作，其中該些脈波程式化電壓的電壓值依次遞增；在各該程式化動作後依據一程式化驗證電壓對該些記憶胞執行對應的一程式化驗證動作，並依據該程式化驗證動作的驗證結果以記錄各該程式化動作所對應的脈波程式化電壓的電壓值為一記錄程式化電壓值； 在該些程式化動作後，提供多數個脈波讀取電壓以對該些記憶胞進行多數個讀取動作，其中該些脈波讀取電壓的電壓值依次遞增；依據各該讀取動作的讀取結果來記錄對應的各該脈波讀取電壓的電壓值為一記錄讀取電壓值；以及依據該記錄程式化電壓值、該記錄讀取電壓值以及該程式化驗證電壓的電壓值來獲得一起始程式化電壓值。
  9. 如申請專利範圍第8項所述的快閃記憶體裝置，其中該測試裝置為外接測試裝置或外接控制單元。
  10. 如申請專利範圍第8項所述的快閃記憶體裝置，其中該測試裝置當該程式化驗證動作驗證出臨界值小於該程式化驗證電壓的該些記憶胞的數量小於一預設參考值時，記錄該程式化驗證動作對應的程式化動作所對應的脈波程式化電壓的電壓值為該記錄程式化電壓值。
  11. 如申請專利範圍第8項所述的快閃記憶體裝置，其中該測試裝置當各該讀取動作中，臨界值大於對應的各該脈波讀取電壓的電壓值的記憶胞的數量小於一預設參考值時，記錄對應的各該脈波讀取電壓的電壓值為該記錄讀取電壓值。
  12. 如申請專利範圍第8項所述的快閃記憶體裝置，其中該測試裝置設定該起始程式化電壓值=Vn-RDm+PVn+Voffset， 其中，Vn為該記錄程式化電壓值，RDm為該記錄讀取電壓值，PVn為一一般性程式化驗證動作的電壓值，Voffest為預設的一偏移電壓值。
  13. 如申請專利範圍第8項所述的快閃記憶體裝置，其中該測試裝置更依據該記錄讀取電壓值、該程式化驗證電壓的電壓值以及預設的一程式化次數以計算出一程式化脈波電壓遞增值。
  14. 如申請專利範圍第12項所述的快閃記憶體裝置，儲存該記錄程式化電壓值、該記錄讀取電壓值、該程式化驗證電壓的電壓值、該偏移電壓值、一般性程式化驗證動作的電壓值、該起始程式化電壓值及該程式化脈波電壓遞增值至該快閃記憶體的控制器中。
TW104121667A 2015-07-03 2015-07-03 快閃記憶體裝置及其程式化動作的初始化方法 TWI550616B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104121667A TWI550616B (zh) 2015-07-03 2015-07-03 快閃記憶體裝置及其程式化動作的初始化方法
CN201510429168.9A CN106328203B (zh) 2015-07-03 2015-07-21 闪存装置及其编程操作的初始化方法
US14/841,700 US9437311B1 (en) 2015-07-03 2015-08-31 Flash memory apparatus and initialization method for programming operation thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104121667A TWI550616B (zh) 2015-07-03 2015-07-03 快閃記憶體裝置及其程式化動作的初始化方法

Publications (2)

Publication Number Publication Date
TWI550616B TWI550616B (zh) 2016-09-21
TW201703050A true TW201703050A (zh) 2017-01-16

Family

ID=56878391

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104121667A TWI550616B (zh) 2015-07-03 2015-07-03 快閃記憶體裝置及其程式化動作的初始化方法

Country Status (3)

Country Link
US (1) US9437311B1 (zh)
CN (1) CN106328203B (zh)
TW (1) TWI550616B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI762278B (zh) * 2021-04-21 2022-04-21 力晶積成電子製造股份有限公司 非揮發性記憶體裝置及其程式化驗證電壓的設定方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108133730B (zh) * 2017-12-22 2020-09-11 联芸科技（杭州）有限公司 快闪存储器的读取控制方法、存储器读取装置和存储器系统
TWI713860B (zh) * 2018-06-28 2020-12-21 力晶積成電子製造股份有限公司 快閃記憶體裝置及其程式化方法
WO2020232658A1 (en) 2019-05-22 2020-11-26 Yangtze Memory Technologies Co., Ltd. Method of programming multilevel cell nand flash memory device and mlc nand flash memory device
KR20200136173A (ko) * 2019-05-27 2020-12-07 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
US11157624B2 (en) * 2019-08-14 2021-10-26 Silicon Motion, Inc. Scheme of using electronic device to activate mass production software tool to initialize memory device including flash memory controller and flash memory

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632940B1 (ko) * 2004-05-06 2006-10-12 삼성전자주식회사 프로그램 사이클 시간을 가변시킬 수 있는 불 휘발성반도체 메모리 장치
JP4909670B2 (ja) 2006-01-24 2012-04-04 株式会社東芝 不揮発性半導体記憶装置及びそれを用いた不揮発性メモリシステム
KR100954949B1 (ko) * 2008-05-14 2010-04-27 주식회사 하이닉스반도체 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법
KR20120119533A (ko) * 2011-04-21 2012-10-31 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 프로그램 방법
JP5851172B2 (ja) * 2011-09-27 2016-02-03 ラピスセミコンダクタ株式会社 半導体不揮発性メモリ及びデータ書き込み方法
KR20130046130A (ko) * 2011-10-27 2013-05-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US8750045B2 (en) * 2012-07-27 2014-06-10 Sandisk Technologies Inc. Experience count dependent program algorithm for flash memory
TWI479489B (zh) * 2012-08-13 2015-04-01 Phison Electronics Corp 資料寫入方法、記憶體控制器與記憶體儲存裝置
KR101385637B1 (ko) * 2012-10-31 2014-04-24 성균관대학교산학협력단 반도체 메모리 장치, 프로그램 방법 및 시스템
US8971128B2 (en) * 2013-01-31 2015-03-03 Sandisk Technologies Inc. Adaptive initial program voltage for non-volatile memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI762278B (zh) * 2021-04-21 2022-04-21 力晶積成電子製造股份有限公司 非揮發性記憶體裝置及其程式化驗證電壓的設定方法

Also Published As

Publication number Publication date
CN106328203A (zh) 2017-01-11
US9437311B1 (en) 2016-09-06
TWI550616B (zh) 2016-09-21
CN106328203B (zh) 2019-07-09

Similar Documents

Publication Publication Date Title
TWI550616B (zh) 快閃記憶體裝置及其程式化動作的初始化方法
TWI494931B (zh) 記憶體之可適性抺除及軟性程式化
CN107452421B (zh) 固态储存装置及其状态预测方法
JP4995721B2 (ja) プログラム時間制御を有する不揮発性メモリシステム
US7969786B2 (en) Method of programming nonvolatile memory device
TWI404072B (zh) 電荷損失補償方法及裝置
US8482987B2 (en) Method and apparatus for the erase suspend operation
JP5891918B2 (ja) 不揮発性メモリ、電子装置及び検証方法
JP4028301B2 (ja) 不揮発性半導体記憶装置及びその消去方法
JP5741427B2 (ja) 半導体記憶装置の試験方法及び半導体記憶装置
US8023336B2 (en) Erase completion recognition
US9767914B1 (en) Durable maintenance of memory cell electric current sense window following program-erase operations to a non-volatile memory
JP2012022767A (ja) 不揮発性メモリブロックのソフトプログラム
KR101003878B1 (ko) 불휘발성 메모리 장치의 동작 방법
JP2010507180A (ja) 不揮発性記憶素子における部分的な消去と消去の検証
CN109524047B (zh) 快闪存储器的字节编程重试方法
TWI442406B (zh) 針對一快閃記憶體的控制器之錯誤管理機制來提升驗證效率之方法以及相關之記憶裝置及其控制器
WO2014122601A1 (en) Improved non-volatile memory device
CN106328202B (zh) 闪存装置及数据擦除方法
US7372733B2 (en) Non-volatile semiconductor memory device having different erase pass voltages for respective memory sectors and associated erase method
KR100330679B1 (ko) 저장 유닛의 소거 장치 및 소거 방법, 및 저장 유닛의 소거 프로그램을 저장하는 저장 매체
JP2022162233A (ja) 半導体装置および消去方法
JP2002208291A (ja) 不揮発性記憶装置
TWI822270B (zh) 記憶體裝置及其程式化方法
TWI758206B (zh) 半導體儲存裝置以及編程方法