TW400674B - High-speed low-voltage differential swing transmission line transceiver - Google Patents
High-speed low-voltage differential swing transmission line transceiver Download PDFInfo
- Publication number
- TW400674B TW400674B TW083103826A TW83103826A TW400674B TW 400674 B TW400674 B TW 400674B TW 083103826 A TW083103826 A TW 083103826A TW 83103826 A TW83103826 A TW 83103826A TW 400674 B TW400674 B TW 400674B
- Authority
- TW
- Taiwan
- Prior art keywords
- inverter
- data
- transistor
- conductive path
- temperature
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
補充1 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 ( ) 反 相 器 1 0 7 的 輸 出 係 連 接 至 Ν Μ 0 S 電 晶 體 1 1 2 與 1 1 3 的 閘 極 « 並 且 反 相 器 1 1 〇 的 輸 出 係 連 接 至 Ν Μ 0 S 電 晶 體 1 1 4 與 1 1 5 的 閘 極 0 電 晶 體 1 1 2 與 1 1 4 的 扱 極 係 連 接 至 一 溫 度 補 償 的 電 流 源 1 1 6 f 並 且 电 晶 體 1 1 3 與 1 1 5 的 源 極 係 經 由 — 電 阻 1 1 8 而 連 接 至 接 地 0 電 晶 體 1 1 2 — 1 1 5 也 被 耦 接 至 一 終 細 端 電 阻 1 1 7 該 電 阻 係 在 傳 輸 線 1 0 3 的 另 細 端 0 傳 輸 線 1 0 3 係 包 含 導 線 3' 2 1 與 3 2 2 / 0 麗 3 係 說 明 傳 送 器 1 0 0 之 一 電 路 圖 0 反 相 器 1 0 4 係 包 含 一 P Μ 0 S 電 晶 體 3 0 0 以 及 一 Ν Μ 0 S 電 晶 體 3 0 1 其 反 栢 後 的 輸 出 係 出 現 在 一 線 3 0 2 上 ϋ 反 相 器 1 0 5 係 包 含 —* P Μ 0 S 电 晶 體 3 0 3 以 及 一 N Μ. 0 電 晶 體 3 0 4 反 相 器 1 0 6 係 包 含 一 Ρ Μ 0 S 電 晶 體 3 〇 5 以 及 一 N Μ 0 S 電 晶 體 3 0 6 反 相 器 1 0 7 係 包 含 P Μ 0 S 電 晶 Mm 體 3 0 7 Μ 及 一 Ν Μ 0 S 電 晶 體 3 0 8 0 此 係 構 成 在 圖 1 中 所 示 之 上 部 的 平 行 導 電 通 路 0 參 照 下 部 的 平 行 導 電 通 路 反 相 器 1 0 8 係 包 含 一 Ρ Μ 0 S 電 晶 體 3 0 9 及 一 Ν 通 道 電 晶 體 3 1 0 9 傳 輸 閘 1 0 9 係 包 含 —· p Μ 0 S 電 晶 體 3 1 1 >λ 及 — Ν Μ 0 S 电 晶 waa 體 3 1 2 並 且 反 相 器 1 1 0 係 包 含 一 P Μ 0 S 電 晶 體 3 1 3 及 —. Ν Μ 0 S 電 晶 體 3 1 4 0 傳 輸 閘 1 0 9 Κ 及 每 個 反 相 器 均 係 具 有 廣 為 熟 於 此 項 技 術 者 所 知 一 般 的 C Μ 0 S 结 構 0 包 含 在 溫 度 補 償 的 電 流 源 1 1 1 中 8- 的 Ρ Μ 0 S 電 晶 way 體 3 2 3 係 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(丨) 本發明之領域 本發明係有關於用以送出資料至一傳輸線並且自一傳 輸線接收資料之傳收器(transceiver) ’並且更特別係 有關於與一高速低壓差動振幅傳輸線一起使用的傳收器。 本發明之背景 資料傳輸線或是匯流排係被用來在計算機或是其它的 數位資料糸統的部件之間傳輸資料。例如,一計算機的部 件係通常M-種”單端的(single-ended) ”形式來處理 資料,換言之,單一的導體不是”高”就是”低”,而差 動振幅傳輸線則係典型地被用來傳輸介於C P U與該計算 機的其它部件之間的資料。其理由為軍端的導纊 輒共模雜訊的影響,然而差動振幅、雙線式的導線則不會 - · -· 卵此。在一差動振幅的糸統中,資料係由介於兩條導線( 例如+V與-V)之間的電壓差來表示,因而當兩條線均 受到外界的干擾時此差值仍保持不變。 此係需要一傳送器設於一傳輸線的輸入處Μ將該資料 护單端轉成差動的形式,並且需要一接收器設於該傳輸線 的輸出處Μ將該資料從笔動轉.威_黄端的p式_。在該導線的 輸入與輸出處的傳送器/接收器對係被統合地稱作為一傳 收器。 該傳送器必須接收該單端的輸入資料,並且Μ最小的 歪斜(s k e w)將其轉換成差動的脈衝,換言之,在該傳輸 -4 - 本紙張尺度適用中國國家標準(CNS ) Λ<4规格(210X 297公f;) (請先閱讀背面之注意事項再填寫本頁)
、tT A7 B7
ηϊ ώ 補充 五、發明説明() 連接至電晶體309與310的汲極。 從此論點,明顯地出現在線3 15之上的反相器1 0 (請先閱讀背面之注意事項再填寫本頁) 7之輸出係具有相反於出現在線3 1 6之上的反相器1 1 〇之輸岀的極性。反相器107之輸出係被導向與在圖1 中為相同地編號之NM0S電晶體1 1 2與1 1 3之個別
的閘極。同樣地,反相器1 1 0之輸盅係被導向NM0S 電晶體1 1 4與1 1 5之個別的閛極。由於在線3 1 5與 / 線3 1 6之上的信號為具有相反的極性,當電晶體1 1 4 與115被關閉時,電晶體112與113係被導通,反 之亦然。 電晶體1 1 2 — 1 1 5係被供懕Μ—流經電晶體3 1 7與3 18的電流。(為溫度補償的電流源11 6.之一部 份的電晶體317與318之動作將在Κ下做說明。)當 電晶體i 1 2與1 1 3係被導通時(電晶體1 14與1 1 5係被關閉),一電流係流經電晶體1 1 2、於導線3 2 1之上、經過終端電瞪1 17 (圖4)、於導線322之 經濟部智慧財產局員工消費合作社印製 上、而流經電晶體1 1 3以及電阻1 1 8至接地。因此當 電晶體1 1 2與1 1 3被導通時*在導線32 1之上的信 號像為高的,因而在導線3 2 2之上的信號係為低的。 相反迪,當電晶體1 14與1 15被導通時(電晶體 1 1 2與1 1 3係被闢閉),一電流係流經電晶體1 1 4 、於導線322之上、經過終端電阻1 1 7、於導線32 1之上、而流經電晶體1 15K及電阻1 18至接地。在 -9- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A7 —_____B7__ 五、發明説明(i) 線對之上的相對應之上升與下降必須在同時發生。該接收 器必須接收該差動的輸入並且產生對稱的輸出脈衝。特殊 的問題係遭遇在元件係用C Μ 0 s所形成時,因為C Μ 0 s 7C件的特性係隨著_溫度而.變。因此溫度的變化可能使得 在該傳輸線上的資料被歪斜,而此可能影響到該接收器的 簞端輸出之對稱性。 本發明之概要 在一根據本發明的傳收器中,該傳送器係包含一對導 引該單端的輸入資料進入之導電通路。該采行的通路之每 個通路係包兔一定邀使得在該資 料浦路的輸ffi之個別的信號係在一種相反的關係,換言之 ’其中之一係反映出該輸入,而另一則與該輸入相反。各 個平行通路之輸出係被連接至電晶體開關(最好係M C Μ 〇 S形成),該些開關係被連接成當〃 1 ”出現在該輸入 時—電流係在第一方向上流經一終端(termination) 電 阻’而當” 0 ”出琨在該輸入時則係流在相反的方向上。 該差動傳輸線的兩側係被連接至該終端電阻之個別的端點 上0 該接收器係包含一對祐聯且共同由一電源塔之電 晶體。該傳輸線之導線係分別地被連接至該兩個電晶體的 控制端點,使得該電晶體的其中之一在另一電晶體被關閉 時係被導通。—電壓係在該平行的導電通路的其中之一的 -5 - 本紙張尺度適用中國國家標準(C’NS ) Λ4规格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 A? _____E_I v 補亦」 五、發明説明() 開闢電晶體1 12/1 13與1 14/1 15。與電阻1 1 8 —起動作之下,由電流源1 1 6所產生的電流係提供 ~個穩定的共模(coffliaon mode) 電壓給被傳遞至傳輸線 103的資料脈衝,並且與電阻117 —起動作之下,該 電流係提供一個穩定的差動電壓給該資料脈衝。 電流源124:電流源124 (電晶體406)偽提 供一流經電晶體1 20與1 2 1之溫度補償過的電流,因 / 而穩定了該輸入級的增益(電晶體1 2 0 — 1 2 3 )。 電流源1 2 8 :電流源1 2 8 (電晶體4 0 7 _ 4 0 9 )係提供一流經電晶體4 0 1之溫度補償過的電流,因 而穩定了由電晶體401所產生的脈衝之上升時間(反相 器1 25) 。與電流源1 24 —起動作之下,電流.源1 2 8係確保由電晶體4 0 1所產生的脈衝係為對稱且穩定的 0 # 如圖1 B中所示,本發明之傳收器同樣可被應用於一 條雙向的資料傳輸線。傳送器1 50係栢同於傳送器1 0 〇 (圖1 A ),除了一對N ◦ R閘1 5 2與1 5 3係已經 取代反相器1 07與1 1 0。一致能(enable)信號係透 過一鑀衝的反相器1 54而被施加至每個NOR閛1 52 與1 53之輸入的其中之一。當該致能信號為高時,N0 R閘1 5 2與1 5 3之個別的輸出係被固定在零位準,因 而該傳送器係被禁能(disable)。傳送器1 5 1係相同 於傳送器1 50。該施加至傳送器1 50與1 5 1的致能 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) /rvtuN (請先聞讀背面之注意事項再填寫本頁)
A7 —_ B7_五、發明説明() ~點上被感測,並且經由一或多個反相器被傳送至該接收 器的輸出。 I.--、-----------訂 (請先閱讀背面之注意事項再填寫本頁} 經濟部中央楼準局負工消費合作社印製 一溫度補 償之具有與溫 佳的實施例中 晶體,其閘極 滾.經_較大的電 電流係反映了 ,此係藉由將 達成。由_於適 改變〜(換言之 電流之關係) 钸了#雷流中 該傳收器 QuickRing 傳 是匯流排。在 接在該傳輸線 (disable) 在送出資料至 償電路係 度栢關特 ,該溫度 係接在一Z-P 在該傳收 該電流鏡 經該電流 ,此相反 ,該雷涪 由溫度引 可被連接 輸線之單 後面的例 的各個端 該些傳送 該線之上 被連接至 性的C Μ 補償電路 起並且被 流係直接 器中需要 電晶體串 鏡雹晶遲 於在CM 鏡電晶體 起的變化 在該傳收器中各個需要補 0 S元 係包含 接到平 地隨溫 件之點上。在一較 一對不相對稱的電 行的導電通路中。 度變化而改變-。_此 溫度補償的位置。典型地 聯至一 C Μ 0 S電晶體而 係复 件中正常的溫度一 其它的電晶
至一種像是由Beta Phase所開發的 線’以及雙向的傳輸線或 向的傳輸 子中,一 點上*並 器的其中 時0 傳送器與一接收器係被連 且一裝置係被提供來禁能 之一,當另一個傳送器正 圖式之簡要說明 圖1 A係說明用於一像是Q u i c k R i n g之單向的傳輸線 之傳收器。 -6- 本紙張尺度適用中國國家標準(CNS )八4规格(210X297公釐)
五、發明説明() 經濟部智慧財產局員工消費合作社印製 信 號 係 被 調 整, 使得 傳 :送 器 的 其中之 .—·在另一 個傳送器 正 在 傳 遞 資 訊 至傳 輸線 1 0 3 時 係被禁 丨能。接收 器1 5 5 與 i 5 6 係 相 同於 Η 1 A 中 的 接 收器1 0 1 〇 之 U· 刖 的 實施 例係 欲 作 為 說 明性質 而非限制 之用。根 據 本 發 明 之. 下 ,許 多另 外 且 替 代 性的實 施例對於 熟習此項 技 術 者 而 係 為明 顯的 0 本 發 明 之完整 的範疇係 僅限定於 下 的 串 請 專 利範 圍。 > 主 要 部 份 代 表符 號之 簡 / 要 說 明 1 0 0 傳 送器 1 ,01 接收器 1 0 3 傳 輸線 1 0 4- -10 8 反相器 1 0 9 傳 輸蘭 1 1 .0 反相器 1 1 1 電 流源 1 1 2 一 1 15 Ν Μ 0 S 電 晶體 1 1 6 電 流源 1 17 終端電阻 1 1 8 電 阻 1 2 0 一 2 1 Ρ Μ 0 S 電 晶體 1 2 2 一 1 2 3 Ν Μ 0 S 電 晶體 1 2 4 m 流源 1 2 5 - -12 7 反相器 1 2 8 m 流源 1 5 0 傳送器 1 5 2 — 5 3 Ν 0 R 閘 1 5 4 反相器 1 5 5 一 1 5 6 接 收 器 2 0 0 迴路 2 0 1 一 2 0 5 控 制 器 2 11- -215 數位装置 3 0 0 —— 3 0 1 Ρ Μ 0 S 電1 晶體 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消费合作社印製 J_________ , A7 B7 五、發0明(vV ) \圖1 B係說明用於一雙向的傳輸線或是匯流排之傅收 器。 圖2係說明該QuickRing資料傳輸線之概要圖。 圖3係說明傳送器之一電路圖。 圖4係說明接收器之一電路圖。 圖5係說明溫度補償電路之一電路圖。 本發明之說明 圖1 A係說明連接至一傳輸線1 0 3的端點之一傳送 器100K及一接收器101。傳輸線103可Μ是如圖 2中所示的Q u i c k R i n g單向的資料傳輸糸統之一部份。在 圖2中,各個控制器2 0 1 — 2.0 5係被連接至個別的數 位裝置2 11 — 2 1 5之上,並且資料係Μ環繞該迴路2 00的一個方向上循環。事實上,此表示傳送器1 00可 一直作傳輸,而不須提供一用Μ禁能傳送器1 0 0之裝置 〇 傳送器1 0 0係包含一當作緩衝器的反相器1 0 4, 並且供應至兩平行的資料通路。該通路的其中之一係包含 一反相器1 05、一反相器1 06Μ及一反相器1 07。 另一平行的導電通路係包含一反相器1 08、一傳輸閘1 0 9 Μ及一反相器1 1 ◦。一溫度補償的電流源1 1 1係 提供電流在反相器1 0 8的輸出Κ及傳輸閘1 0 9的輸入 〇 -7- . 本紙張尺度適用中國國家標準(CNS ) A+規格(210X 297公釐) (讀先閱讀背面之注意事項再填寫本頁)
A7 B7 五、發明説明( 經濟部智慧財產局員工消費合作社印製 3 0 2 線 3 0 3 — 3 0 5 P Μ 〇 S 電晶體 3 0 6 N Μ 0 S 電 晶 體 3 0 7 P Μ 0 S 電 晶 體 0 8 N Μ 0 S 电 晶 體 3 0 9 P Μ 0 S 電 晶 體 3 1 0 N 通 道 電 晶 體 3 1 1 P Μ 0 S 電 晶 體 3 1 2 N Μ 0 S 電 晶 wiffir 體 3 1 3 P Μ 0 S 電 晶 體 3 1 4 N Μ 0 S 电 晶 體 3 1 5 - -3 1 6 線 3 1 7 — 3 1 8 S» 电 晶 7 體 3 2 1 - -3 2 2 導 線 3 2 3 P Μ 0 S 電 晶 體 4 0 1 N Μ 0 S 電 晶 體 4 0 2 與 4 0 3 C Μ 0 S 電晶體 4 0 4 與 4 〇 5 C Μ 0 S 電晶體 4 0 6 一 4 0 9 P Μ 0 S 電晶體 4 1 0 電 阻 4 1 1 節 點 4 1 5 溫 度 補 償 單 元 4 1 6 線 4 1 8 電 容 5 0 〇 — 5 0 1 導 電 通 路 5 0 2 P Μ 0 S 電 晶 體 5 0 3 N Μ 0 S 5 0 4 P Μ 0 S 電 晶 體 5 0 5 N Μ 0 S 電 晶 體 5 〇 6 電 阻 5 0 7 N Μ 0 S 電 晶 «1» 體 5 0 8 P Μ 0 S 電 晶 體 5 〇 9 導 電 通 路 5 1 〇 電 晶 體 5 1 1 電 阻 5 1 2 N Μ 0 S 電 晶 體 5 1 rj 接 地 線 5 1 4 P Μ 0 S 電 晶 體 5 1 5 V dd 電 壓 供 線 5 1 6 P Μ 〇 S 電 晶 體 -20- (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 補充1 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 ( ) 反 相 器 1 0 7 的 輸 出 係 連 接 至 Ν Μ 0 S 電 晶 體 1 1 2 與 1 1 3 的 閘 極 « 並 且 反 相 器 1 1 〇 的 輸 出 係 連 接 至 Ν Μ 0 S 電 晶 體 1 1 4 與 1 1 5 的 閘 極 0 電 晶 體 1 1 2 與 1 1 4 的 扱 極 係 連 接 至 一 溫 度 補 償 的 電 流 源 1 1 6 f 並 且 电 晶 體 1 1 3 與 1 1 5 的 源 極 係 經 由 — 電 阻 1 1 8 而 連 接 至 接 地 0 電 晶 體 1 1 2 — 1 1 5 也 被 耦 接 至 一 終 細 端 電 阻 1 1 7 該 電 阻 係 在 傳 輸 線 1 0 3 的 另 細 端 0 傳 輸 線 1 0 3 係 包 含 導 線 3' 2 1 與 3 2 2 / 0 麗 3 係 說 明 傳 送 器 1 0 0 之 一 電 路 圖 0 反 相 器 1 0 4 係 包 含 一 P Μ 0 S 電 晶 體 3 0 0 以 及 一 Ν Μ 0 S 電 晶 體 3 0 1 其 反 栢 後 的 輸 出 係 出 現 在 一 線 3 0 2 上 ϋ 反 相 器 1 0 5 係 包 含 —* P Μ 0 S 电 晶 體 3 0 3 以 及 一 N Μ. 0 電 晶 體 3 0 4 反 相 器 1 0 6 係 包 含 一 Ρ Μ 0 S 電 晶 體 3 〇 5 以 及 一 N Μ 0 S 電 晶 體 3 0 6 反 相 器 1 0 7 係 包 含 P Μ 0 S 電 晶 Mm 體 3 0 7 Μ 及 一 Ν Μ 0 S 電 晶 體 3 0 8 0 此 係 構 成 在 圖 1 中 所 示 之 上 部 的 平 行 導 電 通 路 0 參 照 下 部 的 平 行 導 電 通 路 反 相 器 1 0 8 係 包 含 一 Ρ Μ 0 S 電 晶 體 3 0 9 及 一 Ν 通 道 電 晶 體 3 1 0 9 傳 輸 閘 1 0 9 係 包 含 —· p Μ 0 S 電 晶 體 3 1 1 >λ 及 — Ν Μ 0 S 电 晶 waa 體 3 1 2 並 且 反 相 器 1 1 0 係 包 含 一 P Μ 0 S 電 晶 體 3 1 3 及 —. Ν Μ 0 S 電 晶 體 3 1 4 0 傳 輸 閘 1 0 9 Κ 及 每 個 反 相 器 均 係 具 有 廣 為 熟 於 此 項 技 術 者 所 知 一 般 的 C Μ 0 S 结 構 0 包 含 在 溫 度 補 償 的 電 流 源 1 1 1 中 8- 的 Ρ Μ 0 S 電 晶 way 體 3 2 3 係 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) A7 B7 五、發明説明() 517-520 電晶體 經濟部智慧財產局員工消費合作社印製 -21- (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準(CNS )八4規格(210X297公釐) A7 B7
ηϊ ώ 補充 五、發明説明() 連接至電晶體309與310的汲極。 從此論點,明顯地出現在線3 15之上的反相器1 0 (請先閱讀背面之注意事項再填寫本頁) 7之輸出係具有相反於出現在線3 1 6之上的反相器1 1 〇之輸岀的極性。反相器107之輸出係被導向與在圖1 中為相同地編號之NM0S電晶體1 1 2與1 1 3之個別
的閘極。同樣地,反相器1 1 0之輸盅係被導向NM0S 電晶體1 1 4與1 1 5之個別的閛極。由於在線3 1 5與 / 線3 1 6之上的信號為具有相反的極性,當電晶體1 1 4 與115被關閉時,電晶體112與113係被導通,反 之亦然。 電晶體1 1 2 — 1 1 5係被供懕Μ—流經電晶體3 1 7與3 18的電流。(為溫度補償的電流源11 6.之一部 份的電晶體317與318之動作將在Κ下做說明。)當 電晶體i 1 2與1 1 3係被導通時(電晶體1 14與1 1 5係被關閉),一電流係流經電晶體1 1 2、於導線3 2 1之上、經過終端電瞪1 17 (圖4)、於導線322之 經濟部智慧財產局員工消費合作社印製 上、而流經電晶體1 1 3以及電阻1 1 8至接地。因此當 電晶體1 1 2與1 1 3被導通時*在導線32 1之上的信 號像為高的,因而在導線3 2 2之上的信號係為低的。 相反迪,當電晶體1 14與1 15被導通時(電晶體 1 1 2與1 1 3係被闢閉),一電流係流經電晶體1 1 4 、於導線322之上、經過終端電阻1 1 7、於導線32 1之上、而流經電晶體1 15K及電阻1 18至接地。在 -9- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(q ) 此情況中,在導線3 2 2之上的信號係為高的,而在導線 3 2 1之上的信號則係為低的。因咔塑塊3 2 1與3 2 2 (其係一起形成傳輸線103)係冋應於至反相器1〇4 的留-端輸入而表琨出一差動輸出。換言之,在反相器1 〇 4的輸入之上的二進位信號係決定哪一對電晶體χ 1 2 / 1 1 3與1 1 4/1 1 5係被導通,因此也就決定横跨終 端電阻1 1 7的信5虎之極性。終端電阻1 1 7的輸出係代 表由傳輸線1 0 3所傳遞之差動振幅信號。 再參照圖1 A,接收器1 0 1係包含一對連接在介於 —參考電壓與接地之間的平行導電通路之PMO S電晶體 1 2 ◦與1 2 1 。導線3 2 1係連接至電晶體1 2 0的閘 極,而導線3 2 2係連接至電晶體1 2 1的閛極。同樣被 連接至該平行導電通路的是一 NMO S電晶體1 2 2K及 一 NM0S電晶體1 23,其閘極係連接在一起。電晶體 1 2 3的閛極與汲極係被短路,使得電_.晶..p 1 2 2與1 g '3係作為一霞瘐_。該平行的導電通路係由一溫度補償的 電流源1 2 4所供電_。一輸出係從介於電晶體1 2 0與1 2 2之間的節點所取出,並且被傳遞至一連串的反相器1 2 5、1 2 6 K及1 2 7之輸入。一溫度補償的電流源1 28係提供~電流至反相器χ 25之輸入。接收器1 〇 χ 的單端輸出係出琨在反相器1 2 7之輸出,並且係被傳遞 至該計算機或是其它糸統的一組件中。 接收器1 〇 1的電路圖係被說明於圖4之中c>反相器 -10- 本紙張尺度適用中國國家操準(CNS ) A4規格(210X29?公釐) (請先閲讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明(F ) 125係包含—NMOS電晶體40 1 ;反相器126係 包含一對CMOS電晶體402與403 ;反相器127 係包含一對CMOS電晶體404與405。在反相器1 27的輸出之一電容4 1 8係代表接收該接收器1 〇 1的 輸出之組件(未示出)的寄生阻抗。溫度補償的電流源1 24係包含一 PM0S電晶體406 ’並且溫度補償的電 流源1 2 8則係包含P Μ 0 S電晶體4 0 7、4 0 8 Μ及 409。一電阻4 1 0係連接在電晶體407與接地之間 。電晶體1 2 ◦與1 22係連接在一節點4 1 1之上。 在導線32 1之上的信號係在PM0S電晶體1 20 的閘極之上被接收;若該信號為高的,則該電晶體係被關 閉;若該信號為低的,則該電晶體係被導通。同樣地,Ρ Μ 0 S電晶體1 2 1係由在導線3 2 2之上的信號所控制 。當在導線32 1之上的信號係為高時,電晶體1 20係 為關閉的,而電晶體1 2 1係為導通的。因此’在節點4 1 1之上的電壓係為低的,並且此電壓係被傳遞至ΝΜ0 S電晶體4 0 1的閘極,而將該電晶體關閉,因而在反相 器1 26的輸入處產生一個高電壓。因此,反相器1 27 的輸出同樣係為高的。反相器1 2 6與1 2 7係為熟於此 項技術者所知一般的CMO S反相器。反相器1 25— 1 2 7的功用係為整形與放大出規在節點4 1 1的信號,Μ 在接收器1 0 1的輸出處產生一陡直、對稱的信號。該對 電晶體1 2 2與1 2 3係作為一電流鏡以使流經電晶體1 -1 1 - 本紙張尺度適用中國國家操準(CNS ) Α4規格(210X297公漦) (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消费合作社印製 A7 __B7 五、發明説明(1 ) 2 0與1 2 1的電流相等。此係具有回應於導線3 2 χ與 3 2 2之上的差動輸入而加倍在節點4 1 1之上的電流之 效果。 相反地,當導線.3 2 1之上的信號為低時,則電晶體 1 2 0係被導通、電晶體1 2 1係被關閉、因而在節點4 1 1之上的電壓係為高的。於是,NMOS電晶體40 1 係被導通,因而反相器1 2 6的輸入係為低的。在此情形 中,忖1'40 5電晶體40 5將會被導通而將接收器1〇1 的輸出接地。因此接收器1 0 1的輸出係為單端、變.彳b在 V dd與接地之間。 如前所述,C Μ 0 S元件的特性係隨著溫度而變i。 特別是*其互導(transconductance)係隨著溫莖^的;^加 而降低。因此,除非提供β M If,本刖疮娌r μ η 元件的電流將會在溫度增加時而降低。 參照圖4,一溫1補僧S元4 1 5係產生一被用來補 償在傳送器1 00與接收器1 0 1吧某溫度调~ 佐ΦΦ之參考信號,該些電晶體亦即為具有一個高增益並且 係因此特別地容易受到溫度上的變化之影響。在此實施例 中,溫度補償係被應用於傳送器1 0 0中之電晶體1 1 2 一 1 1 5與電晶體3 1 0之上(圖3)、以及接收器1 0 1中之電晶體120與401之上(_4;i 。 圖5係說明溫度補償單元4 1 5之一電路圖。一對導 電通路5 0 〇與5 0 1係被連接在一參考電壓Vdd與接地 -1 2 - 本紙張尺度適用中國國家樣率(CNS ) Α4规格(210X297公釐) ----------- (請先閱讀背面之注意事項再填寫本頁) '灯-----π 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(丨ο ) 之間。一 PMOS電晶體502與一 NMOS電晶體50 3係被連接在導電通路5 0 0之中。一 PMO S電晶體5 〇4、一 NM0S電晶體505、與一電阻506係被連 接在導電通路5 0 1之中,電晶體5 0 4的閘極與汲極係 為短路。電晶體5 0 2與5 04係為匹配的一對,並且為 了導電通路5 0 0與5 0 1中的電流提供了一電流鏡。 電晶體5 0 5的射極面積係遠大於電晶體5 0 3的射 極面積。因此,電晶體5 ◦ 3的閘極至源極電壓(V G S) 係大於電晶體5 0 5的閘極至源極電壓。由於電晶體5 0 3與5 0 5的閘極係被接在一起,因而Μ下的關係式係成 立: V GS ( 5 0 3 ) = V GS ( 5 0 5 ) + V R ( 5 0 6 ) V GS (5 0 3) - V GS ( 5 0 5 ) = V R ( 5 0 6 ) 其中V G S ( 5 ◦ 3 )係為電晶體5 0 3的閘極至源極電壓 、V G S ( 5 0 5 )係為電晶體5 0 5的閘極至源極電壓、 而V R ( 5 0 6 ) 則係為横跨電阻5 ◦ 6的電壓。當溫度 上升時,該(V GS ( 5 0 3 ) — V GS ( 5 ◦ 5 ))的最係 為增加V因而V R ( 5 0 6 ) 同樣係為增加。此係表示流 經電阻5 0 6的電流同樣係為増加。因此存導雷通路5_〇 1中的電流(其係等於流經電阻5 0 6的電流)係隨著溫 度的上升而增加,此係表示其變化係與流經C Μ 0 S電晶 體的電流之正常變化相反。 一 NMOS電晶體507與一 PMOS電晶體508 -1 3 - 本纸張尺度適用中國國家榇準(CNS ) Α4規格(210Χ 297公釐) (請先閱讀背面之注意事項再填寫本頁)
A7 經濟部中央標準局員工消費合作社印裝 「 一 B7 五、發明説明 ( \\ ) 1 1 係 被 連 接 在 介 於 V dd與 接 地 之 間 的 — 導 電 通 路 5 0 9 之 中 1 1 I 0 電 晶 體 5 0 7 的 閛 極 係 被 耦 接 至 電 晶 體 5 0 3 與 5 〇 5 1 1 的 閘 極 〇 因 而 電 晶 體 5 0 7 係 作 為 流 在 導 電 通 路 5 0 1 中 請 先 1 的 電 流 之 電 流 鏡 〇 在 電 晶 體 5 0 8 的 閜 極 處 之 電 壓 係 與 流 閱 讀 背 …丨 經 導 電 通 路 5 0 9 的 電 流 成 比 例 地 變 化 〇 此 電 壓 係 構 成 溫 之 1 度 注 1 補 償 單 元 4 1 5 之 —. 輸 出 並 且 係 Μ I EEF 圼 現 〇 流 經 導 意 事 1 I 電 通 路 5 〇 9 的 電 流 一 般 係 比 流 在 導 電 通 路 5 0 1 中 的 電 r\ 流 大 的 多 ( 例 如 > 毫 安 培 比 上 微 安 培 ) 0 如 後 所 述 9 電 晶 本 頁 裝 1 體 5 0 7 與 5 〇 8 之 數 值 係 被 設 成 來 獲 得 用 作 為 溫 度 補 償 1 I 之 正 確 的 I REF > 1 1 1 溫 度 補 償 單 元 4 1 5 之 一 被 命 名 為 I R E F 1白勺 第 二 輸 出 1 係 從 與 電 阻 5 1 1 串 聯 且 介 於 V dd 與 接 地 之 間 的 電 晶 體 5 訂 1 1 0 之 汲 極 處 取 出 〇 電 晶 體 5 1 0 之 閘 極 與 汲 極 係 被 短 路 - 1 | 在 一 起 〇 由 於 電 晶 體 5 1 0 並 未 被 溫 度 補 償 如 同 一 般 的 1 1 C Μ 0 S 元 件 該 輸 出 I REF1 的 變 化 係 與 溫 度 成 反 比 〇 rT 一 Ν Μ 〇 S 電 晶 體 5 1 2 係 被 連 接 在 電 晶 體 5 0 3 1 5 0 5 與 5 0 7 之 共 同 閘 極 端 點 上 9 並 且 係 當 作 為 一 電 容 1 I 以 濾 掉 任 何 可 能 出 現 在 接 地 線 ( 標 示 為 5 1 3 ) 之 上 的 雜 1 I 訊 〇 同 樣 地 9 一 Ρ Μ 0 S 電 晶 體 5 1 4 係 被 連 接 在 電 晶 體 1 j 5 0 8 的 閘 極 與 該 V dd 電 壓 供 應 線 ( 標 示 為 5 1 5 ) 之 間 1 1 並 且 一 Ρ Μ 〇 S 電 晶 體 5 1 6 係 被 連 接 在 電 晶 3M 體 5 1 〇 1 1 的 汲 極 與 電 壓 供 應 線 5 1 5 之 間 〇 電 晶 體 5 1 4 與 5 1 6 1 1 係 滤 掉 任 何 出 現 在 電 壓 供 應 線 5 1』 之 上雜 訊 9 並 且 遊 1 I - 14 - 1 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4规格(210 X 297公漦) 經濟部中央標準局員工消費合作杜印製 Α7 Β7 五、發明説明(α) 免雜訊分別出現在該輸出信號I R E F與I_R E F 1之_」$。 齊晶體5 1 7 — 5 2 0係巧成溫度補償單元4 1 5的 '個啟動雷路_。一 PMO S電晶體5 1 7M及兩個NMO S電晶體5 1 8與5.1 9係串聯地連接在Vdd與接地之間 。該些電晶體的汲極與閛極端點係連接在一起,因而其整 體係構成一電壓分壓器,介於電晶體5 1 7與5 1 8之間 的共同節點之電壓係被施加至NM〇 S電晶體5 2 0的閘 極。當該傳收器首先係被導通時,電晶體5 2 0係為導通 的,因而將電晶體5 0 3的汲極耦接至Vdd。此開始了一 流經電晶體5 0 3的電流,此因而使一電流流在電晶體5 〇5之中。電晶體5 1 8與5 1 9係箝制電晶體5 2 0的 閛極,並且當電流流在導電通路5 0 0與5 0 1中且此電 路係在動作時,電晶體5 2 0係關閉。 總之,溫在减僧單元4 1 5係產生兩個雷颳輸逛_,—, 與溫度變化成正比之第-出Τ β κ F w孖一與溫度蜜 化成反比之第二雷壓 再次參照圖4,I R E F係出現在線4 1 6之上,並且 係被傳送至電晶體4 0 6與4 0 9的閘極上。首先考慮電 晶體4 0 6,由於I R E F係與溫度變化成正比,其係使得 流經電晶體4 ◦ 6的電流同樣地與溫度變化成正比,因而 此係補償了在電晶體1 2 0與1 2 1中的溫度所引發之效 應。換言之,當溫度上升時,電晶體1 20與1 2 1的互 導係降低,因而此將會降低流經該些電晶體的電流。流經 -1 5 - 本紙張尺度適用中國國家標準(CNS ) Α4规格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
A7 B7 五、發明説明(0) 電晶體4 0 6的電流係隨著溫度上升而增加,係平衡了該 電流的減少,因而維持了幾乎與溫度無關之流在電晶體1 2 ◦與1 2 1中的電流。藉由一個像是SP I CE的模擬 程式,電晶體5 0 3.與5 0 5的射極面積之比率K及電晶 體5 0 7、5 0 8與4 0 6的大小係被設定Μ提供電晶體 120與121之適當的溫度補償。 同樣地,I R E F係被施加至電晶體4 0 9的閘極,該 電晶體4 0 9係串聯地連接至電晶體4 0 1。流經電晶體 4 0 9的電流係補償流經電晶體4 0 1的電流中溫度所引 起的變化。該成對的電晶體4 0 7與4 0 8係當作一電流 鏡並且係降低被施加至電晶體4 0 1的補償之大小。此係 確保由電晶體40 1所送出的脈衝之上升時間不論溫度為 何均維持不變。該些脈衝的下降時間係由電晶體4 0 1的 閛極上之電壓所決定,因而此係由流經電晶體1 2 0與1 2 1的電流所決定。由電晶體4 0 6所提供之溫度補償係 確保了由電晶體4 ◦ 1所送出的脈衝之下降時間維持不變 。因此由電晶體4 0 6所提供之溫度補償(對於電晶體1 2〇與12 1) Κ及電晶體407 — 409的組合效果( 對於電晶體4 0 6 )係一起動作Κ確保由電晶體4 〇 1所 產生的脈衝係為對稱的。 再次參照圖3,溫度補償單元4 1 5之1 R E F輸出係 被導向電晶體3 1 7與323的閘極。如上所述,電晶體 3 2 3係代表於圖1中被溫度補償的電流源1 1 1 。電晶 -1 6- 本紙張尺度適用中國國家榇準(Cns ) λ4规格(210X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂--- # 經濟部令央標準局員工消費合作社印製 經濟部中央標準局男工消費合作社印製 A7 _ B7 五、發明説明() 體3 2 3係與電晶體3 0 9並聯,並且與電晶體3 10串 聯在該供應電壓Vdd與接地之間。電晶體3 0 9與3 1 0 係包含在反相器1 0 8之中(圖1 A )。流經電晶體3 2 3的電流係與溫度變化成正比並且係溫度補償了流經電晶 體3 1 〇的電流。此係確保該流經電晶體3 1 0的電流之 上升時間係為固定的。 電晶體3 1 7係並聯地與電晶體3 1 8連接,並且這 兩個電晶體係一起形成電流源116 (圖1) cIREF係 被施加至電晶體3 1 7的閘極,並且I R E F 1係被施加至電 晶體3 1 8的閛極。如上所述,I R E F 1係與溫度變化成反 比,其係補償了在溫度中的變化Μ及在V d d中的變動。電 晶體3 1 7係提供一與溫度變化成正比的電流,並且因而 補償了流經電晶體對1 1 2 / 1 1 3與1 1 4 / 1 1 5的 電流之一般的C Μ 0 S溫度所引起的效應。電晶體3 1 7 與3 1 8的組合係提供對於在V ddM及溫度中的變動之補 償。 參照圖1 A,被溫度補償的電流源1 1 1 、1 1 6、 1 24K及1 2 8可K被看成進行K下的功能。 電流源1 1 1 :電流源1 1 1 (電晶體3 2 3與3 0 9 )係調整反β目器1 08的_出之上升時間以提供一對稱 的輸出至傳輸閘1 0 9。 電流源1 1 6 :電流源1 1 6 (電晶體3 1 7與3 1 8 )係提供溫度補償過的並且為V d d —雜訊無關的電流名合 -1 7- 本紙張尺度適用中國國家標準(CN'S ) A4规格(210 X 297公釐) (锖先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 A? _____E_I v 補亦」 五、發明説明() 開闢電晶體1 12/1 13與1 14/1 15。與電阻1 1 8 —起動作之下,由電流源1 1 6所產生的電流係提供 ~個穩定的共模(coffliaon mode) 電壓給被傳遞至傳輸線 103的資料脈衝,並且與電阻117 —起動作之下,該 電流係提供一個穩定的差動電壓給該資料脈衝。 電流源124:電流源124 (電晶體406)偽提 供一流經電晶體1 20與1 2 1之溫度補償過的電流,因 / 而穩定了該輸入級的增益(電晶體1 2 0 — 1 2 3 )。 電流源1 2 8 :電流源1 2 8 (電晶體4 0 7 _ 4 0 9 )係提供一流經電晶體4 0 1之溫度補償過的電流,因 而穩定了由電晶體401所產生的脈衝之上升時間(反相 器1 25) 。與電流源1 24 —起動作之下,電流.源1 2 8係確保由電晶體4 0 1所產生的脈衝係為對稱且穩定的 0 # 如圖1 B中所示,本發明之傳收器同樣可被應用於一 條雙向的資料傳輸線。傳送器1 50係栢同於傳送器1 0 〇 (圖1 A ),除了一對N ◦ R閘1 5 2與1 5 3係已經 取代反相器1 07與1 1 0。一致能(enable)信號係透 過一鑀衝的反相器1 54而被施加至每個NOR閛1 52 與1 53之輸入的其中之一。當該致能信號為高時,N0 R閘1 5 2與1 5 3之個別的輸出係被固定在零位準,因 而該傳送器係被禁能(disable)。傳送器1 5 1係相同 於傳送器1 50。該施加至傳送器1 50與1 5 1的致能 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) /rvtuN (請先聞讀背面之注意事項再填寫本頁)
五、發明説明() 經濟部智慧財產局員工消費合作社印製 信 號 係 被 調 整, 使得 傳 :送 器 的 其中之 .—·在另一 個傳送器 正 在 傳 遞 資 訊 至傳 輸線 1 0 3 時 係被禁 丨能。接收 器1 5 5 與 i 5 6 係 相 同於 Η 1 A 中 的 接 收器1 0 1 〇 之 U· 刖 的 實施 例係 欲 作 為 說 明性質 而非限制 之用。根 據 本 發 明 之. 下 ,許 多另 外 且 替 代 性的實 施例對於 熟習此項 技 術 者 而 係 為明 顯的 0 本 發 明 之完整 的範疇係 僅限定於 下 的 串 請 專 利範 圍。 > 主 要 部 份 代 表符 號之 簡 / 要 說 明 1 0 0 傳 送器 1 ,01 接收器 1 0 3 傳 輸線 1 0 4- -10 8 反相器 1 0 9 傳 輸蘭 1 1 .0 反相器 1 1 1 電 流源 1 1 2 一 1 15 Ν Μ 0 S 電 晶體 1 1 6 電 流源 1 17 終端電阻 1 1 8 電 阻 1 2 0 一 2 1 Ρ Μ 0 S 電 晶體 1 2 2 一 1 2 3 Ν Μ 0 S 電 晶體 1 2 4 m 流源 1 2 5 - -12 7 反相器 1 2 8 m 流源 1 5 0 傳送器 1 5 2 — 5 3 Ν 0 R 閘 1 5 4 反相器 1 5 5 一 1 5 6 接 收 器 2 0 0 迴路 2 0 1 一 2 0 5 控 制 器 2 11- -215 數位装置 3 0 0 —— 3 0 1 Ρ Μ 0 S 電1 晶體 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 五、發明説明( 經濟部智慧財產局員工消費合作社印製 3 0 2 線 3 0 3 — 3 0 5 P Μ 〇 S 電晶體 3 0 6 N Μ 0 S 電 晶 體 3 0 7 P Μ 0 S 電 晶 體 0 8 N Μ 0 S 电 晶 體 3 0 9 P Μ 0 S 電 晶 體 3 1 0 N 通 道 電 晶 體 3 1 1 P Μ 0 S 電 晶 體 3 1 2 N Μ 0 S 電 晶 wiffir 體 3 1 3 P Μ 0 S 電 晶 體 3 1 4 N Μ 0 S 电 晶 體 3 1 5 - -3 1 6 線 3 1 7 — 3 1 8 S» 电 晶 7 體 3 2 1 - -3 2 2 導 線 3 2 3 P Μ 0 S 電 晶 體 4 0 1 N Μ 0 S 電 晶 體 4 0 2 與 4 0 3 C Μ 0 S 電晶體 4 0 4 與 4 〇 5 C Μ 0 S 電晶體 4 0 6 一 4 0 9 P Μ 0 S 電晶體 4 1 0 電 阻 4 1 1 節 點 4 1 5 溫 度 補 償 單 元 4 1 6 線 4 1 8 電 容 5 0 〇 — 5 0 1 導 電 通 路 5 0 2 P Μ 0 S 電 晶 體 5 0 3 N Μ 0 S 5 0 4 P Μ 0 S 電 晶 體 5 0 5 N Μ 0 S 電 晶 體 5 〇 6 電 阻 5 0 7 N Μ 0 S 電 晶 «1» 體 5 0 8 P Μ 0 S 電 晶 體 5 〇 9 導 電 通 路 5 1 〇 電 晶 體 5 1 1 電 阻 5 1 2 N Μ 0 S 電 晶 體 5 1 rj 接 地 線 5 1 4 P Μ 0 S 電 晶 體 5 1 5 V dd 電 壓 供 線 5 1 6 P Μ 〇 S 電 晶 體 -20- (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) A7 B7 五、發明説明() 517-520 電晶體 經濟部智慧財產局員工消費合作社印製 -21- (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準(CNS )八4規格(210X297公釐)
Claims (1)
- D8 申請專利範圍 fees:: ?·-*> ^ -V ·、 |S£T 1·一種用K轉換單端的數位資料至差動的資料之《料傳 送器,-該傳送器係包含: 經濟部中央標準局員工消費合作社印製 關電路 動的輸 2 ·如 電通路 相器係 二導電 係被連 3 •如 路係包 S F Ε 與第四 閘極係 申請專利範圍第1 更包含一第三反相 項之資料傳送器,其中該第一導 器以及一第四反相器,該第一反 反相器之間 項之資料傳 該第三與第 的溫度補償單元,該 增加之電流Μ調整產 上升時間;Μ及 一與第二之導電通路的開關電路,該開 該輸入端點之單端的輸入資料以提供差 第三與第四反相器之間,並且其中該第 一傳輸閘Μ及一第五反相器,該傳輸閘 一輸入端點; 第__一與第二之 一連接在該第 在該第二導電通路 Μ 0 S來形成; 一連接至該第 溫度補償單元係提 生在該第二反相器 一連接至該第 係回應於在 出資料。 被連接在該 通路更包含 接在該第二 申請專利範 含第一與第 T S的閘極 Μ 0 S F Ε 被連接至該 平行的導電通路; 一導電通路中之第 中之第二反相器, 二反相器之一輸出 供一隨溫度增加而 之該輸出處的脈衝 與第五 圍第1 二 MOSFETs 係被連接至該第一 T s 第二導電通路 一反相器以及一連接 該第二反相器係>乂 C 送器,其中該開關電 ,該第一與第二M0 専電通路.,Μ及第三 四 MOSFET s 的 介於在該第一與第四 本紙張尺度適用中國國家標準(CNS )八4規格(210 X 297公釐) D8 申請專利範圍 fees:: ?·-*> ^ -V ·、 |S£T 1·一種用K轉換單端的數位資料至差動的資料之《料傳 送器,-該傳送器係包含: 經濟部中央標準局員工消費合作社印製 關電路 動的輸 2 ·如 電通路 相器係 二導電 係被連 3 •如 路係包 S F Ε 與第四 閘極係 申請專利範圍第1 更包含一第三反相 項之資料傳送器,其中該第一導 器以及一第四反相器,該第一反 反相器之間 項之資料傳 該第三與第 的溫度補償單元,該 增加之電流Μ調整產 上升時間;Μ及 一與第二之導電通路的開關電路,該開 該輸入端點之單端的輸入資料以提供差 第三與第四反相器之間,並且其中該第 一傳輸閘Μ及一第五反相器,該傳輸閘 一輸入端點; 第__一與第二之 一連接在該第 在該第二導電通路 Μ 0 S來形成; 一連接至該第 溫度補償單元係提 生在該第二反相器 一連接至該第 係回應於在 出資料。 被連接在該 通路更包含 接在該第二 申請專利範 含第一與第 T S的閘極 Μ 0 S F Ε 被連接至該 平行的導電通路; 一導電通路中之第 中之第二反相器, 二反相器之一輸出 供一隨溫度增加而 之該輸出處的脈衝 與第五 圍第1 二 MOSFETs 係被連接至該第一 T s 第二導電通路 一反相器以及一連接 該第二反相器係>乂 C 送器,其中該開關電 ,該第一與第二M0 専電通路.,Μ及第三 四 MOSFET s 的 介於在該第一與第四 本紙張尺度適用中國國家標準(CNS )八4規格(210 X 297公釐) 申請專利範固 Α8 Β8 C8 D8 MO S F E T s之間的節點係被連接至一差動的資料傳輸 線之一第一導線,以及一介於在該第二與第三MO S F Ε T s之間的節點係被連接至該差動的資料傳輸線之一第二 導線。 4 ·如申請專利範圍第1項之資料傳送器,其中該溫度補 償單元係包含第三與第四之平扞的導電通路,一第一 Μ0 S F Ε Τ係被連接至該第三導電通路中,以及一第二Μ0 S F Ε Τ係與一電阻串連在該第四導電通路中,該第一 μ 0 S F Ε Τ之一通道的一寬度至長度比係小於該第二MO S F E T之一通道的一寬度至長度比,該第一與第二M0 S F E T s之閛極係被連在一起^且被連接至一電流鏡之 Μ 0 S F Ε T。 5 · —種用Μ轉換單端的數位資料至差動的資料之資料傳 經濟部中央襟準局員工消費合作社印製 谋装,該傳送器係包含: 一輸入端點; 第一與第二之平行的導電通路; 一連接在該第一導電通路中之第一反相器,从及一建接 在該第二導電通路中之傳輸閘:- 一連接至該第一與第二之導電通路的開關電路1,該開 關電路係回應於在該輸入端點之單端的輸入資料以提供差 動的輸出資料;Μ及 一連接至該開關電路之溫度補償單元’該溫度補償單 元係提供一隨溫度增加而增加之電流以補償在該開關電路 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐〉 請 先 閱 讀" 背 之 注 意 事 項 ί裝頁I 訂 象 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、47請專利範圍 的一供應電流中之溫度所引趄的變化。 6 .如申請專利範圍第5項之資料傳送器’其中該第—導 電通路更包含一第二反相器以好一〜第三反相器,並且其中 該第二導電通路更包含一第四反相器似及一第五反相器’ 該傳輸閛係被連接在該第四與第五反相器之間。 7 .如申請專利範圍第5項之芦料傳送器,其中該開關電 路係包含第一與第二MO S F E T s ,該第一與第二M0 S F E T s的閘極係被連接至該第一導電通路,以及第三 與第四MOSFETs ,該第三與第四MOSFETs的 閜極係被連接至該第二導電通路,一介於在該第一與第四 MO S F E T s之間的節點係被連接至一差動的資料傳輸 線之一第一導線,K及一介於在該第二與第三MO S F E T s之間的節點係被連接至該差動的資料傳輸線之一第二 補 OOMOO 之 補 度MM i Μ Μ 鏡 度 溫 一 二第二 二流 溫 該第第該第第電 該 中 一 1 , 該與一 中 其,及中於一至 其 ,,路 Μ 路小第接 上’ 器通-通係該連 器 送電中電比 ',被 送 傳導路導度比且 傳 料的通四長度並 赳 資行電第至長起 裔 之平導該度至 一 之3-項之三在寬度在 項 _ 5 四第連一寬連 5 第第該串的一被 第 圍與至阻道的係 圍 範三接電通道極 範 利第連 一 一通閘。利 專含被與之 一 之 Τ 專 請包係係 Τ 之 SE 請 申係 TTETTF 申 。 如.元 EEFEES 如 線. 單 FFSFFO . 導 8 償 SSOSSM9 本紙張尺度適用中國國家標準(CNS ) Α4規格(2丨0Χ297公釐) ABCD 經濟部中央標準局負工消費合作社印製 、申請專利範圍 償單元係被連接至該第四反相器之—輸出。 1 〇 . —種用K轉換差動的資料至單端的資料之接收器, 該接收器係包含: —輸!入級端點; —輸入級係包含: 第一與第二之平行的導電通路; 一連接在該第一導電通路中之第一 MO S F E T 以及一連接在該第二導電通路中之第二MO S F E T ;Μ及 —對分別連接在該第一與第二的導雷通路ja I雷 免镱 Μ n_S. ; —連接至介於該第一 MO S F E T與在該第一導電通 路中之電流鏡MO S F Ε Τ之間的共同節點之反相器;从 及 —連接至該輸入级之溫度補償簞元,該溫度補償單元 係穩定在該輸入級中之一增益。 1 1 ·如申請專利範圍第1 〇項之接,·其更包含與該 系一反相器串聯連接的一笛二K及一第三反相器。 1 2 .如申請專利範圍第1 〇項之接收器,其中該溫度補 償單元係包含第三與第四之平行的導電通路,一第三M0 S F E T係被連接至該第三導電通路中,以及一第四!^〇 S F E T係與一電阻串連在該第四導電通路中,該第三μ 〇 S F Ε Τ之一通道的一寬度至長度比係小於該第四μ 0 -4 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(2丨0Χ297公釐) C請先閱'讀背面之注意事項寫本頁) -裝· -訂 六、申請專利範圍 S F E T之一通道的一寬度至長度比,該第三與第四M0 S F E T s之閘極係被連在一起並且被連接至一電流鏡之 Μ 0 S F E T ° 1 3 ♦—種用Μ轉換差動的資料至單端的資料之接收器, 該接收器係包含: 一輸入端點; 一輸入級係包含: 第一與第二之平行的導電通路; 一連接在該第一導電通路中之第一 MO S F Ε Τ Μ及一連接在該第二導電通路中之第二MO S F Ε Τ ;Μ及 一對分別連接在該第一與第二的導電通路中之電 流鏡 MOSFETs; 一連接至介於該第一 MO S F E T與在該第一導電通 路中之電流鏡MO S F E T之間的共同節點之反相Μ 及 、 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 一連接至該反相器之一輸出的溫度補償單π J該溫度 補償單元係提供一隨溫度增加而增加之電流Μ調整產生在 該反相器之該輸出處的脈衝上升時間。 1 4 ·如申請專利範圍第1 3項之接收器'其更包含與該 第一反相器串聯連接的一第二反相器以及一第.三反相器。 1 5 ·如申請專利範圍第1 3項之接收器,其中該溫度補 償單元係包含第三與第四之平行的導電通路,一第三Μ0 -5 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) 六、申請專利範圍 S F E T係被連接至該第三導電通路中’ Μ及一第四M0 S F Ε Τ係與一電阻串連在該第四導電通路中,該第三Μ 0 S F Ε Τ之一通道的一寬度至長度比係小於該第四MO S F Ε T之一通道的一寬度至長度比,該第三與第四M0 S F E T s之閛極係被連在一起並且被連接至一電流鏡之 料 資 該 j t 器 送 : 傳 含 料 包 資> 係 之 其 端 組一輸1 之傳的 器料線 收資)輸 傳之傳 。料幅該 T 資·振至 E 種動接 F 一 差連 S · 一 一 0 6 Ml 連 * 調 I 元 K 及 單流 W 償電 器 補之 相 度加 反 溫增 1 ; 的而 第器出加 路之相輸增 通中反一度 電路 二 之溫 導.通第器隨 的電之相一 行導中反供 點平一路二提 端之第通第係 入一二該電該元 : 輸第在導至單 含 一與接二接償 包第\ 一 連第連補 係一第 一 該一度 器ί 在 溫 送一 接該 傳j 經濟部中央標準局員工消費合作社印製 Μ 該料 5 ,資 間 路入 時電輸 。 升 關的. 器 上開端 收 衝的單 接 脈路之 之 的通點 端 處 電端 二 出導入 第 輸之輸 一 該二一 的 之 第第., 線 器 與該料 輸 相 一在資 傳 反 第於出 料 二 該應輸 資 第 至回的 該 該 接係動 至 在 連路差 接 生 I 電供 連 產 關提一 整及 開 Κ 及 Μ 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐〉 經濟部中央標準局員工消費合作社印製 as Βδ C8 D8 ----------__ 六、申請專利範圍 17.—種資料傳收器之組合’埤係包含 一差動振幅之實料傳輸線; —連接至該傳輸線的一第一啕之資料傳送器,該資料 〆 傳送器係包含: 一第一輸入端點: ---------- 第一與第二之平行的導電通路: —連接在該第一導電通路中之第一反相器Κ及一連 接在該第二導電通路中芋傳輸間; 一連接至該第一與第二之寒電通路的開關電路,該 開關電路係回應於在該第一輸入端點之單端的輸入資料 Κ提供差動的輸出資料;Μ及· 一連接至該開關電路之溫麼、補償單元,該溫度補償 單元係提供一隨溫度增加而增加之電流Μ補償在該開關 電路的一供應電流中之溫度所引起的變化;Μ及 一連接至該資料傳輸線的一第二端之接收琴_。 1 8 . —種資料痺收器之組合二其係包含: 一差動振幅之資料傳輸線’ 一連接至該資料傳輸線的一第一端之_資料®谋骂;以 及 一連接至該資料傳輸線的一第二端之資料接收器,該 係包含: 一輸入端點 一輸入級係、包含· -7- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項:本頁) -裝· 訂 L泉_ 申請專利範圍 及 A8 Βδ C8 D8 E F S ο Μ 1 ; 第 路之 通中 電路 導通 的電 行導 平一 之第 二 該 第在 與接 一 連 第一 F S ο Μ二 第 之 中, 路 通 電 導二 第 該 在 接 連及 1Μ 及 ; ΜΤ τ Ε 之 中 路 通 電 導 的二 第 與 1 第 該 S 在 Τ 接 F 連 F 別 S 分 ◦ 對Μ 一 鏡 流 電' 電相 導反 Γ 之 第點 該節 在同 與共 Τ 的 Ε 間 F 之 S Τ ο Ε M F 1 S 第0 該 Μ 於鏡 介流 至 電 接之及 連中 Μ 一 路 ·’ 通器 單Μ 償 ; 補 器-度 送 溫 傳 該、 料 » :* 元含之 單。包 端 償益係 一 補增其 第 度一,一 一 溫之合一 的 之中組. 線 级级之 輸 入入器 傳 輸輸收 .,料 該該傳線資 至在料輸該 接定資傳至 連穩種料接 一係一資連 元 .一 一 9 (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 至係入入 接器,輸輸 連收 一一 一 接 料 資 第 的 線 輸 傳 料 :: 資含點係與 該包端级 含 該 器 收 接 料 資 之 端二 第 F S S ο ο Μ Μ 二 一 第 第之 蘖之中 中路^ a 表通電 電導 導二 一 第 第該 該在 包簠在接 接連及 連 一 Μ 本紙張尺度適用中國國家操準(CNS ) Α4規格(210Χ297公釐) 7、申請專利庫巳圍 一對分別連接在該第一與第二的導電通路中之 電流鏡Μ 0 S F E T s ; (請先閲讀背面之注意事項再填寫本頁) 一連接至介於該第一 MO S F Ε Τ與在該第一導電 通路中之電流鏡MO S F E T之間的共同節點之反栢 器;Μ及 一連接至該反相器之一輸出的溫度補償單元,該溫 度補償單元係提供一隨溫度增加而增加之電流以調整 產生在該反相器之該輸出處的脈衝上升時間。 20 ♦如申請專利範圍第3項之資料傳送器,其中該第一 MO S F Ε Τ的源極與該第三MO S F Ε Τ的源極共用一 共同節點。 21 ·如申請專利範圍第3項之資_料傳眹是*其中該第二 MO S F Ε Τ的汲極與該第四M〇 S F Ε Τ的汲極共用一 共同節點。 22 ·如申請專利範圍第7項之資料傳送器,其中該第一 MO S F Ε Τ的源極與該第三MO S F Ε Τ的源極共用一 共同節點。 經濟部中央標準局負工消費合作社印製 23 ·如申請專利範圍第7項之資料傳送器,其中該第二 MO S F Ε Τ的汲極與該第四MO S F Ε Τ的汲極共用一 共同節點。 24 ·如申請專利範圍第2 1項之實料傳送器.,.其中該共 同節點係透過一電阻被連接至接地。 25 ·如申請專利範圍第23項之資料傳送器,其中該共 -9- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) A8 B8 C8 D8 ττ、申請專利範圍 同節點係透過一電阻被連接至接地。 26 *如申請專利範圍第1項之資料傳送器,其中該溫度 補償電路係透過一對電流鏡M〇 S F E T s而被連接至該 第二反相器之該輸出。 27 ·如申請專利範圍第5項之資料傳送器,其中該溫度 補償電路係透過一對電流鏡MO S F E T s而被連接至該 開關電路。 2 8 ·如申請專利範圍第1 0項之資料接收器,其中該溫 度補償電路係透過一對電流鏡MO S F ET s而被連接至 該輸入級。 2 9 ·如申請專利範圍第1 3項之胃避_1妾收器,,其中該溫 度補償電路係透過一對電流鏡MO S F E T s而被連接至 該反相器之該輸出。 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 -10- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/047,731 US5471498A (en) | 1993-04-15 | 1993-04-15 | High-speed low-voltage differential swing transmission line transceiver |
Publications (1)
Publication Number | Publication Date |
---|---|
TW400674B true TW400674B (en) | 2000-08-01 |
Family
ID=21950628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW083103826A TW400674B (en) | 1993-04-15 | 1994-04-28 | High-speed low-voltage differential swing transmission line transceiver |
Country Status (7)
Country | Link |
---|---|
US (2) | US5471498A (zh) |
EP (1) | EP0775404B1 (zh) |
JP (1) | JP3411574B2 (zh) |
KR (1) | KR100292573B1 (zh) |
DE (1) | DE69422644T2 (zh) |
TW (1) | TW400674B (zh) |
WO (1) | WO1994024797A1 (zh) |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0655839B1 (en) * | 1993-11-29 | 2007-01-03 | Fujitsu Limited | Electronic system for terminating bus lines |
JPH07235952A (ja) * | 1993-12-28 | 1995-09-05 | Oki Electric Ind Co Ltd | 信号伝送回路およびその回路を用いた信号伝送装置 |
US5712875A (en) * | 1995-06-07 | 1998-01-27 | Compaq Computer Corporation | Asynchronous differential communication |
JP2882316B2 (ja) * | 1995-08-29 | 1999-04-12 | 株式会社デンソー | データ通信装置 |
WO1997009811A1 (en) * | 1995-09-06 | 1997-03-13 | Advanced Micro Devices, Inc. | Low jitter low power single ended driver |
SE509882C2 (sv) * | 1995-11-10 | 1999-03-15 | Ericsson Telefon Ab L M | Mottagarkrets innefattande parallella ingångskretsar |
JP3699764B2 (ja) * | 1996-01-31 | 2005-09-28 | 株式会社東芝 | ドライバ回路装置及びインターフェース |
US5767699A (en) * | 1996-05-28 | 1998-06-16 | Sun Microsystems, Inc. | Fully complementary differential output driver for high speed digital communications |
US5801564A (en) * | 1996-06-28 | 1998-09-01 | Symbios, Inc. | Reduced skew differential receiver |
US5986479A (en) * | 1997-05-05 | 1999-11-16 | National Semiconductor Corporation | Fully switched, class-B, high speed current amplifier driver |
US5977796A (en) * | 1997-06-26 | 1999-11-02 | Lucent Technologies, Inc. | Low voltage differential swing interconnect buffer circuit |
US5917340A (en) * | 1997-10-08 | 1999-06-29 | Pericom Semiconductor Corp. | Twisted-pair driver with staggered differential drivers and glitch free binary to multi level transmit encoder |
US5963053A (en) * | 1997-10-09 | 1999-10-05 | Pericom Semiconductor Corp. | Self-biasing CMOS PECL receiver with wide common-mode range and multi-level-transmit to binary decoder |
US6051990A (en) * | 1997-11-13 | 2000-04-18 | Quantum Corporation | Asymmetric current mode driver for differential transmission lines |
US5977797A (en) * | 1997-12-30 | 1999-11-02 | Lsi Logic Corporation | Method and apparatus for transferring data on a voltage biased data line |
US6107856A (en) * | 1997-12-30 | 2000-08-22 | Lsi Logic Corporation | Dual output comparator for operating over a wide common mode range |
DE19803796B4 (de) * | 1998-01-30 | 2006-10-26 | Telefonaktiebolaget Lm Ericsson (Publ) | Ausgangspuffer zum Ansteuern einer symmetrischen Übertragungsleitung |
US6111431A (en) * | 1998-05-14 | 2000-08-29 | National Semiconductor Corporation | LVDS driver for backplane applications |
US6348817B2 (en) | 1999-05-10 | 2002-02-19 | Jinghui Lu | Complementary current mode driver for high speed data communications |
JP2001053598A (ja) * | 1999-08-16 | 2001-02-23 | Nec Corp | インターフェイス回路、該インターフェイス回路を備えた電子機器及び通信システム |
GB2356304B (en) * | 1999-11-10 | 2003-11-19 | Fujitsu Ltd | Switch driver circuitry |
DE10002850C2 (de) * | 2000-01-24 | 2002-02-14 | Infineon Technologies Ag | Schaltung zur Umsetzung eines Paars aus differenziellen Signalen in ein Eintaktsignal |
ATE307446T1 (de) * | 2000-07-18 | 2005-11-15 | Koninkl Philips Electronics Nv | Digitale zwischenschatltung mit niedrigem leistungsverbrauch |
AU2001277104A1 (en) | 2000-07-24 | 2002-02-05 | Lifecor, Inc. | Data collection and system management for patient-worn medical devices |
US6512400B1 (en) * | 2000-08-30 | 2003-01-28 | Micron Technology, Inc. | Integrated circuit comparator or amplifier |
US6288581B1 (en) | 2001-01-05 | 2001-09-11 | Pericom Semiconductor Corp. | Low-voltage differential-signalling output buffer with pre-emphasis |
DE60114981T2 (de) * | 2001-02-01 | 2006-08-10 | Stmicroelectronics S.R.L., Agrate Brianza | Integrierte Schaltung und Methode zur programmierten Thermalabschaltung für Starkstromgeräte |
TW480817B (en) * | 2001-03-15 | 2002-03-21 | Himax Opto Electronics Corp | Data transmitter |
US6566911B1 (en) * | 2001-05-18 | 2003-05-20 | Pixelworks, Inc. | Multiple-mode CMOS I/O cell |
JP4627928B2 (ja) * | 2001-06-28 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US7756917B2 (en) * | 2001-09-28 | 2010-07-13 | Baseline, Llc | Two wire communication apparatus and method |
US6812733B1 (en) | 2002-08-02 | 2004-11-02 | Pmc-Sierra, Inc. | High-efficiency mixed voltage/current mode output driver |
US6667892B1 (en) * | 2002-10-08 | 2003-12-23 | Faraday Technology Corp. | Voltage-averaged temperature compensation method and corresponding circuit thereof |
JP2007502592A (ja) * | 2003-05-16 | 2007-02-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 低干渉ラインドライバ |
JP3753712B2 (ja) * | 2003-08-13 | 2006-03-08 | ローム株式会社 | 伝送装置 |
JP3833634B2 (ja) * | 2003-08-13 | 2006-10-18 | ローム株式会社 | 伝送装置 |
US7154307B2 (en) * | 2003-11-24 | 2006-12-26 | Fairchild Semiconductor Corporation | Current transfer logic |
JP4518321B2 (ja) * | 2004-05-28 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | データ伝送装置、及び受信装置 |
US7342420B2 (en) * | 2004-09-24 | 2008-03-11 | Integrated Device Technology, Inc. | Low power output driver |
JP4509737B2 (ja) * | 2004-10-28 | 2010-07-21 | 株式会社東芝 | 差動信号生成回路および差動信号送信回路 |
RU2369977C2 (ru) * | 2005-03-23 | 2009-10-10 | Квэлкомм Инкорпорейтед | Устройство сопряжения токового режима для высокоскоростной связи вне микросхем |
US7246022B2 (en) * | 2005-06-20 | 2007-07-17 | Intel Corporation | Initiation of differential link retraining upon temperature excursion |
US8653853B1 (en) * | 2006-12-31 | 2014-02-18 | Altera Corporation | Differential interfaces for power domain crossings |
US7692565B2 (en) * | 2007-04-18 | 2010-04-06 | Qualcomm Incorporated | Systems and methods for performing off-chip data communications at a high data rate |
EP2177000B1 (de) * | 2007-07-12 | 2014-04-16 | Silicon Line GmbH | Schaltungsanordnung und Verfahren zum Treiben mindestens einer differentiellen Leitung |
TWI393349B (zh) * | 2008-12-17 | 2013-04-11 | Ind Tech Res Inst | 信號傳收裝置及系統 |
TWI383589B (zh) * | 2009-03-12 | 2013-01-21 | Himax Media Solutions Inc | 信號發送器及其操作方法 |
JP5971113B2 (ja) | 2012-12-26 | 2016-08-17 | 富士通株式会社 | 差動信号スキュー調整方法および送信回路 |
US9300278B2 (en) * | 2014-08-04 | 2016-03-29 | Realtek Semiconductor Corp. | Method and apparatus for calibrating CMOS inverter |
EP3934096A1 (en) * | 2020-06-29 | 2022-01-05 | Ams Ag | Driver circuit for low voltage differential signaling, lvds, line driver arrangement for lvds and method for operating an lvds driver circuit |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3899754A (en) * | 1974-05-09 | 1975-08-12 | Bell Telephone Labor Inc | Delta modulation and demodulation with syllabic companding |
JPS6075121A (ja) * | 1983-09-30 | 1985-04-27 | Nec Corp | フリツプ・フロツプ |
JPH0767069B2 (ja) * | 1984-02-15 | 1995-07-19 | アメリカン テレフォン アンド テレグラフ カムパニー | 集積回路装置 |
US4630284A (en) * | 1984-12-28 | 1986-12-16 | Gte Laboratories Incorporated | Low power line driving digital transmission system |
JP2902016B2 (ja) * | 1989-11-21 | 1999-06-07 | 株式会社日立製作所 | 信号伝送方法および回路 |
US5287386A (en) * | 1991-03-27 | 1994-02-15 | Thinking Machines Corporation | Differential driver/receiver circuit |
US5144405A (en) * | 1991-08-13 | 1992-09-01 | Itt Corporation | Temperature compensation apparatus for logic gates |
US5285477A (en) * | 1991-12-18 | 1994-02-08 | At&T Bell Laboratories | Balanced line driver for local area networks or the like |
-
1993
- 1993-04-15 US US08/047,731 patent/US5471498A/en not_active Expired - Lifetime
-
1994
- 1994-04-13 DE DE69422644T patent/DE69422644T2/de not_active Expired - Lifetime
- 1994-04-13 KR KR1019950704471A patent/KR100292573B1/ko not_active IP Right Cessation
- 1994-04-13 WO PCT/US1994/004096 patent/WO1994024797A1/en active IP Right Grant
- 1994-04-13 EP EP94914163A patent/EP0775404B1/en not_active Expired - Lifetime
- 1994-04-13 JP JP52343994A patent/JP3411574B2/ja not_active Expired - Fee Related
- 1994-04-28 TW TW083103826A patent/TW400674B/zh not_active IP Right Cessation
-
1995
- 1995-02-28 US US08/395,744 patent/US5519728A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08509332A (ja) | 1996-10-01 |
KR960702236A (ko) | 1996-03-28 |
EP0775404B1 (en) | 2000-01-12 |
JP3411574B2 (ja) | 2003-06-03 |
DE69422644T2 (de) | 2000-08-03 |
WO1994024797A1 (en) | 1994-10-27 |
US5519728A (en) | 1996-05-21 |
DE69422644D1 (de) | 2000-02-17 |
KR100292573B1 (ko) | 2001-06-15 |
EP0775404A1 (en) | 1997-05-28 |
US5471498A (en) | 1995-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW400674B (en) | High-speed low-voltage differential swing transmission line transceiver | |
EP0397268B1 (en) | Integrated circuit comprising a signal level converter | |
JP4766769B2 (ja) | 半導体集積回路 | |
EP0905902B1 (en) | Constant current cmos output driver circuit with dual gate transistor devices | |
US4584492A (en) | Temperature and process stable MOS input buffer | |
US7132821B2 (en) | Reference current generation system | |
US20060017457A1 (en) | Temperature-compensated output buffer method and circuit | |
US7633312B2 (en) | Data transmission apparatus and a data receiving apparatus used for the same | |
TW490957B (en) | Output driver with current compensation circuit for variation of common mode voltage | |
US9654086B1 (en) | Operational amplifier with current-controlled up or down hysteresis | |
TW432842B (en) | Output buffer for driving a symmetrical transmission line | |
TW300357B (en) | Line driver, method of operating a line driver, and current amplifier for differential CMOS | |
US6275067B1 (en) | Multiple-bit, current mode data bus | |
US5666068A (en) | GTL input receiver with hysteresis | |
WO1998013766A1 (en) | Output buffer circuit for driving a transmission line | |
JPWO2005022284A1 (ja) | 電源装置およびそれを備える電子機器 | |
EP0511675B1 (en) | Semiconductor device for generating constant potential | |
EP0349205A2 (en) | Differential analog comparator | |
KR100417857B1 (ko) | 램버스 디램의 입력 리시버 회로 | |
US5406219A (en) | Differential-to-single-ended converter | |
JPS632193A (ja) | センスアンプ回路 | |
JPH0974338A (ja) | 定振幅クロック発生回路 | |
KR100293303B1 (ko) | 반도체 장치용 입력 버퍼 | |
US10574189B2 (en) | Amplifier circuitry, voltage regulator circuit, and signal compensation method | |
BE1000333A7 (nl) | Correctieketen voor een versterker. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |