TWI383589B - 信號發送器及其操作方法 - Google Patents

Description

信號發送器及其操作方法

本發明是有關於一種信號發送器，且特別是有關於一種降低電磁干擾的信號發送器。

近年來，電子產品的應用日益廣泛，需求日益增加，各種電子產品的電路設計越來越複雜。隨著電子設備為了符合高性能及高反應度的要求，數位資料傳輸速度越來越快，而電晶體電晶體邏輯(transistor-transistor logic,TTL)訊號於印刷電路板(Printed circuit board，PCB)上傳輸的頻率極限僅約為50MHz。在高速傳輸時，電晶體電晶體邏輯訊號要達到全擺動(Full swing)的上升時間(Rising time)時間太長，因此無法用電晶體電晶體邏輯的方式去傳送訊號。若要以更高的頻率來傳送訊號，可以將資料訊號轉換成差動小訊號的方式去傳送，差動小訊號所需的上升時間較短，可以滿足高速傳輸的需求。

雖然差動小訊號可以減少轉態的時間以達到更快的操作頻率，但在傳送的過程中往往都會遇到電磁干擾(Electromagnetic Interference,EMI)的問題。電磁干擾主要可分為輻射性(Radiated)與傳導性(Conducted)電磁干擾。輻射性電磁干擾是直接經由開放空間傳遞，不須要經由任何傳輸介質，故一般僅能以屏蔽(Shielding)、接地(Grounding)等方式來解決。而傳導性EMI是經由電源導線來傳遞雜 訊。因此，連接在同一個系統的電子裝置所產生的電磁干擾會經由電源線而彼此相互干擾，造成在傳輸訊號過程中訊號判讀錯誤，使得產品輸出功能不正常，或是壽命因此減短。

本發明提供一種信號發送器及其操作方法，可降低信號傳輸時發生的電磁干擾。

本發明提出一種信號發送器，包括第一開關、第二開關、第三開關、第四開關、第一受控緩衝單元以及第二受控緩衝單元。第一開關的第一端耦接至第一電壓，而其第二端耦接至信號發送器之第一輸出端。第二開關的第一端耦接至第一開關之第二端，而第二開關之第二端耦接至第二電壓。第三開關的第一端耦接至第一電壓，而第二端耦接至信號發送器之第二輸出端。第四開關的第一端耦接至第三開關之第二端，而第四開關之第二端耦接至第二電壓。第一受控緩衝單元接收第一資料信號而驅動第一開關與第四開關。第二受控緩衝單元接收第二資料信號而驅動第二開關與第三開關。其中，第一受控緩衝單元與第二受控緩衝單元依據控制信號而改變跳越率(slew rate)。第一受控緩衝單元包括多個緩衝器以及開關單元。這些緩衝器相互串聯而形成一緩衝器串，其中這些緩衝器具有不同的電晶體通道外觀比。開關單元依據該控制信號之控制而選擇 性地將這些緩衝器中的其中一個緩衝器之輸出端引接至該第一受控緩衝單元的輸出端。

在本發明之一實施例中，上述之第一受控緩衝單元包括第一緩衝器、第二緩衝器以及開關單元。第一緩衝器的內部電晶體具有第一通道外觀比，其中該第一緩衝器的輸入端接收第一資料信號。第二緩衝器的內部電晶體具有第二通道外觀比(大於第一通道外觀)，其中第二緩衝器的輸入端耦接至第一緩衝器的輸出端，而第二緩衝器的輸出端耦接至第一受控緩衝單元的輸出端。開關單元依據該控制信號之控制而選擇性地將第一緩衝器之輸出端引接至第二緩衝器的輸出端。

基於上述，本發明藉由調整第一與第二受控緩衝單元的輸出跳越率，以減緩在信號發送器的輸出端因開關切換造成電壓過衝(overshoot)及下衝(undershoot)所產生的電壓突波，進而減低電磁干擾。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1是依照本發明一實施例說明信號發送器的電路示意圖。請參照圖1，信號發送器100的第一輸出端OUT1及第二輸出端OUT2耦接至負載104。在此謹以負載104所示等效電路表示信號發送器100的下級電路(例如信號接收器)以及信號傳輸通道(例如印刷電路板)。因此，負載 104可以電阻R、電容C1及電容C2來表示信號傳輸通道以及下級電路的等效電路。

信號發送器100包括第一開關SW1、第二開關SW2、第三開關SW3、第四開關SW4、第一受控緩衝單元110及第二受控緩衝單元120。開關SW1之第一端耦接第一電壓VS1，其第二端耦接至信號發送器100的第一輸出端OUT1。開關SW2之第一端耦接至開關SW1之第二端，其第二端耦接至第二電壓VS2。開關SW3之第一端耦接電壓VS1，其第二端耦接至信號發送器100的第二輸出端OUT2。開關SW4之第一端耦接至開關SW3之第二端，其第二端耦接至電壓VS2。

上述第一電壓VS1與第二電壓VS2可以表示任意的不同電壓準位。在本實施例中，電壓VS1可為系統電源的電壓準位，電壓VS2可為接地電壓準位。上述開關SW1~SW4可以用任何方式實現之，例如用N通道金屬氧化物半導體(N-channel metal oxide semiconductor,NMOS)電晶體來實現開關SW1~SW4。

第一受控緩衝單元110接收第一資料信號D1而驅動第一開關SW1與第四開關SW4。第二受控緩衝單元120接收第二資料信號D2而驅動第二開關SW2與第三開關SW3。其中，第一受控緩衝單元110與第二受控緩衝單元120受控制信號之控制而可以動態地改變其輸出信號的跳越率(slew rate)。

圖2是依照本發明實施例說明圖1中各個資料信號的時序示意圖。在此係將資料信號D1與D2為高準位之狀態定義為「致能」，而將資料信號D1與D2為低準位之狀態定義為「失能」，但本發明不以此為限。第一受控緩衝單元110於第一資料信號D1為致能(enable)之期間驅動開關SW1與SW4使其導通，而在第一資料信號D1為失能(disable)之期間驅動開關SW1與SW4使其斷開。相類似地，第二受控緩衝單元120於第二資料信號D2為致能之期間驅動開關SW2與SW3為導通，而在第二資料信號D2為失能之期間驅動開關SW2與SW3使其斷開。因此，信號發送器100便可以將全擺動(full swing)資料訊號D1與D2轉為差動訊號(differential signal)，並透過輸出端OUT1與OUT2將此差動訊號輸出給負載104。

所屬技術領域中具有通常知識者可以視其設計需求而以任何方式實現第一受控緩衝單元110與第二受控緩衝單元120。以下僅以第一受控緩衝單元110做為說明例，第二受控緩衝單元120之實施方式亦可以參照第一受控緩衝單元110的相關說明。

圖3是依照本發明實施例說明圖1中第一受控緩衝單元110的電路示意圖。第一受控緩衝單元110包括多個緩衝器112-1、112-2、...、112-n以及開關單元111。緩衝器112-1、112-2、...、112-n相互串聯而形成一緩衝器串。其中，緩衝器112-1、112-2、...、112-n具有不同的電晶體通道外觀比，因此各自具有不同的輸出驅動能力。於本實施 例中，此緩衝器串是以逐級增加輸出驅動能力的方式安排緩衝器112-1、112-2、...、112-n，也就是說緩衝器112-1的電晶體通道外觀比是此緩衝器串中最小者，緩衝器112-2的電晶體通道外觀比大於緩衝器112-1，而緩衝器112-n的電晶體通道外觀比是此緩衝器串中最大者。

開關單元111耦接至緩衝器112-1、112-2、...、112-n的輸出端。開關單元111依據控制信號之控制而選擇性地將緩衝器112-1、112-2、...、112-n的其中一個緩衝器之輸出端引接至第一受控緩衝單元110的輸出端，以便輸出資料訊號D1’給開關SW1與SW4。

當信號發送器100操作於高頻環境中時，開關單元111依據控制信號之控制而選擇將具有較大電晶體通道外觀比的緩衝器(例如緩衝器112-n)的輸出端引接至第一受控緩衝單元110的輸出端，以增加第一受控緩衝單元110的輸出跳越率。圖2說明了受控緩衝單元110與120以較大跳越率輸出資料信號D1’與D2’的波形圖。因此，當信號發送器100操作於高頻環境中，本實施例可以藉由控制信號使受控緩衝單元110與120增加其輸出的跳越率。

在可以滿足額定操作頻率的前提下，本實施例可以盡可能地調小受控緩衝單元110與120的輸出跳越率，以減緩在信號發送器100的輸出端OUT1與OUT2因開關SW1~SW4的切換造成電壓過衝(overshoot)及下衝(undershoot)所產生的電壓突波，進而減低電磁干擾。因此，開關單元111可以選擇將具有較小電晶體通道外觀比 的緩衝器(例如緩衝器112-2)的輸出端引接至第一受控緩衝單元110的輸出端，以減小第一受控緩衝單元110的輸出跳越率。圖4是依照本發明實施例說明圖1中受控緩衝單元110與120以較小跳越率輸出資料信號D1’與D2’的波形示意圖。

當該信號發送器操作於一低頻環境中時，開關單元111依據控制信號之控制而選擇將具有較小電晶體通道外觀比的緩衝器(例如緩衝器112-1)的輸出端引接至第一受控緩衝單元110的輸出端，以減小第一受控緩衝單元110的輸出跳越率。因此，當信號發送器100操作於低頻環境中，本實施例可以藉由控制信號使受控緩衝單元110與120降低其輸出的跳越率。

第一受控緩衝單元110並不限於圖3所示的實現方式。例如，圖5為依照本發明另一實施例說明圖1中第一受控緩衝單元110的電路示意圖。請參照圖5，第一受控緩衝單元110包括第一反閘501、第二反閘502、第三反閘503、第四反閘504以及開關單元111。第一反閘501的輸入端接收第一資料信號D1。第二反閘502的輸入端耦接至第一反閘501的輸出端，而第二反閘502的輸出端耦接至第三反閘503的輸入端。第四反閘504的輸入端耦接至第三反閘503的輸出端，而第四反閘504的輸出端耦接至第一受控緩衝單元110的輸出端，以便輸出資料訊號D1’給開關SW1與SW4。

第一反閘501的內部電晶體具有第一通道外觀比，而第二反閘502的內部電晶體具有第二通道外觀比，其中第二通道外觀比大於第一通道外觀比，因此第二反閘502的輸出驅動能力大於第一反閘501。以此類推，第三反閘503的內部電晶體的第三通道外觀比大於第二通道外觀比，而第四反閘504的內部電晶體的第四通道外觀比大於第三通道外觀比。

開關單元111可以依據控制信號之控制而選擇性地將第二反閘502之輸出端引接至第四反閘504的輸出端，以便將第二反閘502所輸出之資料訊號D1’傳送給開關SW1與SW4。若開關單元111為斷開狀態，則第四反閘504所輸出之資料訊號D1’會被傳送給開關SW1與SW4。因此，第一受控緩衝單元110可以依據控制信號之控制而動態地改變其輸出信號的跳越率(slew rate)。

第一受控緩衝單元110亦可參照圖6實施之。圖6為依照本發明再一實施例說明圖1中第一受控緩衝單元110的電路示意圖。請參照圖6，第一受控緩衝單元110包括第一緩衝器112-1、第二緩衝器112-2以及開關單元111。第一緩衝器112-1的輸入端接收第一資料信號D1。第二緩衝器112-2的輸入端耦接至第一緩衝器112-1的輸出端，而第二緩衝器112-2的輸出端耦接至第一受控緩衝單元110的輸出端。第一緩衝器112-1的內部電晶體具有第一通道外觀比，而第二緩衝器112-2內部電晶體的第二通道外觀比大於第一通道外觀比。

開關單元111可以依據控制信號之控制而選擇性地將第一緩衝器112-1之輸出端引接至第二緩衝器112-2的輸出端，以便將第一緩衝器112-1所輸出之資料訊號D1’傳送給開關SW1與SW4。若開關單元111為斷開狀態，則第二緩衝器112-2所輸出之資料訊號D1’會被傳送給開關SW1與SW4。因此，第一受控緩衝單元110可以依據控制信號之控制而動態地改變其輸出信號的跳越率。

值得注意的是，為了減緩因開關SW1~SW4的切換造成電壓過衝(overshoot)及下衝(undershoot)的電壓突波而調小受控緩衝單元110與120的輸出跳越率，會降低信號發送器100的最大操作頻率。在滿足額定電磁干擾的前提下，設計者可以使用低臨界電壓(low threshold voltage)電晶體(臨界電壓低於0.6V的電晶體)來實現第一開關SW1、第二開關SW2、第三開關SW3與第四開關SW4。由於降低了開關SW1~SW4的臨界電壓，在開關切換的過程中能夠使開關SW1~SW4提早導通，因此可以提升信號發送器100的最大操作頻率。

在本發明的另一實施例中，信號發送器可以更包括緩衝單元與電流源等元件。圖7是依照本發明另一實施例說明信號發送器700的電路示意圖。信號發送器700的實現方式可以參照圖1及相關說明，故相同部份便不再贅述。請參照圖7，本實施例之信號發送器700除了具有圖1之信號發送器100的元件外，更包括第一電流源A1及第二電流源A2。電流源A1耦接於第一電壓VS1與第一開關 SW1的第一端之間，以及耦接於第一電壓VS1與第三開關SW3的第一端之間。電流源A2耦接於第二電壓VS2與第二開關SW2的第二端之間，以及耦接於第二電壓VS2與第四開關SW4的第二端之間。

電流源A1提供電流I1至開關SW1與SW3的第一端，而電流源A2則用以自開關SW2與SW4的第二端吸汲電流I2。本發明所屬技術領域中具有通常知識者可以視其設計需求而任意決定前述電流I1與I2之值，例如可以將電流源A1與A2的電流I1與I2之值均設定為I(I為實數)。

綜上所述，上述諸實施例藉由調整受控緩衝單元110與120的輸出跳越率，以減緩在信號發送器100(或700)的輸出端與電源端因開關切換造成電壓過衝(overshoot)及下衝(undershoot)所產生的電壓突波，因此可以減低電磁干擾。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、700‧‧‧信號發送器

104‧‧‧負載

110、120‧‧‧受控緩衝單元

111‧‧‧開關單元

112-1、112-2、112-n‧‧‧緩衝器

501、502、503、504‧‧‧反閘

A1、A2‧‧‧電流源

C1、C2‧‧‧負載電容

D1、D2、D1’、D2’‧‧‧資料信號

I1、I2‧‧‧電流

OUT1、OUT2‧‧‧信號發送器100的輸出端

R‧‧‧負載電阻

SW1、SW2、SW3、SW4‧‧‧開關

VS1‧‧‧第一電壓

VS2‧‧‧第二電壓

圖1是依照本發明一實施例說明信號發送器的電路示意圖。

圖2是依照本發明實施例說明圖1中各個資料信號的時序示意圖。

圖3是依照本發明實施例說明圖1中第一受控緩衝單元的電路示意圖。

圖4是依照本發明實施例說明圖1中受控緩衝單元以較小跳越率輸出資料信號的波形示意圖。

圖5為依照本發明另一實施例說明圖1中第一受控緩衝單元的電路示意圖。

圖6為依照本發明再一實施例說明圖1中第一受控緩衝單元的電路示意圖。

圖7是依照本發明另一實施例說明信號發送器的電路示意圖。

100‧‧‧信號發送器

104‧‧‧負載

110、120‧‧‧受控緩衝單元

C1、C2‧‧‧負載電容

D1、D2、D1’、D2’‧‧‧資料信號

OUT1、OUT2‧‧‧信號發送器的輸出端

R‧‧‧負載電阻

SW1、SW2、SW3、SW4‧‧‧開關

VS1‧‧‧第一電壓

VS2‧‧‧第二電壓

Claims (8)

1. 一種信號發送器，包括：一第一開關，其第一端耦接至一第一電壓，其第二端耦接至該信號發送器之第一輸出端；一第二開關，其第一端耦接至該第一開關之第二端，該第二開關之第二端耦接至一第二電壓；一第三開關，其第一端耦接至該第一電壓，其第二端耦接至該信號發送器之第二輸出端；一第四開關，其第一端耦接至該第三開關之第二端，該第四開關之第二端耦接至該第二電壓；一第一受控緩衝單元，用以接收一第一資料信號而驅動該第一開關與該第四開關，其中該第一受控緩衝單元受一控制信號之控制而改變跳越率；以及一第二受控緩衝單元，用以接收一第二資料信號而驅動該第二開關與該第三開關，其中該第二受控緩衝單元受該控制信號之控制而改變跳越率；其中該第一受控緩衝單元包括：多個緩衝器，其相互串聯而形成一緩衝器串，其中該些緩衝器具有不同的電晶體通道外觀比；以及一開關單元，用以依據該控制信號之控制而選擇性地將該些緩衝器中的其中一個緩衝器之輸出端引接至該第一受控緩衝單元的輸出端。
2. 如申請專利範圍第1項所述之信號發送器，其中該第一受控緩衝單元於該第一資料信號為致能之期間驅動該 第一與該第四開關為導通，以及該第二受控緩衝單元於該第二資料信號為致能之期間驅動該第二與該第三開關為導通。
3. 如申請專利範圍第1項所述之信號發送器，其中該第一受控緩衝單元包括：一第一緩衝器，其內部電晶體具有一第一通道外觀比，其中該第一緩衝器的輸入端接收該第一資料信號；一第二緩衝器，其內部電晶體具有大於該第一通道外觀比的一第二通道外觀比，其中該第二緩衝器的輸入端耦接至該第一緩衝器的輸出端，而該第二緩衝器的輸出端耦接至該第一受控緩衝單元的輸出端；以及該開關單元，用以依據該控制信號之控制而選擇性地將該第一緩衝器之輸出端引接至該第二緩衝器的輸出端。
4. 如申請專利範圍第1項所述之信號發送器，其中該第一受控緩衝單元包括：一第一反閘，其內部電晶體具有一第一通道外觀比，其中該第一反閘的輸入端接收該第一資料信號；一第二反閘，其內部電晶體具有大於該第一通道外觀比的一第二通道外觀比，其中該第二反閘的輸入端耦接至該第一反閘的輸出端；一第三反閘，其內部電晶體具有大於該第二通道外觀比的一第三通道外觀比，其中該第三反閘的輸入端耦接至該第二反閘的輸出端； 一第四反閘，其內部電晶體具有大於該第三通道外觀比的一第四通道外觀比，其中該第四反閘的輸入端耦接至該第三反閘的輸出端，而該第四反閘的輸出端耦接至該第一受控緩衝單元的輸出端；以及該開關單元，用以依據該控制信號之控制而選擇性地將該第二反閘之輸出端引接至該第四反閘的輸出端。
5. 如申請專利範圍第1項所述之信號發送器，更包括：一第一電流源，耦接於該第一電壓與該第一開關的第一端之間，以及耦接於該第一電壓與該第三開關的第一端之間，用以提供一第一電流；以及一第二電流源，耦接於該第二電壓與該第二開關的第二端之間，以及耦接於該第二電壓與該第四開關的第二端之間，用以吸汲一第二電流。
6. 如申請專利範圍第1項所述之信號發送器，其中該第一開關、該第二開關、該第三開關與該第四開關為電晶體。
7. 如申請專利範圍第6項所述之信號發送器，其中該第一開關、該第二開關、該第三開關與該第四開關為金屬氧化物半導體電晶體。
8. 如申請專利範圍第6項所述之信號發送器，其中該第一開關、該第二開關、該第三開關與該第四開關為低臨界電壓電晶體。