TWI393349B - 信號傳收裝置及系統 - Google Patents
信號傳收裝置及系統 Download PDFInfo
- Publication number
- TWI393349B TWI393349B TW097149284A TW97149284A TWI393349B TW I393349 B TWI393349 B TW I393349B TW 097149284 A TW097149284 A TW 097149284A TW 97149284 A TW97149284 A TW 97149284A TW I393349 B TWI393349 B TW I393349B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- input
- coupled
- impedance
- gate
- Prior art date
Links
- 230000008054 signal transmission Effects 0.000 claims description 71
- 230000005540 biological transmission Effects 0.000 claims description 29
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 6
- 230000009471 action Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 description 2
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000010845 search algorithm Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
- H04L25/0276—Arrangements for coupling common mode signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0282—Provision for current-mode coupling
Description
本發明是有關於一種信號傳收裝置及系統，且特別是有關於一種有線信號的傳收裝置及系統。
近年來，由於半導體製程技術的精進，製作輕薄短小請功能強大的電子產品，成為現代電子產品設計的主要課題。關於這方面的需求，工程人員常使用將大量的電路放置於單一晶片的技術，以及所謂的系統晶片(System On Chip,SOC)的方式來因應。
然而，不論是利用上述的何種技術，都勢必面臨到不同的功能電路間的信號傳輸的阻抗匹配的問題。以下請參照圖1繪示的習知的信號傳收系統100的示意圖。其中的信號傳收系統100由兩個信號傳收裝置110、120組成，而信號傳收裝置110及120分屬於不同的晶片。在信號傳收裝置110中，電流源I1、I2及I3所傳送出的電流值的比為1：0.5：0.25，同樣的，電流源I4、I5及I6所傳送出的電流值的比也為1：0.5：0.25。而二極體D1、D2、D3及D4用來確保電流的流向為單方向，並且，電晶體M1、M2、M3及M4工作在線性區，扮演受控於電壓VR的壓控電阻的角色。要被傳送的資料信號則分別被傳送至信號傳收裝置110及120的輸入端IN1、IN2上，開關SW1、SW2則分別受控於輸入端IN1、IN2的反向信號。
信號傳收裝置110及120分別藉由做為開關的電晶體M5及M6的導通或關閉，配合開關SW1、SW2的導通或關閉來調整流經電晶體M1~M4的電流，進而產生不同的電壓。再利用比較器CMP1、CMP2比較上述的電壓，並分別在輸出端O1、O2產生所接收到的資料信號。
這種信號傳收系統100由於利用系統中各個電阻(包括電晶體M1~M4形成的壓控電阻及導線L的阻抗)間的關係來完成傳收動作，因此，用來控制壓控電阻的電壓VR必要可以被適度的調整。這種調整的機制需要藉由一個外接於晶片外部的電阻來完成，無形中增加了電路的面積及成本。此外，信號傳收系統100為單相輸入的傳收裝置，對於雜訊的干擾較為敏感，在資料信號的傳收品質上也有待加強。
本發明提供一種雙向差動的信號傳收裝置，具有自動調整阻抗匹配的能力。
本發明提供一種有線信號傳收系統，具有自動調整阻抗匹配的能力以進行資料的傳收。
本發明提出一種雙向差動的信號傳收裝置，適用於有線信號傳輸系統，包括信號發送器、阻抗匹配控制模組以及電流式差動信號接收器。信號發送器具有輸出端，且其輸出端連接一條傳收導線。而此信號發送器包括有第一阻抗調整器。第一阻抗調整器串接於輸出端，並用以接收控
制信號以調整第一阻抗調整器的阻抗。阻抗匹配控制模組則耦接至第一阻抗調整器，並用以依據鎖定信號及比較信號來產生控制信號。信號接收器則是耦接至信號發送器，並依據比較流經第一阻抗調整器的電流及預設的參考電流來產生鎖定信號及比較信號。
本發明提出一種有線信號傳收系統，包括多數個信號傳收裝置。信號傳收裝置以多數個傳收導線相互連接，各信號傳收裝置包括信號發送器、阻抗匹配控制模組以及電流式差動信號接收器。各信號發送器具有輸出端，且其輸出端連接傳收導線。而此信號發送器包括有第一阻抗調整器。第一阻抗調整器串接於輸出端，並用以接收控制信號以調整第一阻抗調整器的阻抗。阻抗匹配控制模組則耦接至第一阻抗調整器，並用以依據鎖定信號及比較信號來產生控制信號。信號接收器則是耦接至信號發送器，並依據比較流經第一阻抗調整器的電流及預設的參考電流來產生鎖定信號及比較信號。
本發明因採用電流模式進行阻抗匹配的調整，因此可以被應用在利用各種不同阻抗的導線來進行信號傳收。換言之，本發明應用在晶片內信號傳收時，可以克服晶片內導線阻抗不易準確控制的問題。並且，本發提供差動信號的信號傳收方式，有效的降低雜訊的影響並增加了共模抑制比(Common Mode Rejection Ratio,CMRR)。另外，本發明由於依據傳收導線上的電流來進行阻抗匹配，因此，所傳收的信號不需要有很大的電壓振幅(voltage swing)，有效
的節省消耗功率。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
以下將針對本發明的信號傳收裝置提出多個實施例來加以說明，並佐以圖示，以期本領域具通常知識者更能了解，並得具以實施。
首先請參照圖2，圖2繪示本發明的信號傳收裝置200的一實施例的示意圖。信號傳收裝置200包括信號發送器210、阻抗匹配控制模組220及信號接收器230。在本實施例中，信號發送器210具有輸出端OUT1及反向輸出端OUT2。輸出端OUT1及反向輸出端OUT2分別連接傳收導線L1及L2。而傳收導線L1具有等效組抗ER1，且傳收導線L1具有等效組抗ER2。另外，信號發送器210包括阻抗調整器211、212。阻抗調整器211串接於輸出端OUT1及以電晶體M3建構成的二極體D1間。相同的，阻抗調整器212串接於輸出端OUT2及以電晶體M4建構成的二極體D2間。在此，電晶體M3的閘極耦接其第一源/汲極，其第二源/汲極耦接第一電壓，在本實施中，第一電壓為系統接地電壓GND。同樣的電晶體M4的閘極耦接其第一源/汲極，其第二源/汲極耦接系統接地電壓GND。
此外，信號發送器210還包括電流源I1以及與電流源串接的電流開關SW1、SW2。在本實施例中，電流開關
SW1、SW2分別由電晶體M1及M2來建構。其中的電晶體M1的閘極接收信號發送器210所要發送的資料信號TX1，而電晶體M2的閘極接收資料信號TX1的反相TX1b。換句話說，電流開關SW1及SW2分別受控於資料信號TX1及資料信號TX1的反相TX1b。當電流開關SW1導通(致能)時電流開關SW2為關閉(禁能)，而當電流開關SW2導通(致能)時電流開關SW1為關閉(禁能)。
阻抗調整器211包括有阻抗調整開關SW3以及可變電阻模組VR1，相類似的，阻抗調整器212包括有阻抗調整開關SW4以及可變電阻模組VR2。阻抗調整開關SW3、SW4分別由電晶體M5、M6所構成，而電晶體M5的閘極接收資料信號TX1的反相TX1b，電晶體M6的閘極接收資料信號TX1。由於在本實施中的電晶體M5為N型的電晶體，而電晶體M1為P型的電晶體，因此，電流開關SW1與阻抗調整開關SW3的導通關閉動作是相同的(電流開關SW2與阻抗調整開關SW4的導通關閉動作也是相同的)。另外，可變電阻模組VR1及VR2同樣受控於控制信號CTL來調整其阻抗，並達成資料傳收裝置200的阻抗匹配。
請繼續參照圖2，信號接收器230耦接至電晶體M3的閘極，並藉以接收流經阻抗調整器211的電流IX。信號接收器230另接收參考電流IREF，並藉由比較電流IX及參考電流IREF來獲得鎖定信號Lock及比較信號Comp。在此請特別注意，信號接收器230也可以耦接至電晶體M4的閘極來接收流經阻抗調整器212的電流以產生鎖定
信號Lock及比較信號Comp。圖2繪示信號接收器230耦接至電晶體M3的方式僅只是一種實施方式，並不限制本發明的範疇。
阻抗匹配控制模組220則耦接信號接收器230，並接收信號接收器230所產生的鎖定信號Lock及比較信號Comp。以圖2所繪示的實施例來說，阻抗匹配控制模組220依據上述的比較信號Comp來判斷電流IX與參考電流IREF的大小關係來產生控制信號CTL，並藉以調整阻抗調整器211的阻抗。而鎖定信號Lock則是判斷阻抗調整動作是否已經完成(達到阻抗匹配)，並藉以關閉(鎖定)阻抗調整器211的阻抗調整動作。
接著請參照圖3A，圖3A繪示本發明的實施例的可變電阻模組VR1的一實施方式。其中，可變電阻模組VR1包括N個開關RSW1
~RSWN
及N個電阻R1
~RN
。其中的開關RSW1
~RSWN
依次與電阻R1
~RN
相互串接。而開關RSW1
~RSWN
分別受控於控制信號的各位元CTL[1]~CTL[N]。由圖3A的繪示可以清楚知道，圖3A繪示的可變電阻模組VR1的實施範例當在所有的開關RSW1
~RSWN
都被導通時，可變電阻模組VR1有最小的電阻值(即為電阻R1
~RN
並聯的阻值)，在所有的開關RSW1
~RSWN
只有一個被導通時，可變電阻模組VR1有最大的電阻值。
值得一提的是，可變電阻模組VR1也可以藉由圖3B繪示本發明的實施例的可變電阻模組VR1的另一實施方
式來實施。與圖3A繪示的實施方式不相同的，圖3B繪示的實施方式是利用相互並聯的開關RSW1
~RSWN
對來實施，而開關RSW1
~RSWN
分別具有電阻R1
~RN
的等效電阻。當所有的開關RSW1
~RSWN
都被關閉時，可變電阻模組VR1有最大的電阻值，而當所有的開關RSW1
~RSWN
都被導通時，可變電阻模組VR1有最小的電阻值。
換言之，在本領域具通常知識者皆可以輕易實施的調整電阻的裝置中，凡是可以實施本發明實施例中的可變電阻模組VR1中的功能者，均屬本發明的範疇。
接著請參照圖4，圖4繪示本發明實施例的信號接收器230的一實施方式。其中圖4繪示的信號接收器230為一個雙界線比較器(Dual Threshold Comparator)。信號接收器230利用電晶體M51及電晶體M81與信號發送器210中的電晶體M3形成電流鏡，並據以接收電流IX。另外，電晶體M62、M61及M71形成電流鏡，並鏡射參考電流IREF。電晶體M11、M21、M31、M41及MD1、MD2配合電晶體M51、M61形成一個比較器，並產生互補的輸出Vo1、Vo2，電晶體M12、M22、M32、M42及MD3、MD4配合電晶體M71、M81形成另一個比較器，並產生另一組互補的輸出Vo3、Vo4。其中的電晶體MD1~MD4以二極體的型態耦接。上述兩個比較器所不同的是，電晶體M51與電晶體M61的通道寬比為1：K1，其中的K1為大於1的有理數，而電晶體M71與電晶體M81的通道寬比則為1：K2，其中的K2也為大於1的有理數。因此，電晶體
M11、M21、M31、M41配合電晶體M51、M61形成的比較器會比較電流IX乘以K1與參考電流IREF的大小。相同的電晶體M12、M22、M32、M42配合電晶體M71、M81形成另一個比較器則會比較電流IX除以K2及參考電流IREF。
依據上述的說明可得知，上述的K1與K2是用來決定雙界線比較器的兩個界線的。在此請同時參照圖5繪示的信號接收器230的波形示意圖。圖5繪示的視窗寬度WS就是由K1、K2與配合參考電流IREF來決定。其中的低界線I－
＝IREF/K2，高界線I＋
＝IREF×K1。視窗寬度WS＝I＋
－I－
。
關於鎖定信號Lock及比較信號Comp的部份，其中的比較信號Comp是利用輸出Vo1與輸出Vo3藉由或閘OR1進行或運算來產生，而鎖定信號Lock是利用輸出Vo1與輸出Vo4藉由或閘OR2進行或運算來產生。也就是說，當電流IX小於低界線I－
時，比較信號Comp被清除成為邏輯低準位“0”，並直至電流IX上升至高於高界線I＋
時，比較信號Comp被設定為邏輯高準位“1”。而在鎖定信號Lock的部份，當電流IX位於視窗寬度WS中時，鎖定信號Lock被設定為邏輯準位“1”，當電流IX位於視窗寬度WS外時，鎖定信號Lock被清除而成為邏輯準位“0”。
接著請參照圖6A，圖6A繪示為本發明的實施例中的阻抗匹配控制模組220的一實施方式。阻抗匹配控制模組220由連續近似計數器600來建構。連續近似計數器600
接收計數時脈Clk_SAR、比較信號Comp以及鎖定信號Lock。其中連續近似計數器600依據計數時脈Clk_SAR進行計數，並在鎖定信號Lock致能(邏輯準位“1”時)停止計數。而連續近似計數器600則包括N個多輸入移位暫存單元610~660(在圖6A繪示的實施方式中，N＝6)、N－1個或閘OR61~OR65、及或閘OR66、OR67。
多輸入移位暫存單元610~660各都具有重置輸入端RST、移位輸入端SHT、比較輸入端CMP、時脈輸入端CK、致能輸入端EN以及位元輸出端Q。多輸入移位暫存單元610~660的比較輸入端CMP共同接收比較信號Comp，且其重置輸入端共同接收重置信號Reset。多輸入移位暫存單元610~660的時脈輸入端CK共同接收計數時脈Clk_SAR，並且多輸入移位暫存單元610~660的輸出端Q分別輸出控制信號CTL[6]~CTL[1]。多輸入移位暫存單元610~660相互串接，也就是第i個多輸入移位暫存單元的位元輸出端Q耦接至第i＋1個多輸入移位暫存單元的移位輸入端SHT，其中的i為正整數，且i＋1≦N。而第1個多輸入移位暫存單元660則耦接第二電壓，在圖6的繪示中，第二電壓為系統電壓VDD。
或閘OR61~OR65則分別串接在各個多輸入移位暫存單元610~660間，其中的第i個或閘的一輸入端耦接第i－1個多輸入移位暫存單元的位元輸出端，而第i個或閘的另一輸入端則耦接第i－1個或閘的輸出端。或閘OR67則具有三個輸入端，其第一個輸入端耦接多輸入移位暫存單元
660的位元輸出端Q，其第二輸入端接收鎖定信號Lock，其第三個輸入端則耦接至或閘OR66的一輸入端。或閘OR66的另一輸入端接收鎖定信號Lock，且其輸出端耦接至或閘OR65。正反器670具有資料端D、輸出端Q、重置端RST以及時脈端CK。其時脈端CK接收計數時脈Clk_SAR，其重置端RST接收重置信號Reset，其資料端耦接或閘OR67輸出端，其輸出端Q耦接至或閘OR67的第三輸入端及或閘OR66的另一輸入端。
連續近似計數器600是用來實現一種所謂的二元搜尋的演算法(binary search algorithm)。在此請先參照圖6B，圖6B繪示二元搜尋的演算法的示意圖。以輸出3個位元的控制信號為例。初始時，設定控制位元為“100”，若此時流經阻抗調整器的電流IX小於參考電流IREF時，則表示必須調低阻抗調整器的阻抗，使流經阻抗調整器的電流IX增大。因此，先行調整控制位元為“010”，若是在進行先行調整後，流經阻抗調整器的電流IX尚小於參考電流IREF，則再行調整控制位元為“011”或“001”。相反的，若在初始設定控制位元為“100”時，流經阻抗調整器的電流IX大於參考電流IREF時，則表示必須調高阻抗調整器的阻抗，使流經阻抗調整器的電流IX減小。因此，先行調整控制位元為“110”，若是在進行先行調整後，流經阻抗調整器的電流IX尚大於參考電流IREF，則再行調整控制位元為“101”或“111”。
請重新參照圖6A，連續近似計數器600基本上為一
個多輸入的移位暫存器(shift register)。其中當各多輸入移位暫存單元610~660的致能輸入端所接收的信號，與其位元輸出端所輸出的信號皆為邏輯準位“0”時，連續近似計數器600執行向右位移的動作(移位模式)；而當各多輸入移位暫存單元610~660的致能輸入端所接收的信號為邏輯準位“1”時，連續近似計數器600則記憶其位元輸出端所輸出的信號(計憶模式)。另外，當各多輸入移位暫存單元610~660的致能輸入端所接收的信號為邏輯準位“0”且其位元輸出端所輸出的信號皆為邏輯準位“1”時，連續近似計數器600則讀出其所儲存的值作為其位元輸出端所輸出的信號(資料讀取模式)。
以下請參照圖7繪示本實施例的多輸入移位暫存單元的實施方式示意圖。多輸入移位暫存單元610包括模式選擇器710及正反器720。模式選擇器710包括由兩個邏輯電路711、712所組成，模式選擇器710分別耦接多輸入移位暫存單元610的移位輸入端SHT、比較輸入端CMP及致能輸入端EN。另外，模式選擇器710具有輸出端OUT，與正反器720的資料端D耦接，而正反器720的輸出端Q耦接多輸入移位暫存單元610的位元輸出端BIT，其重置端RST接收重置信號Reset，且其時脈端接收計數時脈Clk_SAR。
模式選擇器710的邏輯電路712依據正反器720輸出端Q的輸出以及多輸入移位暫存單元610的致能輸入端EN所接收的信號來產生計憶模式信號m、資料讀取模式
信號ld或移位模式信號sr來設定邏輯電路711執行上一段所說明的連續近似計數器600的計憶模式、資料讀取模式或移位模式的動作。
接著請參照圖8，圖8繪示本發明實施例的信號接收器230的一實施方式。其中的信號接收器230主要是藉由兩個電流鏡231、232分別連接上述說明中的信號發送器210的實施方式的兩個電晶體M3、M4來接收電流Ix及Ixb。其中的電流Ix、Ixb、IRb
及IR
分別依據電壓W1、W1b、R1b及R1來產生。電流鏡231並加成電流Ix及IRb
，並將電流Ix＋IRb
的結果傳送至增益推舉的阻抗傳輸放大器(trans－impedance amplifier with gain－boosting amplifier)TIA，同樣的，電流鏡232加成電流Ixb及IR
，並將電流Ixb＋IR
的結果傳送至阻抗傳輸放大器TIA。而阻抗傳輸放大器TIA所產生的輸出電壓Vo＝ATIA
[(Ix＋IRb
)－(Ixb＋IR
)]，其中的ATIA
為阻抗傳輸放大器TIA的增益。
而阻抗傳輸放大器TIA的輸入阻抗則藉由圖8繪示的負回授來降低，使得信號接收器230更適合接收電流信號。其中的輸入阻抗Rin
近似等於1/(gmM3
．AG
)。其中的AG
為阻抗傳輸放大器TIA在40db的效率的工作下所產生的增益。而gmM3
則為電晶體M3的小信號增益。並且，信號接收器230的輸出阻抗Rout
則可以計算出如下式所示：Rout
＝(AG
．gmM3
．roM3
．roM2
)∥roM5
其中的roM3
、roM2
、roM5
分別為電晶體M3、M2、M5的輸出阻抗，而“∥”則代表並聯的的電阻值。
電晶體M5、M7因沒有與之串聯的電晶體而可以提供工作在一個較低的操作電壓下。而藉由上述所推演出的數學式，可以得知調整阻抗傳輸放大器TIA的增益可以直接影響到輸出阻抗Rout
的值。另外，電晶體M1、M2工作在線性區，而如同一個在共模回授下的電壓控制的電阻。在此，電晶體M1、M2的等效電阻Req
則如下式所示：
其中，μn
為電子漂移率，Cox
為電晶體M1、M2的閘極氧化層每單位面積的電容值，Vt
則為電晶體M1、M2的臨界電壓。此外，圖8繪示的Vbias1、Vbias2分別為偏壓電壓。
以下請參照圖9，圖9繪示本發明實施例的信號傳收系統900的一實施例。其中信號傳收系統900由多個信號傳收裝置910~950，而信號傳收裝置910與信號傳收裝置930以傳收導線L3相連接，而信號傳收裝置920與信號傳收裝置940及950以傳收導線L4相連接。此外，各信號傳收裝置910~950的實施方式在上述的實施例及實施方式都有詳細的介紹，在此則不多繁述。
綜上所述，本發明因採用電流模式進行阻抗匹配的調整，因此可以被應用在利用各種不同阻抗的導線來進行信號傳收，可以因應大範圍的傳收導線的阻抗。換言之，本發明不但可以應用在外接傳收導線的傳收上，還可以應用
在晶片內信號傳收時，克服晶片內導線阻抗不易準確控制的問題。並且，本發所提供差動信號的信號傳收方式，有效的降低雜訊的影響並增加了共模抑制比，有效提升資料傳收的品質。另外，本發明由於依據傳收導線上的電流來完成準確的阻抗匹配，因此，所傳收的信號不需要有很大的電壓振幅，也可以有效的節省消耗功率。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、900‧‧‧信號傳收系統
110、120、200、910~950‧‧‧信號傳收裝置
210‧‧‧信號發送器
220‧‧‧阻抗匹配控制模組
230‧‧‧信號接收器
211、212‧‧‧阻抗調整器
231、232‧‧‧電流鏡
610~660‧‧‧多輸入移位暫存單元
710‧‧‧模式選擇器
711、712‧‧‧邏輯電路
720、670‧‧‧正反器
I1~I6‧‧‧電流源
D1~D4‧‧‧二極體
M1~M6、M11~M81‧‧‧電晶體
VR1、VR2‧‧‧可變電阻模組
IN1、IN2、RST、SHT、CMP、CK、EN、D‧‧‧輸入端
SW1~SW4、RSW1
~RSWN
‧‧‧開關
CMP1~CMP2‧‧‧比較器
CTL‧‧‧控制信號
R1
~RN
‧‧‧電阻
O1~O2、OUT1、OUT2、Q‧‧‧輸出端
L、L1、L2、L3、L4‧‧‧導線
ER1、ER2‧‧‧等效組抗
VR‧‧‧電壓
GND‧‧‧系統接地電壓
TX1、TX1b‧‧‧資料信號
IX、IREF、IX
、IRb
、IXb
、IR
‧‧‧電流
Lock‧‧‧鎖定信號
Comp‧‧‧比較信號
Reset‧‧‧重置信號
Vo1、Vo2、Vo3、Vo4、Vo‧‧‧輸出
WS‧‧‧視窗寬度
OR1~OR2、OR61~OR67‧‧‧或閘
I＋
‧‧‧高界線
I－
‧‧‧低界線
Clk_SAR‧‧‧計數時脈
m、ld、sr‧‧‧模式信號
VDD‧‧‧系統電壓
Vbias1、Vbias2‧‧‧偏壓電壓
W1、W1b、R1b、R1‧‧‧電壓
圖1繪示的習知的信號傳收系統100的示意圖。
圖2繪示本發明的信號傳收裝置200的一實施例的示意圖。
圖3A繪示本發明的實施例的可變電阻模組VR1的一實施方式。
圖3B繪示本發明的實施例的可變電阻模組VR1的另一實施方式來實施。
圖4繪示本發明實施例的信號接收器230的一實施方式。
圖5繪示的視窗寬度WS就是由K1、K2與配合參考電流IREF來決定。
圖6A繪示為本發明的實施例中的阻抗匹配控制模組
220的一實施方式。
圖6B繪示二元搜尋的演算法的示意圖。
圖7繪示本實施例的多輸入移位暫存單元的實施方式示意圖。
圖8繪示本發明實施例的信號接收器230的一實施方式。
圖9繪示本發明實施例的信號傳收系統900的一實施例。
200‧‧‧信號傳收裝置
210‧‧‧信號發送器
220‧‧‧阻抗匹配控制模組
230‧‧‧信號接收器
211、212‧‧‧阻抗調整器
I1‧‧‧電流源
D1~D2‧‧‧二極體
M1~M6‧‧‧電晶體
VR1、VR2‧‧‧可變電阻模組
SW1~SW4‧‧‧開關
CTL‧‧‧控制信號
OUT1、OUT2‧‧‧輸出端
L1、L2‧‧‧導線
ER1、ER2‧‧‧等效組抗
TX1、TX1b‧‧‧資料信號
IX、IREF‧‧‧電流
Lock‧‧‧鎖定信號
Comp‧‧‧比較信號
Claims (30)
- 一種信號傳收裝置，適用於有線信號傳輸系統，包括：一信號發送器，具有一輸出端，該輸出端連接一傳收導線，其中該信號發送器包括：一第一阻抗調整器，串接於該輸出端，並接收一控制信號以調整該第一阻抗調整器的阻抗；以及一阻抗匹配控制模組，耦接至該第一阻抗調整器，用以依據一鎖定信號及一比較信號來產生該控制信號；以及一信號接收器，耦接至該信號發送器，依據比較流經該第一阻抗調整器的電流及預設的一參考電流，來產生該鎖定信號及該比較信號。
- 如申請專利範圍第1項所述之信號傳收裝置，其中該信號發送器更包括：一電流源，傳送一電流；一第一電流開關，耦接該電流源及該第一阻抗調整器的一端，依據該信號發送器要發送的一資料信號來禁能或致能該電流流經該輸出端；以及一第一電晶體，具有閘極、第一源/汲極及第二源/汲極，其閘極耦接其第一源/汲極及該信號接收器，其第一源/汲極耦接該第一阻抗調整器的另一端，其第二源/汲極耦接一第一電壓。
- 如申請專利範圍第1項所述之信號傳收裝置，其中該第一阻抗調整器包括： 一第一阻抗調整開關，跨接在該第一電流開關與該第一電晶體間，該第一阻抗調整開關受控於該資料信號的反向，且各該第一阻抗調整開關具有一第一可變電阻模組，用以調整該第一阻抗調整器的阻抗。
- 如申請專利範圍第3項所述之信號傳收裝置，其中該第一可變電阻模組包括：多數個開關，該些開關的一端與該第一電流開關的一端共同耦接，該些開關導通或關閉受控於該控制信號；以及多數個電阻，該些電阻的一端與該第一電流開關的另一端共同耦接，該些電阻的另一端分別耦接至對應的該些開關的另一端。
- 如申請專利範圍第1項所述之信號傳收裝置，其中該信號接收器包括：一雙界線比較器，比較該參考電流及其所接收的流經該第一阻抗調整器的電流以產生該鎖定信號及該比較信號。
- 如申請專利範圍第5所述之信號傳收裝置，其中當該雙界線比較器所接收的流經該第一阻抗調整器的電流小於該參考電流一界限範圍時。
- 如申請專利範圍第5所述之信號傳收裝置，其中當該雙界線比較器所接收的流經該第一阻抗調整器的電流大於該參考電流該界限範圍時，致能該比較信號並禁能該鎖定信號。
- 如申請專利範圍第5所述之信號傳收裝置，其中當當該雙界線比較器所接收的流經該第一阻抗調整器的電流與該參考電流的差小於該界限範圍時，該信號接收器致能該鎖定信號及該比較信號。
- 如申請專利範圍第1項所述之信號傳收裝置，其中該信號發送器更具有一反向輸出端，且該反向輸出端連接一反向傳收導線，其中該信號發送器更包括：一第二阻抗調整器，串接於該反向輸出端，並接收該控制信號以調整該第二阻抗調整器的阻抗。
- 如申請專利範圍第9項所述之信號傳收裝置，其中該信號發送器更包括：一第二電流開關，耦接該電流源及該第二阻抗調整器的一端，依據該信號發送器要發送的該資料信號的反向來禁能或致能該電流流經該反向輸出端；以及一第二電晶體，具有閘極、第一源/汲極及第二源/汲極，其閘極耦接其第一源/汲極，其第一源/汲極耦接該第二阻抗調整器的另一端，其第二源/汲極耦接該第一電壓。
- 如申請專利範圍第9項所述之信號傳收裝置，其中該第二阻抗調整器包括：一第二阻抗調整開關，跨接在該第一電流開關與該第二電晶體間，該第二阻抗調整開關受控於該資料信號，且各該第二阻抗調整開關具有一第二可變電阻模組，用以調整該第二阻抗調整器的阻抗。
- 如申請專利範圍第11項所述之信號傳收裝置，其 中該第二可變電阻模組包括：多數個開關，該些開關的一端與該第一電流開關的一端共同耦接，該些開關導通或關閉受控於該控制信號；以及多數個電阻，該些電阻的一端與該第一電流開關的另一端共同耦接，該些電阻的另一端分別耦接至對應的該些開關的另一端。
- 如申請專利範圍第1項所述之信號傳收裝置，其中該阻抗匹配控制模組包括：一連續近似計數器，接收一計數時脈、該比較信號以及該鎖定信號，其中該連續近似計數器依據該計數時脈進行計數，並在該鎖定信號致能時停止計數。
- 如申請專利範圍第13項所述之信號傳收裝置，其中該連續近似計數器包括：N個多輸入移位暫存單元，N為正整數，各該多輸入移位暫存單元具有重置輸入端、移位輸入端、比較輸入端、時脈輸入端、致能輸入端以及位元輸出端，該些多輸入移位暫存單元的比較輸入端共同接收該比較信號，該些多輸入移位暫存單元的重置輸入端共同接收一重置信號，該些多輸入移位暫存單元的時脈輸入端共同接收該計數時脈，並且，第i個多輸入移位暫存單元的位元輸出端耦接至第i+1個多輸入移位暫存單元的移位輸入端，i為正整數，且i+1≦N，而第1個多輸入移位暫存單元則耦接一第二電壓；N-1個第一或閘，第i個或閘的輸出端耦接對應的第i 個多輸入移位暫存單元的致能輸入端，而第i個或閘的一輸入端耦接第i-1個多輸入移位暫存單元的位元輸出端，而第i個或閘的另一輸入端則耦接第i-1個或閘的輸出端；一第二或閘，具有第一、第二及第三輸入端以及輸出端，其第一輸入端耦接第N個多輸入移位暫存單元的位元輸出端，其第二輸入端接收該鎖定信號；一第三或閘，其一輸入端接收該鎖定信號並耦接至該第二或閘的第二輸入端，其輸出端耦接至第N-1個第一或閘的另一輸入端；以及一第一正反器，具有資料端、輸出端、重置端以及時脈端，其時脈端接收該計數時脈，其重置端接收該重置信號，其資料端耦接該第二或閘的輸出端，其輸出端耦接至該第二或閘的第三輸入端及該第三或閘的另一輸入端。
- 如申請專利範圍第14項所述之信號傳收裝置，其中各該多輸入移位暫存單元包括：一模式選擇器，具有輸出端，該模式選擇器並分別耦接各該多輸入移位暫存單元的移位輸入端、比較輸入端以及致能輸入端；以及一第二正反器，具有資料端、重置端以及時脈端，其資料端耦接該模式選擇器的輸出端，其輸出端耦接各該多輸入移位暫存單元的位元輸出端，其重置端接收該重置信號，且其時脈端接收該計數時脈；其中，該模式選擇器依據該第二正反器輸出端的輸出以及各該多輸入移位暫存單元的致能輸入端所接收的信號 來設定各該多輸入移位暫存單元為計憶模式、資料讀取模式或移位模式。
- 一種有線信號傳收系統，包括：多數個信號傳收裝置，該些信號傳收裝置以多數個傳收導線相互連接，各該信號傳收裝置包括：一信號發送器，具有一輸出端，該輸出端連接該些傳收導線的其中之一，其中該信號發送器包括：一第一阻抗調整器，串接於該輸出端，並接收一控制信號以調整該第一阻抗調整器的阻抗；以及一阻抗匹配控制模組，耦接至該第一阻抗調整器，用以依據一鎖定信號及一比較信號來產生該控制信號；以及一信號接收器，耦接至該信號發送器，依據比較流經該第一阻抗調整器的電流及預設的一參考電流，來產生該鎖定信號及該比較信號。
- 如申請專利範圍第16項所述之有線信號傳收系統，其中該信號發送器更包括：一電流源，傳送一電流；一第一電流開關，耦接該電流源及該第一阻抗調整器的一端，依據該信號發送器要發送的一資料信號來禁能或致能該電流流經該輸出端；以及一第一電晶體，具有閘極、第一源/汲極及第二源/汲極，其閘極耦接其第一源/汲極及該信號接收器，其第一源/汲極耦接該第一阻抗調整器的另一端，其第二源/汲極耦 接一第一電壓。
- 如申請專利範圍第16項所述之有線信號傳收系統，其中該第一阻抗調整器包括：一第一阻抗調整開關，跨接在該第一電流開關與該第一電晶體間，該第一阻抗調整開關受控於該資料信號的反向，且各該第一阻抗調整開關具有一第一可變電阻模組，用以調整該第一阻抗調整器的阻抗。
- 如申請專利範圍第18項所述之有線信號傳收系統，其中該第一可變電阻模組包括：多數個開關，該些開關的一端與該第一電流開關的一端共同耦接，該些開關導通或關閉受控於該控制信號；以及多數個電阻，該些電阻的一端與該第一電流開關的另一端共同耦接，該些電阻的另一端分別耦接至對應的該些開關的另一端。
- 如申請專利範圍第16項所述之有線信號傳收系統，其中該信號接收器包括：一雙界線比較器，比較該參考電流及其所接收的流經該第一阻抗調整器的電流以產生該鎖定信號及該比較信號。
- 如申請專利範圍第20所述之有線信號傳收系統，其中當該雙界線比較器所接收的流經該第一阻抗調整器的電流小於該參考電流一界限範圍時。
- 如申請專利範圍第20所述之有線信號傳收系統， 其中當該雙界線比較器所接收的流經該第一阻抗調整器的電流大於該參考電流該界限範圍時，致能該比較信號並禁能該鎖定信號。
- 如申請專利範圍第20所述之有線信號傳收系統，其中當當該雙界線比較器所接收的流經該第一阻抗調整器的電流與該參考電流的差小於該界限範圍時，該信號接收器致能該鎖定信號及該比較信號。
- 如申請專利範圍第16項所述之有線信號傳收系統，其中該信號發送器更具有一反向輸出端，且該反向輸出端連接一反向傳收導線，其中該信號發送器更包括：一第二阻抗調整器，串接於該反向輸出端，並接收該控制信號以調整該第二阻抗調整器的阻抗。
- 如申請專利範圍第24項所述之有線信號傳收系統，其中該信號發送器更包括：一第二電流開關，耦接該電流源及該第二阻抗調整器的一端，依據該信號發送器要發送的該資料信號的反向來禁能或致能該電流流經該反向輸出端；以及一第二電晶體，具有閘極、第一源/汲極及第二源/汲極，其閘極耦接其第一源/汲極，其第一源/汲極耦接該第二阻抗調整器的另一端，其第二源/汲極耦接該第一電壓。
- 如申請專利範圍第24項所述之有線信號傳收系統，其中該第二阻抗調整器包括：一第二阻抗調整開關，跨接在該第一電流開關與該第二電晶體間，該第二阻抗調整開關受控於該資料信號，且 各該第二阻抗調整開關具有一第二可變電阻模組，用以調整該第二阻抗調整器的阻抗。
- 如申請專利範圍第26項所述之有線信號傳收系統，其中該第二可變電阻模組包括：多數個開關，該些開關的一端與該第一電流開關的一端共同耦接，該些開關導通或關閉受控於該控制信號；以及多數個電阻，該些電阻的一端與該第一電流開關的另一端共同耦接，該些電阻的另一端分別耦接至對應的該些開關的另一端。
- 如申請專利範圍第16項所述之有線信號傳收系統，其中該阻抗匹配控制模組包括：一連續近似計數器，接收一計數時脈、該比較信號以及該鎖定信號，其中該連續近似計數器依據該計數時脈進行計數，並在該鎖定信號致能時停止計數。
- 如申請專利範圍第28項所述之有線信號傳收系統，其中該連續近似計數器包括：N個多輸入移位暫存單元，N為正整數，各該多輸入移位暫存單元具有重置輸入端、移位輸入端、比較輸入端、時脈輸入端、致能輸入端以及位元輸出端，該些多輸入移位暫存單元的比較輸入端共同接收該比較信號，該些多輸入移位暫存單元的重置輸入端共同接收一重置信號，該些多輸入移位暫存單元的時脈輸入端共同接收該計數時脈，並且，第i個多輸入移位暫存單元的位元輸出端耦接至第 i+1個多輸入移位暫存單元的移位輸入端，i為正整數，且i+1≦N，而第1個多輸入移位暫存單元則耦接一第二電壓；N-1個第一或閘，第i個或閘的輸出端耦接對應的第i個多輸入移位暫存單元的致能輸入端，而第i個或閘的一輸入端耦接第i-1個多輸入移位暫存單元的位元輸出端，而第i個或閘的另一輸入端則耦接第i-1個或閘的輸出端；一第二或閘，具有第一、第二及第三輸入端以及輸出端，其第一輸入端耦接第N個多輸入移位暫存單元的位元輸出端，其第二輸入端接收該鎖定信號；一第三或閘，其一輸入端接收該鎖定信號並耦接至該第二或閘的第二輸入端，其輸出端耦接至第N-1個第一或閘的另一輸入端；以及一第一正反器，具有資料端、輸出端、重置端以及時脈端，其時脈端接收該計數時脈，其重置端接收該重置信號，其資料端耦接該第二或閘的輸出端，其輸出端耦接至該第二或閘的第三輸入端及該第三或閘的另一輸入端。
- 如申請專利範圍第29項所述之有線信號傳收系統，其中各該多輸入移位暫存單元包括：一模式選擇器，具有輸出端，該模式選擇器並分別耦接各該多輸入移位暫存單元的移位輸入端、比較輸入端以及致能輸入端；以及一第二正反器，具有資料端、重置端以及時脈端，其資料端耦接該模式選擇器的輸出端，其輸出端耦接各該多輸入移位暫存單元的位元輸出端，其重置端接收該重置信 號，且其時脈端接收該計數時脈；其中，該模式選擇器依據該第二正反器輸出端的輸出以及各該多輸入移位暫存單元的致能輸入端所接收的信號來設定各該多輸入移位暫存單元為計憶模式、資料讀取模式或移位模式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097149284A TWI393349B (zh) | 2008-12-17 | 2008-12-17 | 信號傳收裝置及系統 |
| US12/394,046 US8154318B2 (en) | 2008-12-17 | 2009-02-27 | Signal transceiver apparatus and system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097149284A TWI393349B (zh) | 2008-12-17 | 2008-12-17 | 信號傳收裝置及系統 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201025851A TW201025851A (en) | 2010-07-01 |
| TWI393349B true TWI393349B (zh) | 2013-04-11 |
Family
ID=42240481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097149284A TWI393349B (zh) | 2008-12-17 | 2008-12-17 | 信號傳收裝置及系統 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8154318B2 (zh) |
| TW (1) | TWI393349B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI462518B (zh) * | 2011-06-07 | 2014-11-21 | Realtek Semiconductor Corp | 網路接收器及其控制方法 |
| TWI479894B (zh) * | 2011-12-06 | 2015-04-01 | Asmedia Technology Inc | 高解析度多媒體介面的資料傳收裝置 |
| US10073806B2 (en) | 2015-05-13 | 2018-09-11 | Qualcomm Incorporated | Apparatus and methods for providing a reconfigurable bidirectional front-end interface |
| US11368181B2 (en) * | 2020-06-30 | 2022-06-21 | Apple Inc. | Duplexer with balanced impedance ladder |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4866400A (en) * | 1988-01-15 | 1989-09-12 | Ortec Incorporated | Automatic pole-zero adjustment circuit for an ionizing radiation spectroscopy system |
| US5519728A (en) * | 1993-04-15 | 1996-05-21 | National Semiconductor Corporation | High-speed low-voltage differential swing transmission line transceiver |
| US6310419B1 (en) * | 2000-04-05 | 2001-10-30 | Jds Uniphase Inc. | Resistor array devices including switch contacts operated by microelectromechanical actuators and methods for fabricating the same |
| TW480399B (en) * | 1999-07-14 | 2002-03-21 | Fujitsu Ltd | Receiver, transceiver circuit, signal transmission method, and signal transmission system |
| TW200529573A (en) * | 2004-02-16 | 2005-09-01 | Benq Corp | System and method for calibrating a transceiver |
| US20080123771A1 (en) * | 2006-11-08 | 2008-05-29 | International Business Machines Corporation | Systems and Arrangements for Controlling an Impedance on a Transmission Path |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6587985B1 (en) * | 1998-11-30 | 2003-07-01 | Matsushita Electric Industrial Co., Ltd. | Data transmission method, data transmission apparatus, data receiving apparatus, and packet data structure |
| US6157206A (en) * | 1998-12-31 | 2000-12-05 | Intel Corporation | On-chip termination |
| DE19929337C2 (de) * | 1999-06-26 | 2002-04-25 | Alcatel Sa | Verfahren zum Generieren eines Taktes für den Rückkanal eines bidirektionalen Punkt-zu-Mehrpunkt Netzwerkes |
| JP3478200B2 (ja) * | 1999-09-17 | 2003-12-15 | 日本電気株式会社 | サーバ・クライアント間双方向通信システム |
| GB9925655D0 (en) * | 1999-10-29 | 1999-12-29 | Sgs Thomson Microelectronics | A method of distinguishing bidirectional pins |
| US6542321B1 (en) * | 1999-12-29 | 2003-04-01 | Imation Corp. | Bidirectional read-while-write data recording system |
| US6407588B1 (en) * | 2000-08-28 | 2002-06-18 | Micron Technology, Inc. | High speed low power input buffer |
| FR2818805B1 (fr) * | 2000-12-21 | 2003-04-04 | St Microelectronics Sa | Commutateur statique bidirectionnel sensible |
| US6873605B1 (en) * | 2001-01-02 | 2005-03-29 | Applied Micro Circuits Corporation | Bidirectional line switch ring system and method |
| US6834318B2 (en) * | 2001-02-16 | 2004-12-21 | Agere Systems Inc. | Bidirectional bus repeater for communications on a chip |
| US6791356B2 (en) * | 2001-06-28 | 2004-09-14 | Intel Corporation | Bidirectional port with clock channel used for synchronization |
| JP4750983B2 (ja) * | 2001-09-21 | 2011-08-17 | シチズン電子株式会社 | 双方向光伝送デバイス |
| US6833728B2 (en) * | 2001-10-23 | 2004-12-21 | Infineon Technologies Ag | Simultaneous bidirectional signal transmission |
| US6870399B2 (en) * | 2001-10-31 | 2005-03-22 | Sun Microsystems, Inc. | Bidirectional input/output cells |
| US6586964B1 (en) * | 2001-12-10 | 2003-07-01 | Xilinx, Inc. | Differential termination with calibration for differential signaling |
| US6918073B2 (en) * | 2002-04-12 | 2005-07-12 | Agilent Technologies, Inc. | Differential self-test of input/output circuits |
| US6836142B2 (en) * | 2002-07-12 | 2004-12-28 | Xilinx, Inc. | Asymmetric bidirectional bus implemented using an I/O device with a digitally controlled impedance |
| JP3776847B2 (ja) * | 2002-07-24 | 2006-05-17 | エルピーダメモリ株式会社 | クロック同期回路及び半導体装置 |
| DE10241142A1 (de) * | 2002-09-05 | 2004-03-25 | Infineon Technologies Ag | Halbleiter-Speicherbauelement mit direkter Anbindung der I/Os an die Array-Logik |
| JP4010229B2 (ja) * | 2002-11-22 | 2007-11-21 | ソニー株式会社 | 双方向信号伝送回路 |
| FR2849537B1 (fr) * | 2002-12-27 | 2005-03-25 | St Microelectronics Sa | Commutateur bidirectionnel haute tension |
| JP3734483B2 (ja) * | 2003-06-18 | 2006-01-11 | 沖電気工業株式会社 | 双方向バス駆動回路及び双方向バス回路 |
| TWI304529B (en) * | 2004-01-30 | 2008-12-21 | Realtek Semiconductor Corp | Impedance control circuit and method thereof |
-
2008
- 2008-12-17 TW TW097149284A patent/TWI393349B/zh not_active IP Right Cessation
-
2009
- 2009-02-27 US US12/394,046 patent/US8154318B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4866400A (en) * | 1988-01-15 | 1989-09-12 | Ortec Incorporated | Automatic pole-zero adjustment circuit for an ionizing radiation spectroscopy system |
| US4866400B1 (en) * | 1988-01-15 | 1999-08-31 | Eg & G Instr Inc | Automatic pole-zero adjustment circuit for an ionizing radiation spectroscopy system |
| US5519728A (en) * | 1993-04-15 | 1996-05-21 | National Semiconductor Corporation | High-speed low-voltage differential swing transmission line transceiver |
| TW480399B (en) * | 1999-07-14 | 2002-03-21 | Fujitsu Ltd | Receiver, transceiver circuit, signal transmission method, and signal transmission system |
| US6310419B1 (en) * | 2000-04-05 | 2001-10-30 | Jds Uniphase Inc. | Resistor array devices including switch contacts operated by microelectromechanical actuators and methods for fabricating the same |
| TW200529573A (en) * | 2004-02-16 | 2005-09-01 | Benq Corp | System and method for calibrating a transceiver |
| US20080123771A1 (en) * | 2006-11-08 | 2008-05-29 | International Business Machines Corporation | Systems and Arrangements for Controlling an Impedance on a Transmission Path |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201025851A (en) | 2010-07-01 |
| US20100150213A1 (en) | 2010-06-17 |
| US8154318B2 (en) | 2012-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9577664B2 (en) | Efficient processing and detection of balanced codes | |
| US7626424B2 (en) | Wireline transmission circuit | |
| JP5563154B2 (ja) | 広いコモンモード入力範囲を有する差動比較回路 | |
| JP4267655B2 (ja) | 電子回路、該電子回路として構成された差分送信機、及び、自己直列終端送信機を形成する方法（振幅制御、プリ・エンファシス制御及びスルー・レート制御のためのセグメント化と振幅精度及び高電圧保護のための電圧調整とを有する自己直列終端シリアル・リンク送信機） | |
| US9130582B2 (en) | Systems and methods for correcting an offset at an output of a digital to analog converter | |
| JP5506073B2 (ja) | 差動電流駆動方式の送受信機、及び送信システム | |
| JP5031258B2 (ja) | 半導体装置におけるインピーダンス制御回路及びインピーダンス制御方法 | |
| US7557743B2 (en) | D/A converter | |
| KR20120040775A (ko) | 데이터 출력 버퍼 및 이를 포함하는 반도체 메모리 장치 | |
| TWI393349B (zh) | 信號傳收裝置及系統 | |
| JP2003143002A (ja) | 抵抗可変器 | |
| US7791367B1 (en) | Driver with selectable output impedance | |
| US9559655B2 (en) | Amplification circuit | |
| JP3652874B2 (ja) | 入出力バッファ | |
| US6509765B1 (en) | Selectable resistor and/or driver for an integrated circuit with a linear resistance | |
| US9559697B2 (en) | Transmitter circuit and semiconductor integrated circuit | |
| JP2004112453A (ja) | 信号伝送装置 | |
| CN101989846A (zh) | 用来调整终端电阻值的阻抗调整电路及相关方法 | |
| TWI549438B (zh) | 推挽式源極串聯終端的發射器設備及方法 | |
| US7339399B2 (en) | Anti-noise input/output impedance control of semiconductor circuit with reduced circuit size | |
| US10219215B2 (en) | Network driving circuit and method of driving network device | |
| US11177985B2 (en) | Signal output circuit, transmission circuit and integrated circuit | |
| JP2010130504A (ja) | 終端抵抗装置、半導体装置、及び終端抵抗の制御方法 | |
| US7952384B2 (en) | Data transmitter and related semiconductor device | |
| JP4217512B2 (ja) | Ｌｖｄｓ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |