JPH0974338A - 定振幅クロック発生回路 - Google Patents
定振幅クロック発生回路Info
- Publication number
- JPH0974338A JPH0974338A JP7229010A JP22901095A JPH0974338A JP H0974338 A JPH0974338 A JP H0974338A JP 7229010 A JP7229010 A JP 7229010A JP 22901095 A JP22901095 A JP 22901095A JP H0974338 A JPH0974338 A JP H0974338A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- inverter
- resistor
- mos transistor
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Pulse Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】抵抗性負荷を駆動する際にプロセス依存性、温
度依存性，電源電圧依存性等の誤差要因を持たない定振
幅のクロック信号を出力する。 【解決手段】容量Ｃ及び抵抗Ｒ1 の直列回路からなる負
荷を駆動するインバータ１０を構成するトランジスタＴ
ｒ12，Ｔｒ13のそれぞれと同一種類のトランジスタＴｒ
22，Ｔｒ23を直列に接続して導通状態に維持し且つこれ
らトランジスタ間に抵抗Ｒ2 を接続した直列回路を電源
ライン間に接続し、抵抗Ｒ2 の両端間の電圧値と、所望
とするクロック出力信号の振幅値ＶSIG に応じた電圧差
の信号とを４入力差動増幅器２０に入力する。４入力差
動増幅器２０が、振幅値ＶSIG 及び抵抗Ｒ2 の両端の電
位差が一致するような制御信号Ｖref を出力し、この信
号に応じてインバータ１０と、トランジスタＴｒ22，Ｔ
ｒ23，抵抗Ｒ2 からなる直列回路とへの電源電圧が制御
されることにより、トランジスタＴｒ12，Ｔｒ13の誤差
要因が除去される。
度依存性，電源電圧依存性等の誤差要因を持たない定振
幅のクロック信号を出力する。 【解決手段】容量Ｃ及び抵抗Ｒ1 の直列回路からなる負
荷を駆動するインバータ１０を構成するトランジスタＴ
ｒ12，Ｔｒ13のそれぞれと同一種類のトランジスタＴｒ
22，Ｔｒ23を直列に接続して導通状態に維持し且つこれ
らトランジスタ間に抵抗Ｒ2 を接続した直列回路を電源
ライン間に接続し、抵抗Ｒ2 の両端間の電圧値と、所望
とするクロック出力信号の振幅値ＶSIG に応じた電圧差
の信号とを４入力差動増幅器２０に入力する。４入力差
動増幅器２０が、振幅値ＶSIG 及び抵抗Ｒ2 の両端の電
位差が一致するような制御信号Ｖref を出力し、この信
号に応じてインバータ１０と、トランジスタＴｒ22，Ｔ
ｒ23，抵抗Ｒ2 からなる直列回路とへの電源電圧が制御
されることにより、トランジスタＴｒ12，Ｔｒ13の誤差
要因が除去される。
Description
【０００１】
【発明の属する技術分野】本発明は、定振幅クロック発
生回路に関し、特に、抵抗性負荷を駆動する定振幅クロ
ック発生回路の改良に関する。
生回路に関し、特に、抵抗性負荷を駆動する定振幅クロ
ック発生回路の改良に関する。
【０００２】
【従来の技術】従来、定振幅クロック発生回路は、ＣＭ
ＯＳインバータを用いて構成している。これは、ＣＭＯ
Ｓインバータの出力値が正電源電圧値と負電源電圧値で
あることを利用し、所望の出力振幅値を正電源電圧値と
してＣＭＯＳインバータを駆動することによって、ＣＭ
ＯＳインバータの出力振幅値を制御するようにしてい
る。
ＯＳインバータを用いて構成している。これは、ＣＭＯ
Ｓインバータの出力値が正電源電圧値と負電源電圧値で
あることを利用し、所望の出力振幅値を正電源電圧値と
してＣＭＯＳインバータを駆動することによって、ＣＭ
ＯＳインバータの出力振幅値を制御するようにしてい
る。
【０００３】図４は、従来の定振幅クロック発生回路の
一例を示したものであり、ＣＭＯＳインバータ１０の正
電源電圧として用いられる正電源電圧ＶREF を低インピ
ーダンス出力とするために、バッファアンプＡＭＰを介
してＣＭＯＳインバータ１０に供給するようにしてい
る。そして、例えば、水晶発振器等の出力信号からなる
クロック信号をＣＭＯＳインバータ１０の入力端子に入
力するようになっている。そして、ＣＭＯＳインバータ
１０の出力端子には、近似的に、容量Ｃ及び抵抗Ｒの直
列回路で表される負荷が接続される。前記容量Ｃは、直
流成分除去用の容量であって、信号成分は伝達すること
が十分に可能な容量値を有している。
一例を示したものであり、ＣＭＯＳインバータ１０の正
電源電圧として用いられる正電源電圧ＶREF を低インピ
ーダンス出力とするために、バッファアンプＡＭＰを介
してＣＭＯＳインバータ１０に供給するようにしてい
る。そして、例えば、水晶発振器等の出力信号からなる
クロック信号をＣＭＯＳインバータ１０の入力端子に入
力するようになっている。そして、ＣＭＯＳインバータ
１０の出力端子には、近似的に、容量Ｃ及び抵抗Ｒの直
列回路で表される負荷が接続される。前記容量Ｃは、直
流成分除去用の容量であって、信号成分は伝達すること
が十分に可能な容量値を有している。
【０００４】そして、抵抗Ｒの他端は、定振幅クロック
信号を受信する回路のＤＣ動作点であり、容量Ｃと抵抗
Ｒとの間の電圧値が定振幅クロック信号として取り出さ
れる。そして、これによって、容量Ｃにより直流成分が
除去されたＣＭＯＳインバータ１０の信号成分は、定振
幅クロック発生回路１００からの定振幅クロック信号を
受信する回路のＤＣ動作点ＶDCを中心に変化し、出力信
号ＶOUT として出力されるようになっている。
信号を受信する回路のＤＣ動作点であり、容量Ｃと抵抗
Ｒとの間の電圧値が定振幅クロック信号として取り出さ
れる。そして、これによって、容量Ｃにより直流成分が
除去されたＣＭＯＳインバータ１０の信号成分は、定振
幅クロック発生回路１００からの定振幅クロック信号を
受信する回路のＤＣ動作点ＶDCを中心に変化し、出力信
号ＶOUT として出力されるようになっている。
【０００５】
【発明が解決しようとする課題】上記従来の定振幅クロ
ック発生回路では、低インピーダンス出力の正電源ＶRE
F を必要としており、この正電源ＶREF を供給する手段
としては、図４に示すように、バッファアンプＡＭＰを
用いる方法，ＩＣ外部から供給する方法等が考えられ
る。しかしながら、図４に示すように、バッファアンプ
ＡＭＰを用いる場合には、安定した振幅のクロック信号
を得るためには、かなり高速な高価なバッファアンプを
用いる必要がある。また、ＩＣ外部から供給する場合に
は、ＩＣ駆動用の電源とは別に新たに電源が必要となる
という欠点がある。
ック発生回路では、低インピーダンス出力の正電源ＶRE
F を必要としており、この正電源ＶREF を供給する手段
としては、図４に示すように、バッファアンプＡＭＰを
用いる方法，ＩＣ外部から供給する方法等が考えられ
る。しかしながら、図４に示すように、バッファアンプ
ＡＭＰを用いる場合には、安定した振幅のクロック信号
を得るためには、かなり高速な高価なバッファアンプを
用いる必要がある。また、ＩＣ外部から供給する場合に
は、ＩＣ駆動用の電源とは別に新たに電源が必要となる
という欠点がある。
【０００６】さらに、容量性の負荷だけでなく、抵抗性
の負荷も駆動しなくてはならない場合には、出力端子か
ら外部に電流が流れるので、ＰチャネルＭＯＳトランジ
スタ及びＮチャネルＭＯＳトランジスタ共に、ソース・
ドレイン間に電圧降下が発生し、結果として出力するク
ロック出力信号の振幅値がＶREF 値、すなわち、所望と
する振幅値よりも小さくなってしまうという未解決の課
題がある。また、この電圧降下は、プロセス依存性，温
度依存性，電源電圧依存性を持つので、ＶREF値の微調
整を行うことで補正することはできないという問題もあ
る。
の負荷も駆動しなくてはならない場合には、出力端子か
ら外部に電流が流れるので、ＰチャネルＭＯＳトランジ
スタ及びＮチャネルＭＯＳトランジスタ共に、ソース・
ドレイン間に電圧降下が発生し、結果として出力するク
ロック出力信号の振幅値がＶREF 値、すなわち、所望と
する振幅値よりも小さくなってしまうという未解決の課
題がある。また、この電圧降下は、プロセス依存性，温
度依存性，電源電圧依存性を持つので、ＶREF値の微調
整を行うことで補正することはできないという問題もあ
る。
【０００７】そこで、この発明は、上記従来の未解決の
課題に着目してなされたものであり、低インピーダンス
電源、バッファ用の高速アンプを必要とすることなく、
抵抗性負荷を駆動する際にプロセス依存性，温度依存
性，電源電圧依存性を持たず、安定な定振幅クロック信
号を出力することのできる定振幅クロック発生回路を提
供することを目的としている。
課題に着目してなされたものであり、低インピーダンス
電源、バッファ用の高速アンプを必要とすることなく、
抵抗性負荷を駆動する際にプロセス依存性，温度依存
性，電源電圧依存性を持たず、安定な定振幅クロック信
号を出力することのできる定振幅クロック発生回路を提
供することを目的としている。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１に係る定振幅クロック発生回路
は、少なくとも２つのＭＯＳトランジスタで構成される
インバータを有し、所定の振幅値で抵抗性負荷を駆動す
る定振幅クロック発生回路において、前記インバータと
直列に電源間に接続され、ソース・フォロワとして作動
する第１のＭＯＳトランジスタと、前記インバータを構
成するＭＯＳトランジスタと同一種類であり且つ導通状
態に維持された調整用ＭＯＳトランジスタが、前記イン
バータを構成するＭＯＳトランジスタの接続関係と同一
の接続関係で接続された調整用回路と、当該調整用回路
と直列に前記電源間に接続され、ソース・フォロワとし
て作動する第２のＭＯＳトランジスタと、前記調整用回
路の前記インバータの出力端子に該当する位置に介挿さ
れた抵抗体と、クロック信号の振幅値に応じた所定の電
圧値と前記抵抗体の両端間の電位値との差からなる制御
信号を前記第１及び第２のＭＯＳトランジスタにゲート
電圧として供給する４入力作動増幅器と、を備えること
を特徴としている。
に、本発明の請求項１に係る定振幅クロック発生回路
は、少なくとも２つのＭＯＳトランジスタで構成される
インバータを有し、所定の振幅値で抵抗性負荷を駆動す
る定振幅クロック発生回路において、前記インバータと
直列に電源間に接続され、ソース・フォロワとして作動
する第１のＭＯＳトランジスタと、前記インバータを構
成するＭＯＳトランジスタと同一種類であり且つ導通状
態に維持された調整用ＭＯＳトランジスタが、前記イン
バータを構成するＭＯＳトランジスタの接続関係と同一
の接続関係で接続された調整用回路と、当該調整用回路
と直列に前記電源間に接続され、ソース・フォロワとし
て作動する第２のＭＯＳトランジスタと、前記調整用回
路の前記インバータの出力端子に該当する位置に介挿さ
れた抵抗体と、クロック信号の振幅値に応じた所定の電
圧値と前記抵抗体の両端間の電位値との差からなる制御
信号を前記第１及び第２のＭＯＳトランジスタにゲート
電圧として供給する４入力作動増幅器と、を備えること
を特徴としている。
【０００９】また、請求項２に係る定振幅クロック発生
回路は、少なくとも２つのＭＯＳトランジスタで構成さ
れるインバータを有し、所定の振幅値で抵抗性負荷を駆
動する定振幅クロック発生回路において、前記インバー
タと直列に電源間に接続され、ソース・フォロワとして
作動する第１のＭＯＳトランジスタと、前記インバータ
を構成するＭＯＳトランジスタのうち前記第１のＭＯＳ
トランジスタ及び前記抵抗性負荷間に接続されるＭＯＳ
トランジスタと同一種類で且つ導通状態に維持された調
整用ＭＯＳトランジスタが前記第１のＭＯＳトランジス
タ及び前記抵抗性負荷間に接続されるＭＯＳトランジス
タの接続関係と同一の接続関係で接続された調整用回路
と、当該調整用回路と直列に前記電源間に接続され、ソ
ース・フォロワとして作動する第２のＭＯＳトランジス
タと、前記調整用回路を挟んで前記第２のＭＯＳトラン
ジスタと逆側となるように前記調整用回路と直列に前記
電源間に接続される抵抗体と、クロック信号の振幅値に
応じた電圧値と前記抵抗体及び前記調整用回路間の電圧
値との差からなる制御信号を前記第１及び第２のＭＯＳ
トランジスタにゲート電圧として供給する差動増幅器
と、を備えることを特徴としている。
回路は、少なくとも２つのＭＯＳトランジスタで構成さ
れるインバータを有し、所定の振幅値で抵抗性負荷を駆
動する定振幅クロック発生回路において、前記インバー
タと直列に電源間に接続され、ソース・フォロワとして
作動する第１のＭＯＳトランジスタと、前記インバータ
を構成するＭＯＳトランジスタのうち前記第１のＭＯＳ
トランジスタ及び前記抵抗性負荷間に接続されるＭＯＳ
トランジスタと同一種類で且つ導通状態に維持された調
整用ＭＯＳトランジスタが前記第１のＭＯＳトランジス
タ及び前記抵抗性負荷間に接続されるＭＯＳトランジス
タの接続関係と同一の接続関係で接続された調整用回路
と、当該調整用回路と直列に前記電源間に接続され、ソ
ース・フォロワとして作動する第２のＭＯＳトランジス
タと、前記調整用回路を挟んで前記第２のＭＯＳトラン
ジスタと逆側となるように前記調整用回路と直列に前記
電源間に接続される抵抗体と、クロック信号の振幅値に
応じた電圧値と前記抵抗体及び前記調整用回路間の電圧
値との差からなる制御信号を前記第１及び第２のＭＯＳ
トランジスタにゲート電圧として供給する差動増幅器
と、を備えることを特徴としている。
【００１０】さらに、請求項３に係る定振幅クロック発
生回路は、請求項１又は２記載の前記第１及び第２のＭ
ＯＳトランジスタのトランジスタサイズ比と、前記イン
バータを構成するＭＯＳトランジスタ及び当該ＭＯＳト
ランジスタに対応する前記調整用ＭＯＳトランジスタの
トランジスタサイズ比と、をそれぞれ１対Ｎとしたと
き、前記抵抗性負荷及び前記抵抗体の抵抗値比を１対
（２×Ｎ）とすることを特徴としている。
生回路は、請求項１又は２記載の前記第１及び第２のＭ
ＯＳトランジスタのトランジスタサイズ比と、前記イン
バータを構成するＭＯＳトランジスタ及び当該ＭＯＳト
ランジスタに対応する前記調整用ＭＯＳトランジスタの
トランジスタサイズ比と、をそれぞれ１対Ｎとしたと
き、前記抵抗性負荷及び前記抵抗体の抵抗値比を１対
（２×Ｎ）とすることを特徴としている。
【００１１】なお、電源間に接続されるとは、電位に相
対的な高低差がある二つの電源間（正側電源と負側電源
との間）に接続されることをいう。よって、請求項１に
係る定振幅クロック発生回路によれば、調整用回路を形
成する調整用ＭＯＳトランジスタはインバータを構成す
るＭＯＳトランジスタのそれぞれと同一種類のＭＯＳト
ランジスタであって、これら調整用ＭＯＳトランジスタ
は導通状態に維持され、且つ、インバータを構成するＭ
ＯＳトランジスタの接続関係と同一の接続関係で接続さ
れている。さらに、インバータの出力端子の配設位置に
対応する調整用回路の位置には抵抗体が設けられ、調整
用回路及びインバータには電流値が等しい電流が供給さ
れるので、抵抗体の両端の電圧は、インバータの出力信
号の振幅値と等しくなる。よって、この抵抗体の両端の
電圧を所望の電圧値と一致させる制御信号を４入力差動
増幅器から出力させれば、インバータの出力信号の振幅
値は常に所望の電圧値に一致する。
対的な高低差がある二つの電源間（正側電源と負側電源
との間）に接続されることをいう。よって、請求項１に
係る定振幅クロック発生回路によれば、調整用回路を形
成する調整用ＭＯＳトランジスタはインバータを構成す
るＭＯＳトランジスタのそれぞれと同一種類のＭＯＳト
ランジスタであって、これら調整用ＭＯＳトランジスタ
は導通状態に維持され、且つ、インバータを構成するＭ
ＯＳトランジスタの接続関係と同一の接続関係で接続さ
れている。さらに、インバータの出力端子の配設位置に
対応する調整用回路の位置には抵抗体が設けられ、調整
用回路及びインバータには電流値が等しい電流が供給さ
れるので、抵抗体の両端の電圧は、インバータの出力信
号の振幅値と等しくなる。よって、この抵抗体の両端の
電圧を所望の電圧値と一致させる制御信号を４入力差動
増幅器から出力させれば、インバータの出力信号の振幅
値は常に所望の電圧値に一致する。
【００１２】また、請求項２に係る定振幅クロック発生
回路によれば、第１のＭＯＳトランジスタ及び抵抗性負
荷間に接続されるＭＯＳトランジスタと同一種類の調整
用ＭＯＳトランジスタであり、且つ、調整用ＭＯＳトラ
ンジスタが第１のＭＯＳトンジスタ及び抵抗性負荷間に
接続されるＭＯＳトランジスタの接続関係と同一の接続
関係で接続された調整用回路と、抵抗体と、からなる直
列回路を設け、調整用回路と抵抗体との間の電圧値を所
望の電圧値と一致させる制御信号を差動増幅器から出力
させるようにすれば、インバータを構成するＭＯＳトラ
ンジスタのうち、調整用トランジスタに対応するＭＯＳ
トランジスタ、すなわち、接続位置関係が同一であり、
且つ、同一種類のＭＯＳトランジスタの影響によるイン
バータの出力信号の振幅変動が防止される。
回路によれば、第１のＭＯＳトランジスタ及び抵抗性負
荷間に接続されるＭＯＳトランジスタと同一種類の調整
用ＭＯＳトランジスタであり、且つ、調整用ＭＯＳトラ
ンジスタが第１のＭＯＳトンジスタ及び抵抗性負荷間に
接続されるＭＯＳトランジスタの接続関係と同一の接続
関係で接続された調整用回路と、抵抗体と、からなる直
列回路を設け、調整用回路と抵抗体との間の電圧値を所
望の電圧値と一致させる制御信号を差動増幅器から出力
させるようにすれば、インバータを構成するＭＯＳトラ
ンジスタのうち、調整用トランジスタに対応するＭＯＳ
トランジスタ、すなわち、接続位置関係が同一であり、
且つ、同一種類のＭＯＳトランジスタの影響によるイン
バータの出力信号の振幅変動が防止される。
【００１３】さらに、請求項３に係る定振幅クロック発
生回路によれば、第１及び第２のＭＯＳトランジスタの
トランジスタサイズ比と、前記インバータを構成するＭ
ＯＳトランジスタ及びこのＭＯＳトランジスタと同一種
類であり且つ同一の接続位置関係にある調整用ＭＯＳト
ランジスタのトランジスタサイズ比とが、それぞれ１対
Ｎであるとき、抵抗性負荷及び抵抗体の抵抗値比を１対
（２×Ｎ）となるように設定すれば、インバータの出力
信号の振幅変動が防止される。
生回路によれば、第１及び第２のＭＯＳトランジスタの
トランジスタサイズ比と、前記インバータを構成するＭ
ＯＳトランジスタ及びこのＭＯＳトランジスタと同一種
類であり且つ同一の接続位置関係にある調整用ＭＯＳト
ランジスタのトランジスタサイズ比とが、それぞれ１対
Ｎであるとき、抵抗性負荷及び抵抗体の抵抗値比を１対
（２×Ｎ）となるように設定すれば、インバータの出力
信号の振幅変動が防止される。
【００１４】
【発明の実施の形態】以下に、本発明の実施の形態を説
明する。図１は、本発明における定振幅クロック発生回
路の第１の実施の形態を示したものである。第１の実施
の形態における定振幅クロック発生回路１００は、ＣＭ
ＯＳインバータ１０からなるクロック出力部１と、ＣＭ
ＯＳインバータの出力振幅値を調整する振幅調整部２と
から構成されている。
明する。図１は、本発明における定振幅クロック発生回
路の第１の実施の形態を示したものである。第１の実施
の形態における定振幅クロック発生回路１００は、ＣＭ
ＯＳインバータ１０からなるクロック出力部１と、ＣＭ
ＯＳインバータの出力振幅値を調整する振幅調整部２と
から構成されている。
【００１５】前記クロック出力部１は、ＰチャネルＭＯ
ＳトランジスタＴｒ12及びＮチャネルＭＯＳトランジス
タＴｒ13から構成されるＣＭＯＳインバータ１０と、ト
ランジスタＴｒ12のソースと接続され、ソース・フォロ
ワとして作動するＮチャネルＭＯＳトランジスタＴｒ11
（第１のＭＯＳトランジスタ）とから構成される。そし
て、このＣＭＯＳインバータ１０の出力端子Ｔ10には、
本定振幅クロック発生回路１００の出力信号を受ける、
近似的に容量Ｃと抵抗Ｒ1 （抵抗性負荷）との直列回路
で表される負荷が接続されている。そして、ＣＭＯＳイ
ンバータ１０の入力端子にクロック信号等の入力信号Ｖ
INが入力され、容量Ｃと抵抗Ｒ1 との間の電圧値が出力
信号ＶOUT として取り出される。
ＳトランジスタＴｒ12及びＮチャネルＭＯＳトランジス
タＴｒ13から構成されるＣＭＯＳインバータ１０と、ト
ランジスタＴｒ12のソースと接続され、ソース・フォロ
ワとして作動するＮチャネルＭＯＳトランジスタＴｒ11
（第１のＭＯＳトランジスタ）とから構成される。そし
て、このＣＭＯＳインバータ１０の出力端子Ｔ10には、
本定振幅クロック発生回路１００の出力信号を受ける、
近似的に容量Ｃと抵抗Ｒ1 （抵抗性負荷）との直列回路
で表される負荷が接続されている。そして、ＣＭＯＳイ
ンバータ１０の入力端子にクロック信号等の入力信号Ｖ
INが入力され、容量Ｃと抵抗Ｒ1 との間の電圧値が出力
信号ＶOUT として取り出される。
【００１６】ここで、ＶDCは、定振幅クロック発生回路
１００のクロック出力信号を受信する回路のＤＣ動作点
を表している。また、容量Ｃは動作点変換を行うための
直流成分除去用の容量であり、この容量Ｃの容量値は、
直流成分のみを除去し、信号成分は伝達することのでき
る十分な大きさを持つものとする。そして、トランジス
タＴｒ11とＣＭＯＳインバータ１０との直列回路が電源
ラインＶDD，ＶSS間に接続される。
１００のクロック出力信号を受信する回路のＤＣ動作点
を表している。また、容量Ｃは動作点変換を行うための
直流成分除去用の容量であり、この容量Ｃの容量値は、
直流成分のみを除去し、信号成分は伝達することのでき
る十分な大きさを持つものとする。そして、トランジス
タＴｒ11とＣＭＯＳインバータ１０との直列回路が電源
ラインＶDD，ＶSS間に接続される。
【００１７】一方、前記振幅調整部２は、トランジスタ
Ｔｒ11とＣＭＯＳインバータ１０との直列回路と並列
に、電源ラインＶDD，ＶSS間に接続される、トランジス
タＴｒ 21，Ｔｒ22，抵抗Ｒ2 （抵抗体），トランジスタ
Ｔｒ23がこの順に接続された直列回路と、４入力作動増
幅器２０とから構成されている。前記トランジスタＴｒ
21（第２のＭＯＳトランジスタ）は前記トランジスタＴ
ｒ11と同一種類のＮチャネルＭＯＳトランジスタであっ
て、同様に、トランジスタＴｒ22（調整用ＭＯＳトラン
ジスタ）はトランジスタＴｒ12と同一種類のＰチャネル
ＭＯＳトランジスタ，トランジスタＴｒ23（調整用ＭＯ
Ｓトランジスタ）はトランジスタＴｒ13と同一種類のＮ
チャネルＭＯＳトランジスタである。そして、トランジ
スタＴｒ22と抵抗Ｒ2 とトランジスタＴｒ23とで調整用
回路を構成している。
Ｔｒ11とＣＭＯＳインバータ１０との直列回路と並列
に、電源ラインＶDD，ＶSS間に接続される、トランジス
タＴｒ 21，Ｔｒ22，抵抗Ｒ2 （抵抗体），トランジスタ
Ｔｒ23がこの順に接続された直列回路と、４入力作動増
幅器２０とから構成されている。前記トランジスタＴｒ
21（第２のＭＯＳトランジスタ）は前記トランジスタＴ
ｒ11と同一種類のＮチャネルＭＯＳトランジスタであっ
て、同様に、トランジスタＴｒ22（調整用ＭＯＳトラン
ジスタ）はトランジスタＴｒ12と同一種類のＰチャネル
ＭＯＳトランジスタ，トランジスタＴｒ23（調整用ＭＯ
Ｓトランジスタ）はトランジスタＴｒ13と同一種類のＮ
チャネルＭＯＳトランジスタである。そして、トランジ
スタＴｒ22と抵抗Ｒ2 とトランジスタＴｒ23とで調整用
回路を構成している。
【００１８】そして、トランジスタＴｒ22のゲートは負
電源ライン（ＶSS）に、またトランジスタＴｒ23のゲー
トは正電源ライン（ＶDD）にそれぞれ接続され、これら
トランジスタＴｒ22及びＴｒ23は導通状態に維持されて
いる。また、前記トランジスタＴｒ11及びＴｒ21のゲー
トは共に、４入力差動増幅器２０の出力側と接続されて
いる。
電源ライン（ＶSS）に、またトランジスタＴｒ23のゲー
トは正電源ライン（ＶDD）にそれぞれ接続され、これら
トランジスタＴｒ22及びＴｒ23は導通状態に維持されて
いる。また、前記トランジスタＴｒ11及びＴｒ21のゲー
トは共に、４入力差動増幅器２０の出力側と接続されて
いる。
【００１９】この４入力差動増幅器２０は、例えば、２
つのバッファアンプＡＭＰ1 及びＡＭＰ2 とから構成さ
れ、バッファアンプＡＭＰ1 の差動入力対には、出力す
るクロック出力信号ＶOUT の振幅値ＶSIG の電位差を有
する正電源電圧ＶPREF及び負電源電圧ＶNREFがそれぞれ
非反転入力端子及び反転入力端子に入力されるようにな
っている。
つのバッファアンプＡＭＰ1 及びＡＭＰ2 とから構成さ
れ、バッファアンプＡＭＰ1 の差動入力対には、出力す
るクロック出力信号ＶOUT の振幅値ＶSIG の電位差を有
する正電源電圧ＶPREF及び負電源電圧ＶNREFがそれぞれ
非反転入力端子及び反転入力端子に入力されるようにな
っている。
【００２０】また、バッファアンプＡＭＰ2 の差動入力
対には、抵抗Ｒ2 の両端の電圧ＶN1及びＶN2が反転入力
端子，非反転入力端子にそれぞれ入力されるようになっ
ている。ここで、電圧ＶN1はトランジスタＴｒ22と抵抗
Ｒ2 との間の電圧値、電圧Ｖ N2は抵抗Ｒ2 とトランジス
タＴｒ23との間の電圧値である。そして、バッファアン
プＡＭＰ1 及びＡＭＰ2 の出力値が加算器２１で加算さ
れてその加算結果が、４入力差動増幅器２０の出力信号
Ｖref （制御信号）として出力されるようになってい
る。そして、この出力信号Ｖref がトランジスタＴｒ11
及びＴｒ21のゲートに供給されるようになっている。
対には、抵抗Ｒ2 の両端の電圧ＶN1及びＶN2が反転入力
端子，非反転入力端子にそれぞれ入力されるようになっ
ている。ここで、電圧ＶN1はトランジスタＴｒ22と抵抗
Ｒ2 との間の電圧値、電圧Ｖ N2は抵抗Ｒ2 とトランジス
タＴｒ23との間の電圧値である。そして、バッファアン
プＡＭＰ1 及びＡＭＰ2 の出力値が加算器２１で加算さ
れてその加算結果が、４入力差動増幅器２０の出力信号
Ｖref （制御信号）として出力されるようになってい
る。そして、この出力信号Ｖref がトランジスタＴｒ11
及びＴｒ21のゲートに供給されるようになっている。
【００２１】図２は、４入力差動増幅器２０の回路図を
示したものである。この４入力差動増幅器２０は、Ｐチ
ャネルＭＯＳトランジスタＴｒ41，ＮチャネルＭＯＳト
ランジスタからなるバイアス用のトランジスタＴｒ42及
びＴｒ43からなる直列回路が電源ラインＶDD，ＶSS間に
接続され、同様に、ＰチャネルＭＯＳトランジスタＴｒ
44，ＮチャネルＭＯＳトランジスタからなるバイアス用
のトランジスタＴｒ45及びＴｒ46からなる直列回路が電
源ラインＶDD，ＶSS間に接続されている。そして、前記
トランジスタＴｒ41とＴｒ44とでカレントミラー回路を
構成しており、これらトランジスタＴｒ41及びＴｒ44の
ゲートには、トランジスタＴｒ44のドレイン側の電圧が
供給されるようになっている。また、トランジスタＴｒ
42及びＴｒ45のゲートには所定のバイアス電圧ＶBIAS2
が供給され、トランジスタＴｒ43及びＴｒ46のゲートに
は所定のバイアス電圧ＶBIAS1 が供給されるようになっ
ている。
示したものである。この４入力差動増幅器２０は、Ｐチ
ャネルＭＯＳトランジスタＴｒ41，ＮチャネルＭＯＳト
ランジスタからなるバイアス用のトランジスタＴｒ42及
びＴｒ43からなる直列回路が電源ラインＶDD，ＶSS間に
接続され、同様に、ＰチャネルＭＯＳトランジスタＴｒ
44，ＮチャネルＭＯＳトランジスタからなるバイアス用
のトランジスタＴｒ45及びＴｒ46からなる直列回路が電
源ラインＶDD，ＶSS間に接続されている。そして、前記
トランジスタＴｒ41とＴｒ44とでカレントミラー回路を
構成しており、これらトランジスタＴｒ41及びＴｒ44の
ゲートには、トランジスタＴｒ44のドレイン側の電圧が
供給されるようになっている。また、トランジスタＴｒ
42及びＴｒ45のゲートには所定のバイアス電圧ＶBIAS2
が供給され、トランジスタＴｒ43及びＴｒ46のゲートに
は所定のバイアス電圧ＶBIAS1 が供給されるようになっ
ている。
【００２２】そして、トランジスタＴｒ41及びＴｒ42の
ドレイン電圧が４入力差動増幅器２０の出力信号ＶOUT
として出力されるようになっている。そして、Ｐチャネ
ルＭＯＳトランジスタからなるトランジスタＴｒ47及び
Ｔｒ 48のソースが共通に定電流源ＩA を介して正電源ラ
インＶDDに接続され、トランジスタＴｒ47のドレインが
バイアス用トランジスタＴｒ42とＴｒ43との間に接続さ
れ、トランジスタＴｒ48のドレインがバイアス用トラン
ジスタＴｒ45とＴｒ46との間に接続されている。同様
に、ＰチャネルＭＯＳトランジスタからなるトランジス
タＴｒ49及びＴｒ50のソースが共通に定電流源ＩB を介
して正電源ラインＶDDに接続され、トランジスタＴｒ49
のドレインがバイアス用トランジスタＴｒ 42とＴｒ43と
の間に接続され、トランジスタＴｒ50のドレインがバイ
アス用トランジスタＴｒ45とＴｒ46との間に接続されて
いる。
ドレイン電圧が４入力差動増幅器２０の出力信号ＶOUT
として出力されるようになっている。そして、Ｐチャネ
ルＭＯＳトランジスタからなるトランジスタＴｒ47及び
Ｔｒ 48のソースが共通に定電流源ＩA を介して正電源ラ
インＶDDに接続され、トランジスタＴｒ47のドレインが
バイアス用トランジスタＴｒ42とＴｒ43との間に接続さ
れ、トランジスタＴｒ48のドレインがバイアス用トラン
ジスタＴｒ45とＴｒ46との間に接続されている。同様
に、ＰチャネルＭＯＳトランジスタからなるトランジス
タＴｒ49及びＴｒ50のソースが共通に定電流源ＩB を介
して正電源ラインＶDDに接続され、トランジスタＴｒ49
のドレインがバイアス用トランジスタＴｒ 42とＴｒ43と
の間に接続され、トランジスタＴｒ50のドレインがバイ
アス用トランジスタＴｒ45とＴｒ46との間に接続されて
いる。
【００２３】そして、トランジスタＴｒ47のゲートに一
方の差動入力信号の非反転信号（Ｖ PIN1）が入力され、
トランジスタＴｒ48のゲートに反転信号（ＶNIN1）が入
力され、同様に、トランジスタＴｒ49のゲートに他方の
差動入力信号の非反転信号（ＶPIN2）が入力され、トラ
ンジスタＴｒ50のゲートに反転信号（ＶNIN2）が入力さ
れるようになっている。
方の差動入力信号の非反転信号（Ｖ PIN1）が入力され、
トランジスタＴｒ48のゲートに反転信号（ＶNIN1）が入
力され、同様に、トランジスタＴｒ49のゲートに他方の
差動入力信号の非反転信号（ＶPIN2）が入力され、トラ
ンジスタＴｒ50のゲートに反転信号（ＶNIN2）が入力さ
れるようになっている。
【００２４】このとき、この４入力差動増幅器２０の入
出力の伝達特性は次式（１）で表される。なお、Ａは増
幅器の利得であり十分大きいものとする。また、ＶOUT
（２０）は、４入力差動増幅器２０の出力信号であるこ
とを表す。 ＶOUT （２０） ＝Ａ・｛（ＶPIN1−ＶNIN1）＋（ＶPIN2−ＶNIN2）｝ ……（１） 次に、第１の実施の形態の動作について説明する。
出力の伝達特性は次式（１）で表される。なお、Ａは増
幅器の利得であり十分大きいものとする。また、ＶOUT
（２０）は、４入力差動増幅器２０の出力信号であるこ
とを表す。 ＶOUT （２０） ＝Ａ・｛（ＶPIN1−ＶNIN1）＋（ＶPIN2−ＶNIN2）｝ ……（１） 次に、第１の実施の形態の動作について説明する。
【００２５】ここで、説明の簡略化のために以下のよう
に仮定する。図１において、トランジスタＴｒ11とＴｒ
21，トランジスタＴｒ12とＴｒ22，トランジスタＴｒ13
とＴｒ23の、各組み合わせのトランジスタのトランジス
タサイズＷ／Ｌは同一であり、各トランジスタサイズを
それぞれ、Ｗ1 ／Ｌ1 ，Ｗ2／Ｌ2 ，Ｗ3 ／Ｌ3 とす
る。なお、Ｗはゲートの幅，Ｌはゲートの長さである。
に仮定する。図１において、トランジスタＴｒ11とＴｒ
21，トランジスタＴｒ12とＴｒ22，トランジスタＴｒ13
とＴｒ23の、各組み合わせのトランジスタのトランジス
タサイズＷ／Ｌは同一であり、各トランジスタサイズを
それぞれ、Ｗ1 ／Ｌ1 ，Ｗ2／Ｌ2 ，Ｗ3 ／Ｌ3 とす
る。なお、Ｗはゲートの幅，Ｌはゲートの長さである。
【００２６】また、抵抗Ｒ1 の抵抗値をｒ1 ，抵抗Ｒ2
の抵抗値をｒ2 としたとき、これらの間には次式（２）
が成立するものとする。 ｒ2 ＝２・ｒ1 ＝２・ｒ ……（２） 今、定振幅クロック発生回路１００のクロック出力信号
の振幅の所望値をＶSI G とし、この電位差を有する電圧
信号ＶPREF及びＶNREFを、４入力差動増幅器２０のバッ
ファアンプＡＭＰ1 に入力したものとする。
の抵抗値をｒ2 としたとき、これらの間には次式（２）
が成立するものとする。 ｒ2 ＝２・ｒ1 ＝２・ｒ ……（２） 今、定振幅クロック発生回路１００のクロック出力信号
の振幅の所望値をＶSI G とし、この電位差を有する電圧
信号ＶPREF及びＶNREFを、４入力差動増幅器２０のバッ
ファアンプＡＭＰ1 に入力したものとする。
【００２７】このとき、４入力差動増幅器２０，トラン
ジスタＴｒ21，Ｔｒ22，抵抗Ｒ2 ，トランジスタＴｒ23
で構成される回路は、負帰還の閉ループを形成するの
で、次式（３）が成立する。 ＶN1−ＶN2＝ＶPREF−ＶNREF＝ＶSIG ……（３） すなわち、４入力差動増幅器２０は、抵抗Ｒ2 の両端の
電位差、つまり、ＶN1とＶN2との電位差がバッファアン
プＡＭＰ1 に入力される差動信号、つまり、クロック出
力信号の所望の振幅値ＶSIG と一致するようなトランジ
スタＴｒ21のゲート電圧Ｖref を出力することになる。
ジスタＴｒ21，Ｔｒ22，抵抗Ｒ2 ，トランジスタＴｒ23
で構成される回路は、負帰還の閉ループを形成するの
で、次式（３）が成立する。 ＶN1−ＶN2＝ＶPREF−ＶNREF＝ＶSIG ……（３） すなわち、４入力差動増幅器２０は、抵抗Ｒ2 の両端の
電位差、つまり、ＶN1とＶN2との電位差がバッファアン
プＡＭＰ1 に入力される差動信号、つまり、クロック出
力信号の所望の振幅値ＶSIG と一致するようなトランジ
スタＴｒ21のゲート電圧Ｖref を出力することになる。
【００２８】このとき、トランジスタＴｒ21を流れる電
流Ｉ1 は、次式（４）で表すことができるので、トラン
ジスタＴｒ21のゲート電圧Ｖref は、前記（２）及び
（４）式から次式（５）で表すことができる。 Ｉ1 ＝ＶSIG ／ｒ2 ……（４） Ｖref ＝ＶGS２１＋ＶDS２２＋ＶSIG ＋ＶDS２３ ＝ＶGS２１＋ＶDS２２＋２・ｒ・Ｉ1 ＋ＶDS２３ ……（５） ここで、ＶGSＮはトランジスタＴｒN のゲート・ソース
間電圧、ＶDSＮはトランジスタＴｒN のドレイン・ソー
ス間電圧を表すものとする。
流Ｉ1 は、次式（４）で表すことができるので、トラン
ジスタＴｒ21のゲート電圧Ｖref は、前記（２）及び
（４）式から次式（５）で表すことができる。 Ｉ1 ＝ＶSIG ／ｒ2 ……（４） Ｖref ＝ＶGS２１＋ＶDS２２＋ＶSIG ＋ＶDS２３ ＝ＶGS２１＋ＶDS２２＋２・ｒ・Ｉ1 ＋ＶDS２３ ……（５） ここで、ＶGSＮはトランジスタＴｒN のゲート・ソース
間電圧、ＶDSＮはトランジスタＴｒN のドレイン・ソー
ス間電圧を表すものとする。
【００２９】次に、ＣＭＯＳインバータ１０の入力端子
に入力されるクロック信号等の入力信号ＶINの電圧値
を、“Ｈ”（Ｈｉｇｈ）のときＶDD，“Ｌ”（Ｌｏｗ）
のときＶSSとする。入力信号ＶINが入力されると、容量
Ｃと抵抗Ｒ1 間の電圧値ＶOUT2は、容量Ｃにより直流成
分が除去されるため、その信号成分の振幅をＶSIG ′と
すると、次式（６）で表すことができる。また、入力信
号ＶINが“Ｈ”及び“Ｌ”のときに抵抗Ｒ1 にそれぞれ
流れる電流値Ｉ（Ｒ1 ）は等しく、次式（７）で表すこ
とができる。
に入力されるクロック信号等の入力信号ＶINの電圧値
を、“Ｈ”（Ｈｉｇｈ）のときＶDD，“Ｌ”（Ｌｏｗ）
のときＶSSとする。入力信号ＶINが入力されると、容量
Ｃと抵抗Ｒ1 間の電圧値ＶOUT2は、容量Ｃにより直流成
分が除去されるため、その信号成分の振幅をＶSIG ′と
すると、次式（６）で表すことができる。また、入力信
号ＶINが“Ｈ”及び“Ｌ”のときに抵抗Ｒ1 にそれぞれ
流れる電流値Ｉ（Ｒ1 ）は等しく、次式（７）で表すこ
とができる。
【００３０】 ＶOUT2＝ＶDC±（１／２）・ＶSIG ′ ……（６） Ｉ（Ｒ1 ）＝｛（１／２）・ＶSIG ′｝／ｒ ……（７） さらに、ＣＭＯＳインバータ１０の出力電圧ＶOUT1の振
幅は、容量Ｃの容量値が十分大きければ、ＶSIG ′とな
り、このとき、容量Ｃの両端の電圧ＶCAP は一定であ
る。よって、ＶOUT1の振幅中心値をＶOUT1（ＤＣ）とす
ると、容量Ｃの両端の電圧ＶCAP は次式（８）と表すこ
とができる。
幅は、容量Ｃの容量値が十分大きければ、ＶSIG ′とな
り、このとき、容量Ｃの両端の電圧ＶCAP は一定であ
る。よって、ＶOUT1の振幅中心値をＶOUT1（ＤＣ）とす
ると、容量Ｃの両端の電圧ＶCAP は次式（８）と表すこ
とができる。
【００３１】 ＶCAP ＝ＶOUT1−ＶOUT2＝ＶOUT1（ＤＣ）−ＶDC ……（８） そして、ＣＭＯＳインバータ１０に入力される入力信号
ＶINが“Ｌ”すなわち、ＶSSであるときには、トランジ
スタＴｒ12はオン、Ｔｒ13はオフ状態となるので、電流
は正電源側（ＶDD）からＤＣ動作点ＶDC側に流れ、次式
（９）が成り立つ。
ＶINが“Ｌ”すなわち、ＶSSであるときには、トランジ
スタＴｒ12はオン、Ｔｒ13はオフ状態となるので、電流
は正電源側（ＶDD）からＤＣ動作点ＶDC側に流れ、次式
（９）が成り立つ。
【００３２】 Ｖref −ＶDC ＝ＶGS１１＋ＶDS１２＋ＶCAP ＋（１／２）・ＶSIG ′ ……（９） 同様に、ＣＭＯＳインバータ１０への入力信号ＶINが
“Ｈ”すなわち、ＶDDであるときには、トランジスタＴ
ｒ12はオフ，Ｔｒ13はオン状態となるので、電流はＤＣ
動作点ＶDC側から負電源ライン側（ＶSS）に流れ、次式
（１０）が成り立つ。また、抵抗Ｒ1 を流れる電流値Ｉ
（Ｒ1 ）は次式（１１）で表すことができる。
“Ｈ”すなわち、ＶDDであるときには、トランジスタＴ
ｒ12はオフ，Ｔｒ13はオン状態となるので、電流はＤＣ
動作点ＶDC側から負電源ライン側（ＶSS）に流れ、次式
（１０）が成り立つ。また、抵抗Ｒ1 を流れる電流値Ｉ
（Ｒ1 ）は次式（１１）で表すことができる。
【００３３】 ＶDC＝（１／２）・ＶSIG ′−ＶCAP ＋ＶDS１３ ……（１０） Ｉ（Ｒ1 ）＝（１／２）・ＶSIG ′／ｒ ……（１１） よって、前記（９）〜（１１）式から、Ｖref 電圧は次
式（１２）のように示すことができる。 Ｖref ＝（Ｖref −ＶDC）＋ＶDC ＝ＶGS１１＋ＶDS１２＋ＶSIG ′＋ＶDS１３ ＝ＶGS１１＋ＶDS１２＋２・Ｉ（Ｒ1 ）・ｒ＋ＶDS１３ ……（１２） したがって、各対応するトランジスタのトランジスタサ
イズは等しいことから、前記（５）及び（１２）式よ
り、次式（１３）が成り立つことがわかる。
式（１２）のように示すことができる。 Ｖref ＝（Ｖref −ＶDC）＋ＶDC ＝ＶGS１１＋ＶDS１２＋ＶSIG ′＋ＶDS１３ ＝ＶGS１１＋ＶDS１２＋２・Ｉ（Ｒ1 ）・ｒ＋ＶDS１３ ……（１２） したがって、各対応するトランジスタのトランジスタサ
イズは等しいことから、前記（５）及び（１２）式よ
り、次式（１３）が成り立つことがわかる。
【００３４】 Ｉ1 ＝Ｉ（Ｒ1 ） ……（１３） これは、ＭＯＳトランジスタのＶGS及びＶDSは、ＩDSが
大きくなれば電圧降下により大きくなり、ＩDSが小さく
なれば電圧降下による小さくなることから、もし、仮
に、Ｉ（Ｒ1 ）＞Ｉ1 であれば、（１２）式中のＶref
値は（５）式中のＶref より大きくなり、Ｉ（Ｒ1 ）＜
Ｉ1 であれば、（１２）式中のＶref 値は（５）式中の
Ｖref 値よりも小さくなる。そのため、（５）及び（１
２）式中のＶref 値が一致するためには、上記（１３）
式が成り立つ必要がある。
大きくなれば電圧降下により大きくなり、ＩDSが小さく
なれば電圧降下による小さくなることから、もし、仮
に、Ｉ（Ｒ1 ）＞Ｉ1 であれば、（１２）式中のＶref
値は（５）式中のＶref より大きくなり、Ｉ（Ｒ1 ）＜
Ｉ1 であれば、（１２）式中のＶref 値は（５）式中の
Ｖref 値よりも小さくなる。そのため、（５）及び（１
２）式中のＶref 値が一致するためには、上記（１３）
式が成り立つ必要がある。
【００３５】よって、前記（５）及び（１２）式及び前
記（１３）式から、次式（１４）が成り立つ。 ＶSIG ′＝ＶSIG ……（１４） したがって、抵抗Ｒ1 の抵抗値が既知であれば、抵抗Ｒ
2 の抵抗値をその２倍とすることによって所望の振幅値
ＶSIG を有する定振幅クロック信号を発生させることが
できる。
記（１３）式から、次式（１４）が成り立つ。 ＶSIG ′＝ＶSIG ……（１４） したがって、抵抗Ｒ1 の抵抗値が既知であれば、抵抗Ｒ
2 の抵抗値をその２倍とすることによって所望の振幅値
ＶSIG を有する定振幅クロック信号を発生させることが
できる。
【００３６】よって、各トランジスタのゲート・ソース
間電圧，ドレイン・ソース間電圧の温度変化、プロセス
変動，電源電圧変動等によるＣＭＯＳインバータ１０の
出力信号の依存性は、この依存性に伴う変動分をキャン
セルする電流値を供給するようなゲート電圧Ｖref がト
ランジスタＴｒ11に供給されるから、ＣＭＯＳインバー
タ１０の出力信号がこれら依存性の影響を受けることは
なく、確実に所望の振幅値を有する定振幅クロック信号
を得ることができる。
間電圧，ドレイン・ソース間電圧の温度変化、プロセス
変動，電源電圧変動等によるＣＭＯＳインバータ１０の
出力信号の依存性は、この依存性に伴う変動分をキャン
セルする電流値を供給するようなゲート電圧Ｖref がト
ランジスタＴｒ11に供給されるから、ＣＭＯＳインバー
タ１０の出力信号がこれら依存性の影響を受けることは
なく、確実に所望の振幅値を有する定振幅クロック信号
を得ることができる。
【００３７】また、このとき、４入力差動増幅器は直流
電圧を発生するだけであり、高速性及び電流供給能力を
必要としないから、容易に且つ安価に定振幅クロック発
生回路を実現することができる。なお、上記第１の実施
の形態においては、トランジスタＴｒ11〜Ｔｒ13及びＴ
ｒ21〜Ｔｒ23のそれぞれ対応するトランジスタのトラン
ジスタサイズ比は等しく、また、抵抗Ｒ1 及びＲ2 の抵
抗値の比を、２・ｒ1 ＝ｒ2 とした場合、すなわち、こ
れらトランジスタ比１対Ｎ，抵抗値比１対（２×Ｎ）に
おいてＮ＝１の場合について説明したが、次式（１５）
〜（１８）の条件下、すなわち、Ｎ＝αの場合でも上記
と同様の効果を得ることができる。なお、トランジスタ
ＴｒN のトランジスタサイズＷ／ＬをＷN ／ＬN と表す
ものとする。
電圧を発生するだけであり、高速性及び電流供給能力を
必要としないから、容易に且つ安価に定振幅クロック発
生回路を実現することができる。なお、上記第１の実施
の形態においては、トランジスタＴｒ11〜Ｔｒ13及びＴ
ｒ21〜Ｔｒ23のそれぞれ対応するトランジスタのトラン
ジスタサイズ比は等しく、また、抵抗Ｒ1 及びＲ2 の抵
抗値の比を、２・ｒ1 ＝ｒ2 とした場合、すなわち、こ
れらトランジスタ比１対Ｎ，抵抗値比１対（２×Ｎ）に
おいてＮ＝１の場合について説明したが、次式（１５）
〜（１８）の条件下、すなわち、Ｎ＝αの場合でも上記
と同様の効果を得ることができる。なお、トランジスタ
ＴｒN のトランジスタサイズＷ／ＬをＷN ／ＬN と表す
ものとする。
【００３８】 Ｗ11／Ｌ11＝α・Ｗ21／Ｌ21 ……（１５） Ｗ12／Ｌ12＝α・Ｗ22／Ｌ22 ……（１６） Ｗ13／Ｌ13＝α・Ｗ23／Ｌ23 ……（１７） ｒ1 ＝ｒ2 ／（２・α） ……（１８） この場合、前記（４）式から、 ＶSIG ＝Ｉ1 ・ｒ2 が成り立つことから、ＶOUT2、すなわち、クロック信号
出力ＶOUT の振幅は、 ＶOUT ＝α・Ｉ1 ・ｒ1 ＋α・Ｉ1 ・ｒ1 ＝２・α・Ｉ1 ・ｒ1 ＝２・α・（ｒ1 ／ｒ2 ）・ＶSIG と表すことができる。α＝１、すなわち、トランジスタ
サイズが等しい場合には、ｒ1 ／ｒ2 ＝１／２と設定す
れば、ＶOUT ＝ＶSIG となる。
出力ＶOUT の振幅は、 ＶOUT ＝α・Ｉ1 ・ｒ1 ＋α・Ｉ1 ・ｒ1 ＝２・α・Ｉ1 ・ｒ1 ＝２・α・（ｒ1 ／ｒ2 ）・ＶSIG と表すことができる。α＝１、すなわち、トランジスタ
サイズが等しい場合には、ｒ1 ／ｒ2 ＝１／２と設定す
れば、ＶOUT ＝ＶSIG となる。
【００３９】同様に、α＝ｎである場合には、ｒ1 ／ｒ
2 ＝１／（２・ｎ）と設定すれば、ＶOUT ＝ＶSIG とな
り、上記（１５）〜（１８）式の条件下でも上記第１の
実施の形態が成立することがわかる。次に、本発明の第
２の実施の形態について説明する。図３は、第２の実施
の形態における定振幅クロック発生回路１００を示した
ものである。第２の実施の形態における定振幅クロック
発生回路１００は、図１に示す第１の実施の形態におけ
る定振幅クロック発生回路１００において、振幅調整部
２の構成が異なること以外は同一構成であり、同一部に
は同一符号を付与している。
2 ＝１／（２・ｎ）と設定すれば、ＶOUT ＝ＶSIG とな
り、上記（１５）〜（１８）式の条件下でも上記第１の
実施の形態が成立することがわかる。次に、本発明の第
２の実施の形態について説明する。図３は、第２の実施
の形態における定振幅クロック発生回路１００を示した
ものである。第２の実施の形態における定振幅クロック
発生回路１００は、図１に示す第１の実施の形態におけ
る定振幅クロック発生回路１００において、振幅調整部
２の構成が異なること以外は同一構成であり、同一部に
は同一符号を付与している。
【００４０】第２の実施の形態における振幅調整部２
は、電源ラインＶDD，ＶSS間にトランジスタＴｒ21（第
２のＭＯＳトランジスタ），Ｔｒ22（調整用ＭＯＳトラ
ンジスタ，調整用回路），抵抗Ｒ2 （抵抗体）の直列回
路が接続されている。そして、トランジスタＴｒ21及び
Ｔｒ11のゲートには、４入力差動増幅器２０に替えて差
動増幅器ＡＭＰ11の出力信号Ｖref （制御信号）が供給
されるようになっている。そして、トランジスタＴｒ22
のゲートには負電源電圧が印加されて、導通状態に維持
されている。
は、電源ラインＶDD，ＶSS間にトランジスタＴｒ21（第
２のＭＯＳトランジスタ），Ｔｒ22（調整用ＭＯＳトラ
ンジスタ，調整用回路），抵抗Ｒ2 （抵抗体）の直列回
路が接続されている。そして、トランジスタＴｒ21及び
Ｔｒ11のゲートには、４入力差動増幅器２０に替えて差
動増幅器ＡＭＰ11の出力信号Ｖref （制御信号）が供給
されるようになっている。そして、トランジスタＴｒ22
のゲートには負電源電圧が印加されて、導通状態に維持
されている。
【００４１】前記差動増幅器ＡＭＰ11の反転入力端子に
は、トランジスタＴｒ22と抵抗Ｒ2との間の電圧ＶN1が
入力され、非反転入力端子には、クロック出力信号の振
幅値として所望とする電圧値ＶSIG が入力されるように
なっている。そして、上記第１の実施の形態と同様に、
トランジスタＴｒ11及びＴｒ21はそのトランジスタサイ
ズが同一であり、また、Ｔｒ12及びＴｒ22も同一のトラ
ンジスタサイズを有している。また、抵抗Ｒ1 とＲ2 と
の抵抗値は、ｒ2 ＝２・ｒ1＝２・ｒを満足するものと
する。
は、トランジスタＴｒ22と抵抗Ｒ2との間の電圧ＶN1が
入力され、非反転入力端子には、クロック出力信号の振
幅値として所望とする電圧値ＶSIG が入力されるように
なっている。そして、上記第１の実施の形態と同様に、
トランジスタＴｒ11及びＴｒ21はそのトランジスタサイ
ズが同一であり、また、Ｔｒ12及びＴｒ22も同一のトラ
ンジスタサイズを有している。また、抵抗Ｒ1 とＲ2 と
の抵抗値は、ｒ2 ＝２・ｒ1＝２・ｒを満足するものと
する。
【００４２】また、トランジスタＴｒ13は、オン状態で
あるとき、そのドレイン・ソース間電圧は十分低い（Ｖ
DS１３≒０）ものとする。これは、図１に示す第１の実
施の形態における定振幅クロック発生回路１００におい
て、回路図中のＶN2の電圧が略零であることと等価であ
るから、この第２の実施の形態においては、トランジス
タＴｒ23を設けていない。
あるとき、そのドレイン・ソース間電圧は十分低い（Ｖ
DS１３≒０）ものとする。これは、図１に示す第１の実
施の形態における定振幅クロック発生回路１００におい
て、回路図中のＶN2の電圧が略零であることと等価であ
るから、この第２の実施の形態においては、トランジス
タＴｒ23を設けていない。
【００４３】そして、第２の実施の形態の場合、差動増
幅器ＡＭＰ11の出力信号Ｖref は、トランジスタＴｒ22
と抵抗Ｒ2 との間の電圧ＶN1を、クロック出力信号の振
幅値として所望とする電圧ＶSIG に一致させるように作
動する。よって、上記第１の実施の形態と同様にして、 Ｖref ＝ＶGS２１＋ＶDS２２＋ＶSIG ＝ＶGS２１＋ＶDS２２＋２・ｒ・Ｉ1 ……（５′） Ｖref ＝（Ｖref −ＶDC）＋ＶDC ＝ＶGS１１＋ＶDS１２＋ＶSIG ′ ＝ＶGS１１＋ＶDS１２＋２・Ｉ（Ｒ1 ）・ｒ ……（１２′） と表すことができるから、 Ｉ1 ＝Ｉ（Ｒ1 ） ……（１３′） ＶSIG ′＝ＶSIG ……（１４′） が成り立つ。
幅器ＡＭＰ11の出力信号Ｖref は、トランジスタＴｒ22
と抵抗Ｒ2 との間の電圧ＶN1を、クロック出力信号の振
幅値として所望とする電圧ＶSIG に一致させるように作
動する。よって、上記第１の実施の形態と同様にして、 Ｖref ＝ＶGS２１＋ＶDS２２＋ＶSIG ＝ＶGS２１＋ＶDS２２＋２・ｒ・Ｉ1 ……（５′） Ｖref ＝（Ｖref −ＶDC）＋ＶDC ＝ＶGS１１＋ＶDS１２＋ＶSIG ′ ＝ＶGS１１＋ＶDS１２＋２・Ｉ（Ｒ1 ）・ｒ ……（１２′） と表すことができるから、 Ｉ1 ＝Ｉ（Ｒ1 ） ……（１３′） ＶSIG ′＝ＶSIG ……（１４′） が成り立つ。
【００４４】したがって、上記第１の実施の形態と同様
に、抵抗Ｒ1 の抵抗値が既知であれば、抵抗Ｒ2 の抵抗
値をその２倍とすることによって所望の振幅値ＶSIG を
有する定振幅クロック信号を発生させることができる。
この場合、トランジスタＴｒ13のドレイン・ソース間電
圧を十分低いものとしてトランジスタＴｒ13の電圧降下
分を考慮していない。しかしながら、上記第１の実施の
形態によれば、電圧変動，温度変動，プロセス変動等に
よるクロック信号の振幅を低下させる誤差要因は全て削
除されるが、４入力差動増幅器を必要とし、また、抵抗
Ｒ1 及びＲ2 の抵抗値の比を精度良く設定するために
は、抵抗Ｒ 2 を集積回路の外部に設置する必要があり、
集積回路の端子としては２ピンを必要とすることにな
る。これに対し、上記第２の実施の形態では、集積回路
の端子としては１ピンのみでよく、また、通常の簡単な
差動増幅器のみを必要としており、容易に定振幅クロッ
ク発生回路を実現することができる。
に、抵抗Ｒ1 の抵抗値が既知であれば、抵抗Ｒ2 の抵抗
値をその２倍とすることによって所望の振幅値ＶSIG を
有する定振幅クロック信号を発生させることができる。
この場合、トランジスタＴｒ13のドレイン・ソース間電
圧を十分低いものとしてトランジスタＴｒ13の電圧降下
分を考慮していない。しかしながら、上記第１の実施の
形態によれば、電圧変動，温度変動，プロセス変動等に
よるクロック信号の振幅を低下させる誤差要因は全て削
除されるが、４入力差動増幅器を必要とし、また、抵抗
Ｒ1 及びＲ2 の抵抗値の比を精度良く設定するために
は、抵抗Ｒ 2 を集積回路の外部に設置する必要があり、
集積回路の端子としては２ピンを必要とすることにな
る。これに対し、上記第２の実施の形態では、集積回路
の端子としては１ピンのみでよく、また、通常の簡単な
差動増幅器のみを必要としており、容易に定振幅クロッ
ク発生回路を実現することができる。
【００４５】なお、この第２の実施の形態においても、
上記第１の実施の形態と同様に、トランジスタＴｒ11及
びＴｒ12，Ｔｒ21及びＴｒ22のそれぞれ対応するトラン
ジスタのトランジスタサイズ比及び抵抗Ｒ1 及びＲ2 の
抵抗値の比が前記（１５）〜（１６），（１８）式の条
件下でも上記と同様の効果を得ることができる。なお、
上記第１及び第２の実施の形態では、インバータとして
ＣＭＯＳインバータを適用した場合について説明した
が、これに限らず、例えば、Ｅ／Ｅ形ＭＯＳインバータ
回路等を適用することも可能である。また、上記実施の
形態では、２つのＭＯＳトランジスタで構成されるＣＭ
ＯＳインバータを適用した場合について説明したが、こ
れに限らず、例えば、並列に接続されたＰチャネルＭＯ
Ｓトランジスタ及びＮチャネルＭＯＳトランジスタから
なる並列回路にＮチャネルＭＯＳトランジスタを直列に
接続して形成されるインバータ等、３つのＭＯＳトラン
ジスタから形成されるインバータを適用することも可能
であり、また、それ以上のＭＯＳトランジスタから形成
されるインバータを適用することも可能である。そし
て、この場合にも、上記と同様に効果を得ることができ
る。
上記第１の実施の形態と同様に、トランジスタＴｒ11及
びＴｒ12，Ｔｒ21及びＴｒ22のそれぞれ対応するトラン
ジスタのトランジスタサイズ比及び抵抗Ｒ1 及びＲ2 の
抵抗値の比が前記（１５）〜（１６），（１８）式の条
件下でも上記と同様の効果を得ることができる。なお、
上記第１及び第２の実施の形態では、インバータとして
ＣＭＯＳインバータを適用した場合について説明した
が、これに限らず、例えば、Ｅ／Ｅ形ＭＯＳインバータ
回路等を適用することも可能である。また、上記実施の
形態では、２つのＭＯＳトランジスタで構成されるＣＭ
ＯＳインバータを適用した場合について説明したが、こ
れに限らず、例えば、並列に接続されたＰチャネルＭＯ
Ｓトランジスタ及びＮチャネルＭＯＳトランジスタから
なる並列回路にＮチャネルＭＯＳトランジスタを直列に
接続して形成されるインバータ等、３つのＭＯＳトラン
ジスタから形成されるインバータを適用することも可能
であり、また、それ以上のＭＯＳトランジスタから形成
されるインバータを適用することも可能である。そし
て、この場合にも、上記と同様に効果を得ることができ
る。
【００４６】また、第１及び第２のＭＯＳトランジスタ
としてのトランジスタＴｒ11及びＴｒ12を、Ｎチャネル
ＭＯＳトランジスタで構成した場合について説明した
が、トランジスタＴｒ11及びＴｒ12を、ＰチャネルＭＯ
Ｓトランジスタで構成し、これらトランジスタＴｒ11及
びＴｒ12を負電源ラインＶSS側に設けることも可能であ
り、この場合にも上記と同様の効果を得ることができ
る。
としてのトランジスタＴｒ11及びＴｒ12を、Ｎチャネル
ＭＯＳトランジスタで構成した場合について説明した
が、トランジスタＴｒ11及びＴｒ12を、ＰチャネルＭＯ
Ｓトランジスタで構成し、これらトランジスタＴｒ11及
びＴｒ12を負電源ラインＶSS側に設けることも可能であ
り、この場合にも上記と同様の効果を得ることができ
る。
【００４７】
【発明の効果】以上説明したように、本発明に係る定振
幅クロック発生回路によれば、インバータを構成するＭ
ＯＳトランジスタの温度変化，プロセス変動，電源電圧
変動等に依存する誤差要因の影響を考慮した電源電圧が
インバータに供給されるから、インバータの出力信号に
これら誤差要因の影響に伴う振幅変動が含まれることを
防止することができ、所定の振幅値のクロック信号を出
力することができる。また、インバータを構成するＭＯ
Ｓトランジスタのうち、ソース・フォロワとして作動す
る第１のＭＯＳトランジスタ及び抵抗性負荷間に接続さ
れるＭＯＳトランジスタによる誤差要因のみを考慮する
ようにすれば、集積回路を形成した場合により少ないピ
ン数で定振幅クロック発生回路を実現することができ、
また、より簡単な差動増幅器を用いることにより容易に
出力信号の振幅変動を抑えることができる。さらに、調
整用ＭＯＳトランジスタは、インバータを構成するＭＯ
Ｓトランジスタと同一種類であれば、これら対応するト
ランジスタのトランジスタ比に応じて抵抗性負荷及び抵
抗体の抵抗値比を調整すれば、同一規格のトランジスタ
を用いなくても同様の効果を得ることができる。
幅クロック発生回路によれば、インバータを構成するＭ
ＯＳトランジスタの温度変化，プロセス変動，電源電圧
変動等に依存する誤差要因の影響を考慮した電源電圧が
インバータに供給されるから、インバータの出力信号に
これら誤差要因の影響に伴う振幅変動が含まれることを
防止することができ、所定の振幅値のクロック信号を出
力することができる。また、インバータを構成するＭＯ
Ｓトランジスタのうち、ソース・フォロワとして作動す
る第１のＭＯＳトランジスタ及び抵抗性負荷間に接続さ
れるＭＯＳトランジスタによる誤差要因のみを考慮する
ようにすれば、集積回路を形成した場合により少ないピ
ン数で定振幅クロック発生回路を実現することができ、
また、より簡単な差動増幅器を用いることにより容易に
出力信号の振幅変動を抑えることができる。さらに、調
整用ＭＯＳトランジスタは、インバータを構成するＭＯ
Ｓトランジスタと同一種類であれば、これら対応するト
ランジスタのトランジスタ比に応じて抵抗性負荷及び抵
抗体の抵抗値比を調整すれば、同一規格のトランジスタ
を用いなくても同様の効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における定振幅クロ
ック発生回路の構成図である。
ック発生回路の構成図である。
【図２】４入力差動増幅器の回路図である。
【図３】本発明の第２の実施の形態における定振幅クロ
ック発生回路の構成図である。
ック発生回路の構成図である。
【図４】従来の定振幅クロック発生回路の構成図であ
る。
る。
１ クロック出力部 ２ 振幅調整部 １０ ＣＭＯＳインバータ ２０ ４入力差動増幅器 １００ 定振幅クロック発生回路
Claims (3)
- 【請求項１】 少なくとも２つのＭＯＳトランジスタで
構成されるインバータを有し、所定の振幅値で抵抗性負
荷を駆動する定振幅クロック発生回路において、前記イ
ンバータと直列に電源間に接続され、ソース・フォロワ
として作動する第１のＭＯＳトランジスタと、前記イン
バータを構成するＭＯＳトランジスタと同一種類であり
且つ導通状態に維持された調整用ＭＯＳトランジスタ
が、前記インバータを構成するＭＯＳトランジスタの接
続関係と同一の接続関係で接続された調整用回路と、当
該調整用回路と直列に前記電源間に接続され、ソース・
フォロワとして作動する第２のＭＯＳトランジスタと、
前記調整用回路の前記インバータの出力端子に該当する
位置に介挿された抵抗体と、クロック信号の振幅値に応
じた所定の電圧値と前記抵抗体の両端間の電位値との差
からなる制御信号を前記第１及び第２のＭＯＳトランジ
スタにゲート電圧として供給する４入力作動増幅器と、
を備えることを特徴とする定振幅クロック発生回路。 - 【請求項２】 少なくとも２つのＭＯＳトランジスタで
構成されるインバータを有し、所定の振幅値で抵抗性負
荷を駆動する定振幅クロック発生回路において、前記イ
ンバータと直列に電源間に接続され、ソース・フォロワ
として作動する第１のＭＯＳトランジスタと、前記イン
バータを構成するＭＯＳトランジスタのうち前記第１の
ＭＯＳトランジスタ及び前記抵抗性負荷間に接続される
ＭＯＳトランジスタと同一種類で且つ導通状態に維持さ
れた調整用ＭＯＳトランジスタが前記第１のＭＯＳトラ
ンジスタ及び前記抵抗性負荷間に接続されるＭＯＳトラ
ンジスタの接続関係と同一の接続関係で接続された調整
用回路と、当該調整用回路と直列に前記電源間に接続さ
れ、ソース・フォロワとして作動する第２のＭＯＳトラ
ンジスタと、前記調整用回路を挟んで前記第２のＭＯＳ
トランジスタと逆側となるように前記調整用回路と直列
に前記電源間に接続される抵抗体と、クロック信号の振
幅値に応じた電圧値と前記抵抗体及び前記調整用回路間
の電圧値との差からなる制御信号を前記第１及び第２の
ＭＯＳトランジスタにゲート電圧として供給する差動増
幅器と、を備えることを特徴とする定振幅クロック発生
回路。 - 【請求項３】 前記第１及び第２のＭＯＳトランジスタ
のトランジスタサイズ比と、前記インバータを構成する
ＭＯＳトランジスタ及び当該ＭＯＳトランジスタに対応
する前記調整用ＭＯＳトランジスタのトランジスタサイ
ズ比と、をそれぞれ１対Ｎとしたとき、前記抵抗性負荷
及び前記抵抗体の抵抗値比を１対（２×Ｎ）とすること
を特徴とする請求項１又は２記載の定振幅クロック発生
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22901095A JP3383136B2 (ja) | 1995-09-06 | 1995-09-06 | 定振幅クロック発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22901095A JP3383136B2 (ja) | 1995-09-06 | 1995-09-06 | 定振幅クロック発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0974338A true JPH0974338A (ja) | 1997-03-18 |
| JP3383136B2 JP3383136B2 (ja) | 2003-03-04 |
Family
ID=16885350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22901095A Expired - Lifetime JP3383136B2 (ja) | 1995-09-06 | 1995-09-06 | 定振幅クロック発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3383136B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008148285A (ja) * | 2006-10-26 | 2008-06-26 | Intel Corp | デュアルレール電圧発生器 |
| CN100403205C (zh) * | 2001-11-15 | 2008-07-16 | 精工电子有限公司 | 电压调节器 |
| JP2011199898A (ja) * | 2011-06-06 | 2011-10-06 | Renesas Electronics Corp | 半導体チップ |
| US8629667B2 (en) | 2006-12-19 | 2014-01-14 | Intel Corporation | Pulse width modulator with an adjustable waveform generator for controlling duty cycle of a pulse width modulated signal |
| US10727795B2 (en) | 2017-04-27 | 2020-07-28 | Fujitsu Limited | Amplifier circuit that amplifies differential signal and optical module that includes amplifier circuit |
-
1995
- 1995-09-06 JP JP22901095A patent/JP3383136B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100403205C (zh) * | 2001-11-15 | 2008-07-16 | 精工电子有限公司 | 电压调节器 |
| JP2008148285A (ja) * | 2006-10-26 | 2008-06-26 | Intel Corp | デュアルレール電圧発生器 |
| JP4743795B2 (ja) * | 2006-10-26 | 2011-08-10 | インテル・コーポレーション | デュアルレール電圧発生器 |
| US8629667B2 (en) | 2006-12-19 | 2014-01-14 | Intel Corporation | Pulse width modulator with an adjustable waveform generator for controlling duty cycle of a pulse width modulated signal |
| JP2011199898A (ja) * | 2011-06-06 | 2011-10-06 | Renesas Electronics Corp | 半導体チップ |
| US10727795B2 (en) | 2017-04-27 | 2020-07-28 | Fujitsu Limited | Amplifier circuit that amplifies differential signal and optical module that includes amplifier circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3383136B2 (ja) | 2003-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3411574B2 (ja) | 高速の差動ラインドライバ | |
| US6316987B1 (en) | Low-power low-jitter variable delay timing circuit | |
| US5844442A (en) | Low voltage fully differential operational amplifier with improved common mode circuitry | |
| EP0318396B1 (en) | Operational amplifier circuit having stable operating point | |
| JP2009105810A (ja) | 増幅装置及びバイアス回路 | |
| JPH11154833A (ja) | 電圧電流変換回路 | |
| KR101080560B1 (ko) | 트랜스컨덕턴스 조정 회로 | |
| US10972079B2 (en) | Common mode voltage level shifting and locking circuit | |
| JP4614234B2 (ja) | 電源装置およびそれを備える電子機器 | |
| JP4578896B2 (ja) | クロックバッファ回路 | |
| US11936386B2 (en) | Clock transfer circuit including a semiconductor device for compensating delay fluctuation | |
| JPH0974338A (ja) | 定振幅クロック発生回路 | |
| US5457426A (en) | Operational amplifier for low supply voltage applications | |
| US6339355B1 (en) | Offsetting comparator device and comparator circuit | |
| US20090212864A1 (en) | Preamplifier for receiver and method thereof | |
| JP2005130092A (ja) | 電圧制御発振器 | |
| JP2004015423A (ja) | 定電流発生回路 | |
| JP6949463B2 (ja) | シングル差動変換回路 | |
| JP3394628B2 (ja) | バイアス回路 | |
| JP2000091858A (ja) | 演算増幅器 | |
| JPH10112614A (ja) | バイアス電流供給方法およびその回路 | |
| US10574189B2 (en) | Amplifier circuitry, voltage regulator circuit, and signal compensation method | |
| US11990910B2 (en) | Control of bias current to a load | |
| JP7453562B2 (ja) | 差動増幅回路、受信回路及び半導体集積回路 | |
| JP2000295051A (ja) | オフセット調整回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021126 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071220 Year of fee payment: 5 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071220 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131220 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |