JP4743795B2 - デュアルレール電圧発生器 - Google Patents
デュアルレール電圧発生器 Download PDFInfo
- Publication number
- JP4743795B2 JP4743795B2 JP2007276991A JP2007276991A JP4743795B2 JP 4743795 B2 JP4743795 B2 JP 4743795B2 JP 2007276991 A JP2007276991 A JP 2007276991A JP 2007276991 A JP2007276991 A JP 2007276991A JP 4743795 B2 JP4743795 B2 JP 4743795B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- low
- rail
- voltage source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Logic Circuits (AREA)
- Power Conversion In General (AREA)
Description
(項目10)
高基準電圧信号及び低基準電圧信号を生成する第1の手段と、
高電圧源レール電圧及び低電圧源レール電圧を調整し、提供する第2の手段と、
を備える、装置。
(項目11)
前記第1の手段は、アナログ加算増幅器としての役割を果たすように構成されるインバータ回路を備える、項目10に記載の装置。
(項目12)
前記インバータ回路は、基準電圧レベルとして用いられる同じ関連するトリップポイントを有し、振幅信号は、前記基準電圧レベルに対応する基準成分と、前記高電圧源レール電圧と前記低電圧源レール電圧との間の差の半分に対応する振幅成分とを含む、項目11に記載の装置。
(項目13)
オフセット信号は、前記基準電圧レベルに対応する前記基準成分と、前記高電圧源レール電圧及び前記低電圧源レール電圧のシフトに対応するオフセット成分とを含む、項目12に記載の装置。
(項目14)
前記第2の手段は、前記高電圧源レール電圧を駆動する第1のドライバと、前記低電圧源レール電圧を駆動する第2のドライバとを備える、項目10に記載の装置。
(項目15)
前記第1のドライバは、前記高電圧側基準電圧信号に基づいて、前記高電圧源レール電圧を駆動し、前記第2のドライバは、前記低電圧側基準電圧信号に基づいて、前記低電圧源レール電圧を駆動する、項目14に記載の装置。
(項目16)
前記第1のドライバ及び前記第2のドライバはそれぞれ、前記基準電圧に対して前記基準電圧信号が反転しているアナログ信号を提供する一対のミラー接続されるインバータを備える、項目15に記載の装置。
(項目17)
前記第1の手段は、反転アナログ増幅器を構成する、自身の入力と出力との間に接続される抵抗器を有するインバータを備える、項目10に記載の装置。
Claims (21)
- 印加される振幅信号及びオフセット信号に基づいて、調整可能な高電圧源及び低電圧源を生成するデュアルレール電圧(rail)発生器を備え、
前記高電圧源と前記低電圧源との間の差は、前記振幅信号から任意の基準成分を引いた値に比例する、チップ。 - 前記振幅信号は、振幅成分及び基準成分に分解することができる、
請求項1に記載のチップ。 - 前記デュアルレール電圧発生器は、
高基準電圧(reference)信号及び低基準電圧信号を生成するためのデュアルレール基準電圧信号発生器と、
前記高電圧源を駆動する、前記高基準電圧信号に接続される高電圧側ドライバ及び前記低電圧源を駆動する、前記低基準電圧信号に接続される低電圧側ドライバを含む出力ドライバセクションと、
を備える、
請求項2に記載のチップ。 - 前記デュアルレール基準電圧信号発生器は、自身の出力と入力との間に接続される抵抗器を有するインバータ回路から形成される少なくとも1つのアナログ増幅器を備え、
該インバータは関連するトリップポイントを有する、
請求項3に記載のチップ。 - 前記トリップポイントは、前記振幅信号内の前記基準成分のレベルに対応する、
請求項4に記載のチップ。 - 前記インバータ回路は、NMOSトランジスタに接続されるPMOSトランジスタを備える、
請求項5に記載のチップ。 - 前記デュアルレール基準電圧信号発生器は、インバータから形成される少なくとも1つのアナログ加算増幅器を備える、
請求項3から請求項6までの何れか一項に記載のチップ。 - 前記高電圧側ドライバは、前記高基準電圧信号と前記高電圧源との間に、該高電圧源を調整するループの一部として接続される、ミラー接続されるインバータを備える、
請求項3から請求項7までの何れか一項に記載のチップ。 - 前記高電圧側ドライバは、自身の出力にプルアップトランジスタを備え、それによって、前記高電圧源を通じて電流を供給し、
前記低電圧側ドライバは、前記低電圧源を通じて電流を引き込むプルダウントランジスタを備える、
請求項3から請求項8までの何れか一項に記載のチップ。 - 高基準電圧信号及び低基準電圧信号を生成する第1の手段と、
高電圧源レール電圧及び低電圧源レール電圧を調整し、提供する第2の手段と
を備え、
前記高基準電圧信号及び前記低基準電圧信号のそれぞれは、振幅信号を含み、
前記振幅信号は、
基準電圧レベルに対応する基準成分と、
前記高電圧源レール電圧と前記低電圧源レール電圧との間の差の半分に対応する振幅成分と、
を含み、
前記高電圧源レール電圧及び前記低電圧源レール電圧は、前記振幅信号に基づいて調整される、
装置。 - 前記第1の手段は、アナログ加算増幅器としての役割を果たすように構成されるインバータ回路を備える、
請求項10に記載の装置。 - 前記インバータ回路は、関連するトリップポイントを有し、
前記トリップポイントの電圧レベルは、基準電圧と同じ電圧レベルに設定される、
請求項11に記載の装置。 - 前記高基準電圧信号及び前記低基準電圧信号のそれぞれは、オフセット信号をさらに含み、
前記オフセット信号は、
前記基準電圧レベルに対応する前記基準成分と、
前記高電圧源レール電圧及び前記低電圧源レール電圧のシフトに対応するオフセット成分と、
を含み、
高電圧源レール電圧及び低電圧源レール電圧は、前記振幅信号及び前記オフセット信号に基づいて調整される、
請求項12に記載の装置。 - 前記第2の手段は、前記高電圧源レール電圧を駆動する第1のドライバと、前記低電圧源レール電圧を駆動する第2のドライバとを備える、
請求項10から請求項13までの何れか一項に記載の装置。 - 前記第1のドライバは、前記高基準電圧信号に基づいて、前記高電圧源レール電圧を駆動し、前記第2のドライバは、前記低基準電圧信号に基づいて、前記低電圧源レール電圧を駆動する、
請求項14に記載の装置。 - 前記第1のドライバ及び前記第2のドライバはそれぞれ、前記基準電圧に対して前記基準電圧信号が反転しているアナログ信号を提供する一対のミラー接続されるインバータを備える、
請求項15に記載の装置。 - 前記第1の手段は、反転アナログ増幅器を構成する、自身の入力と出力との間に接続される抵抗器を有するインバータを備える、
請求項10から請求項16までの何れか一項に記載の装置。 - (a)印加される振幅信号及びオフセット信号に基づいて、調整可能な高電圧源及び低電圧源を生成するデュアルレール電圧発生器を備えるマイクロプロセッサであって、前記高電圧源と前記低電圧源との間の差は前記振幅信号から任意の基準成分を引いた値に比例する、マイクロプロセッサと、
(b)前記マイクロプロセッサに接続され、且つ該マイクロプロセッサを無線ネットワークに通信可能にリンクするアンテナに接続される無線インターフェースと
を備える、システム。 - 前記高電圧源と前記低電圧源との間の差は、任意の基準成分が除去された後の前記振幅信号の2倍である、
請求項18に記載のシステム。 - 前記デュアルレール電圧発生器は、反転アナログ増幅器として構成され、該反転アナログ増幅器として用いられることになる少なくとも1つのインバータを備える、
請求項18または請求項19に記載のシステム。 - 前記デュアルレール電圧発生器は、前記高電圧源を駆動する、一対のミラー接続されるインバータを有するドライバを備える、
請求項20に記載のシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/553,184 | 2006-10-26 | ||
US11/553,184 US20080100371A1 (en) | 2006-10-26 | 2006-10-26 | Dual rail generator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008148285A JP2008148285A (ja) | 2008-06-26 |
JP4743795B2 true JP4743795B2 (ja) | 2011-08-10 |
Family
ID=39364157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007276991A Expired - Fee Related JP4743795B2 (ja) | 2006-10-26 | 2007-10-24 | デュアルレール電圧発生器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080100371A1 (ja) |
JP (1) | JP4743795B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013095649A1 (en) | 2011-12-23 | 2013-06-27 | Intel Corporation | Apparatus and system for generating a signal with phase angle configuration |
US9154026B2 (en) | 2012-06-27 | 2015-10-06 | Intel Corporation | Bridge driver for a switching voltage regulator which is operable to soft-switch and hard-switch |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05166397A (ja) * | 1991-12-12 | 1993-07-02 | Sharp Corp | 半導体メモリ装置 |
JPH05347518A (ja) * | 1992-06-15 | 1993-12-27 | Fujitsu Ltd | 半導体集積回路 |
JPH0676571A (ja) * | 1992-06-10 | 1994-03-18 | Matsushita Electric Ind Co Ltd | 基準電位発生回路とそれを用いた半導体集積回路 |
JPH0883487A (ja) * | 1994-09-09 | 1996-03-26 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JPH0974338A (ja) * | 1995-09-06 | 1997-03-18 | Asahi Kasei Micro Syst Kk | 定振幅クロック発生回路 |
JP2005176363A (ja) * | 2003-12-08 | 2005-06-30 | Hynix Semiconductor Inc | 可変駆動電圧により動作するオシレータ |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3420993A (en) * | 1964-11-23 | 1969-01-07 | Gen Electric | Redundant analog failure correction and detection process and apparatus |
DE2641782A1 (de) * | 1976-09-17 | 1978-03-23 | Licentia Gmbh | Schaltungsanordnung fuer die digitale frequenzanzeige des am- und fm-bereiches in einem rundfunkgeraet |
US4641246A (en) * | 1983-10-20 | 1987-02-03 | Burr-Brown Corporation | Sampling waveform digitizer for dynamic testing of high speed data conversion components |
US4926442A (en) * | 1988-06-17 | 1990-05-15 | International Business Machines Corporation | CMOS signal threshold detector |
JPH06150653A (ja) * | 1992-10-30 | 1994-05-31 | Fujitsu Ltd | レベルシフト増幅回路 |
JPH0956150A (ja) * | 1995-08-11 | 1997-02-25 | Nippon Steel Corp | スイッチング電源装置 |
JP2001119315A (ja) * | 1999-10-21 | 2001-04-27 | Murata Mfg Co Ltd | 受信モジュール及び受信機 |
US6384652B1 (en) * | 2000-08-17 | 2002-05-07 | Vanguard International Semiconductor Corporation | Clock duty cycle correction circuit |
KR100399437B1 (ko) * | 2001-06-29 | 2003-09-29 | 주식회사 하이닉스반도체 | 내부 전원전압 발생장치 |
US6628106B1 (en) * | 2001-07-30 | 2003-09-30 | University Of Central Florida | Control method and circuit to provide voltage and current regulation for multiphase DC/DC converters |
US6940189B2 (en) * | 2003-07-31 | 2005-09-06 | Andrew Roman Gizara | System and method for integrating a digital core with a switch mode power supply |
TWI312223B (en) * | 2003-11-14 | 2009-07-11 | Beyond Innovation Tech Co Ltd | A pulse width modulation control circuit and the loading system of its application |
US7456667B2 (en) * | 2006-12-22 | 2008-11-25 | Taylor Stewart S | Electrical signal duty cycle modification |
TWI332761B (en) * | 2007-07-11 | 2010-11-01 | Univ Nat Taiwan Science Tech | Digitized method for generating pulse width modulation signals |
-
2006
- 2006-10-26 US US11/553,184 patent/US20080100371A1/en not_active Abandoned
-
2007
- 2007-10-24 JP JP2007276991A patent/JP4743795B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05166397A (ja) * | 1991-12-12 | 1993-07-02 | Sharp Corp | 半導体メモリ装置 |
JPH0676571A (ja) * | 1992-06-10 | 1994-03-18 | Matsushita Electric Ind Co Ltd | 基準電位発生回路とそれを用いた半導体集積回路 |
JPH05347518A (ja) * | 1992-06-15 | 1993-12-27 | Fujitsu Ltd | 半導体集積回路 |
JPH0883487A (ja) * | 1994-09-09 | 1996-03-26 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JPH0974338A (ja) * | 1995-09-06 | 1997-03-18 | Asahi Kasei Micro Syst Kk | 定振幅クロック発生回路 |
JP2005176363A (ja) * | 2003-12-08 | 2005-06-30 | Hynix Semiconductor Inc | 可変駆動電圧により動作するオシレータ |
Also Published As
Publication number | Publication date |
---|---|
JP2008148285A (ja) | 2008-06-26 |
US20080100371A1 (en) | 2008-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8629667B2 (en) | Pulse width modulator with an adjustable waveform generator for controlling duty cycle of a pulse width modulated signal | |
US7880534B2 (en) | Reference circuit for providing precision voltage and precision current | |
US7385378B2 (en) | Constant-voltage circuit, semiconductor device using the same, and constant-voltage outputting method providing a predetermined output voltage | |
JP3575453B2 (ja) | 基準電圧発生回路 | |
US8598941B2 (en) | Hybrid impedance compensation in a buffer circuit | |
US20160091916A1 (en) | Bandgap Circuits and Related Method | |
JP2008058298A (ja) | 温度検出回路及び半導体装置 | |
US20070046357A1 (en) | Level shift circuit and semiconductor device | |
US8884601B2 (en) | System and method for a low voltage bandgap reference | |
KR102391518B1 (ko) | 기준 전류 발생 회로와 이를 구비하는 반도체 집적 회로 | |
US8653861B2 (en) | Control voltage generating circuit, constant current source circuit, and delay circuit and logic circuit including the same | |
JP4743795B2 (ja) | デュアルレール電圧発生器 | |
US11768512B2 (en) | Method of smoothing a current consumed by an integrated circuit, and corresponding device | |
US20100308789A1 (en) | Band gap reference voltage generator | |
JP6624979B2 (ja) | ボルテージレギュレータ | |
US9753471B2 (en) | Voltage regulator with transfer function based on variable pole-frequency | |
CN107688368B (zh) | 缓冲级和控制电路 | |
US4859928A (en) | CMOS comparator bias voltage generator | |
JP4099079B2 (ja) | バイアス発生回路 | |
JP2021184256A (ja) | 定電流回路及び半導体装置 | |
US20140103991A1 (en) | Bounded bias circuit with efficient vt-tracking for high voltage supply/low voltage device | |
US7196505B2 (en) | Device and method for low-power fast-response voltage regulator with improved power supply range | |
US20150061747A1 (en) | Proportional-to-supply analog current generator | |
US20100171547A1 (en) | Pseudo bandgap voltage reference circuit | |
CN110291410B (zh) | 低功率有源负载 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110506 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4743795 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |