JP3394628B2 - バイアス回路 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】本発明は、例えば、ＭＯＳトラン
ジスタ等で構成されたＭＯＳプロセスにおいて差動増幅
器等に用いられるバイアス電流を発生するバイアス回路
に関し、特に、ＭＯＳプロセス構成素子の製造工程によ
るバラツキであるプロセス変動や、環境変化等に関わら
ず、一定のバイアス電流を供給することの可能なバイア
ス回路に関する。 【０００２】 【従来の技術】従来、ＭＯＳプロセスにおける差動増幅
器等のバイアス回路としては、例えば、図３に示すよう
な回路が知られている。図３において、１は差動増幅
器、５０はバイアス回路である。この差動増幅器１は、
例えば、直列接続された電流値Ｉｃの定電流源２及びＮ
チャネル型ＭＯＳＦＥＴであるＦＥＴ３と、同様に直列
接続された、電流値Ｉｃの定電流源４及びＮチャネル型
ＭＯＳＦＥＴであるＦＥＴ５とが電源供給側と接地との
間に並列に接続され、ＦＥＴ３及びＦＥＴ５のソースと
接地との間にＮチャネル型ＭＯＳＦＥＴであるＦＥＴ６
が介挿されている。前記ＦＥＴ３及びＦＥＴ５は入力用
の差動対ＭＯＳＦＥＴであり、ＦＥＴ５のゲートにはＦ
ＥＴ３への入力信号の反転信号が入力されるようになっ
ている。 【０００３】一方、バイアス回路５０は、例えば、抵抗
値Ｒの抵抗５１と、Ｎチャネル型ＭＯＳＦＥＴであるＦ
ＥＴ５２と、増幅器５３とから構成され、抵抗５１とＦ
ＥＴ５２とが直列に接続されて電流供給側と接地との間
に接続されている。そして、増幅器５３の非反転入力端
子に抵抗５１とＦＥＴ５２との間の電位が供給され、増
幅器５３の反転入力端子には例えばバンドギャップ電圧
発生回路等で発生した定電圧Ｖｃが供給されるようにな
っている。そして、増幅器５３の出力がＦＥＴ５２のゲ
ートに供給されると共に、差動増幅器１のＦＥＴ６のゲ
ートに供給され、この増幅器５３の出力が差動増幅器１
へのバイアス電圧として供給されるようになっている。
そして、バイアス回路５０では、定電圧Ｖｃを抵抗５１
の抵抗値Ｒで電圧電流変換しており、増幅器５３は、Ｆ
ＥＴ５２のドレイン電流Ｉ₅₂が次式（１）となる信号を
出力し、これがＦＥＴ５２のゲート電圧Ｖ_G となってい
る。 【０００４】Ｉ₅₂＝Ｖｃ／Ｒ ……（１） そして、このとき、ＦＥＴ６の動作電流が２×Ｉｃとな
るように、ＦＥＴ５２及びＦＥＴ６のＭＯＳトランジス
タのサイズＷ／Ｌ（Ｗはゲート幅、Ｌはゲート長を表
す。）の比を調整することによって、ＦＥＴ６のドレイ
ン電流Ｉ₆ は、ＦＥＴ５２のドレイン電流Ｉ₅₂に依存す
ることになり、このとき、ドレイン電流Ｉ ₅₂は定電圧Ｖ
ｃ及び抵抗値Ｒにより決定されるから、ドレイン電流Ｉ
₆ はプロセス変動、環境変化等によって変化することの
ない、定電圧Ｖｃだけに依存するバイアス電流となるよ
うになっている。 【０００５】 【発明が解決しようとする課題】図３において、差動増
幅器１の入力対のＦＥＴ３及びＦＥＴ５のゲート電圧の
動作点をそれぞれＶ_GS3 ，Ｖ_GS5 とし（Ｖ_GS3 ＝Ｖ_GS5
＝Ｖ_GSとする。）、この状態で、ＦＥＴ３及びＦＥＴ５
の動作点に振幅±ΔＶの差動信号を入力する。そして、
この差動信号によるＦＥＴ３及びＦＥＴ５のドレイン電
流を±ΔＩ_OUT とすると、ＦＥＴ３及びＦＥＴ５のドレ
イン電流は次式（２）により求められる。 【０００６】 Ｉｃ±ΔＩ_OUT ＝Ｋ′・（Ｗ／Ｌ）・（Ｖ_GS±ΔＶ−Ｖ_TH）² ……（２） ここで、Ｋ′はプロセス、環境などによって決定される
定数，Ｖ_THはＦＥＴ３及びＦＥＴ５のしきい値電圧であ
る。ところで、ＦＥＴ３及びＦＥＴ５への差動信号±Δ
Ｖの入力可能な最大振幅値｜ΔＶ_MAX ｜は、動作点での
ゲート・ソース間電圧Ｖ_GSとしきい値電圧Ｖ_THとで設定
されるＶ_ON電圧（Ｖ_ON＝Ｖ_GS−Ｖ_TH）で決まり、電流変
化分の最大値は、入力対ＦＥＴであるＦＥＴ３及びＦＥ
Ｔ５の何れか一方のドレイン電流に全て流れる２×Ｉｃ
のところまでであるから、これらの間には次式（３）の
関係が成り立つ。 【０００７】 （Ｖ_ON＋｜ΔＶ_MAX ｜）² ／Ｖ_ON ² ＜（２×Ｉｃ）／Ｉｃ ……（３） （３）式から｜ΔＶ_MAX ｜を求めると、次式（４）とな
る。 ｜ΔＶ_MAX ｜＜（２^1/2 −１）・Ｖ_ON ……（４） したがって、上記（４）式から、入力対のＦＥＴ３及び
ＦＥＴ５のＶ_ONの約４割の電圧が差動信号入力の最大値
となることがわかる。 【０００８】ここで、図３の差動増幅器１のＦＥＴ３及
びＦＥＴ５のＶ_ON電圧と、定電流源２及び４の定電流値
Ｉｃとの間には次式（５）の関係が成り立ち、また、定
電流値Ｉｃは次式（６）と表すことができる。 Ｉｃ＝Ｋ′・（Ｗ／Ｌ）・Ｖ_ON ² ……（５） Ｉｃ＝（α／２）・（Ｖｃ／Ｒ） ……（６） ここで、αはＦＥＴ５２とＦＥＴ６とのミラー比であ
る。 【０００９】したがって、（５）及び（６）式より、Ｖ
ｃ及びＩｃは一定値であり、定数Ｋ′はプロセス，環境
条件等によって変化する値であるので、Ｖ_ON電圧はプロ
セス，環境条件等によって変化することになる。よっ
て、（４）式より、プロセス，環境条件等の変化によっ
て入力対のＦＥＴ３及びＦＥＴ５のダイナミックレンジ
が変動してしまうという未解決の課題がある。 【００１０】そこで、この発明は上記従来の未解決の課
題に着目してなされたものであり、プロセス，環境条件
等の変化により各ＭＯＳトランジスタの特性が変化した
場合でも、入力対のＦＥＴ３及びＦＥＴ５のダイナミッ
クレンジを一定にすることのできるバイアス回路を提供
することを目的としている。 【００１１】 【課題を解決するための手段】上記目的を達成するため
に、本発明に係るバイアス回路は、入力ＭＯＳトランジ
スタを備える回路にバイアス電流を供給するバイアス回
路において、前記入力ＭＯＳトランジスタと同一規格で
あり且つ自身のゲート及びドレイン間が接続されたＭＯ
Ｓトランジスタ対と、該ＭＯＳトランジスタ対のソース
に接続され、前記ＭＯＳトランジスタ対にソース電位差
を与える定電圧源と、前記ＭＯＳトランジスタ対のゲー
ト電圧が同一となるように前記ＭＯＳトランジスタ対の
ドレイン電流を制御するドレイン電流制御回路とを備
え、当該ドレイン電流制御回路は、前記ＭＯＳトランジ
スタ対のドレインそれぞれに接続され且つそのミラー比
が異なる比率に設定され、さらに前記ＭＯＳトランジス
タ対のドレイン電流を制御する第１及び第２のＭＯＳト
ランジスタと、前記ＭＯＳトランジスタ対のゲート電圧
それぞれを入力し、前記第１及び第２のＭＯＳトランジ
スタのゲートに制御信号を出力する増幅器と、を有し、
前記第１及び第２のＭＯＳトランジスタを流れる電流に
基づいて前記バイアス電流を生成することを特徴として
いる。 【００１２】環境変化等により入力トランジスタのゲー
ト・ソース間電圧が変化しようとすると、この入力トラ
ンジスタと同一規格のＭＯＳトランジスタ対のゲート・
ソース間電圧も変化しようとする。このＭＯＳトラジス
タ対のゲート・ソース間電圧の変動に応じて、前記ＭＯ
Ｓトランジスタ対のドレインにそれぞれ接続され且つミ
ラー比が異なる比率に設定された第１及び第２のＭＯＳ
トランジスタのドレイン電流が変動し、これに伴って、
前記ＭＯＳトランジスタ対のドレイン電流がそれぞれ変
動する。このとき、前記ＭＯＳトランジスタ対のゲート
・ソース間電圧と一対一に決まるゲート電圧が同一とな
るように、前記第１及び第２のＭＯＳトランジスタのド
レイン電流が制御されて、前記ＭＯＳトランジスタ対の
ドレイン電流が制御されるから、前記ＭＯＳトランジス
タ対のゲート・ソース間電圧は常に所定値となるように
制御されることになる。このようにゲート・ソース間電
圧の変化を抑制するように変化する前記第１及び第２の
ＭＯＳトランジスタを流れる電流に基づいてバイアス電
流が生成され、そのバイアス電流が入力トランジスタの
バイアス電流として供給されるから、入力ＭＯＳトラン
ジスタのゲート・ソース間電圧も所定値となるように制
御されることになる。 【００１３】 【実施例】以下に、本発明の実施例を説明する。図１
は、本発明におけるバイアス回路の一例を示す構成図で
あり、差動増幅器にバイアス電流を供給するようにした
ものである。この差動増幅器１は上述の従来の差動増幅
器１と同一の機能構成であるので、同一部には同一符号
を付与し、その詳細な説明は省略する。 【００１４】バイアス回路１０は、バイアス電流生成部
１１と、バイアス電流生成部１１で生成したバイアス電
流を電圧に変換して差動増幅器１に供給する電圧変換部
２０とから構成され、バイアス電流生成部１１は、差動
増幅器１の入力ＭＯＳトランジスタ対であるＦＥＴ３及
びＦＥＴ５と同一規格のＭＯＳトランジスタ対としての
ＦＥＴ１２及びＦＥＴ１３と、これらＦＥＴ１２及びＦ
ＥＴ１３の各ドレイン電流を制御するドレイン電流制御
回路としてのドレイン電流制御部１５とから構成されて
いる。 【００１５】このドレイン電流制御部１５は、ＦＥＴ１
２及びＦＥＴ１３のゲート電圧の差に応じた信号を出力
する増幅器１６と、増幅器１６の出力信号がゲートに供
給され、これに応じてドレイン電流が制御されるＰチャ
ネル型ＭＯＳトランジスタであるＦＥＴ１７及びＦＥＴ
１８とから構成される。そして、ＦＥＴ１７とＦＥＴ１
２とがこの順に直列に接続されて、電源供給側と、例え
ばバンドギャップ電圧発生回路等で発生した、温度等環
境変化或いはプロセス変化等に不変な定電圧Ｖｃとの間
に接続され、同様に、ＦＥＴ１８とＦＥＴ１３とがこの
順に直列に接続され、電源供給側と接地との間に接続さ
れている。そして、ＦＥＴ１２のドレインがそのゲート
と接続されると共に増幅器１６の反転入力端子と接続さ
れ、ＦＥＴ１３のドレインがそのゲートと接続されると
共に増幅器１６の非反転入力端子と接続されている。こ
の増幅器１６の出力側はＦＥＴ１７及びＦＥＴ１８のゲ
ートと接続されると共に、電圧変換部２０を構成するＦ
ＥＴ２１のゲートと接続される。 【００１６】そして、増幅器１６がＦＥＴ１２及びＦＥ
Ｔ１３のゲート電圧の差に応じた信号を出力し、これに
応じたＦＥＴ１７及びＦＥＴ１８のドレイン電流がＦＥ
Ｔ１２及びＦＥＴ１３にそれぞれ供給されることによっ
て、ＦＥＴ１２及びＦＥＴ１３のゲート電圧が同一とな
るように制御される。電圧変換部２０はＰチャネル型Ｍ
ＯＳトランジスタであるＦＥＴ２１とＮチャネル型ＭＯ
ＳトランジスタであるＦＥＴ２２とから構成されてい
る。そして、これらＦＥＴ２１とＦＥＴ２２とはこの順
に直列に接続されて電源供給側と接地との間に接続され
ている。そして、ＦＥＴ２２のドレインとそのゲートと
が接続されると共に差動増幅器１を構成するＦＥＴ６の
ゲートと接続され、ＦＥＴ２２とＦＥＴ６とでカレント
ミラー回路を構成している。 【００１７】そして、ゲートに同一の電圧が供給される
ＦＥＴ１７とＦＥＴ１８とＦＥＴ２１とは、例えば、各
ＦＥＴのゲート幅を調整する等によりそのゲートサイズ
を調整することによって、ミラー比が、上述の順に、
１：４：１となるように設定されている。図２は、上述
のバイアス回路１０を具体的に表したものであり、図２
において、１６′が図１の増幅器１６に対応している。 【００１８】次に、上記実施例の動作を説明する。今、
図１のＦＥＴ１７とＦＥＴ１８とのミラー比は、１：４
であり、ＦＥＴ１２及びＦＥＴ１３は同一規格であり、
ＭＯＳトランジスタのドレイン電流Ｉ_DSは次式（７）に
より求められることから、ＦＥＴ１２及びＦＥＴ１３の
ゲート・ソース間電圧Ｖ_GSとしきい値電圧Ｖ_THとの差で
あるＶ_ON電圧、Ｖ_ON12及びＶ_ON13との間には、次式
（８）の関係が成り立つ。ここで、Ｋ′は温度等環境変
化、プロセス変動等によって変化する値、Ｗはゲート
幅、Ｌはゲート長である。 【００１９】 Ｉ_DS＝Ｋ′・（Ｗ／Ｌ）・（Ｖ_GS−Ｖ_TH）² ＝Ｋ′・（Ｗ／Ｌ）・Ｖ_ON ² ……（７） Ｖ_ON12：Ｖ_ON13＝１：２ ……（８） このとき、増幅器１６はＦＥＴ１２及びＦＥＴ１３のゲ
ート電圧が等しくなるようにＦＥＴ１７及びＦＥＴ１８
のドレイン電流Ｉ_DS17及びＩ_DS18を制御しているから、
次式（９）の関係が成り立つ。 【００２０】 Ｖ_ON12＋Ｖ_TH＋Ｖｃ＝Ｖ_ON13＋Ｖ_TH ……（９） ここで、上記式（８）から次式（１０）のように設定す
ると、式（９）より次式（１１）が導かれる。 Ｖ_ON13＝２・Ｖ_ON12＝Ｖ_ON′ ……（１０） Ｖｃ＝Ｖ_ON′／２ ……（１１） したがって、Ｖ_ON12及びＶ_ON13は定電圧値Ｖｃにのみに
依存する値となり、ＦＥＴ１７及びＦＥＴ１８のドレイ
ン電流Ｉ_DS17及びＩ_DS18は、ＦＥＴ１２及びＦＥＴ１３
のＶ_ON電圧、Ｖ_ON12及びＶ_ON13を一定にすることの可能
な電流であることになる。 【００２１】よって、ＦＥＴ１７，ＦＥＴ１８，ＦＥＴ
２１は、ミラー比が、１：４：１に設定されていること
から、ドレイン電流Ｉ_DS17が、電圧変換部２０のＦＥＴ
２１のドレイン電流Ｉ_DS21として取り出され、これをＦ
ＥＴ２２で電圧値に変換し、差動増幅器１のＦＥＴ６の
ゲートに供給することにより、ドレイン電流Ｉ_DS17が差
動増幅器１のバイアス電流として伝達されることにな
る。そして、このバイアス電流はＦＥＴ３及びＦＥＴ５
と同一規格のＦＥＴ１２及びＦＥＴ１３の環境変化等に
よるＶ_ON電圧変動を抑えるような値であるから、ＦＥＴ
３及びＦＥＴ５のＶ_ON電圧は環境変化等により変動しな
いことになる。 【００２２】したがって、例えば、温度変化等によって
各ＭＯＳトランジスタの特性が変化し、ＦＥＴ１２及び
ＦＥＴ１３のゲート電圧が変化し、例えば、増幅器１６
の出力信号が増加すると、これによって、ＦＥＴ１７及
びＦＥＴ１８のドレイン電流Ｉ_DS17及びＩ_DS18が小さく
なるが、ＦＥＴ１７とＦＥＴ１８とのミラー比は、１：
４であるから、ＦＥＴ１８のドレイン電流Ｉ_DS18の減少
幅の方がより大きくなる。よって、ＦＥＴ１３のゲート
電圧はＦＥＴ１２のゲート電圧に比較してより小さくな
る。この操作を繰り返すことによって、ＦＥＴ１２及び
ＦＥＴ１３のゲート電圧が等しくなるように、ドレイン
電流Ｉ_DS17及びＩ_DS18が変化し、このドレイン電流Ｉ
_DS17が差動増幅器１のバイアス電流として作動するか
ら、ＦＥＴ３及びＦＥＴ５のＶ_ON電圧は常に一定とな
る。 【００２３】逆に、例えば、増幅器１６の出力信号が減
少すると、ＦＥＴ１７のドレイン電流Ｉ_DS17に比較して
ＦＥＴ１８のドレイン電流Ｉ_DS18がより大きくなり、よ
って、ＦＥＴ１３のゲート電圧はＦＥＴ１２のゲート電
圧に比較してより大きくなる。この操作を繰り返すこと
によってＦＥＴ１２及びＦＥＴ１３のゲート電圧が等し
くなり、ＦＥＴ３及びＦＥＴ５のＶ_ON電圧は常に一定と
なる。 【００２４】したがって、差動増幅器１の入力対である
ＦＥＴ３及びＦＥＴ５のＶ_ON電圧が常に一定となるか
ら、上記（４）式に示すように、従来のように差動増幅
器１のダイナミックレンジが変動することはない。な
お、上記実施例においては、差動増幅器１のバイアス回
路として作動する場合について説明したが、これに限ら
ず、例えば、シングルエンド形差動増幅器等に適用する
ことも可能であり、入力ＭＯＳトランジスタを有する回
路であれば適用することができる。 【００２５】また、上記実施例においては、ＦＥＴ１７
及び１８のミラー比を、１：４に設定し、ＦＥＴ１２の
ソース電圧を定電圧Ｖｃ分高くした場合について説明し
たが、ＦＥＴ１７及びＦＥＴ１８のミラー比は同一比で
なければ任意に設定することができ、このとき、ＦＥＴ
１２及びＦＥＴ１３のうち、より小さい電流値が供給さ
れる方のソース電位を定電圧Ｖｃ分高くすることにより
上記実施例と同等の効果を得ることができる。 【００２６】 【発明の効果】以上説明したように、本発明に係るバイ
アス回路によれば、バイアス電流を供給すべき回路の入
力ＭＯＳトランジスタと同一規格のＭＯＳトランジスタ
対の環境変化、プロセス変化等によるゲート・ソース間
電圧の変化に応じて、ＭＯＳトランジスタ対のゲート・
ソース間電圧を一定に維持するように第１及び第２のＭ
ＯＳトランジスタを流れる電流を制御することにより、
ＭＯＳトランジスタ対のドレイン電流を制御するから、
前記第１及び第２のＭＯＳトランジスタを流れる電流を
もとにバイアス電流を生成してこれをバイアス電流とし
て供給することによって、入力ＭＯＳトランジスタのゲ
ート・ソース間電圧を環境変化、プロセス変化等に関わ
らず所定値に維持することができ、よって、入力ＭＯＳ
トランジスタのダイナミックレンジを所定値に維持する
ことができる。

【図面の簡単な説明】 【図１】本発明におけるバイアス回路の構成図である。 【図２】本発明におけるバイアス回路の具体的な回路図
である。 【図３】従来のバイアス回路の一例を示す構成図であ
る。 【符号の説明】 １ 差動増幅器 １０ バイアス回路 １１ バイアス電流生成部 １５ ドレイン電流制御部 １６ 増幅器 ２０ 電圧変換部

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】 入力ＭＯＳトランジスタを備える回路に
   バイアス電流を供給するバイアス回路において、 前記入力ＭＯＳトランジスタと同一規格であり且つ自身
   のゲート及びドレイン間が接続されたＭＯＳトランジス
   タ対と、 該ＭＯＳトランジスタ対のソースに接続され、前記ＭＯ
   Ｓトランジスタ対にソース電位差を与える定電圧源と、 前記ＭＯＳトランジスタ対のゲート電圧が同一となるよ
   うに前記ＭＯＳトランジスタ対のドレイン電流を制御す
   るドレイン電流制御回路とを備え、当該ドレイン電流制御回路は、前記ＭＯＳトランジスタ
   対のドレインそれぞれに接続され且つそのミラー比が異
   なる比率に設定され、さらに前記ＭＯＳトランジスタ対
   のドレイン電流を制御する第１及び第２のＭＯＳトラン
   ジスタと、 前記ＭＯＳトランジスタ対のゲート電圧それぞれを入力
   し、前記第１及び第２のＭＯＳトランジスタのゲートに
   制御信号を出力する増幅器と、を有し、 前記第１及び第２のＭＯＳトランジスタを流れる電流に
   基づいて 前記バイアス電流を生成することを特徴とする
   バイアス回路。