TW400651B - The semiconductor device with high voltage CMOS structure and the manufacture method thereof - Google Patents

The semiconductor device with high voltage CMOS structure and the manufacture method thereof Download PDF

Info

Publication number
TW400651B
TW400651B TW087117308A TW87117308A TW400651B TW 400651 B TW400651 B TW 400651B TW 087117308 A TW087117308 A TW 087117308A TW 87117308 A TW87117308 A TW 87117308A TW 400651 B TW400651 B TW 400651B
Authority
TW
Taiwan
Prior art keywords
layer
source
diffusion layer
substrate
transistor
Prior art date
Application number
TW087117308A
Other languages
English (en)
Inventor
Kiyonari Kobayashi
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW400651B publication Critical patent/TW400651B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

五、發明說明（1) 發明領域： 本發明是有關於一種高電壓CMOS結構裝置，以 — 製造此高電壓C Μ 0 S結構裝置的方法。 種 發明背景： 迄今’一形成於SO I (矽在絕緣層上）基底上，且勺人 有〆對？型和N型肋3電晶體之CMOS(互補的金屬氧化匕 導體）結構的半導體基底已經被使用在許多方面。其中半 用在電漿顯示板驅動電路2CM〇s電路必須在高電壓下’ 作’故互補的P型和N型M0S便被應用在此類CM0S電路中操。 一種習知的CO MS結構半導體元件將配合第j圖至第 5(b)圖，詳細說明如下。第}圖是斷裂的垂直剖面圖， 顯示的是一種多層結構的CM0S半導體元件之電路，°而、 圖至第5(b)圖則是斷裂的垂直剖面圖，其顯示的乃 如第1圖所示之CMOS半導體元件之剖面製程。 據 此習知的半導體元件之該些多層結構是連續地由下 上的形成於基底上，此例施行時的方向僅為方便說明 見，並非用以限定實際半導體元件製作和使用時的任何 向。具有較尚濃度的薄膜層指的是P和化，而該些較 度的薄膜層指的則是p-和N-。在第i圖至第5(b)圖以及_其辰 圖示中，，'P+" 、"N + ” 、，，p-”和，,N_”斛冲主#八w 、他 +."、，"、"p_"和。 所代表的應該分別為"p 如第1圖所示，一 CMOS電路！具有單—s〇I p塑（第— 電型）基底2 ’而在SOI基底2上並形成有—含p通道（第— 電型）的第一電晶體3以及含N通道（第二導電型）的第二電
五、發明說明（2) 晶體4，其中第一電晶體3和第二電晶體4均為補償的 LMOS(侧邊MOS)結構。 、 SOI基底2包括有P-型第一基底5和第二基底6，且第— 基底5和第二基底6是整合地以埋入式氧化層7結合在— 起。第一電晶體3和第二電晶體4僅形成於位在埋入式 層7上之第一基底5上，且第一電晶體3和第二電晶體4是 用一個溝渠8和一個薄板狀的氧化層9彼此隔離。 s P型通道之第一電晶體3包括有一源極丨1、一位 極11内之閉極12、以及一位在其中央的汲極13。源極 =極12和汲極13是位在第一基底5上之一個單一N_型井 第一電晶體3之源極i】包括有一個位刻_型井u 擴散層21 :-位在P型源極擴散層21上表面之 散層，以及一位在P+型源極接觸擴散層22外側之、
St二上之N+型後閑極接觸擴散層23。-位在接觸擴ί 層22和23之源極電極24。 極補:擴:: ==擴散層26。…極 層2二擴散層。是分別由接觸擴散 散層21之補償區域上表面上之J f ^償擴散層25和源極擴 位在同時作為開極氧化層之場層28 °閘電極29則是 巩化層之％虱化層28以及位在閘電極29
Hi
liH 五、發明說明（3) 上表面之閘極延伸電極3 〇上。 之併=立通詈道之H日體4則是位在與含P通道之第一電晶體3 Γ道之第二電晶體4，其具有-源極41、 ==閉極42、和-位在其中央的汲汲“。 λ芦ί 之源極f，P—型第一基底5是作為源極 ί +型遮蔽擴散層51則是位在源極基層50 分別位擴散層52和…型後間極接觸擴散層53是 二蔽擴散層51上表面内部和外部區域上。源 極電極54則疋位在接觸擴散層52和53上。 為在3第二2底H ^4中’ N型没極補償擴散層55是 擴散層55上表;中/，觸擴散層56是為在補償 散層56上。 央而沒極電極57則是位在沒極接觸擴 π # ^極補償擴散層55和源極遮蔽擴散層51是分別自接to 擴散層56和52延伸向問極42，以及一位 ； =極遮蔽擴散層51之上表面上的場氧化擴：層 氧化層59。閘電極60則是位在同時作為閘極氧化層極 二'8和59上’以及一位在閘電極6〇上表面之閘極：伸匕 電極ί伸Γ薄氧化層9上的第一電晶體3和第二電晶體4之 ，極24、27、30、54、57和61上是一隔離層上（未之 去除部份該隔離層，使其裸露出電極24、27、30、54、）， 和6 1 ’以作為連接焊墊（未顯示）。 、5? 在上述的“⑽電路1中，由於含Ρ通道之第一電晶體3 五、發明說明（4) ' ---— 和含N通道之第二電晶體4均為L]tf〇s結構，電流會由源極電 極2 4和5 4側向机經閘極丨2和4 2，然後到達汲極電極2 7和 5 7 ° 柯μ = 晶體3和4均屬於補償結構m及極補償擴 k °疋延伸至場氧化層28和閘極氧化層58、59之較 么表面口此電晶體3和4的崩潰電壓較高，故電晶體3 和4可操作高電壓。 關於CM〇S電路1之製成將在地2 (a)圖至5(b)圖中簡單 描述。 如第2(a)圖所示，提供p〜型矽基底5和6，並且以厚度 力2 // m，氧化矽式的埋入氧化層7，使矽基底5和6整合地 連接第基底5之厚度至少為，然後形成一單一 s〇i 基底2。 干…i ，著，如第2(b)圖所示，形成一熱氧化層（未顯示）於 土底5之整個上表面，並定義成一具預定形狀的罩幕 71 :然後，利用離子佈植法將磷雜質經由罩幕7丨之開口導 入第基底内。接著，再施一加熱處理，使得導入的磷離 子，散到低於埋入氧化層7之上表面位置，並且同時第一 電阳體3和第一電晶體4之汲極補償擴散層5 5之『型井。 然後，如第3 ( a )圖所示，去除罩幕7丨後，再形成另一 罩幕72。然後，利用離子佈植法， 開口導入距離第一㈣表面約深…罩；7同2; 形成了第一電晶體3之P型源極擴散層2丨和汲極補償擴散層 2 5以及第二電晶體5之源極遮蔽擴散層51。
策7頁 五、發明說明（5) 然後，去除罩幕72，並且形忐 一， 氮化物罩幕。如第3⑴圖所示，利：表：：二未顯示）之 域矽氧化法（LOCOS)形成厚度約〇 5〜 °°二乳化法或區 和58。 丨.0#111的場氧化層25 ，著，利用化學氣相沈積法，依序形成—孰氧化戶和 固表面，然後再使碟雜質擴散進入複“ 足義具導電性的複晶矽層和熱氣化層曰 體4之閘極氧化層59，以及第一電 二電曰曰 閘電極29和60。 曰曰體3和第-電晶體4之 將磷圖所示，形成預定形狀之罩幕後(未顯示）， ^和删導入不同的區域内，开》成第一電晶體3和第二電 日日體4之擴散層22、23、26、52、53、56。 厚；％第5(〇圖所示，利用化學氣相沈積法形成一 ^^^lOOnm的氧化層，然後再定義成罩幕73。接著，以 二幂J3為蝕刻罩幕，去除裸露的矽層’形成環繞第一電晶 一電晶體4之溝渠8。如第（5 )b圖所示，沈積一厚 =約1〜2 // m的薄氧化層溝填溝渠8，並使第—電體 第二電晶體4彼此隔離。 再者，如第丨圖所示，在薄氧佴層9上定義出複數個 觸窗口 ，缺弦3： …、俊再利用鋁濺鍍法形成厚度約0. 5〜2. 0 /Z m的 Α呂層或其他類似物，構成第一電晶體3和第二電晶體4之電 υ、54、57、和61。至此’便完成CMOS電路
五、發明說明（6) —' ' 々在CMOS電路丄中，含p型通道之第一電晶體3和含N通道 之第一電晶體4，均屬於可增加崩潰電壓的補償式LM〇s結 構二然而’含P通道之第一電晶體3之崩潰電壓之實際崩潰 電壓則低於含N通到之第二電晶體4之崩潰電壓，此乃因為 第一電晶體3具有較高的啟動狀態電阻值。 第一電晶體3之崩潰電壓是在連接狀態下由汲極補償 擴散層2 5和N-型井1 4間所獲得，而第二電晶體4之崩潰電壓 則，在連接狀態下由汲極補償擴散層55和源極基層5〇間所 獲付。第二電晶體4内之崩潰電流是穩定的，其乃由於其
Q 内之雜質僅擴散到與源極基層5 0鄰接的汲極補償擴散層5 5 内。 ,在第一電晶體3中，藉由使磷擴散進入p_型第一基底内 而形成的型井14和藉由使硼離子擴散進入N-型井14内而 形成的P型汲極補償擴散層2 5是彼此鄰接。由於，雜質的 擴散進入形成了擴散層14和25，故擴散層25是經由兩次雜 質擴散而形成。因此，要穩定第一電晶體3之崩潰電壓是 _ Ϊ I電晶體3和第二電晶體4之崩潰電屢也決定於上述
比第~ ®曰第一電日日體3之汲極嘛償擴散層25 二 汲極補償擴散層55來得淺，因此汲極補 的曲率半徑便…極補償擴散層 = 的曲率半徑。因而，第一電晶體3之崩潰雷 疸更因為較低的汲極補償擴散層25之接 低的崩潰電壓。 午牛仏而有較
第9頁 五、發明說明（7) 散層= =3尺^，\\壓/交低’因此沒極補償擴 的區域面積不可能縮小：根第：：晶體3所伯據 y- a ρ ^ 很據此理由’要降低CMOS電路1 在整個晶片所佔據的面積將 SOI基底2之材料總數和成太描—:二難扪、、、》構稷雜的 產率將會有困難。 …、法降低’要增加CMOS電路 此外，雖然因為j：及極雷、 散層55時，第二雷曰辨1目,L通過既見又深的汲極補償擴 ' 日日體4具有低啟動狀態電阻，鋏在汲極 © 電^流經：广又淺的没極補償擴散層2 5時，第二電晶體： 之啟動狀悲（on-state)電阻值將極高。 發明概要： 包發月之特徵疋提供一具有穩定地高崩潰電壓和低啟 動狀L電阻值之半導體元件’以及一製造此半導體元件之 方法。 本毛明之特徵是提供一 C Μ 0 S結構的半導體元件，豆 $括有-由第-導電型第一和第二s〇I基底構成的s〇i基’、 氐，整合地由埋入式氧化層彼此連接；一對補償的m〇s結 f電晶體’其分別為第一和第二導電型電晶體，該電晶體 疋位在該SO I基底上，且彼此隔離；該第二導電型電晶體 為LM0S結構；且該第—導電型電晶體為1^簡〇3(侧面雙擴散 M0S)結構。 '、 在具有LDM0S結構之電晶體中，一個供應的源極基擴 散層與另一個分開的源極擴散層是形成於第一基底上，而 汲極基層則是鄰接第一基底上之源極基擴散層。由於汲極
第10頁 五、發明說明（8) 基層之功能與 第一導電型電 歷，以及一低 如上所述，第 第一導電型相 本發明之 件’其包括有 層；一第二導 一閘極氧化層 點；一第二導 該閘極氧化層 導電型源極層 散層，位在該 層電性連接； 散層之端點， 位在該場氧化 極基唐；一第 層和該場氧化 層電性連接。 在第一導電型電晶體 •另一個分開的源極擴散層 層則是鄰接第一基底上之 功能與汲汲補償擴散層相 電型電晶體和第二導電型 汲汲補償擴 晶體和第二 啟動狀態的 一導電型可 反。. 另一特徵是 '•一由該第 電型源極接 ’位在該源 電型汲極補 底下；該第 ，位在該第 源極擴散層 散層相同，故具有LDMOS結構之 導電型電晶體具有穩定的崩潰電 電阻值，並且佔據較小的面積。 為P型或N型，而第二導電型則與 揭示一種CMOS結構之半導體元 —基底構成之第一導電型源極 觸擴散層，位在該源極層上之； 極接觸擴散層 償擴散層，形 在該源極 和該源極層之端 成於該第一基底和 導電型電晶體包括有：一 —基底 上；一 内；一第一導電 一場氧化層位在該 並且同時作為閘極 層上；一由 一導電型汲 該第一 極補償 層底下；以及—$及 源極電 源極擴 氧化層 基底構 擴散層 極，其 極，與該 散層和該 ;一閘極 成之第一 ，形成於 與該源極 型源極擴 源極擴散 源極基擴 氧化層， 導電型汲 該源極基 補償擴散 中’ 一個供應的源極基擴散層與 疋形成於第一基底上，而汲極基 源極基擴散層。由於汲極基層之 同，故具有LDM0S結構之第一導 電晶體具有穩定的崩潰電壓，以
五、發明說明（9) 及一低啟動狀態的電阻值。 本發明之另一特徵是揭 件’其包括有：一由該第— 層；一第二導電型源極接觸 一源極電極與該源極接觸擴 層’位在該源極接觸擴散層 極位在該閘極氧化層上；— 形成於該第一基底和該閘極 與該没極補償擴散層電性連 有：一第二導電型源極層， 電型源極擴散層，位在該源 與該源極擴散層電性連接； 該源極基擴散層；一場氧化 基擴散層之端點，並且同時 層，位在該場氧化層上；一 型沒極基層；一第一導電型 極基層和該場氧化層底下； 層電性連接。 在第一導電型電晶體中 另一個分開的源極擴散層是 '層則是鄰接第一基底上之源 功能與沒汲補償擴散層相同 電型電晶體和第二導電型電 及一低啟動狀態的電阻值。 示一種CMOS結構之半導體元 基底構成之第一導電型源極 擴散層’位在該源極基層上； 散層電性連接；一閘極氧化 和該源極層之端點；一閘極電 第二導電型汲極補償擴散層， 氧化層底下；以及一源極電極 接；該第一導電型電晶體包括 位在該第一基底内；一第一導 極基擴散層上；一源極電極， 一第一導電型源極擴散層位在 層位在該源極擴散層和該源極 作為閘極氧化層；一閘極氡化 由該第一基底構成之第—導電 没極補償擴散層’形成於該源 以及一没極與該源極補償擴散 ’一個供應的源:極基擴散層與 形成於第一基底上，而汲極^ 極基擴散層。由於汲極基厚 ’故具有LDM0S結構之第*!/^ 晶體具有穩定的崩潰電壓， Μ
五、發明說明（10) 本發明之另一特徵是揭示一種⑶⑽結構之半導體元 件，其包括有：一由第一導電型第一和第二S0I基底構成 的SOI基底，整合地由埋入式氧化層彼此連接；一對補償 的M0S結構電晶體’其分別為第一和第二導電型電晶體， 該電晶體是位在該S0I基底上，且彼此隔離；該第二導電 型電晶體包括有：一由該第—基底構成之第一導電型源極 基層，一第二導電型源極接觸擴散層，位在該源極基層上 之丨一第二導電型源極擴散層位在該源極遮蔽層上；一第 一導電型後閘極接觸擴散層，位在該源極遮蔽層之鄰接該 源極擴散層處；一源極電極位在該後閘極接觸擴散層和該 源極接觸擴散層上；一閘極氧化層，位在該源極接觸擴散 層和該源極層之端點；一閘電極位在該閘極氧化層上；一 閑極延伸電極位在該閘電極上；一第二導電型汲極補償擴 散層，形成於該第一基底上，並且延伸於該閘極氧化層底 下；一第二導電型源極接觸擴散層，位在該汲極補償擴散 層上；以及一汲極電極位在該汲極接觸擴散層上；而該第 一導電型電晶體包括有：一第二導電型源極基層，位在該 •第一基底内；一第一導電型源極擴散層，位在該源極基^ 散層上；一第一導電型源極接觸擴散層位在該源極擴^ 内；一第二導電型後閘極接觸擴散層位在該源極擴散層鄰 接該源極接觸擴散層處；一源極電極位在該源極接觸擴散 層和該後閘極接觸擴散層上；一場氧化層位在該源極擴散 層和該源極基擴散層之端點上，並且以作為此二擴散層之 閘極氧化層；一閘電極位在該場氧化層上；一第—基底構
第13頁 五、發明說明（11) ' ~ ' --- 成之第一導電型汲極基層；一第一導電型汲極補償擴散層 位在該沒極基層上，並且延伸於該場氧化層底下；二第一 導電型汲極接觸擴散層位在該汲極擴散層上；以及一汲極 電極位在該汲極接觸擴散層上。 在第一導電型電晶體中’ 一個供應的源極基擴散層盥 另一，分開的源極擴散層是形成於第一基底上，而汲極2 層則是鄰接第一基底上之源極基擴散層。由於汲極基層之 功能與汲汲補償擴散層相同，故具有LDM〇S結構之第一導 電型電晶體和第二導電型電晶體具有穩定的崩潰電壓，以 及一低啟動狀態的電阻值。 根據本發明上述之各種半導體元件，其中該第一導電 ，電晶體之源極基擴散層和該第二導電型電晶體之汲極補 乜擴散層是由該第一基底的表面延伸到該埋入式氧化層之 表面。 ， ，於’此半導體元件製程中’藉由使雜質擴散進入第 :基底以形成第一導電型電晶體之源極基擴散層和第二型 電晶體之汲極補償擴散層時，擴散的雜質會停止在埋入 氧化層的位置。因此，該些擴散層可〜 工 狀，使得半導體元件具有穩定…的接觸形 製、一特徵是揭示一CM0S結構之半導體元件之 •製造方法，其中該CM0S包括有：— 二SOI基底構成的S0I基底，整合地 备，一和第 接—位在_基底上之第一導也電由化：彼此連 斗、φ曰触 等霉型M0S結構的第一補償 式電日日體’和一位在該SOI基底上夕铱 、 土低上之第二導電型M〇s結構的
五、發明說明（12) 第二補償式電 散進入該第一 體之第二導電 導電型汲極補 之預定位置， 極擴散層和没 型源極擴散層 上表面之該第 一熱氧化層和 上’然後定義 熱氧化層和該 層和閘電極； 置，以形成第 觸擴散層；在 以薄氧化層溝 以及在該薄氧 連接接觸擴散 在第一電 基擴散層是位 極基層也是位 •極補償擴散層 定地高崩潰電 上述半導 所代表的是一 晶體，該方法包括 基底内之預定位置 型源極基擴散層， 償擴散層；使一種 並且同時形成一第一電晶體之第一 極補償擴散層 ，以 :同時形成一場氧 一電晶體和該第二 一導電層於該第一 該熱氧化層以及該 導電層構成之第一 使一種雜質 一和第二電 該第一基底 擴散進 晶體之 的預定 填’使得該第一和 化層和其所連接之 層之接觸窗。 晶體中，與 在第一基底 在第一基底 相同，故第 壓和低啟動 體元件製程 供他層薄膜 下列步 ，並同 以及一 驟：使一 時形成一 弟二電晶 散進入該 及第二 化層作 電晶體 基底表 導電層 和第二 入該第 源極接 位置形 第二電 電極預 電晶體之 為位在該 之場氧化 面上之該 ，以分別 電晶體之 一基底之 觸擴散層 成一溝渠 晶體可彼 定位置形 另一源極擴散層分開的 上，且與源極基擴散層 上。因此，汲極基層之 —電晶體和第二電晶體 狀態電阻值。 或使用時所指的基底上 形成於上之基底表面， 種雜質擴 第—電晶 體之第二 第—基底 導電型源 第一導電 第一基底 層；形成 場氧化層 形成由該 閘極氧化 預定位 和汲極接 ，然後再 此隔離； 成複數個 供應源極 鄰接的没 功能與汲 可具有穩 表面，其 而非限定
第15頁 五、發明說明（13) 此表面一定是位在上方。 如上所述之方法更可包括一步驟，使雜質由該第一基 底表面擴散到該埋入式氧化層表面，並形成該第一電晶體 之第二導電型源極基擴散層，以及該第二電晶體之第二導 電型源極補償擴散層。
由於，此半導體元件製程中，藉由使雜質擴散進入第 一基底以形成第一導電型電晶體之源極基擴散層和第二型 電晶體之汲極補償擴散層時，擴散的雜質會停止在埋入式 氧化層的位置。因此，該些擴散層可形成穩定的接觸形 狀，.使得半導體元件具有穩定的性能。 為使本發明之優點以及特徵更清楚可見，玆將以根據 本發明施行的較佳實施例，並配合相關圖示，詳細說明如 下。 圖式之簡單說明： 第1圖顯示的是一種習知多層結構的CMOS半導體元件 之電路的斷裂垂直剖面圖； 第2(a)〜2(b)圖顯示的則是根據如第1圖所示之CMOS 半導體元件之剖面製程的第一步驟和第二步驟的斷裂垂直 剖面圖； 「 第3 (a)〜3(b)圖顯示的則是根據如第1圖所示之CMOS •半導體元件之剖面製程的第三步驟和第四步驟的斷裂垂直 剖面圖； 第4 (a)〜4 ( b )圖顯示的則是根據如第1圖所示之CMOS 半導體元件之剖面製程的第五步驟和第六步驟的斷裂垂直
第16頁 五、發明說明（14) 剖面圖； 第5(a)〜5(b)圖顯示的貝ij是根據如第1圖所示之CMOS 半導體元件之剖面製程的第七步驟和第八步驟的斷裂垂直 剖面圖； 第6圖顯示的是一個根據本發明之方法所製備的多層 結構CMOS電路之半導體元件的斷裂垂直剖面圖； 第7 (a)〜7(b)圖顯示的貝II是根據如第6圖所示之CMOS 半導體元件之剖面製程的第一步驟和第二步驟的斷裂垂直 剖面圖； 第8(a)〜8(b)圖顯示的貝1J是根據如第6圖戶斤示之CMOS 半導體元件之剖面製程的第三步驟和第四步驟的斷裂垂直 剖面圖； 第9(a)〜9(b)圖顯示的則是根據如第6圖所示之CMOS 半導體元件之剖面製程的第五步驟和第六步驟的斷裂垂直 剖面圖； 第1 0 ( a )〜1 0 ( b )圖顯示的則是根據如第6圖所示之 CMOS半導體元件之剖面製程的第七步驟和第八步驟的斷裂 垂直剖面圖；以及 第11圖顯示的則是根據本發明和習知技彳輕製備出來的 CMOS電路之補償（of f set)長度和崩潰電壓的’比較關係圖。 .較佳實施例的詳細說明： 根據本發明之半導體元件和製造此半導體元件之方 法，將配合第6圖至第1 1圖面詳細說明如下。該些半導體 部分與第1圖至第5(b)圖所顯示的習知半導體元件相同，
第17頁 五、發明說明（15) 因此以相同的符號加以標示。 第6圖顯示的是一個根據本發明之方法 結構CMOS電路之半導體元件的斷裂垂A剖面夕層 圖〜第10(b)圖顯示的則是根據如第 ，) 元件之剖面製程的斷裂垂直剖面圖 M0S +導體 據本發明之CMOS電路社構的含ρ诵άΑΤ圖，、，真不的則是根 a ^ 电峪、、、°構的3 P通遏的LDM0S結構之第—雷 ^甫Ϊ M()S)和習知技術製備出來的CM〇S電路的 :眚Λ : /結構之第一電晶體的補償(。f fs⑷長度和 朋潰電壓的比較關係圖。 構更m=顯示的_電路圖式是用以使其多層結 構：^多層薄膜間的相對位置關係是反應 ’、只際、、、口構的方位，但該此壤胳从盘 . 1一成二涛膜的貫際尺寸則與實際的電 不同。 是連3 m明其之广半導體儿件’其製程時將假設該些薄膜 漸往上形成，此方向僅用以方僳説 月本發明起見，並非用以限定本發明之實際 製作和使用時的任何方位。且古七a曲牛導體兀件此的是 Ρ+ . λτ+ J ^ ^ 具有較尚濃度的薄膜層指的疋 P和N ，而該些較低濃度的薄膜層指的則 、。在第丄 圖至第5(b)圖以及其他圖示中，"p+"、” 、"和"N一” 所代表的應該分別為” P+”、" N+"、" p_"和"" •如第6圖所示’CMOS電路1〇〇具有」=二 導 ，型_基底2，其上並形成有一含p 電晶體 101，以及一含N型通道之第二電晶體之第電 晶體1 0 1和第二電晶體丨〇 2均是 ，此外， 不 J疋屬於補償的結構。然而个
五、發明說明（16) 像如第1圖所示之習知CMOS電路1 ，第二電晶體1〇2是屬於 LM0S結構，而第一電晶體1 0 1則是屬於LDM0S結構。 SOI基底2包括有P-型第一基底5和第二基底6，且第一 基底5和第二基底6是整合地以埋入式氧化層7結合在一 起。第一電晶體1 〇 1和第二電晶體1 0 2僅形成於位在埋入式 氧化層7上之第一基底5上’且第一電晶體1〇1和第二電晶 體1 0 2是利用〆個溝渠8和一個薄板狀的氧化層9彼此隔 離。 含P型通道之第一電晶體101包括有一源極111、一位 在源極111内之閘極112、以及一位在其中央的汲極jig。 源極11 1、閘極1 1 2和汲極1 1 3是位在第一基底5上之一個單 一 N-型井1 1 4上。 第一電晶體1 0 1之源極1 11包括有一位在該源極基擴散 層114上之P型源極擴散層121 ’ 一位在p型源極擴散層121 上表面之P+型源極接觸擴散層1 22，以及一位在P+型源極接 觸擴散層122外侧之N-型源極基擴散層11 4上之N+型後閘極 接觸擴散層1 2 3。源極電極1 2 4則是位在接觸擴散層1 2 2和 123 上。 第一電晶體101之沒極113包括有一没極棊層125，位 在P型第一基底5内，一位在汲極基層125上之P型汲極補償 擴散層1 26，以及一位在汲極補償擴散層丨26上表面之p+型貝 汲極接觸擴散層1 2 7。汲極電極1 2 8則是位在P+型汲極接觸 擴散層127之上表面中央。 汲極補償擴散層1 26和源極擴散層1 2 1是分別由接觸擴
五、發明說明（17) 散層127和122延伸至間極U2 ’而也作為閘極氧化層之場 氧化層129則是位在汲極補償擴散層]26和源極擴散層121 上之補償區域上表面。閘極13〇是位在場氧化層129之上表
面上方，而閘極延伸的電極l3l則是位在閘電極13〇之上表 面上C 電晶體102是位在與含p通道的第 含N通道 曰曰 1—01並列的位置，且含N通道的第二電晶體1〇2，其與 的社槿m習知cmos電路内之含n通道的第二電晶體4 構同。含N通道的第二電晶體1〇2之該些零件，部分 ϊ i 晶體4相同者則以相同的標號表示，纟此將不在 在上述的CMOS電路100結構中，含p ;n人1VTt μ - 〜\矛 =㈣通道之第二電晶“二 ^^ ^101 ^ ^ 低的啟動狀態電阻。曰曰體101具有較向的崩潰電壓’以較 將詳Cr，電壓和較低啟動狀態電阻的理由， 潰電壓是：i:狀π所述，補償式電晶體101、102之崩 基（擴散）展5 〇 極補償擴散層1 26-.·、55和源極 散層126連接，且肤/極基層1 25疋整δ地與汲極補償擴 没極補償擴:層 擴散層125和126之功能是作為單二 括ρ型第一基底5的汲極基層125是與藉由擴散磷雜
五、發明說明（18) ---- 質或其他類似的雜質到第一基底5中而形成化型源極基擴 層114連接。因此，由於雜質僅擴散一次以形成源極基擴 散層114，故第一電晶體1〇!之崩潰電壓是穩定的。 第一電晶體的崩潰電壓也是藉由量取位在汲極基層 125和源極基擴散層114間連接介電的曲率半徑而得。因為 擴散層125和126所構成之源極補償擴散層與第二電晶體 102之汲極補償擴散層深度一樣，故汲極基層125和源極基 擴散層114間連接界面的區率半徑是大的，進而可穩定第 一電晶體1 0 1的崩潰電壓。 本申請案之發明人分別根據習知CM〇S電路1和本發明 之CMOS電路1 00施行，並且分別測量補償長度和第一電晶 體3和1 0 1之崩潰電壓。如第丨丨圖所示，習知結構的崩潰電 壓是在280V飽和’此時的補償長度為18 ;根據本發明 之結構，、其朋潰電壓約為28 0V，且此時的補償長度為1 3私 m，而右補償長度增加到約丨6 # m時，則其崩潰電壓約為 300V或者更高。 第一電晶體101之高崩潰電壓是由於其結構，第一電 晶體1 0 1可降低其尺寸大小，並進而降低其所佔據的區域 面積。藉此，CMOS電路1 〇〇之晶片面積便可縮小，且可減 少結構複雜的SO I基底2之材料數量，進而降低成本。 .例如，在習知“⑽電路1中，第一電晶體3佔據了百分 之四十的CMOS電路總面積；然而，第一電晶體1〇1在習知 CMOS電路1中可佔據比第—電晶體3較低的面積其僅約佔 20%的電路面積。
第21頁 五、發明說明（19) 此外，由於第一電晶體1 ο 1具有通過寬度與珠度均與 第二電晶體1 0 2之汲極補償擴散層5 5相同之汲極擴散層的 汲極電流，故第一電晶體1 〇 1之啟動狀態之電阻是相當低 的。例如，若第一電晶體1 〇 1之崩潰電壓與習知CMOS電路1 中的第一電晶體3之崩潰電壓相同，則第一電晶體1 〇 1之啟 動狀態電阻約為第一電晶體3啟動狀態電阻的一半。 總而言之’第一電晶體1 〇 1和第二電晶體1 0 2之補償結 構均具有穩定和高的崩潰電壓’其僅佔據極小的面積，且 其對没極電流而言僅具有小啟動狀態電阻。因此，CM〇s電 路1 00例如可被用在電漿顯示板作為高效率且尺寸小的驅 動電路。 β 在CMOS電路中，由於具LDM0S結構的第— 源極基擴散層m和第二電晶體之汲極補償1之 時被形成，故根據本發明以製作CM0S·路製门 多於習知CMOS電路1之製程步驟。 幻I %步驟不會 接下來，將於第7(a)圖至第10(b)i > 據本發明以製作CMOS電路丨〇 〇之步驟。 ，评、，、田說明根 首先，請參照第7 (a )圖，p-型的第一 6是整合地被厚度約2 " 之氧化♦形式的‘底^第二基底 合在一起，其中第一基底5之厚度至少約 4氧化層7結 製作一單一 SOI基底2。 進而再 其次，如第7(b)圖所示，先形成一 141餘地一基底5的上表面，然後利用離子始爿、之罩幕 經由罩幕141之開口進入第一基底内❶摻植法使磷雜質 考，再施一加熱
第22頁 五、發明說明（20) ϊ ί二該Λ進人/ —基底内的碟雜f擴散到低於埋人式 氧匕層7之上表面的位置，同時並形m日日體1〇1之 極基擴散層114，以及第二電晶體102之汲極補償擴 然後，如第8(a)圖所示，去除罩 =2入第並一=I佈植ί，使-雜質可經由罩Si之 m其广ς : _ 接著，再施—加熱製程，使得進 二 ϊΐΛ之Λ雜質可擴散到距離第-基底5表面約1 Θ μ ::二‘冰又區1域、’並同時形成—第-電晶體101之ρ型 擴散層121和一汲極補償擴散層126，以及一 102之遮蔽擴散層51。然後，如第（8b)圖所示/去除曰曰罩體暮 :=嶋製程形成-厚度一.心： 士、私:f f化層和—複晶石夕層則是利用化學氣相沉積法形 成於整個表面，然後再使磷雜質擴散進入，使得該 層具有電傳導性。如第9 (a)圖所示，同時定義呈電: 複晶：層和熱氧化層’然:後形成一由熱氧化層；構= 一電晶體閘極虱化層59，和由具電導性之複晶矽層 f 之第一電晶體101和第二電晶體之閘電極13〇和6〇。 成 先形成一具特定形狀之罩幕（未顯示）後：，—再將雄^ 導入各個區域中，以形成如第9(b)圖所示之第一和* :硼 晶體101和102之接觸擴散層122、123、127、52 二電 56。 d、 然後，如第10 (a)圖所示，利用化學氣相沉積法形成
第23頁 五、發明說明（21) 一厚度約lOOnm的氧化層，並定義成為罩幕143。然後，利 用罩幕143 #刻石夕’在第一電晶體101和第二電晶體102周 圍形成一溝渠8 °如第10(b)圖所示，沉積一厚度約1〜2 // ro的薄氧化層9以溝填溝渠8，並且將第一電晶體丨〇 1和第二 晶體10 2彼此隔離。 然後’如第6圖所示，於薄氧化層9之不同區域定義出 接，開口 ’接著再利用濺鍍鋁或其他類似的方法形成第一 電晶體1 0 1和第二電晶體i 〇 2之電極i 2 4、i 2 8、1 3 1、5 4、 57和61 ’其异度約為0.5〜2.0 利用如上所述之方 法’便可完成CMOS電路100。 根據本發明之CMOS電路1〇〇之第一電晶體101的源極基 擴散層1 1 4和汲極基層1 2 5，其結構比習知CMOS電路1之第 一電晶體3來得大。 根據CMOS電路100之製程，第一電晶子1〇1之源極基擴 散層11 4和汲極基擴散層1 2 5可與第二電晶體1 0 2之汲極補 償擴散層5 5同時形成。因此，源極基擴散層11 4和汲極基 層125之形成並不需要額外的步驟，因此CMOS電路1〇〇之產 率不會降低。 在所顯示的實施例中，LM0S結構之含P g道的第一電 晶體101以及LDM0S結構之含N通道的第二電晶體102是形成 於P型的SOI基底2上。然而，LDM0S結構之含n通道的第一 電晶體和LM0S結構之含P通道的第二電晶體也可形成於一N 型基底上。 雖然實施例中之第—基底5之厚度為6 // m，而埋入式
第24頁 五、發明說明（π) — 氧化層7之厚度為2#m，然其也可設為其他严 基底5和埋入式氧化層7之厚度增加時，子二田二一 溝填溝渠8時將會產生困難，且當埋入式氧：；7曰之德v :時，謝基底2之彎曲程度將會增 層=增 度的困難。 曰加％路積集 因此，第—基底5和埋入式氧化層7之較 想要的性能程度和元件的特性加以設計，據 :較佳厚度範圍為3〜10㈣，而埋 ;丄第基底5 度範圍則約為1〜3_。 飞巩化層7之較佳厚 1ΓΗ 極·氧化層59和場氧化層129之厚度可隨第一電曰辦 ° —電晶體1〇2之崩潰電壓上升而增加。缺曰 軋化層59和…、而，該些 厚。 9最好在其所需要的範圍内即可，不需要太— 且溝渠8的溝 溝渠8之大小 ，溝渠8之方 揸败ί溝渠8是較窄時，電路面區將會變小， 會隨薄氧化層9厚度變薄而變得 。 技術，其中根據本發明更的，/ 位比（昧度比寬度）為5 ·· 1。 •出來為佳。二Λ =可使接觸窗被輕易地定義 驟應該是以化層：可能地平坦化，其形成的ί 磨此積之’或者以絕緣材料沈積-次，心： 堪此沈積的絕緣材料。 <、、、後再β
五、發明說明（23) 當電極124、128、131、54、57、61均為金屬所構 成’若接觸窗太小時’接觸窗可先藉由濺鍍法將鎢填入接 觸固内’然後再形成由鋁所構成之電極。電極1 2 4、1 2 8、 131、54、57和61之金屬較厚，並且具有較大的容量，以 便較大的電流流通。然而，根據微結構製成的觀點而言， 電極之厚度應該設定在合理的範圍内。 根據本發明之半導體元件具有下列的優點： 本發明之第一個特徵是提供—CM〇s結構的半導體元 件，其包括有一由第一導電型第一和第二s〇I基底構成的 SOI基底，整合地由埋入式氧化層彼此連接；一對補償的 M0S釔構電晶體’其分別為第一和第二導電型電晶體’該 電，體是位在該SOI基底上，且彼此隔離；該第二導電型 電曰B體為LM0S結構；且該第一導電型電晶體為LDM〇s結 ，二第一導電型電晶體和第二導電型電晶體具有穩定的穩 =尚的崩潰電壓’以及—低啟動狀態的電阻纟，並且佔 ΐΪί的面積。因此’此半導體元件具有較小的尺寸、低 廉的製造成本、以及高性能等優點。 ^發明之第二個特徵是揭示—種第二導電型電晶體， ^匕有.一由該第一基底構成之第一導電！源極層；一 f 一導電型源極接觸擴散層，位在該源極層上之；一閘極 氧=層，位在該源極接觸擴散層和該源極層之端點；一 =型汲極補償擴制，形成於該第一基底和該開極氧 炻：下；該第一導電型電晶體包括有：-第二導電型源 S，位在該第-基底β ; 一第—導電型源極擴散層，位
第26頁 五、發明說明（24) 在為源極擴政層上；—源極電極，與該源極擴散層電性連 接’一場氧化層位在該源極擴散層和該源極基擴散層之端 並且同時作為閘極氧化層；一閘極氧化層，位在該場 氧化層上；一由該第一基底構成之第一導電型汲極基層； —第一導電型汲極補償擴散層，形成於該源極基層和該場 氧化層底下；以及—汲極，其與該源極補償擴散層電性連 ί 1 Ϊ 一導電型電晶體和第二導電型電晶體均具有溫定地 尚崩潰電壓和低啟動狀態電阻值，並且佔據較小的面積。 因此，此半導體元件具有較小的尺寸、低廉的製造成本、 以及高性能等優點。 本發明之第二特徵是揭示一種第二導電型電晶體， 包:Γ厂由該第—基底構成之第一導電型源ί層；一第 ί叙诂ί f極接觸擴散層，位在該源極基層上；一源極電 诉：：縮、ί接觸擴散層電性連接；一閘極氧化層，位在該 Γ氧政層；該；極層之端點；—間極電極位在該間 -基底和該閘…該第 導電型嗎= 第一導電型電晶體包括有：-第二 二立在該第一基底内；-第-導電娜擴 散層電性連接；—第」Jit s /原極電極，與該源極擴 it Μ ； - μ 4h μ ν電31源極擴散層位在該源極基擴 端點，並且同時作為閘 J政層2極基擴散層之 場氧化層上；—由該第一η-閘極氧化層，位在該 η 土底構成之第一導電型；：及極基
第27頁 五、發明說明（25) :場償擴散層，开)成於該源極基層和 ΐ崩ί::Γ型電晶體和第二導電型電晶體均具有溫定地 Πίΐ低啟動狀態電阻值，並且佔據較小的面積。 & &古& & &體几件具有較小的尺寸、低廉的製造成本、 以及咼性能等優點。 此^之第四特徵是揭示一種CMOS結構之半導體元 敫—由第—導電型第一*第二洲基底構成 的M0S二嫌®合地由埋入式氧化層彼此連接；一對補償 哕電曰。體體’其分別為第—和第二導電型電晶體， 型電晶體包括Ϊ 一由基: 第上其且 Λ此隔離；該第二導電 其爲.一楚_、# 由該第一基底構成之第一導電型源極 I，i楚:導電型源極接觸擴散層，位在該源極基層上 一逡番刑:電型源極擴散層位在該源極遮蔽層上；一第 極接觸擴散層，位在該源極遮蔽層之鄰接該 :原極‘觸二厚T源極電極位在該後閘極接觸#散層和該 —間極氧化|，位在該源極接觸擴散 點；—間電極位在該閑極氧化層上二
;層上；—第二導電邀汲極補償擴 成增〜成•於該第一基底上，並且延伸於命Pd抓备"P 第二=電型源極接觸擴散層，位在：沒極補償；2 二i二i:波極電極位在該及極接觸擴散層1;而該第 導=電晶體包括有：一第二導電型源極基層 第-基底内；—第一導電型源極擴散層，位在該源極=
第28頁
五、發明說明（26)
散層上；一第一導電型源極 内；一第二導電型後閘極接 接該源極接觸擴散層處；一 層和該後閘極接觸擴散層上 層和該源極基擴散廣之端點 閘極氧化層；一閘電極位在 成之第一導電型汲極基層； 位在該没極基層上，並且延 導電型汲極接觸擴散層位在 電極位在該汲極接觸擴散層 導電型電晶體均具有溫定地 值’並且佔據較小的面積。 的尺寸、低廉的製造成本、 本發明之第五特徵是揭 體元件，其中其中該第一導 該第二導電型電晶體之汲極 表面延伸到該埋入式氧化| 製程中’藉由使雜質擴散進 電晶體之源極基擴散層和第 時，擴散的雜質會停止在埋 些擴散層可形成穩定的接觸 定的性能。 本發明之第六個特徵 其中該第一導電型電晶體 接觸擴散層位在該源極擴散層 @擴散層位在該源極擴散層鄰 源、&電極位在該源極接觸擴散 ’ 一場氧化層位在該源極擴散 上’並且以作為此二擴散層之 該場氧化層上；一第一基底構 一第一導電型汲極補償擴散層 伸於該場氧化層底下；一第一 該没極擴散層上；以及一汲極 上。第一導電型電晶體和第二 尚崩潰電麼和低啟動狀態電阻 因此，此半導體元件具有較小 以及高性能等優點。 示—種如第二特徵所述之半導 電型電晶體之源極基擴散層和 補償擴散層是由該第一基底的 之表面。由於，此半導體元件 入第一基底以形成第—導電型 二型電晶體之汲莾補償擴散層 入式氧化層的位置。因此，該 形狀’使得爭導體元件具有穩 是如三特徵所述的半導體元件， 之源極基擴散層和該第二導電型 Θ
第29頁
一 一 五、發明說明（27) 電晶體之汲極 埋入式氧化層 使雜質擴散進 基擴散層和第 質會停止在埋 成穩定的接觸 本發明之 件，其中該第 電型電晶體之 到該埋入式氧 藉由使雜質擴 源極基擴散層 的雜質會停止 可形成穩定的 能0 #償擴散層 之表面。由 入第一基底 夂型電晶體 入式氧化層 形狀，使得 第七個特徵 一導電型電 沒極補償擴 化層之表面 散進入第一 和第二型電 在埋入式氧 接觸形狀， 是由該 於，此 以形成 之汲極 的位置 半導體 是如第 晶體之 散層是 。由於 基底以 晶體之 化層的 使得半 第—基底 半導體元 卓一導電 補償擴散 。因此， 元件具有 四特徵所 源極基攝 由該第一 ，此半導 形成第一 汲極補償 位置。因 導體元件 的表面 件製程 型電晶 層時， 該些擴 穩定的 述之半 散層和 基底的 體元件 導電型 擴散層 此，該 具有穩 延伸到該 中，藉由 體之源極 擴散的雜 散層可形 性能。 導體元 該第二導 表面延伸 製程中， 電晶體之 時，擴散 些擴散層 定的性 本發明之第八特徵是揭示一CMOS結構之半導體 製造方法，其中該CMOS包括有：一由第一導電型第 二SOI基底構成的SOI基底’整合地由埋入式氣化層 接；一位在該SOI基底上之第一導電型M0S結薦的第 式電晶體，和一位在該soi基底上之第二導電型 •第二補償式電晶體，該方法包括下列步驟：使〜 散進入該第一基底内之預定位置，並同時形成— 體之第二導電型源極基擴散層，以及一第二雷曰 %日日體 導電型汲極補償擴散層；使一種雜質擴散進入該
第30頁 五、發明說明（28) 之預定位置，並且同時形成 極擴散層和沒極補償擴散層 型源極擴散層；同時形成一 上表面之該第一電晶體和該 一熱氧化層和一導電層於該 一第一電 ，以及第 場氧化層 晶體之 二雷日 包曰曰 上，然後定義 熱氧化層和該 層和閘電極； 置，以形成第 觸擴散層；在 以薄氧化層溝 以及在該薄氧 連接接觸擴散 在第一電 地高崩潰電壓 積。因此，半 能高等優點。 可和第二電晶 半導體元件可 本發明之 •其中更可包括 埋入式氧化層 極基擴散層， 散層。 該熱氧化層以 導電層構成之 雜質擴 作為位 體之場 第一基底表面上 及該導電層，以 第一和第二電 第二電晶 曰曰 使一種 一和第 該第一 填，使 化層和 層之接 晶體中 和低啟 導體元 由於第 體之汲 以極佳 散進入該第—基 基底的 得該第 其所連接之電極 觸窗。 預定位置形成一 一和第 電晶體 預定位 ，—導電型源 體之第一導電 在該第—基底 乳化層；形成 之該場氣化屌 分別形成由^ 體之閘極氧化 底之預定位 散層和汲極接 溝渠，然後再 可彼此隔離； 置形成複數個 © ，第一 動狀態 件之具 一電晶 極基層 的產率 第九個特徵是 一步驟’使雜 表面，並形成 以及該第二電 電晶體和第二電晶體具有穩定 電阻值’且佔據較小的面 有尺寸小、製造成本低、和性 體之沒極基層和源極基擴散層 和源極基擴散層同時形成，故 製造。 一種如第八特徵所述之方法， 質由該第一基底表面擴散到該 該第—電晶體之第二導電型源 晶體之第二導電盤源極補償擴
第31頁 五、發明說明（29) 由於，此半導體元件製程中，藉由使雜質擴散進入第 一基底以形成第一導電型電晶體之源極基擴散層和第二型 電晶體之汲極補償擴散層時，擴散的雜質會停止在埋入式 氧化層的位置。因此，該些擴散層可形成穩定的接觸形 狀，使得半導體元件具有穩定的性能。 雖然本發明已揭示一如上所述之較佳實施例，然其用 以使本發明之優點和特徵更清楚可見，並非用以限定本發 明之範圍，任何熟悉此技藝者在參閱本發明之說明書後所 可做之任何潤飾均若在本發明之專利範圍内。因此，本發 明之專利範圍當視後述之申請專利範圍為主。
第32頁

Claims (1)

1.種CM0S結構的半導體元件，其包括有： 一由第一導電型第—和第二SOI基底構成的SOI基底， 正S地由，入式氧化層彼此連接； _ ,對補償的M0S結構電晶體，其分別為第一和第二導 電型電晶體，該電晶體是位在該SOI基底上，且彼此隔 離； 該第二導電型電晶體為LM0S結構；且 該第一導電型電晶體為LDM0S結構。 2. —種CMOS結構的半導體元件，其包括有： 針一由第一導電型第—和第二SOI基底構成的S0I基底， 整合地由埋入式氧化層彼此連接； 一對補償的M0S結構電晶體，其分別為第一和第二導 電型電晶體，該電晶體是位在該s〇I基底上，且彼此隔 離； 該第二導電型電晶體包括有： 一由該第一基底構成之第一導電型源極層； 一第—導電型源極接觸擴散層，位在該源極層上之； 一閘極氧化層，位在該源極接觸擴散層和該源極 端點； 一第二導電型汲極補償擴散層，形成於該第一基底和 該閘極氧化層底下； _ 該第一導電型電晶體包括有： 一苐一導電型源極層’，位在該第一基底内； 第導電型源極擴散層’位在該源極擴散層上； 、申請專利範圍 極電極，與該源極擴散層電性連接； 點，甘=氧化層位在該源極擴散層和該源極基擴散層之端 ‘‘ 並且同時作為閘極氧化層； —間極氧化層，位在該場氡化層上； 一由該第一基底構成之第—導電型汲極基層； 今：ρ Θ第一導電型汲極補償擴散層，形成於該源極基層和 5亥场氧化層底下；以及 其與該源極補償擴散層電性連接。 3. 結構之半導體元件，其包括有： 人由^導電型第一和第二SOI基底構成的SOI基底 整口地由埋入式氧化層彼此連接； ^ —對補償的MOS結構電晶體，其分別為第一和第二導 電型電晶體’該電晶體是位在該SO I基底上，且彼此隔 離， 該第二導電型電晶體包括有： 一由該第一基底構成之第一導電型源極層； 第一導電型源極接觸擴散層，位在該源極基層上； 一源極電極與該源極接觸擴散層電性連接； 一閘極氧化層，位在該源極接觸擴散層#該源極層之 端點； -一閘極電極位在該閘極氧化層上： 一第二導電型汲極補償擴散層，形成於該第一基底和 該閘極氧化層底下，·以及 一源極電極與該汲極補償擴散層電性連接；
第34頁 六、申請專利範圍 ，第—導電型電晶體包括有： 二^二導電型源極層，位在該第一基底内； —第一導電型源極擴散層，位在該源極基擴散層上； _ f、極電極，與該源極擴散層電性連接； _ = Γ導電型源極擴散層位在該源極基擴散層； 、，场氧化層位在該源極擴散層和該源極基擴散層之端 ”，，占，=且同時作為閘極氧化層； 一閘，氡化層，位在該場氧化層上； —=该第一基底構成之第—導電型汲極基層； ^ ,θ ^ 導電型没極補償擴散層’形成於該源極基層和 忒％氣化層底下；以及 4. 該源極補償擴散層電性連接 結構之半導體元件，其包括有 由-首承」g肌〜丨丁，丹巴符另. —導電型第一和第二S(H基底構成的s〇I基底， ^ AV -dfK it 1 δ地由埋入式氧化層彼此連接， 電型雷，:償的別3結構電晶體，其分別為第一和第二導 離；sa —，該電晶體是位在該SOI基底上，且彼此隔 之 該第二導電型電晶體包括有 :由該第一基底構成之第一 一第二導電型源極接觸擴散 導電型源極基層； 層，位在該源極基層上 一第 一第 蔽層 導電型源極擴散層位在該源極遮蔽層上 導電型後閘極接觸擴散層，位在該源極
六、申請專利範圍 之鄰接該源極擴散層處； 一源極電極位在該後閘極接觸擴散層和該源極接觸擴 散層上； 一閘極氧化層’位在該源極接觸擴散層和該源極層之 端點； 一閘電極位在該閘極氧化層上； 一閘極延伸電極位在該閘電極上； 一第二導電型汲極補償擴散層，形成於該第一基底 上，並且延伸於該閘極氧化層底下； 一第二導電型源極接觸擴散層，位在該汲極補償擴散 層上；以及 一汲 電極位在 該第一導電型電 一第二導電型源 一第一導電型源 一第一導電型源 一第二導電型後 接該源極接觸擴散層 一源極電極位在 散層上； - 一場氧化層位在 點上，並且以作為此 一閘電極位在該 一第一基底構成 爾聚/f工 ， 晶體包括有： 極基層’位在該第一基底内； 極擴散層，位在該源極基擴散層上 極接觸擴散層位在該源極擴散層内 ，極接觸擴散層位在該源極擴散層 處； 該源極接觸擴散層和該锋閘極接觸 該源極擴散層和該源極基擴散層之 =擴散層之閘極氧化層·， 场氧化層上； 之第—導電型汲極基層；
六、申請專利範圍 一第一導電型汲極補償擴散層位在該汲極基層上，並 且延伸於該場氧化層底下； 一第一導電型汲極接觸擴散層位在該汲極擴散層上； 以及 一汲極電極位在該汲極接觸擴散層上。 5. 申請專利範圍第2項所述之半導體元件，其 中該第一g型電晶體之源極基擴散層和該第二導電型電 晶體之汲極補償擴散層是由該第一基底的表面延伸到該埋 入式氧化表面。 6. 申請專利範圍第3項所述之半導體元件，其 中該第一!型電晶體之源極基擴散層和該第二導電型電 晶體之汲極補償擴散層是由該第一基底的表面延伸到該埋 入式氧化^^表面。 7. 申請專利範圍第4項所述之半導體元件，其 中該第電型電晶體之源極基擴散層和該第二導電型電 晶體之汲極補償擴散層是由該第一基底的表面延伸到該埋 入式氧化表面。 8. 結構之半導體元件之製造方法，其中該CMOS 包括有第一導電型第一和第二SOI基底:構成的SO I基 底，整合地由埋入式氧化層彼此連接；一位在該S 0 I基底 上之第一導電型MOS結構的第一補償式電晶體，和一位在 該SOI基底上之第二導電型M 0S結構的第二補償式電晶體， 該方法包括下列步驟： 使一種雜質擴散進入該第一基底内之預定位置，並同
第37頁 六、申請專利範圍 時形成 第二電 使 時形成 擴散層 同 第一電 形 場氧化 形成由 閘極氧 ―第一 晶體之 一種雜 電晶體 第二I 質擴散 之第二 電型汲 導電型源 極補 進入該第一 導電 一第一電晶體之第一 ’以及 時形成 第二電 一場氧 晶體之 化層作 第一 晶體和該第二 成一熱氧化層 然後定 化層和 化層和閘電極 一種雜質擴散 晶體之 層上， 該熱氧 為位 之場 和一導電層 氧化 層構 電晶體 義該熱 該導電 償擴 基底 型源 導電 在該 氧化 於該 層以 成之 極基擴散層 散層； 之預定位置 極擴散層和 型源極擴散 第—基底上 層； 第—基底表 及該導電層 第 和第 第一和
第一基底之預定位置 觸擴散層和汲極接觸 成一溝渠，然後再以 晶體可彼此隔離；以 接之電極預定位置形 體之第 ’以及一 ，並且同 沒極補償 層； 表面之該 面上之該 ，以分別 電晶體之 ，以形成 擴散層； 薄氧化層 及 成複數個 第8項所述之方法，其中更包 基底表面擴散到該埋入式氧化 體之第二導電型源極基擴散 一導電型源極補償擴散層。
第38頁
TW087117308A 1997-10-28 1998-10-20 The semiconductor device with high voltage CMOS structure and the manufacture method thereof TW400651B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09295748A JP3111947B2 (ja) 1997-10-28 1997-10-28 半導体装置、その製造方法

Publications (1)

Publication Number Publication Date
TW400651B true TW400651B (en) 2000-08-01

Family

ID=17824662

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087117308A TW400651B (en) 1997-10-28 1998-10-20 The semiconductor device with high voltage CMOS structure and the manufacture method thereof

Country Status (5)

Country Link
US (2) US6313508B1 (zh)
JP (1) JP3111947B2 (zh)
KR (1) KR100319506B1 (zh)
CN (1) CN1135630C (zh)
TW (1) TW400651B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140160A (en) 1997-07-28 2000-10-31 Micron Technology, Inc. Method for fabricating a simplified CMOS polysilicon thin film transistor and resulting structure
KR100534601B1 (ko) * 1999-08-14 2005-12-07 한국전자통신연구원 제조 공정과 특성 제어가 용이한 전력 집적회로 구조
JP2001094094A (ja) * 1999-09-21 2001-04-06 Hitachi Ltd 半導体装置およびその製造方法
JP3442009B2 (ja) * 1999-09-24 2003-09-02 松下電器産業株式会社 高耐圧ｍｏｓトランジスタの構造
JP3510576B2 (ja) 2000-09-28 2004-03-29 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP4471480B2 (ja) * 2000-10-18 2010-06-02 三菱電機株式会社 半導体装置
JP4176342B2 (ja) * 2001-10-29 2008-11-05 川崎マイクロエレクトロニクス株式会社 半導体装置およびそのレイアウト方法
US6780762B2 (en) * 2002-08-29 2004-08-24 Micron Technology, Inc. Self-aligned, integrated circuit contact and formation method
CN1268005C (zh) * 2002-10-24 2006-08-02 松下电器产业株式会社 半导体装置及其制造方法
WO2004107383A1 (ja) * 2003-01-09 2004-12-09 Matsushita Electric Industrial Co., Ltd. Misfet
KR100487950B1 (ko) * 2003-02-03 2005-05-06 삼성전자주식회사 활성영역과 중첩되는 게이트 전극 상에 배치된 콘택홀을갖는 반도체 소자
US20050035410A1 (en) * 2003-08-15 2005-02-17 Yee-Chia Yeo Semiconductor diode with reduced leakage
JP3689420B1 (ja) * 2004-03-29 2005-08-31 新電元工業株式会社 半導体装置
KR100614806B1 (ko) 2004-10-27 2006-08-22 삼성전자주식회사 고내압 트랜지스터 및 이의 제조 방법
JP4471815B2 (ja) * 2004-11-05 2010-06-02 日本テキサス・インスツルメンツ株式会社 半導体装置およびその製造方法
JP2006324346A (ja) * 2005-05-17 2006-11-30 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7174693B2 (en) * 2005-07-15 2007-02-13 Diamond Machine Works, Inc. Article portioning head system
JP4989085B2 (ja) * 2006-02-24 2012-08-01 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
KR100773104B1 (ko) * 2006-07-11 2007-11-02 김종국 넝쿨작물 재배장치
KR100840667B1 (ko) * 2007-06-26 2008-06-24 주식회사 동부하이텍 수평형 디모스 소자 및 그 제조방법
JP5479671B2 (ja) 2007-09-10 2014-04-23 ローム株式会社 半導体装置
CN101442072B (zh) * 2007-11-23 2011-02-09 三洋电机株式会社 半导体器件
CN101442073B (zh) * 2007-11-23 2011-02-09 三洋电机株式会社 半导体器件及其制造方法
US8558307B2 (en) * 2007-12-18 2013-10-15 Sanyo Semiconductor Co., Ltd. Semiconductor device with diffused MOS transistor and manufacturing method of the same
US7560774B1 (en) * 2008-01-23 2009-07-14 United Microelectronics Corp. IC chip
US8049307B2 (en) * 2009-01-23 2011-11-01 Vanguard International Semiconductor Corporation Insulated gate bipolar transistor (IGBT) electrostatic discharge (ESD) protection devices
JP5729745B2 (ja) * 2009-09-15 2015-06-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN101916780A (zh) * 2010-07-22 2010-12-15 中国科学院上海微系统与信息技术研究所 一种具有多层超结结构的ldmos器件
CN102306661A (zh) * 2011-09-20 2012-01-04 上海先进半导体制造股份有限公司 Ldmos晶体管结构及其形成方法
JP6061979B2 (ja) * 2015-04-16 2017-01-18 ローム株式会社 半導体装置
KR102154991B1 (ko) 2018-09-04 2020-09-11 경북대학교 산학협력단 넝쿨작물 자중에 의한 유인줄 자동 길이조절장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE897139A (nl) * 1983-06-27 1983-12-27 Bell Telephone Mfg Cy Nov Proces voor het maken van een halfgeleider-inrichting en inrichting hierdoor verkregen
US5923071A (en) * 1992-06-12 1999-07-13 Seiko Instruments Inc. Semiconductor device having a semiconductor film of low oxygen concentration
US5874768A (en) * 1994-06-15 1999-02-23 Nippondenso Co., Ltd. Semiconductor device having a high breakdown voltage
JPH08148684A (ja) 1994-11-18 1996-06-07 Nippondenso Co Ltd 半導体装置及びその製造方法
JPH08335684A (ja) * 1995-06-08 1996-12-17 Toshiba Corp 半導体装置
JP3435930B2 (ja) * 1995-09-28 2003-08-11 株式会社デンソー 半導体装置及びその製造方法
US6242787B1 (en) * 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
JP3378135B2 (ja) * 1996-02-02 2003-02-17 三菱電機株式会社 半導体装置とその製造方法
JP3575908B2 (ja) * 1996-03-28 2004-10-13 株式会社東芝 半導体装置
KR100225411B1 (ko) * 1997-03-24 1999-10-15 김덕중 LDMOS(a lateral double-diffused MOS) 트랜지스터 소자 및 그의 제조 방법
JPH11195712A (ja) * 1997-11-05 1999-07-21 Denso Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN1135630C (zh) 2004-01-21
US6313508B1 (en) 2001-11-06
US6638798B2 (en) 2003-10-28
JP3111947B2 (ja) 2000-11-27
KR100319506B1 (ko) 2002-06-20
JPH11135794A (ja) 1999-05-21
CN1215926A (zh) 1999-05-05
US20020048914A1 (en) 2002-04-25
KR19990037412A (ko) 1999-05-25

Similar Documents

Publication Publication Date Title
TW400651B (en) The semiconductor device with high voltage CMOS structure and the manufacture method thereof
TW494481B (en) Semiconductor device and manufacturing method thereof
TW497272B (en) MOS semiconductor device
TW548831B (en) Semiconductor device and method of manufacturing same
TWI316757B (en) Insulation gate type field effect transistor and method for making such transistor
TW200541075A (en) Semiconductor devices with high voltage tolerance
TW515083B (en) Semiconductor device and portable electronic machine
TW200529430A (en) LDMOS transistor and the manufacture process
TW200425510A (en) Trench DMOS transistor structure having a low resistance path to a drain contact located on an upper surface
TW200414374A (en) Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers
JP2009520365A (ja) 超接合パワーｍｏｓｆｅｔ
TW533596B (en) Semiconductor device and its manufacturing method
TWI316756B (en) Semiconductor device
TW201145508A (en) Power semiconductor with trench bottom poly and fabrication method thereof
TWI245423B (en) Semiconductor device and method for manufacture thereof
TWI245368B (en) High-voltage MOS transistor and method for fabricating the same
TW541630B (en) Manufacture of trench-gate semiconductor devices
TWI244766B (en) Semiconductor device and its manufacture
TWI245410B (en) Semiconductor device
TW200830428A (en) Forming reverse-extension metal-oxide-semiconductor device in standard CMOS flow and method for forming thereof
TW594995B (en) Semiconductor device and method for manufacture of the same
TWI223456B (en) Semiconductor device and method for manufacturing the same
TW408475B (en) Semiconductor device with silicide layers and fabrication method thereof
JP2002314065A (ja) Ｍｏｓ半導体装置およびその製造方法
TWI244201B (en) N-P butting connections on SOI substrates

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees