TW400640B - Semiconductor device having a shallow isolation trench - Google Patents
Semiconductor device having a shallow isolation trench Download PDFInfo
- Publication number
- TW400640B TW400640B TW088102148A TW88102148A TW400640B TW 400640 B TW400640 B TW 400640B TW 088102148 A TW088102148 A TW 088102148A TW 88102148 A TW88102148 A TW 88102148A TW 400640 B TW400640 B TW 400640B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- isolation trench
- oxide film
- cvd
- silicon substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Description
五、發明説明( 搿明背暑 ⑸發明領 A7 B7 域 本發明係有關於一種具有淺隔離溝渠之半導體裝置, 種用以形成分隔LSI裝置組件之淺隔離溝渠的 經濟部智慧財產局員工消費合作社印製 尤其是一 技術。 ⑹相關技 就淺隔 晶體,之 例如,使 淺溝渠之 製造技術 第1画 製造步驟 成具有一 一厚 0 . 1 5 有遮罩圖 作遮罩, 露出砂基 基板3 1到 隔離溝渠 其次, 渠34及其 利用化學 C V D氧化 術說明 離溝渠(STI)技術而言,形成裝置組件,如電 組件區僳藉由使用淺溝渠而彼此隔離, 用STI技術之動態隨機存取記憶體(DRAM),其 尺寸會逐漸地隨著裝置組件尺寸的減少及LSI 的改善而減少。 和第2圖為在淺隔離溝渠位置之半導體裝置在 中之一例,如第1圖,在矽基板31上,連續形 厚約200A之氧化矽膜(或氧化墊膜)32和具有 //ra之遮罩氮化物(SiN)膜33,然後再形成一具 案之光阻膜(未圖示),接箸,使用該光阻膜當 選擇性蝕刻遮罩氮化物膜3 3和氧化墊膜3 2,以 板3 1之一部份,之後再利用乾式蝕刻法蝕刻矽 某特定的深度,以形成用以隔離裝置組件之淺 3 4 〇 藉由低壓化學氣相沉積法 (LPCVD),在隔離溝 附近,形成一特定厚度之氧化矽膜35,然後再 機械研磨法(CMP),將設置在虛線"A"之上的 膜3 5和遮罩氮化物膜33之部分研磨掉,接著, 請 先 閱 讀 背 之 注 意 事 項 頁 訂 丨線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 (> ' 1 1 利 用 濕 式 蝕 刻 法 蝕 刻 C VD 氧 化 膜 3 5 遮 罩 氮 化 物 膜 3 3和 1 熱 氣 化 膜 32 5 移 除 設 置 位 於 虛 線 "B "之上的CVD 氧 化 膜 35 Ί 9 趣 罩 氮 化 物 膜 3 3和 熱 氣 化 膜 3 2之 部 分 , 以 露 出 矽 基 板 /-—s 請 I 先 卜 1 1的 表 面 > 但 仍 保 留 下 在 淺 隔 離 溝 渠 34 中 之 C VD 氧 化 膜 閱 1 3 5和 熱 氣 化 膜 3 2之 部 分 〇 面 Ι 之 1 之 後 9 如 第 2 圖 所 示 5 在 該 矽 基 板 1 1 曝 露 出 之 表 面 上 注 意 1 I 9 形 成 一 閘 極 氣 化 膜 37 9 然 後 再 藉 由 另 一 C VD 步 驟 9 在 事 項 1 1 該 CVD氧化膜3 5 和 閘 極 氣 化 膜 37之 上 形 成 多 晶 矽 T (P 〇 1 y s i 1 i C 0 11 )膜 38, 也可以形成- -非晶質矽膜, 以取 頁 1 1 代 該 多 晶 W 膜 38 Ο 1 1 百 .a,/. 刖 之 半 導 體 裝 置 之 製 造 技 術 能 夠 形 成 寬 約 0 . 5 >U IQ 之 1 1 淺 隔 離 溝 渠 » 然 而 9 若 在 LS I 中 所 形 成 之 隔 離 溝 渠 的 寬 1 訂 度 小 於 0 - Α μ ίΆ 5 如 0 . 25 β m 設 計 規 則 之 案 例 9 則 依 此 製 1 造 之 LS I具有詳述如下之缺點。 1 I 如 在 第 1 圖 中 所 示 範 地 描 述 9 由 於 有 一 種 不 想 要 的 非 1 1 等 向 性 沉 積 * 所 以 在 C VD 氧 化 膜 3 5的 沉 積 步 驟 中 9 經 常 1 1 産 生 一 種 自 遞 蔽 現 象 9 其 中 9 在 視 線 的 水 平 方 向 之 淺 β )線 隔 離 溝 渠 3 4的 中 央 部 分 9 有 空 隙 在 該 C VD 氧 化 膜 3 5之 1 1 中 9 如 第 2 圔 所 示 5 若 在 濕 式 蝕 刻 之 後 9 仍 有 該 空 隙 3 6 1 1 則 C VD 多 晶 矽 膜 38 被 保 存 於 該 空 隙 3 6中 9 而 形 成 —*- 1 不 想 要 之 矽 區 3 9 9 此 矽 區 3 9可 以 1^ 造 成 閘 極 電 極 之 間 9 1 例 如 形 成 在 矽 區 3 9上 之 相 互 建 接 圖 案 之 短 路 9 總 之 , 在 1 ι 裝 置 組 件 之 較 佳 圖 案 案 例 中 » 由 於 C V D 氣 化 膜 35所 産 生 I 之 空 隙 9 使 ST I技術會涉及短路。 -4- 1 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 五、發明説明(4 ) 高密度電漿CVD(HDP-CVD)技術是一種藉由同時執行沉 積和蝕刻氧化膜35,解決上述目前STI技術之問題的新 期待技術,此HDP- CVD技術通常僳使用低壓電漿,其中 電子密度約設在10 12和10 14之間,以增加電子之平均自 由行徑,而外加到基板之偏壓可以進一步増加電子平均 自由行徑之垂直分量。 對本技術而言,較厚之沉積氣化膜的厚度減較薄之蝕 刻氧化膜的厚度,能提供一種密度高於普通CVD膜之蕞 終氣化膜(此後稱為偏壓氣化膜)的適當沉積,此適用於 寬度較小之淺隔離溝渠,感應耦合電漿或電子迴旋加速 電漿可用以當作HDP- CVD製程之電漿源。 雖然所提出之HDP- CVD技術可以提供一種有效沉積在 高長寬比之隔離溝渠中的較高密度偏壓氧化膜,但是如 此形成具有隔離溝渠之MOS裝置 >有時會有M0S電晶體之電 流-電壓特性改變的缺點。 發明總沭 考慮上文,本發明之目的傜要提供一種利用改良過的 HDP- CVD製程,製造一種包含寬度較小之隔離溝渠的半 導體裝置之方法。 本發明另一目的偽要提供一種具有改良式隔離溝渠之 半導體裝置,此改良式隔離溝渠能抑制電晶體之電流-電壓特性改變。 本發明所提供之半導體裝置製造方法包含:蝕刻矽基 板之表面區,以形成一隔離溝渠;在該隔離溝渠之内壁 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) -裝-- (請先閱讀背面之注意事項舄本頁)
、1T _線, 經濟部智慧財產局員工消費合作社印製 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明( 4 ) 1 I 上 , 形 成 一 熱 氣 化 膜 9 至 少 在 該 熱 氧 化 膜 之 上 沉 積 一 1 1 C V D氧化膜; 利用高密度電漿CVD技術 5 在 包 含 隔 離 溝 渠 -1 r 内 部 之 矽 基 板 上 9 沉 積 一 偏 壓 氧 化 膜 » 至 少 要 移 除 留 在 /--N 請— j 先 矽 基 板 特 定 準 位 以 上 之 偏 壓 氣 化 膜 的 部 分 保 留 至 少 由 閱 1 讀 I 偏 懸 氣 化 膜 填 滿 之 隔 離 溝 渠 9 及 形 成 多 値 由 隔 離 溝 渠 彼 背 .面 1 1 之 1 此 相 互 分 隔 之 組 件 區 等 連 績 步 驟 〇 注 意 1 1 本 發 明 亦 提 供 一 種 半 導 體 ns 裝 置 9 其 包 含 : 一 具 有 隔 離 事 項 1 溝 渠 在 其 上 之 矽 基 板 9 和 多 個 由 隔 離 溝 渠 彼 此 相 互 隔 離 本 之 組 件 區 9 該 隔 離 溝 渠 其 中 包 含 白 隔 離 溝 渠 底 部 表 面 連 頁 '--- 1 I 鑛 沉 積 之 熱 氣 化 膜 9 C VD 氧 化 膜 和 偏 壓 氧 化 膜 該 偏 壓 1 1 氧 化 膜 之 密 度要高於該CVD氣化膜。 1 l 根 據 本 發 明 之 半 導 體 裝 置 和 由 本 發 明 之 方 法 製 造 的 半 1 訂 導 體 裝 置 > 因為在HDP- CVD步驟期間, HDP -CVD步驟會保 1 護 依 次 保 護 矽 表 面 之 熱 氧 化 膜 9 在 此 之 前 9 傺 由 C VD 步 1 1 驟 沅 積 氧 化 膜 9 因 此 不 iSit 曝 露 矽 基 板 9 且 受 到 保 護 » 而 1 I 不 會 受 到 HD P 的 影 m , 所 以 可 以 改 善 電 晶 體 的 電 流 — 電 1 1 壓 特 性 〇 \ :線 由 下 面 參 考 附 圖 之 說 明 9 本 發 明 以 上 和 其 他 之 目 的 9 1 1 1 特 性 及 優 點 將 ί&Ρ 更 明 瞭 〇 1 1 圖 簡 單 說 明 1 I 第 1 画 為 具 有 隔 離 溝 渠 之 傳 統 半 導 體 裝 置 的 製 造 步 驟 1 V 横 截 面 圖 9 1 1 第 2 圖 為 第 1 圖 之 下 一 步 驟 的 半 導 am 體 裝 置 横 截 面 圖 ; Ί I 第 3 圖 為 另 藉 由 HDP--6 CVD製程製造之傳統半導體裝 1 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) A7 B7 五、發明説明(y ) 置的橫截商圔; 第4圖為第3圖之下一步驟的半導體裝置透視圖; 第5A到5D圔為根據本發明之半導體裝置連續製程步驟 的横截面圔; 第6 A到6 D圖為第5A到5 D圔之半導體裝置在特定步驟之 部分横截面圖;及 第7 A到7B_為第5A到5 D圖之半導體裝置在特定步驟之 細部橫截面圖。 僭撰窨敝钏誰诚 在説明本發明之實施例前,為了要能更瞭解本發明, 將先說明傳統HDP- CVD技術所産生之缺點。 經濟部智慧財產局員工消費合作社印製 參考第3圖,HDP- CVD製程步驟包含·.在矽基板31之 上,連續形成一氧化矽墊膜32和一氮化矽遮罩膜33,然 後再在該氮化物遮罩膜33之上,形成一光阻國案(未圖 示),在藉由利用光胆圖案當作遮罩之乾式蝕刻,選擇 性蝕刻氧化物墊膜3 2和氮化物遮罩膜3 3之後,再藉由利 用氤化物遮罩膜33之乾式蝕刻,在該矽基板31上形成一 隔離溝渠34,接著,完成熱氧化,使在該隔離溝渠34之 中形成一氧化矽膜45,此熱氧化膜45自矽基板31之頂上 之氧化物墊膜32的邊緣延伸覆蓋隔離溝渠34之側壁和底 壁。 因此,藉由HDP-CVD製程所沉積之偏壓CVD氣化膜 (8102>膜44會覆蓋包含隔離溝渠34内部的整個表面,在 此HDP-CVD製程中,會沉積偏壓氧化膜44,而蝕刻熱氧 -7 -本紙張尺度適用中國國家標準(CNS ) A4规格(210 X 297公釐) A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 (^ ' 1 1 化 膜 4 5 9 尤 其 在 HD P- C VD 製 程 期 間 » 該 熱 氣 化 膜 4 5 強 1 1 力 侵 蝕 在 隔 離 溝 渠 3 4之 上 角 區 4 3 9 因 此 > 矽 基 板 3 1 的 表 r 面 區 域 會 白 在 上 角 區 4 3的 隔 離 溝 渠 34中 之 熱 氧 化 膜 4 5 曝 /--N 請、 1 kj 露 出 來 Ο 閱 I 讀 1 參 考 圖 示 使 用 HD P- C VD 製 程 形 成 半 導 體 裝 置 之 第 4 画 背 1 I 之 1 5 該 半 導 體 裝 置 包 含 - M0 S 電 晶 體 46 9 其 具 有 —" 沿 著 隔 注 意 1 1 離溝_ 34 , 彼 此 相 互 間 隔 設 置 之 聞極42及源極和汲棰 電 極 40 事 項 1 1 和 4 1 在 電 晶 體 46附 近 之 隔 離 溝 渠 3 4的 位 置 具 有 該 遮 So )1 裝 馬 本 罩 氤 化 物 膜 33 9 氧 化 物 墊 膜 3 2和 偏 壓 氣 化 物 膜 44均 被 回 頁 ^ 1 1 蝕 〇 1 1 對 於 所 得 之 MOS 電 晶 體 4 6 9 發 現 : 因 為 由 於 在 隔 離 溝 1 I 渠 3 4上 角 區 4 3所 曝 露 之 矽 基 板 3 1的 表 面 * 而 造 成 閘 極 電 1 訂 壓 S&7 隨 汲 極 電 流 變 化 » 所 以 會 破 壊 該 電 晶 體 之 特 性 » 詳 1 述 於 下 之 本 發 明 > 將 防 止 矽 表 面 曝 露 在 隔 離 溝 渠 中 〇 1 1 現 在 參 考 附 圖 詳 逑 本 發 明 之 實 施 例 9 參 考 圖 示 本 實 施 1 1 1 例 製 程 步 驟 之 第 5 A 圖 I 先 在 矽 基 板 11 上 連 績 成 長 厚 2 0 〇 A I 1 之 氧 化 物 墊 膜 1 2和 厚 0 . 15 Μ 19之遮罩氮化物膜1 3 , 然後 )線 再 在 該 m 罩 氮 化 物 膜 1 3之 上 » 形 成 一 光 阻 圖 案 1 9 9 接 著 1 1 使 用 此 光 阻 圖 案 1 9 當 作 遮 罩 9 選 擇 性 蝕 刻 該 魃 罩 氮 化 物 1 1 膜 1 3和 氣 化 物 墊 膜 12 9 使 曝 露 出 矽 基 板 1 1 之 表 面 區 9 再 1 I 者 9 藉 由 乾 式 蝕 刻 該 矽 基 板 1 1之 曝 露 區 9 以 形 成 一 深 1 0 . 4 /i m , 寬 0 . 4 ; JL Ώ1 或 更 窄 之 隔 離 溝 渠 1 4 9 此 步 驟 所 成 長 I 之 膜 細 部 圖 示 於 第 6 A 圖 9 其 中 該 氣 化 物 墊 膜 1 2 9 趣 罩 氮 | 化 物 膜 1 3和 光 阻 圖 案 1 9定 -fi 義 實 質 上 充 滿 隔 離 溝 渠 1 4的 1 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS )八4規格(210X297公釐) A7 B7 ^—-- ----- 五、發明説明(7 ) 側壁之邊緣。 因此,如第6B圖所示,例如以1 D°C之溫度,在該隔 離溝渠14之表面上,形成一具有良好披镜特性*而厚 ioooA熱氧化物膜15,此熱氧化物膜15自氣化物塾膜12 之切緣延伸,且覆蓋隔離溝渠14之側壁和底部’該熱氧 化物膜15之厚度最好介於和600A之間’以有效保護 該矽基板,且不會形成鳥嘴效應。 其次,如第5B圖所示,藉由結合高溫氧化技術之LPCVD 技術,在包含熱氧化物膜15和遮罩氮化物膜13表面之晶 _的整個表面上,沉積一薄的CVD氧化物膜16,第6(:圖 為此薄CV.D氧化物膜16之細部圔,其中該CVD氧化物膜16 覆蓋晶圓的整掴表面,也就是直接覆蓋該熱氣化物膜15 和遮罩氮化物膜1 3 〇 再者,藉由使用偏壓沉積条統之HDP_ CVD技術,在介 於約2GQ和約400。0之間的溫度下,及在介於約1和約 lOTorr之間的真空壓力下,在隔離溝渠14中和晶國的其 他部分之上,沉積一镉壓氣化物膜在此步驟中,會 裝— I (請先閲讀背面之注意事項I寫本頁) 訂
-旅- C 經濟部智慧財產局員工消費合作社印製 ,上成上率00處 法本形13功50> 刻基傺膜壓而磨 0 ,17物镐,研 漿角膜化之。械 電斜物氮瓦45機 壓傾化罩00為學 低之氧遮15約化 由。 壓之於度p( 藉45偏近對角C-M 而約該附,之 , ,緣 ,14率率此 17邊1C渠功功因 · 膜之膜溝壓瓦 ,-p 物17物離偏00。 化膜化隔於3550 氧物氣和決,為 壓化 D 中取。約 偏氧CV14度40度 該壓該渠角為角 積偏除溝斜約之 .沉斜移離傾度率 度傾金隔而角功 適以完在,,瓦 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明( ) 理 後 之 偏壓 氣 化物膜 1 7,可以得 到表 面大 致平 担之 偏壓 氣 化 物 膜Π 9 如第5D 圖所示,其 中要 形成 M0S 電晶 體之 組 件 區 2 0僳 由 隔離溝 渠34分隔。 第 7 A 圖為 半 導體裝 置在第6D圖 之步 驟的 細部 國, 其圏 示 C VD 氣化 物 膜16除 了隔離溝渠 14底 部以 外, 幾乎 全部 移 除 > 然而 熱 氧化物 膜1 5因受到 CVD 氣化 物膜 16保 Μ 護9 所 以 基 本上 被 保留下 來,該保留 下來 之熱 氣化 物膜 1 5可 以 有 效 地保 護 矽表面 ,抵抗在〇 P- CVD製 程期 間之 電漿 破 壞 所 沉 積之 CV!)氣化物膜16之厚度最好介於約1 0 0和 約 60 〇 A之間, 尤其是最好介於約2 0 0和 約 4 00 A 之間 ,雖 然 厚 度 較厚 可 以使熱 氧化物膜15有較 佳之 保護 ,且 M0S 電 晶 體 或其 閘 極氣化 物膜能有很 好之 特性 ,但 是厚 約 600A 之 CVD氣 化 物膜16可以得到有 較高 外觀 比之 隔離 溝渠 使 退 化該 偏 壓氧化 物膜17之覆 蓋。 在 第 7 A圖 步 驟之後 ,藉由使用 熱磷 酸之 濕式 蝕刻 法, 蝕 罩 氤化 物 膜13, 然後再使用 氫氟 酸濕 式蝕 刻氣 化物 墊 膜 1 2 ,因 此 最後可 以得到示於 第7B 圖之 結構 對於 此結 構 9 在半導體裝 ;置之隔_溝渠14中, 包含熱氧化物膜 15, CVD氣 化 物 膜 1 6和 偏 壓氧化 物膜1?,這 些膜 都是 建鑕 成長 在隔 離 溝 渠 1 4之 底 部表面 上,該CVD氧化物膜1 5—般傺藉由 HD P - C V 1)製程 自隔離溝渠14的其他部分移除, 如側壁。 如 上 所逑 , 在本發 明之實施例 中, HDP- CVD製程能在 隔 離 溝 渠14之 中,提 供一具有較 高密 度之 偏壓 氣化 物膜 -10- 請 先 閱 讀 背 之 注 項 頁 本紙張尺度適用中國國家標準(CNS〉A4規格(210X297公釐〉 裝 訂 丨線 五、發明説明(9 A7 B7 1 7 ,而C V D氣化物膜1 6能保護熱氣化物膜1 5 ,以保護矽 表而,使其免於HDP-CVD之電漿的傷害,藉由此種技術, 卽使在隔離溝渠之外觀比高達1 . 5或更高的案例中, Η I) P - C V 1)製程也不會使電晶體的特性退化,本實施例之 製程也可以應用到0 . 2 5 # m或1 . 1 8 // si設計規則之半導體 裝置。 CVI)氧化物膜16能提供另一優點,即晶圓在製程間傳 送時,遮罩氮化物膜13可保護而不會吸收靜電,一般而 言,晶圓僳利用載送架傳送,而其上表面傺在載送架之 上,若氮化矽膜沒有被CVD氧化物膜覆蓋,則會造成: 晶圖在傳送期間,由於累積在氤化矽膜上之靜電荷,而 産生靜電的吸收。 本發明之方法亦可應用到除了 MOS裝置以外之雙極電 晶體裝置,快閃式記憶體,DRAM。 因為上述之實施例僅僅是一個範例,所以本發明並不 僅侷限於上述之實施例,而利用那些技術之技藝自其作 簡易修正或改變之各種實施例都在本發明之範圍中。 請 先 閱 讀 背
I 裝 訂 線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CMS ) A4規格(210X297公釐) A7 B7 五、發明説明(、。) 參考符號説明 11 .....矽基板 12 .....氧化物墊膜 13 .....遮罩氮化物膜 14 .....隔離溝渠 15 .....熱氧化物膜 1 6.....CVD氧化物膜 17.....偏壓氣化物膜 19.....光阻圖案 3 1.....矽基板 32.....氧化矽膜 3 3.....遮罩氮化矽膜 34 .....隔離溝渠 35 .....CVD氧化物膜 36 (3a).....空隙 37 .....閘極氧化物膜 38 .....多晶矽 4 0.....源極電極 4 1.....汲極電極 經濟部智慧財產局員工消費合作社印製 42.....閘極 4 3.....上角區 44 .....偏懸氣化物膜 45 .....氧化矽膜 46 .....Μ 0 S電晶體 -12- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐)
Claims (1)
- A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 5 I I 1. 一 種 製 造 半 導 體 裝 置 之 方 法 9 包 含 : 蝕 刻 矽 基 板 之 表 1 商 區 t 以 形 成 隔 離 溝 渠 在 該 隔 離 溝 渠 之 内 壁 上 形 成 1 1 _ 一 熱 氣 化 膜 5 至 少 在 該 熱 氧 化 物 膜 上 沉 積 一 C VD 氣 化 S 請 1 先 |- 物 膜 ; 在 包 含 該 隔 離 溝 渠 内 部 之 該 矽 基 板 上 9 利 用 高 聞 讀 1 密 度 電 漿 C VD技 術 9 沉 積 一 偏 壓 氧 化 物 膜 9 移 除 至 少 嘴 1 1 之 1 保 留 在 該 矽 基 板 某 特 定 準 位 以 上 之 該 偏 壓 氣 化 物 膜 的 注 意 1 I 部 分 9 而 留 下 至 少 由 該 偏 壓 氧 化 物 膜 填 滿 之 該 隔 離 溝 事 項 1 I 再 I 渠 的 部 分 ; 及 形 成 多 個 由 該 隔 離 溝 渠 彼 此 相 互 分 隔 之 寫k 本 組 件 區 等 連 續 之 步 驟 〇 頁 1 1 2 如 申 請 專 利 範 圍 第 1 項 之 方 法 9 其 中 該 熱 氧 化 物 膜 之 1 1 厚 度 係 介 於 約 2 0 0和約6 00 之 間 〇 1 1 3. 如 申 請 專 利 範 圍 第 1 項 之 方 法 9 其 中 該 CVD氧化物膜 訂 之 厚 度 偽 介 於 約 1 0 0和約6 0 0 之 間 〇 4. 如 串 請 專 利 範 圍 第 1 項 之 方 法 更 包 含 一 步 驟 ; 加 熱 1 I 該 矽 基 板 9 使 在 該 矽 基 板 上 形 成 一 熱 氣 化 物 墊 膜 〇 Ί 5. 如 申 請 專 利 範 圍 第 4 項 之 方 法 9 其 中 該 C V D氣化膜沿 1 1 伸 白 在 該 隔 離 溝 渠 上 角 區 之 該 熱 氣 化 物 墊 膜 的 邊 緣 〇 Μ 1 藝'線 W ί 6. 如 串 請 專 利 範 圍 第 1 項 之 方 法 9 其 中 該 膜 之 移 除 步 驟 1 1 包 含 : 化 學 機 械 研 磨 和 濕 式 蝕 刻 〇 1 1 7. —- 種 半 導 p 裝 置 包 含 : 一 有 隔 離 溝 渠 在 其 上 之 矽 基 板 1 5 及 多 個 由 該 隔 離 溝 渠 彼 此 相 互 隔 絶 之 組 件 區 9 在 該 _ ί 1 隔 離 溝 渠 之 中 包 含 連 續 沉 積 在 該 隔 離 溝 渠 底 部 表 面 上 卜 1 之 熱 氣 化 物 膜 9 CVD氧化物膜和偏壓氧化物膜, 該偏 I 壓 氧 化 物 膜 之 密 度 較 該 CVD氧化物膜高。 1 1 -1 3- 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A8 B8 C8 D8 六、申請專利範圍 8. 如申請專利範圍第7項之半導體裝置,其中該隔離溝 渠之長寬比高於約1.5β 9. 如申請專利範圍第7項之半導體裝置,其中該隔離溝 渠之寬度小於約1 . 4 # in。 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02999898A JP3262059B2 (ja) | 1998-02-12 | 1998-02-12 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW400640B true TW400640B (en) | 2000-08-01 |
Family
ID=12291603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088102148A TW400640B (en) | 1998-02-12 | 1999-02-11 | Semiconductor device having a shallow isolation trench |
Country Status (6)
Country | Link |
---|---|
US (1) | US6599811B1 (zh) |
EP (1) | EP0936665A1 (zh) |
JP (1) | JP3262059B2 (zh) |
KR (1) | KR100311708B1 (zh) |
CN (1) | CN1197142C (zh) |
TW (1) | TW400640B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000031264A (ja) | 1998-07-08 | 2000-01-28 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2000323563A (ja) * | 1999-05-14 | 2000-11-24 | Nec Corp | 半導体装置の製造方法 |
JP2001035808A (ja) * | 1999-07-22 | 2001-02-09 | Semiconductor Energy Lab Co Ltd | 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法 |
KR100419753B1 (ko) * | 1999-12-30 | 2004-02-21 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 형성방법 |
US6362098B1 (en) | 2001-02-28 | 2002-03-26 | Motorola, Inc. | Plasma-enhanced chemical vapor deposition (CVD) method to fill a trench in a semiconductor substrate |
US6798038B2 (en) * | 2001-09-20 | 2004-09-28 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device with filling insulating film into trench |
JP2004152851A (ja) * | 2002-10-29 | 2004-05-27 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
DE10311312B4 (de) * | 2003-03-14 | 2007-08-16 | Infineon Technologies Ag | Isolatorstruktur und Verfahren zur Erzeugung von Isolatorstrukturen in einem Halbleitersubstrat |
CN100449799C (zh) * | 2004-09-29 | 2009-01-07 | 晶元光电股份有限公司 | 发光二极管的封装基板的形成方法 |
KR100745987B1 (ko) | 2005-08-09 | 2007-08-06 | 삼성전자주식회사 | 반도체 소자의 트렌치 소자 분리 영역 제조 방법 |
CN101593717B (zh) * | 2008-05-28 | 2011-06-01 | 上海华虹Nec电子有限公司 | 浅沟槽隔离结构的制备方法 |
CN102916024B (zh) | 2012-10-08 | 2015-12-02 | 上海华力微电子有限公司 | 一种形成双深度隔离沟槽的方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6425433A (en) | 1987-07-21 | 1989-01-27 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
JPH02294050A (ja) | 1989-05-09 | 1990-12-05 | Sony Corp | トレンチ埋め込み方法 |
JP2563206B2 (ja) | 1989-07-17 | 1996-12-11 | 日本電信電話株式会社 | 半導体集積回路装置の製造方法 |
JPH04106923A (ja) | 1990-08-27 | 1992-04-08 | Sony Corp | バイアスecr―cvd法による埋め込み方法 |
TW388096B (en) * | 1996-06-10 | 2000-04-21 | Texas Instruments Inc | Integrated circuit insulator and method |
US5726090A (en) * | 1997-05-01 | 1998-03-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gap-filling of O3 -TEOS for shallow trench isolation |
US6001706A (en) * | 1997-12-08 | 1999-12-14 | Chartered Semiconductor Manufacturing, Ltd. | Method for making improved shallow trench isolation for semiconductor integrated circuits |
JPH11220017A (ja) | 1998-01-30 | 1999-08-10 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
-
1998
- 1998-02-12 JP JP02999898A patent/JP3262059B2/ja not_active Expired - Fee Related
-
1999
- 1999-02-11 TW TW088102148A patent/TW400640B/zh not_active IP Right Cessation
- 1999-02-11 EP EP99102632A patent/EP0936665A1/en not_active Withdrawn
- 1999-02-12 US US09/249,556 patent/US6599811B1/en not_active Expired - Lifetime
- 1999-02-12 CN CNB991027647A patent/CN1197142C/zh not_active Expired - Fee Related
- 1999-02-12 KR KR1019990005172A patent/KR100311708B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0936665A1 (en) | 1999-08-18 |
JPH11233614A (ja) | 1999-08-27 |
KR100311708B1 (ko) | 2001-11-02 |
US6599811B1 (en) | 2003-07-29 |
JP3262059B2 (ja) | 2002-03-04 |
CN1226743A (zh) | 1999-08-25 |
KR19990072666A (ko) | 1999-09-27 |
CN1197142C (zh) | 2005-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW426940B (en) | Manufacturing method of MOS field effect transistor | |
TW396520B (en) | Process for shallow trench isolation | |
EP1213757B1 (en) | Integrated circuits having adjacent p-type doped regions having shallow trench isolation structures without liner layers therebetween and methods of forming same | |
TW400640B (en) | Semiconductor device having a shallow isolation trench | |
TW379406B (en) | Shallow trench isolation method | |
TW399293B (en) | A random access memory cell and a method of fabricating RAM cell to reduce oxidation stress | |
TWI492276B (zh) | 併合半導體基材之製造程序 | |
TW507316B (en) | SOI type semiconductor device and method of forming the same | |
TW495907B (en) | Semiconductor device with STI sidewall implant | |
TW400605B (en) | The manufacturing method of the Shallow Trench Isolation (STI) | |
TW391051B (en) | Method for manufacturing shallow trench isolation structure | |
US6313011B1 (en) | Method for suppressing narrow width effects in CMOS technology | |
US6821864B2 (en) | Method to achieve increased trench depth, independent of CD as defined by lithography | |
KR19990010757A (ko) | 반도체 장치의 소자 분리 방법 | |
KR20010046153A (ko) | 반도체장치의 트렌치 구조의 소자분리막 형성방법 | |
US20010012675A1 (en) | Shallow trench isolation process | |
TW483091B (en) | Manufacture method of shallow trench isolation structure | |
KR20030056602A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
TW451399B (en) | Manufacturing method of shallow trench isolation structure | |
KR19980084107A (ko) | 반도체장치의 소자격리방법 | |
KR100451512B1 (ko) | 소자분리막 형성 방법 | |
KR19990038190A (ko) | 반도체장치의 소자격리방법 | |
TW402781B (en) | Shallow trench isolation method in the integrated circuit | |
TW404005B (en) | The isolation structure of combining LOCOS and shallow trench isolation (STI) and the manufacturing method thereof | |
TW479318B (en) | Manufacturing method of shallow trench isolation structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |