TW400588B - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- TW400588B TW400588B TW087112610A TW87112610A TW400588B TW 400588 B TW400588 B TW 400588B TW 087112610 A TW087112610 A TW 087112610A TW 87112610 A TW87112610 A TW 87112610A TW 400588 B TW400588 B TW 400588B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor
- semiconductor wafer
- circuit
- carrier material
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 155
- 235000012431 wafers Nutrition 0.000 claims description 125
- 239000012876 carrier material Substances 0.000 claims description 35
- 230000000875 corresponding effect Effects 0.000 claims description 16
- 239000000872 buffer Substances 0.000 claims description 6
- 230000002079 cooperative effect Effects 0.000 claims description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 239000000758 substrate Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000004020 conductor Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 239000011295 pitch Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 101100452593 Caenorhabditis elegans ina-1 gene Proteins 0.000 description 1
- 208000003251 Pruritus Diseases 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5387—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dicing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
3650pif.doc/008 A7 五、發明説明（（） 本發明是有關於一種半導體元件，且特別是有關於一 種在半導體底材上製造之積體電路所形成之半導體元件。 在製造半導體晶片時，通常是許多相同的積體電路形 成在一個半導體晶圓上的獨立區塊中，然後再將這些區塊 分割開來，因此可以很快哗同時製造出與晶圓上獨立區塊 數量一樣多的大量半導體晶片。 當在一個半導體晶圓上製造許多半導體晶片時，每一 個獨立的半導體晶片所佔的面積越大，在此半導體晶圓的 有限面積所能製造出的半導體晶片也就越少。而當在半導 體晶片發現有缺陷時，就必須將此半導體晶片妄棄。當丟 棄的半導體晶片增多時，半導體晶圓上丟棄的面積即隨之 增多，同時產量也會降低。因此，爲了提高半導體晶圓的 使用率及提高產量，必須儘可能地將由半導體晶圓所分離 的半導體晶片的面積減小。 然而，不管半導體小型化的需求，另一個趨勢是要達 到將半導體晶片整合在體積緊湊的半導體元件中，但卻使 高密度半導體晶片的體積變大。 例如JP-A-05-235092所揭露的半導體元件，即是一 個使用此種半導體晶片的半導體元件的範例。 依照此習知技藝，在一個驅動液晶面板的半導體元件 中，連續地將數個具有相同功能的液晶面板驅動1C晶片 安排在一個承載材料（carrier material)上，並且經由這 些具有相同功能之液晶面板驅動1C導引這些1C晶片之控 制信號，可以減少承載材料上的外部連接端，以及減少安 裝的面積，因而可以使半導體元件的體積減小。 4 本紙張尺度適用中國國家標準（CNS ) A4規格（210x297公釐了 3650pif.doc/〇〇8 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（> ) 然而，要更進一步地減小此種半導體元件之體積時， 必須增加每一Ic晶片到液晶面板的輸出端數目’如此將 會使每一 1C晶片提供輸出端之一邊變長，因而使1C晶片 變得長而扁。. 要達到緊湊（c omp a c t)元件的另一個問題是假如在此 承載材料上有任何有缺陷的1C晶片時’此承載材料上的 所有1C晶片必須丟棄。 1C晶片的細長化會妨礙半導體晶圓之較佳利用及產量 之提高。其理由如後，因爲長方形的1C晶片是形成在實 際爲圓形的半導體晶圓上，未使用的區域是保留在半導體 晶圓的邊緣部份。相對於方形的1C晶片，當長寬比大於1 時，亦即細長化，具有相同面積之長方形晶片會有較大的 未使用面積。 因此需要一種製造半導體元件之技術，以使半導體晶 圓能較佳地利用及提高產量。 除了要儘可能利用半導體晶圓及提高產量外，亦要尋 找一種技術，以使連接1C晶片之輸出端與承載膠帶上之 端點之導線電路之可靠度能夠提昇，並且進而增加生產良 率。 本發明採用下述之配置來解決上述問題。 本發明之特徵爲將一個電子電路功能分割成數個半導 體晶片，且將這些半導體晶片連接起來，以在一個單—的 承載膠帶上形成一整體結構。 爲達成本發明之上述和其他目的，本發明提出一種半 導體元件，包括複數個半導體晶片，於每一該半導體晶片 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ——.--------^------1T------#. 0, . . (請先閲讀背Φ之注意事項再t本頁) 3650pif.doc/008 A7 B7 五、發明説明（J ) 具有形成於其上之達成一特定功能之電子電路之分割的電 路部份；以及一單一承載材料，用以固定該些半導體晶片 部份’其中該些電路部份彼此間爲電性連接，以使固定在 該承載材料上之半導體晶片部份之該些電路部份形成該電 子電路。 依照本發明’具有該特定功能之該電子電路是由該些 半導體晶片所形成’並且該些半導體晶片爲電性連接，用 以在固定該些半導體晶片之該承載材料上達成該特定功 能。 因此可以減少該些半導體晶片之面積，較之習知技術 還小’且可大幅改進半導體之細長化。如此，在一個半導 體晶圓的有限面積上實際可得到的半導體晶片數目變得更 多’並且因此可以增進半導體晶片部份的製造以及由承載 材料上的晶片連接後所形成之半導體元件之產量可以提 .昇。 因爲在承載材料上的1C電路原來是用來達成特定功 能之電路’假設在一個半導體晶片有任何的缺陷，必須捨 棄此承載材料上的整個1C電路。在此情況下，所丟棄的 電路數量和以前一樣。 依照本發明之另一種半導體元件，包括複數個半導體 晶片’其外形通常爲長方形，在每一個晶片之一個邊緣具 有複數個輸入端，而在另一個邊緣具有複數個輸出端；〜 承載材料，用以將該些半導體晶片固定成一列，並使瓊些 半導體晶片上之輸入端及輸出端排成一列，且於承載材料 具有對應於半導體晶片上之輸入端及輸出端之輸入電極及 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） —.—------裝------訂------線 (請先鬩讀背面之注意事項再頁) 經濟部中央標準局員工消費合作社印製 3650pif-cloc/008 A7 五、發明説明（4 ) 輸出電極；以及一導線電路，包括第一導線電路部份及第 二導線電路部份’每一第一導線部份連接該承載材料上之 一個輸出電極與該半導體晶片之一個輸出端，每一第二導 線部份連接該承載材料上之一個輸入電極與該半導體晶片 之一個輸入端。· « 該承載材料上之輸出電極之間距比對應之該半導體晶 片上之該些輸出端之間距還要寬，並且連接於輸出電極與 輸出端之間的每一第一導線部份包括一第一直線部份、一 斜線延伸部份、以及一第二直線部份，該第一直線部份以 垂直於該半導體晶片之邊緣部份從一輸出端向該半導體晶 片外部延伸’該些直線部份彼此間之距離相等之間距向外 延伸，該斜線延伸部份由該直線部份之外端以與該直線部 份具有一角度延伸出來、該第二直線部份由該斜線延伸部 份之外端延伸出來直到對應之輸出電極。 該些半導體晶片以縱向排列地固定在該承載材料上， 且平均地間隔一預定距離。 藉由將複數個半導體晶片排列在一個承載材料上，在 每一個晶片的一側提供複數個輸出端，可以在一個緊湊的 空間實現高密度的電路積體化，並且在承載材料上提供對 應於該輸出端之輸出電極。 第一導線電路部份用以連接承載材料上之輸出電極與 對應之半導體晶片上之輸出端，爲了確保第一導線電路部 份的可靠性，在第一直線部份之間、斜線延伸部份之間、 及第二直線部份之間必須提供相等的間距。 爲了避免半導體元件的尺寸變大，必須使輸出電極在 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央檩準局員工消費合作祍印製 3650pif.doc/008 A7 B7 五、發明説明（么） 排列方向之距離及寬度避免增加。 另外，爲了確保輸出電極與電子元件之間的電性連 接，例如液晶面板，必須提供輸出電極間較寬的間距。 在具有與複數個半導體晶片之總輸出端數目相同數量 之輸出端之單一半導體晶片，爲了避免半體元件變大，例 如在半導體晶片上之輸出端的列與承載材料上之輸出電極 的列之間的間距要保持一預定値的條件下，假若試圖將輸 出電極間的間距變寬，第一導線電路部份的斜線延伸部份 的傾斜角度會變大，並且相對於傾斜角的增加，斜線延伸 部份的間距會變小，這樣將會使得此導線電路部份的可靠 性變差。 因此，在一個單一半導體晶片的第一導線電路部份， 是不可能滿足上面所提的三個要求的。 相對的，假如複數個晶片之間保持適當的間距，將其 輸出端分割與分佈開來，且排成一列，則可以達到上面所 提之三個要求。使用此種配置，可以提供緊湊高密度的半 _體元件，具有良好的可靠性而不用增加元件尺寸。 這些獨立的半導體晶片可以是提供相同功能的ic晶 片’例如液晶面板驅動用的1C晶片。更進一步，這些1C 晶片可以形成長方形的外形，並且可以縱向排列成一直 歹’經由此配置，可以改善固定的功效。 當在每一半導體晶片上提供共同端來連接這些半導體 晶片’這些共同端可以用承載材料上的第二導線電路部份 $連?妾。經由此種方法，信號輸入端的數目、信號輸出端 白勺數目' 及電源輸入端的數目可以跟具有一電子電路功能 τ___ 8 本紙張 CNS) A4W210X297-公釐) ' (請先®讀背啬之注意事項再I本頁) —裝. ,tT_ '線_ 3650pif.doc/008 A7 B7 ； 五、發明説明（ί ) .的一個半導體元件在分割成數個晶片之前一樣。 II I " HI I -I —^1 I - - i I (請患閲讀背面之注意事項再本頁} 可以在每一半導體晶片上提供分支端，用來經由第二 導線電路部份連接至共同端。 半導體晶片上的共同端可以經由多層導線技術連接至 分支端。 半導體晶片上的共同端與分支端可以對稱於鏡像中心 線對稱排列。經由此種配置，可以簡化第二導線電路部份， 而不會在第二導線電路部份造成會使電路複雜化的相交。 在半導體晶片上的分支端的電路可以包括緩衝器，以 避免信號衰減。
爲讓本發明之上述和其他目的、特徵、和優點能更曰月 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作# 細說明如下。. R -訂. 圖式之簡單說明： 第1圖是本發明之第一實施例的半導體元件之禾曹 圖。 第2圖是本發明之第二實施例的半導體元件之示鸯 圖。 桌3圖是本發明之第三實施例的半導體兀件之示章 經濟部中央標準局員工消費合作社印製 圖。 、扈 第4圖是本發明之第四實施例的半導體元件之示裔 圖。 弟5圖是本發明之第五實施例的半導體兀件之示寧 圖。 第6圖是本發明之第六實施例的半導體元件之示脅 9 本紙張尺度適用中國國家襟準（CNS ) A4規格（2丨〇χ 297公釐)一 一~~~~~ --- 3650pif.d〇c/008 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（ο ) 圖。 第7圖是本發明之半導體元件之部份放大的示意圖。 第8圖是本發明之半導體元件之部份放大的示意圖。 圖式中標示之_簡單說明： 10 半導體元件· 11承載材料 11a 橋接部份 12,12'晶片部份 12a,12b,12c分離晶片部份 13 扣鏈齒孔 U元件孔 15 半導體底材 16輸出端 17 輸入端 18,18’共同端 19 連接線 19a分支線 20 輸出電極 21輸入電極 22 第一導線電路部份 22a第一直線部份 22b 斜線延伸部份 22c第二直線部份 23 第二導線電路部份 24a導線 24b 分支線 25緩衝器 較佳實施例 以下將參照所附之圖式說明本發明之較佳實施例。 第一實施例 請參照第1圖，其繪示依照本發明一第一實施例的一 種半導體元件之示意圖。 依照本發明之半導體元件（semi conductor device) 10 包括承載材料（carrier material)ll及數個固定在固定材 料上的晶片部份（chip portion)12。在本說明書中所述之 每一實施例中，兩個晶片部份12的橫向長度皆同樣爲L。 本紙倀尺農適用中國國家檩準（CNS ) A4規格（210X297公釐）
365 0pif.doc/008 A7 五、發明説明（？） 半導體元件10爲承載於承載材料11的液晶面板驅動 器，其承載材料爲膠帶自動黏著（Tape Automated Bonding，簡稱 TAB)膠帶。 TAB膠帶11具有單一而長的元件孔（devi ce hoi e) 14， 在TAB膠帶11的扣鏈齒孔（sprocket hole)13之間順著兩 個邊緣部份橫向延伸。一對長而窄的晶片部份12安置在 元件孔14，晶片部份12通常爲扁平的長方形。 例如，兩個晶片部份12，按晾它們的長邊方向彼此排 成一排，相隔的距離爲D。 兩個晶片部份12的半導體底材（semiconductor subStrate)15都提供積體電路部份（未顯示出），構成一般 所熟知的液晶面板的驅動電路。此兩個電路部份達到一個 特定之功能。 在每一晶片部份12的一邊，積體電路部份的輸出端 (output terminal) 16按照固定間距排成一直線，在晶片 部的另一邊，是積體電路的輸入端（input terminal) 17按 照固定間距排成一直線。兩個晶片部份12具有共同端 (c〇腿on t e rm i n a 1) 18，位於彼此互相靠近之一端，並且 兩個晶片部份12之對應的共同端18以連接線（connec t i ng Hne)19互相連接，用以當連接電路。 經由此液晶面板驅動器之半導體底材15外部的共同 端18所形成之電性連接，兩個晶片部份12在電氣特性上 變成單一的晶片，並且當成單一的驅動電路來工作。晶片 部份12包括這兩個分離的積體電路部份，而功能爲單一 的驅動電路，其對應於一個整合傳統驅動電路之2L長的 本紙張尺度適用中國國家標準（CNS )八4規格（210X297公釐） 3650pif.doc/008 A7 B7 五、發明説明（彳） 半導體底材的兩個橫向分割部份。 在TAB膠帶11的一個邊緣部份，對應於輸出端16的 輸出電極（output electrode)20排成一直線，平行於輸出 端16的列，並且與晶片部份12間隔一固定的距離，這些 輸出電極20之間爲等距的閒隔。 在’ TAB膠帶11的另一個邊緣部份，對應於輸入端I7 的輸入電極（input electrode)21排成一列，平行於輸入 端17的列，輸入電極21間爲等距的間隔，並且其中有些 輸入電極21當成電源供應電極，而其他的輸入電極21則 做爲輸入信號或輸出入信號之電極。 輸出端16及對應之輸出電極20由形成在TAB膠帶11 的第一導線電路部份（first lead circuit portion)22 連 接，另一方面，輸入端17與對應之輸入電極21由形成在 TAB膠帶11的第二導線電路部份（second lead circuit port ion)23 連接。 以第1圖所示爲例，由半導體底材15的輸入端Π向 外延伸的第二導線電路部份23，以直角由半導體底材I5 的邊緣部份延伸至輸入電極21。 另一方面，每一第一導線電路部份22包括第一直線 部份（first straight portion)22a、斜線延伸部份 (diagonally extending portion)22b、及第二直線部份 (second straight portion)22c，其中由半導體底材 15 的輸出端16向外延伸的第一直線部份22a，以直角由半_ 體底材15的邊緣部份延伸出來，斜線部份22b則由直'線 部份22a的末端以一角度延伸出來，而第二直線部份2% 本紙張尺度適用中S國家標準（CNS ) A4規格（210X297公釐） 3650pif.doc/008 A7 B7 >、發明説明（（b ) 是由斜線延伸部份22c的末端延伸出來直到對應之輸出電 極20。 第一導線電路部份22的斜線延伸部份22b，對稱於每 一晶片部份12中間部份的鏡像線段（imaginary iine)對 稱排列。每一斜線延伸部f兮22b以一傾斜角度由第一直線 部份22a延伸，並且向離開鏡像線段的方向延伸。 因此，由線段部份22a、22b、及22c所構成的第一導 線電路部份22彼此之間保持相等的間距。 元件孔14塡入一般所熟知的樹脂，用以封裝晶片部 份12 ’以使晶片部份12穩固安全的固定。 在使用一個長約2L的單一晶片的傳統半導體元件。 假若試圖增加斜線延伸部份22b的傾斜角度，以增加輸出 電極之間的間距’而又要使輸出電極與晶片之間的距離保 持在一預定的値W，如此將會降低第一導線電路部份22的 .可靠度，而有危險。 相對的’依照本發明的半導體元件10，具有相隔距離 D的兩個分離的晶片部份12，所以此距離可用以提供輸出 電極20之間較大的間隔。因爲此原因，導線部份22a及22c 可以連接而不會減少斜線延伸部份22b之間的間隔，且可 使輸出電極20與晶片部份12之間的距離保持在預定之値 W 〇 因此TAB膠帶11上的輸出電極之間的間距可以加寬， 而不用增加TAB膠帶11的尺寸。 加寬輸出電極20之間的間距可以確保及便於這些電 極與液晶面板之連接端的連接，並且更能增進電性連接的 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） 3650pif.doc/008 A7 B7 五、發明説明（（丨） 可靠性。 第一導線電路部份22的整合部份22a、22b、及22c 之間的距離可以確保’卻又可以避免增加TAB膠帶11的 外形尺寸。結果’可以不用加大半導體元件1〇的尺寸而 能加寬lii出鼠極20 ·間的間距，並且不會犧牲第一導線電 路部份22的可靠度。 ‘ 更進一步，可減少TAB膠帶11的大小，而不會減少 輸出電極20間的距離’亦不會減·少第一導線電路部份22 的整合部份22a、22b、及22c之間的距離。 另外’使用的半導體晶片部份12的長度爲L，約爲傳 統半導體晶片的長度的一半，並且經由連接在兩個半導體 底材15製造的積體電路部份，使依照本發明之液晶驅動 器可以具有和以單一驅動電路構成之傳統驅動電路晶片的 相同功能。 因此，可以實際地在單一的半導體晶圓上製造出較多 數的晶片’每一個包括兩個半導體晶片部份12，所以可以 降低半導體元件10的製造成本。 寧二窗施例 請參照第2圖’其所繪示爲本發明之第二實施例的示 意圖。 在第一實施例中，連接兩個晶片部份12的共同端18 的連接線19爲位於元件孔14。相對於第一實施例，在第 2圖則是爲每一晶片部份12形成一個尺寸較小的元件孔 14a，並且連接線19可以確實地固定在TAB膠帶11上的 兩個元件孔之間的橋接部份（b r i dge po r t i on) 11 a，因此 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） 經濟部中央標準局員工消費合作社印製 3650pif.doc/008 A7 ____B7____ 五、發明説明（p) 可以增進連接線19的持久性及可靠性。 第三實施例 請參照第3圖，其所繪示爲本發明之第三實施例的示 意圖，當成共同端18的連接電路的連接線19可以使用如 圖所示之排放法。共词端18可當成兩個輸入端Π —樣’ 安排在晶片部份12的另一邊緣，並且將連接線19當成兩 條第二導線電路部份23，放在TAB膠帶11上。 第四實施例 請參照第4圖，其所繪示爲本發明之第四實施例的示 意圖，當作共同端之間的連接電路的分支線（branch line) 19a，可以從由共同端18開始的第二導線部份23(23a) 或是當成共同端的輸入端17延伸出來，並且共同端I8或 17可以經由分支線19a連接。 第五實施例 在第一至第四實施例中，敘述了由兩個晶片部份12 構成的液晶面板驅動器的情況。相對於上述實施例’ 照第5圖，其所繪示爲使用三個分離的晶片部份（divided chip port ion) 12a、12b、及1.2c，並經由連接線丨9連接 晶片部份12的共同端18。 在此第五實施例中，可以將驅動器設計成由三個 的晶片部份12組成，並且這些構件晶片部份12可 線路19連接在一起，而當成一個單一的驅動器工作。 因此，與第一至第四實施例比較，第五實施例中的年1 導體元件10更有利於製造大型的驅動器，並且可以使用 較小的半導體晶片部份12。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背'面之注意事項再本頁) 裝. 訂 3650pif.doc/008 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（ο ) 箠·六實施例 除了將複數個晶片部份12以電性連接在一起，以達 到單一電路的功能’例如一個驅動功能，亦可以像第6圖 的第六實施例一樣，在一個TAB膠帶11上提供數個晶片 12' ’每一晶片121提供相辱且獨立的驅動電路功能。 因爲每一晶片12 '的功能爲一個驅動電路，連接晶片 12’的共同連接線可以除去不用。然而，晶片12,之間的共 同控制信號、電源供應、或類似的連接線可以提供於承載 材料11上或是其外部。 在個別的晶片12'中亦可包括不同功能的積體電路。 然而，如上所述，依同樣標準及同樣尺寸之相同功能，將 晶片12'裝在相同的TAB膠帶，可以簡化元件固定的設計 及製造的程序。 H七實施例 爲了簡化兩個晶片部份的當作共同端的輸入端之間的 連接，能將多層導線技術應用在晶片部份12(或晶片12') 是更適切的。 如第7圖所示爲本發明之第七實施例中一部份放大之 示意圖。在每一晶片部份12上排成一列的是用做串接資 料信號的輸出入端17、共同端18、及連接至共同端Μ之 分支端18,，其中共同端18及分支端18'原來是輸入端的 一部份。 在輸入端18及181之間，連接在兩個晶片部份12之 間的輸出入端17，以及那些共同端18與分支端’是 以對稱於每一晶片12的中心線排列。一對一對應的共同 (請先間讀背面之注意事項再t本頁) 裝·
,1T .線 本紙尜尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） A7 B7 3650pif.doc/008 五、發明説明（（4 ) 端18與分支端18'是經由從共同端18延伸出來的內部導 線（wi r i ng) 24a的分支線24b連接。 使用一般所熟知的形成積體電路不可或缺的多層導線 技術，晶片部份12的導線（24a及24b)可以輕易地交叉佈 線而不會產生短路現象。， 因爲晶片部份12上的導線（24a及24b)可交叉佈線， 可在晶片部份12之間裝設所需的導線，而不會導致第二 導線部份23如一般在TAB膠帶11上之單層導線所引起的 複雜度。 如第7圖所示之第七實施例之半導體元件10，所顯示 的情況爲複數個晶片部份12形成一個單一液晶面板驅動 器的功能。在第7圖中的晶片部份12的位置，可以使用 具有單一液晶面板驅動器功能的晶片12'來代替。 箆八實施例 請參照第8圖，可在內部導線24a分支出來的分支線 24b中插入一般所熟知的緩衝器（buffer)25，以避免經分 支線傳送的電子信號的衰減。經由插入緩衝器，可以消除 因爲分支線的扇出（fan out)所產生的信號衰減效應。 以上所敘述之實施例是有關於本發明在液晶面板驅動 器的應用，但他們只是用來當做說明的範例而已，而本發 明可以應用在包括各種形式的積體電路的半導體元件。 依照如上所述之本發明，輸出端分成與複數個半導體 晶片數目一樣多的組群，並且半導體晶片以適當距離固定 成一列。如此可以增加生產良率，提高導線電路部份的可 靠度，避免整個半導體元件的尺寸變大，可確保輸出端之 I 7 本紙張尺度適用中國國家標準（CNS〉A4規格（210X297公釐） (請先鬩讀t面之注意事項再本頁) 訂 經濟部中央標準局員工消費合作社印製 365〇pif.doc/0〇8 A 7 _ B7 五、發明説明（（（） 間有較寬的距離，因此可以提供體積緊湊、高可靠度、及 較低成本之半導體元件。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍內，當可作少許名更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 (請先閲讀背面之注意事項再1#^本頁) •裝. 訂 -痒- 經濟部中央標準局員工消費合作社印製 一張 ;紙 ί本 適 鮮
Claims (1)
- 經濟部中央標隼局員工消費合作社印製 A8 3650pif.doc/008 B8 C8 D8 六、申請專利範圍 1. 一種半導體元件，包括： 複數個半導體晶片，於每一該半導體晶片具有形成於 其上之達到一特定功能之電子電路之分割的電路部份；以 及 一單一承載材料，用以固定該些半導體晶片部份； 其中該些電路部份彼此間爲電性連接，以使固定在該 承載材料上之半導體晶片部份之該電路部份形成該電子電 路。 2. —種半導體元件，包括： 複數個半導體晶片，於每一該半導體晶片具有形成於 其上之達到一特定功能之電子電路之分割的電路部份； 一單一承載材料，用以固定該些半導體晶片部份；以 及 複數個連接電路，用以作爲該此電路部份之電性連 接，以使固定在該承載材料上的分別的半導體晶片部份上 的該些電路部份形成該電子電路。 3. 如申請專利範圍第1項所述之半導體元件，其中該 半導體晶片部份之形狀爲長方形。 4. 如申請專利範圍第1項所述之半導體元件，其中該 承載材料爲TAB膠帶。 5. —種半導體元件，包括： 複數個半導體晶片，其外形通常爲長方形，每一該半 導體晶片之其中一邊緣具有複數個輸出端，另一邊線具有 複數個輸入端； 一承載材料，用以將該些半導體晶片部份固定成一 ------------Λν-------訂·------ο (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 3 650pif.doc/008 A8 B8 C8 D8 六、申請專利範圍 列’使該些半導體晶片之該些輸入端及該些輸出端排成一 列’並且該承載材料具有輸入電極及輸出電極提供給該些 半導體晶片之對應之該些輸入端及該些輸出端；以及 一導線電路，包括第一導線電路部份及第二導線電路 部份，每一第一導線部份連接該承載材料上之一輸出電極 與該半導體晶片之一輸出端’每一第二導線部份連接該承 載材料上之一輸入電極與該半導體晶片之一輸入端， 其中該承載材料上之輸出電極之間距比對應之該半導 體晶片之該些輸出端之間距還要寬，並且連接於輸出電極 與該些輸出端之間的每一第一導線部份包括一第一直線部 份、一斜線延伸部份、以及一第二直線部份，該第一直線 部份以垂直於該半導體晶片之邊緣部份從一輸出端向該半 導體晶片外部延伸，該些直線部份彼此間之距離相等之間 距向外延伸，該斜線延伸部份由該直線部份之外端以與該 直線部份具有一角度延伸出來、該第二直線部份由該斜線 延伸部份之外端延伸出來直到對應之輸出電極。 6. 如申請專利範圍第5項所述之半導體元件，其中該 些半導體晶片之形狀通常爲扁平之長方形，縱向排成一 列，且彼此間分開約對應於其縱向長度之一距離。 7. 如申請專利範圍第5項所述之半導體元件，其中於 每一該半導體晶片上，提供複數個共同端，用以連接該些 半導體晶片，且在該第二電路部份提供複數個分支線，用 以連接對應之共同端。 8. 如申請專利範圍第5項所述之半導體元件，其中於 每一該半導體晶片上，提供複數個共同端’用以連接該些 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) t I! 經濟部中央標準局員工消費合作社印製 A8 3650pif.doc/008 B8 __§__ 六、申請專利範圍 半導體晶片，且在該半導體晶片上提供數數個分支端，經 由該些分支線連接至該些共同端，該些分支線爲晶片上導 線。 9. 如申請專利範圍第7項或第8項所述之半導體元 件，其中在一個半導體晶片上之該共同端及該分支線與在 另一個半導體晶片上之該共同端及該分支線爲對稱於通過 該些半導體晶片之中心線排列。 10. 如申請專利範圍第8項所述之半導體元件，其中 連接該些分支端與該些共同端之晶片上導線係以多層導線 技術形成。 11. 如申請專利範圍第8項所述之半導體元件，在該 些分支線插入緩衝器以避免信號衰減。 1111.-----οΐ (請先閱讀背面之注意事項再填寫本頁) 訂： 0. 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）□〇400588400588400588400588400588
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31578797A JP3985016B2 (ja) | 1997-10-31 | 1997-10-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW400588B true TW400588B (en) | 2000-08-01 |
Family
ID=18069562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW087112610A TW400588B (en) | 1997-10-31 | 1998-07-31 | Semiconductor device |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6054763A (zh) |
| EP (1) | EP0915514B1 (zh) |
| JP (1) | JP3985016B2 (zh) |
| KR (1) | KR100368699B1 (zh) |
| DE (1) | DE69841156D1 (zh) |
| TW (1) | TW400588B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003330041A (ja) * | 2002-05-10 | 2003-11-19 | Sharp Corp | 半導体装置及びそれを備えた表示パネルモジュール |
| US7679003B2 (en) * | 2005-05-24 | 2010-03-16 | Nec Electronics Corporation | Carrier tape |
| EP1850456B1 (en) | 2006-04-27 | 2013-07-03 | Suntech Generator Co., Ltd | Rotor of generator or motor |
| JP4837513B2 (ja) * | 2006-10-04 | 2011-12-14 | シャープ株式会社 | 半導体パッケージの製造方法、及び表示装置の製造方法 |
| JP5285934B2 (ja) * | 2008-03-11 | 2013-09-11 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| KR101306839B1 (ko) * | 2011-11-24 | 2013-09-10 | 이재하 | 신호 분기 기판을 갖는 프로브 카드 |
| US9508617B2 (en) * | 2012-03-02 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test chip, test board and reliability testing method |
| JP6081256B2 (ja) * | 2013-03-27 | 2017-02-15 | シチズン時計株式会社 | マトリックス光学装置 |
| KR102394796B1 (ko) * | 2016-10-26 | 2022-05-06 | 주식회사 엘엑스세미콘 | 멀티칩 구조의 반도체 장치 및 그를 이용한 반도체 모듈 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2402995A1 (fr) * | 1977-09-12 | 1979-04-06 | Thomson Csf | Dispositif d'interconnexion de micro-circuits |
| JPS61284951A (ja) * | 1985-06-11 | 1986-12-15 | Matsushita Electronics Corp | 半導体装置 |
| US4868634A (en) * | 1987-03-13 | 1989-09-19 | Citizen Watch Co., Ltd. | IC-packaged device |
| JPH01205457A (ja) * | 1988-02-10 | 1989-08-17 | Nec Corp | システム化半導体装置 |
| JP2882143B2 (ja) * | 1991-12-10 | 1999-04-12 | 富士電機株式会社 | 半導体装置の内部配線構造 |
| JPH05235092A (ja) * | 1992-02-24 | 1993-09-10 | Nec Corp | 半導体集積回路のｔａｂテープ |
| JPH05335451A (ja) * | 1992-05-28 | 1993-12-17 | Mega Chips:Kk | 半導体装置 |
| JP2960276B2 (ja) * | 1992-07-30 | 1999-10-06 | 株式会社東芝 | 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 |
| JP3263863B2 (ja) * | 1992-08-11 | 2002-03-11 | ソニー株式会社 | ハイブリッドｉｃ用基板とこれを用いたハイブリッドｉｃの製造方法 |
| JPH06151685A (ja) * | 1992-11-04 | 1994-05-31 | Mitsubishi Electric Corp | Ｍｃｐ半導体装置 |
| JP2875122B2 (ja) * | 1992-11-20 | 1999-03-24 | 株式会社東芝 | リ−ド・キャリア |
| US5917236A (en) * | 1995-12-08 | 1999-06-29 | Hewlett-Packard Company | Packaging system for field effects transistors |
-
1997
- 1997-10-31 JP JP31578797A patent/JP3985016B2/ja not_active Expired - Fee Related
-
1998
- 1998-07-14 US US09/115,261 patent/US6054763A/en not_active Expired - Lifetime
- 1998-07-28 EP EP98114094A patent/EP0915514B1/en not_active Expired - Lifetime
- 1998-07-28 DE DE69841156T patent/DE69841156D1/de not_active Expired - Lifetime
- 1998-07-31 TW TW087112610A patent/TW400588B/zh not_active IP Right Cessation
- 1998-10-23 KR KR10-1998-0044629A patent/KR100368699B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0915514A2 (en) | 1999-05-12 |
| KR100368699B1 (ko) | 2003-04-11 |
| JP3985016B2 (ja) | 2007-10-03 |
| EP0915514B1 (en) | 2009-09-16 |
| DE69841156D1 (de) | 2009-10-29 |
| JPH11135555A (ja) | 1999-05-21 |
| US6054763A (en) | 2000-04-25 |
| EP0915514A3 (en) | 1999-11-03 |
| KR19990044900A (ko) | 1999-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6300997B1 (en) | Liquid crystal display device having an IC chip mounted on a narrow film wiring board | |
| TW463140B (en) | Connection structure of display device with a plurality of IC chips mounted thereon and wiring board | |
| JPH05121643A (ja) | 固体メモリモジユール及びこのようなモジユールを含むメモリデバイス | |
| JPH0550134B2 (zh) | ||
| JP4641141B2 (ja) | 半導体装置、ｔｃｐ型半導体装置、ｔｃｐ用テープキャリア、プリント配線基板 | |
| TW400588B (en) | Semiconductor device | |
| JP2568748B2 (ja) | 半導体装置 | |
| JPH1131717A (ja) | 半導体チップ及びそれを備えた表示装置 | |
| JP3123616B2 (ja) | 液晶表示装置の実装方法 | |
| US6404478B1 (en) | Liquid crystal display having capacitors on a substrate with equal resistance conductors electrically connecting the capacitors to a chip | |
| JPH04216589A (ja) | 電子回路の接続構造 | |
| JP2730536B2 (ja) | 液晶表示装置 | |
| JP3350352B2 (ja) | 配線パターンを有する半導体装置の支持基体 | |
| JP3154810B2 (ja) | 液晶表示装置 | |
| JP2002134644A (ja) | 半導体集積回路装置搭載用基板 | |
| JPH11307902A (ja) | 回路基板 | |
| JP3246129B2 (ja) | 半導体素子の製造方法 | |
| US6759732B1 (en) | Semiconductor device with circuit cell array and arrangement on a semiconductor chip | |
| JP3769979B2 (ja) | 表示パネル及びそれを備えた表示装置 | |
| JP3298345B2 (ja) | 半導体装置 | |
| JP3019497B2 (ja) | 半導体装置とその製造方法 | |
| JP2823031B2 (ja) | 平面実装構造 | |
| JP3361993B2 (ja) | 液晶表示装置 | |
| JP2001057375A (ja) | 半導体装置の接合構造 | |
| JPH04267361A (ja) | リードレスチップキャリア |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |