TW384473B - Method to operate a memory-cell device - Google Patents

Method to operate a memory-cell device Download PDF

Info

Publication number
TW384473B
TW384473B TW086109979A TW86109979A TW384473B TW 384473 B TW384473 B TW 384473B TW 086109979 A TW086109979 A TW 086109979A TW 86109979 A TW86109979 A TW 86109979A TW 384473 B TW384473 B TW 384473B
Authority
TW
Taiwan
Prior art keywords
layer
silicon
lattice
thickness
dielectric
Prior art date
Application number
TW086109979A
Other languages
English (en)
Inventor
Reisinger Hans
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW384473B publication Critical patent/TW384473B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator

Description

Q r. 38^4^3 A7 B7 五、發明説明（12) •..':-原貨質内溶 經濟部中央標準局貝工消费合作社印製 晶 體 所 具 有 之 導 通 電 壓 值 的 距 離 為 3伏特時， 導通 壓位 準 之 間 的 距 離 為 1 . 5伏特· 。導通電颳位準經通10年後之 時 間 性 漂 移 在 原 始 導 通 電 壓 位 準 為 3 . 5伏特時為- 1000 奄 伏 (Π V) » 在 原 始 導 通 電 壓 位 準 為 0 伏 時 為50 a v 0 為 了 在 起 始 吠 態 中 將 資 訊 以 1 si 1S之寫入時間寫入記憶 體 晶 格 中 » 則 介 於 + 1 0伏和+ 14伏 之 間 的 電壓 位準 須 腌加 至 閘 極 電 極 〇 為 了 謓 出 資 訊 * 一 方 面 可 計 算 記 憶 體 晶格 之専 通 電壓 位 準 f 另 一 方 面 可 計 算 此 種 流 經 電 晶 體 之電 流與 胞 加至 閘 極 電 極 之 控 制 電 壓 的 相 鼷 性 〇 Λ-Α* 付 號 對 照 表 1 , 1 ' 基 體 2, 2 ' 源 極 區 3, 3 1 汲 極 區 4 , 4 ' 通 道 區 5 , 5 ' -- 層 式 介 電 質 6, 6 ' 閘 極 電 極 51,51' 第 Si 〇2 - 層 52 ,52 ’ Si 3 N4 - 層 53 ,53 ' 第 二 Si 0 2 一 層 -14- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS〉A4坎洛（210X297公着> 五、發明説明（1 ) A7 B7 為了長久地篇存實料，通常使用永久性EEPR0H-晶格。 可使用各種不同之技術來製成E EPROM-晶格（例如誧參閲 Lai 等人所發表之 IEDM Tech. Dig.· 1986 ,第 580-583 頁 經濟部中央標準爲貞工消费合作社印製 在所諝SON OS-晶格或MHOS-晶格中一方面使用特殊之 M0S-電晶體作為記憶體晶格，此種H0S-霄晶鼸含有闸極 介電質，其至少包含位於閛槿電棰下方之氮化矽鼷从及 介於氮化矽層余通道區之間的氧化矽層。«荷載髖須儲 存在氮化矽匾中Μ便儲存資訊。 在S0H0S-晶格中氧化矽層之厚度最大為2.2η·(奈米>。 氮化蚱層之»度在現代S0H0S-記憶髖中通常大約為1〇ηΒ 。在矽層和«極電極之藺大部份設有另一層氧化矽 層，其厚度為3ηιι至4n«。此種永久性記億醑晶格在電性 上是可寫入及拭除的。在窝入通程中，在閛極霄®上施 加一種電壓，使得電荷載體可由基髓經由最大厚度為 2.2nB之氧化矽層而穿越至氮化矽層中◊為了進行拭除 過程•閘極電極須Μ下述方式配置：雔存在氮化矽層中 之電荷載髏可經由2ηι«厚之氧化矽層而穿越至通埴區中， 且相反導電型之電荷載體可由通埴區經由氧化矽曆而穿 越垄氮化矽層中。 SO N0S-晶格之賁料保持時間S 10年。此種時間對許多 應用（例如齡存資料於電腦中）而言太短。 可使用具有浮動閛極之EEPR0M-晶格Μ取代S0H0S-晶 格。埴_合應用在資料須要保持較長時間之情況中。在 -3- ----------裝------訂-----「線ί ^ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS > AUt樁<210x297公羞） 經濟部中央標準局貝工消费合作社印装 A7 B7_五、發明説明（2 ) 此種記憶體晶格中，介於MOS-罨晶蹬之控制用閜極霣棰 和通道S之間配置一價浮動閛極霣極，此一浮動阐捶霣 極完全由介電質所圍缡。資訊Μ轚荷載醱之形^皤存在 浮動Μ極電極上。此種亦可表示成PLOTOX-晶格之記憶 體晶格在霄桂上是可寫入且拭除的。此種控制用閛極電 捶須與一種電位相連接，使得罨荷載Η由通埴區流至（ 即，寫入 > 浮動閛極電極或使電荷載艚由浮動閛極電居 流至（即，拭除）通道區中。此種FLOTOX-晶格之資料保 持時間小於150年。 但和S0M0S-晶格比較時，此種FL0T0X-晶格在構造上 是複雜的。此外，此種FL0T0X-晶格之空間霈求較S0H0S -晶格者堪大，瑄是因為此種控制用m極霣極必須在·側 面上與上浮動閘極電磨相重疊。最後，到FL0T0X-晶格 之所謂輻射硬度是有限的，輻射硬度是以所儲存之電荷 對於外部輻射源及/或電磁場之不敏感度 n，sensitivity)來表示 〇 為了在FL0T0X-晶格中提高儲存密度.建議將資訊K 多值邏輯之概念來餘存（例如請參閲Lai等人所發表之 IDEM Tech. DU.，1986 第 580-583頁）。於是須儲存多 於3俚之邏輯值，使每一理輯值明確地覼於MOS-霣晶Μ 之導通電壓值。在程式化過程中，依據即將儲存之理輯 值藉注入不同之霉荷董來調整各種辱通電壓值。 本發明之目的是提供一種方法Μ操作記憶體晶格配置 •相對於先前技藝而言可提高記惬體密度，且可使賁料 -4 - Ία I~ n I n H ^ 111 I 钉| I I~"線 { ^ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逍用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 經濟部中央標準局員工消费合作社印«. 五、發明説明（3 ) 保持之畤間最少為150年。 依據本發明，此目的係藉申請専利範麵第1項之方法 來達成。其它形式則可由申誧專利範圃各附驅項得知。 在本發明之方法中使用一種記憶體晶格配置·此種記 億釅晶格分Sll含有M0S-電晶艚（其具有源極g，通道區， 汲搔區）·閘極介霄質和閘槿電極，閜極電槿具有三層式 介霄質K作為W極介電質。此三層式介電霣包括第一臛氧 化矽層，氮化矽層和第二曆氧化矽曆。氮化矽層配置在 此二層氣化矽層之間。第一層氣化矽層和第二層氧化矽 層分別具有至少3η·之厚度。 使用在本發明之方法中的記植髗晶格和傅统S0H0S-^ 格之不同點為：第一層氧化矽層（其配置在H0S-霄晶體 之通道區和氮化砂層之間）之厚度至少為3na。在傅统之 5«01^-晶格中此一厚度最大為2.211·。 在本發明之方法中，使用下述觐酤：在傅统之S0K0S-晶格中，霣荷移動是經由第一曆氧化矽層•特別是經由 直接穿透和修正之Povler-Hordheia-穿透來進行。直接 穿透和修正之Fowler-Nordhei·-穿透的穿透機率W及經 由埴些穿透機構之電荷移動所產生之霉流強度主要是和 穿透之位障厚度（即，第一層氧化矽層之厚度）K及霣場 有W。由於在傳統S0K0S-晶格中第一磨氧化矽層最大為 2.2η·,第二氧化矽層為3至4nn之間，在電壜小於10MV/ cn時，電流主要是經由第一氧化矽層之直接穿透而來。 資訊之寫入和拭除是藉此種直接穿透之爾流來完成，埴 -5 - --------------裝-- ( (請先閲讀背面之注$項再填寫本頁) 、tr -線_ 本纸張尺度逍用中國國家揉丰（CNS > A4规格（210X297公釐） A7 B7 經濟部中央標準局*C工消費合作社印製 五、發明説明（4 ) 1 和 閛 極 電 極 相 對 應 之 配 置 有 U 〇 1 1 在傳統S0H0S- 晶 格 中 * 來 白 直 接穿透之此 種 穿 透電 流 1 I 不 須 m 極 鼋 極 配 置 亦 可 烴 由 第 一 層氣化矽暦由k化矽層 請 ! 流 至 通 埴 區 0 須 確 定 的 是 « • 此 種 直接穿透之 電 k 對資 料 先 閲 1 I 讀 I 之 保 持 期 間 是 具 有 決 定 性 的 〇 背 1 I 之 1 此 外 » 在 本 發 明 之 方 法 中 須 用 到的是：此 種 直 接穿 透 注 意 1 I 之 穿 透 機 率 會 隨 厚 度 逐 m 缗 加 之 第一氧化矽 層 而 大大 地 事 項一 1 V I 再 1 I 降 低 且 在 厚 度 至 少 為 3 η 時會變成非常小。在厚度為3 η η 填 1 裝 1 I 時 ， 直 接 穿 透 之 穿 透 機 率 大 的 小 於厚度為2n 時之106 寫 本 頁 倍 〇 1 1 由 於 在 本 發 明 之 方 法 中 所 使 用 之E植體晶 格 中 第一 層 I 氧 化 矽 層 和 第 二 層氧社砂曆之厚度分別至少為 3n 毚* 則在 1 訂 1 此 種 記 億 體 晶 格 中 可 大 大 地 遴 免 電荷載體由 氮 化 矽層 經 由 直 接 穿 透 而 移 動 至 閛 極 電 極 或 移動至通道 區 〇 即， 儲 1 | 存在氮化矽層中之電荷實際上可不受限制地保持著。 資 1 1 料 保 持 在 此 種 晶 格 中 之時間因此明顯地較傳统S0N0S- 晶 1 ' 1 格 中 所 保 持 之 時 間 堪 長 〇 其保持間>1000年， 傳統S0H0S 線 | -晶格中者為10年£ ) 1 1 須 考 慮 的 是 : 本 發 明 之 方 法 中 所使用之記 憤 體 晶格 中 1 1 之 H0S- 電 晶 體 的 導 通 電 m m 時 間 而漂移至較 高 之 值。 此 J I 種 専 通 電 壓 之 僱 移 顯 示 = 儲 存 在 氮化矽層中 之 電 荷並 未 1 1 損 耗 〇 反 之 » 此 種 儲 存 在 氮 化 矽 層中之電荷 會 往 基體 方 1 I 向 游 動 〇 1 1 由 於 本 發 明 之 方 法 中 所 使 用 記 憶賭晶格之 第 一 氧化 矽 1 1 6- 1 1 1 1 本紙張尺度適硒肀國·家尊奉（CNS > A4規格（210X 297公釐） A7 B7 經濟部中央梯準局貝工消費合作社印笨 五、發明説明 (5 ) 1 1 曆 和 第 二 氣 化 矽 m 之 m 度 分 別 至 少 為 3n . 霣荷載臞纆 1 1 I 由 此 二 m 氧 化 矽 曆 之 直 接 穿 的 穿 逋 m 率 是 非 常小的。 霣 1 1 箱 載 體 經 由 第 一 氧 化 矽 隳 成 第 二 氧 化 矽 曆 之 移 動 現 象 只 1 1 先 1 會 經 由 Fc \ V ] e r -N 0 Γ d h e i a · 穿 透 來 雄 行 0 電 荷 載 «Β 經 由 聞 讀 1 « Fc V ] e r -Η 0 Γ dhe ί B _ 穿 透 之 移 動 現 象 所 產 生 之 轚 流 強 度 只 背 面 1 | 之 1 1 和 所 施 加 之 電 場 強 度 有 闞 » 其 明 顯 地 和 穿 透 位 陣 之 厚 度 注 ί I 無 明 ♦ 即 • 和 第 一 氣 化 矽 層 成 第 二 氧 化 矽 蹰 之 厚 度 無 U ° 再 1 ^v 1 在 本 發 明 之 方 法 中 9 各 種 趣 輯 值 分 別 配 靨 於 M0S- 電 晶 f 本 1 1 髏 之 各 種 導 通 電 壓 位 準 〇 由 於 資 料 保 持 很 長 之 時 間 » 因 頁 1 I 此 這 些 導 通 電 壓 位 準 非 常 穩 定 * 因 此 每 一 伏 特 可 設 置 多 1 1 a 價 導 通 轚 壓 位 準 〇 1 Ί 瑄 些 導 霣 電 壓 位 準 之 間 可 具 有 相 同 成 不 同 之 距 離 〇 由 1 訂 於 較 大 之 専 通 霣 懕 位 準 的 漂 移 (dr if t)較其它較小者堪 1 大 則 Μ 下 述 方 式 定 義 専 通 轚 m 位 準 是 有 利 的 • 相 邮 之 1 1 導 it 電 壓 位 準 之 間 的 距 離 嫌 導 通 電 壓 位 準 之 壜 加 而 增 加0 1 I 依 據 此 種 實 施 形 式 * 記 憶 艟 晶 格 具 有 由 η - 摻 雜 之 矽 ，金 1 圈 或 金 靨 矽 化 物 所 構 成 之 阐 極 霣 極 〇 在 此 種 記 憧 體 晶 格 線 I 中 $ 由 Fo wl e r -N or dh e i 酸_ 穿 透 而 來 之 電 子 是 霣 荷 載 鼸 移 1 1 I 動 之 主 要 成 份 而 與 所 施 加 之 電 場 的 捶 性 無 闢 〇 即 » 腌 加 1 1 正 電 壓 或 施 加 負 轚 壓 於 閛 極 電 極 時 > 則 在 氮 化 矽 層 中 之 I Fo w ler -H 0Γ dh e i 蘿- 穿 透 中 m 可 產 生 許 多 霣 子· 若 正 電 懕 施 1 1 加 於 閘 極 電 m » 酣 瑄 些 電 子 由 通 道 區 經 由 第 一 氧 化 矽 曆 1 1 穿 透 至 氮 化 矽 層 中 0 反 之 ψ 若 負 霣 壓 胞 加 於 閛 棰 霣 極 $ 1 1« 電 f 經 由 Fo v 1 e r -N 0 Γ dh e i m -7- 穿 透 而 由 閛 極 電 極 經 由 第 1 1 1 1 1 1 本紙張尺度適用中國國家榡準（CNS > A4規格（210X297公釐） 經濟部中央標準局貝工消費合作社印裝 A7 _B7_ 五、發明説明（6 ) 二氧化矽層穿适至氮化矽暦中。 由於在此種記億體晶格中與施加至閘棰電極之電壓棰性 無闋之此種經由Fowler-Nordhein -穿透之電子'移動至氮 .化矽靥中，則己移動至氮化矽層中之電子不會再遠離。 記億髏晶格因此具有很長之資料保持時間》導通電壓位 準在此段時間很穩定，因此在4伏特之電壓範圍中可設 置64傾導通電壓位準》 * '· ' / 在此種記憧臞昂格中，第一層氧化矽曆和第二曆氧化 矽曆之厚度差異最好是在0.5η·和1η·之間的範画中。第 一曆氧化矽曆和第二曆氧化矽蹰中厚度較小者是介於3ηβ 和6η·之間的範圍中。氮化砂層之厚度至少是5η·。 在本發明之另一實施形式中使用一種紀镱髖晶格，其 ! 具有由Ρ+ -摻雜之矽所構成之阐極電極。和上述第一種 實施形式中所使用之由η-摻雜之矽或金鼷所構成的閛極 霣極相比較時，藉由Ρ+ -摻雑，則理想情況中霣子在閛 極電極中之佔有率（occupation probability)大約降低 10 倍。因此餹存在記憶體晶格中之資訊在電性上是可 拭除的。在拭除«程中由於«子之佔有率降低•則® 子不能由閘棰電極穿透至氮化矽曆中。本發明之記愤® 晶格的拭除過程因此是*1¾洞由蠼道區經由第一氣化0 曆穿透至氮化矽層Μ及藉電子由氮化矽盾穿透至通道1^ 來完成。具有多鬣子W極霣掻之記憧Η晶格中，另有其 它電子由W極電搔穿适至氮化矽曆中，瑄些霣子在拭除 過程中同樣必須被中和。此種轚子流在此處所使用之記 _ 8 - 本紙張尺度適用中國國家標準（〇阳）八4規格<2丨0*297公1) (請先閲讀背面之注意Ϋ項再填寫本頁) -裝· 訂 經濟部中央標準局貝工消费合作社印笨 A7 ____B7__五、發明説明（7 ) 憶饉晶格中以下述方式加Μ抑制：閛植電植中之霣子數 利用l>+-摻雜之矽而降低。與具有多電子閛極霣極之記 憶體晶格比較，在此種記植髓晶格中進行拭除過程所須 之時間大約可降低105倍。 與具有多電子閜極霄極之記憶體晶格比較，當然在此 情況中由氮化矽層往外藉由直接穿透所造成之霣荷犋耗 會高出許多數量級。因此毎一伏特只能設有較少數目之 導通霄壓位準。在数最级為1秒之拭除時間中，在4伏 特之範圃中可設有4至8俚導通電壓位準。 在拭除時間小於30秒之情況下，則在此種記憧《晶格 中設置厚度介於3.2η 和4η 之第一氧化矽Β和第二氧化 t 矽曆是有利的。 利用本發明之方法可操作記憶體晶格配置，fc種記憶 體晶格配置通常具有Μ矩陣形式配置之許多相同記憶臞 晶格。 此記憧髖晶格中之M0S-堪晶艚不但能Μ平面式MOS-電 晶體構成•而且亦能以垂直式MOS-電晶體構成。 本發明Μ下將依據實施例和蹰式作咩细說明。匾式籣 (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 線_ 格 矗 體 憶 記 之 體 晶 霣 I S 0 ΗΟ成 式構 面矽 平之 有雑 具摻 - β η 一 由 : 示極 下顯轚 如蘭極 明 1 閛 說第其 0 ο 成 Μιβ汲Μ 了 Ψ ^ 0 冑ili® 接 具4源 種+p有 一 由設 示極中 顯轚 1 画極體 2阐基 第其在
格 晶 髖 憶記 之 體 晶S- 两 S 是 如 例 區二 此 /1- 3 匾 極 本紙張尺度逍用中國國家揉率{ CNS ) Α4規格（2!0><297公釐） 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（8 ) 摻雜），請參開第1匾，其中基體1至少在紀憶體晶格之 區域中含有單晶矽。在源極區2和汲櫥匾3之間設有通 埴區4。源極區2,通埴區4和汲極區3例如相鄰地置在 基體1之表面上，但它們亦可配置成垂直之層序列。 在通道區4之上配置一種三層式介電質，此三層包括 第一3〖0;2-層51,3：13114-層52以及第二5丨02-層53,第一 Si 〇5_層51配置在通道區4之表面上且厚度為3至6nn, 最好是5η».在第一 S i〇2-層51之表面上配置si3N4-層52, 其厚度至少為5η»,最好是8ηι«。在Si3H4 -餍52之表面上 I 配置第二Si 層53,其厚度較第一 Si 02-曆52之厚度大 0.5至1η·,即，其厚度介於3.5ηι»和6.5na之閾，最好是 4.5n〇 在三層式介電質5之表面上配置一涸由例如n+-摻雜 之多晶矽所構成之閘極電極6。閘棰電棰6之厚度例如為 200η·且摻雜物質之欉度例如爲1〇21cbT3。 閜極電極6亦可由金靨（例如，鋁）或砂化金鼷（例如， TiSi^所構成。 為了操作一種具有許多相同記憶體晶格之記憶體晶格 配置，例如第1圖所示，則資訊須以多值理輯（例如， 26 =32個值）之方式儲存。因此，例如在3,2伏特之導通 電壓範圃中須定義32涸導通電壓位準。例如，適合之方 式如下： Ί— —J I J— Ί— I I 裝— I I I I 訂 I I I —— I 線- - (請先閲讀背面之注意事項再填寫本頁) -10- 本紙張又度適用中國國家橾準（CNS > A4規格（210X297公釐） 五、發明説明（9 ) A7 B7 經濟部中央標準局貝工消費合作社印製 9通電壓位準之罐號 導踅壓位準 ( V ) 0 400 1 442 2 488 3 538 4 592 5 650 6 712 7 778 8 848 9 922 10 1000 11 1082 12 1168 13 1258 14 1352 15 1450 16 1552 17 1658 18 1768 19 1882 20 2000 21 2122 22 2248 23 2378 24 2512 25 2650 26 2792 27 2938 28 3088 29 3242 30 3400 31 3562 ί——.1[———裝------訂------ (請先閲讀背面之注意事項再填寫本頁) 11- 本紙依疋度4Λ肀國«家揉率（CNS ) A4規格（2丨0X297公釐） 經濟部中央標準局員工消費合作社印製 _B7__五、發明説明（10 ) 在相鄺之導通電壓位準之間的距離_逐澌增加之導通 電壓位準而增加。在最小専通電壓位準0.4伏特（volt) 時位準間之距離是 0.04 volt - ' ，導通電壓位準為3, 4伏特時其距離是0.i5 vo It。導通電 壓位準經過10年後由時間所造成之溧移（drift)在原始 導通電壓位準2伏持時是25bv(奄伏 >,在原始導通電壓 位準3 . 5犾特時是42bv。 為了寫入資訊，刖寫入時間為lms(毫秒）時須胞加 11.5伏特至15.5伏特之間的電壓位準至閜捶電極。 為了謓出資訊，一方面可計算記憶體晶格之導通電壓 位準。另一方面可計算流繫電晶骽之II流對施加於W極 電極之控制電壓的闞係。 在記億體晶格之區域中至少包含單晶矽之此種基體1’中 設有例如η-摻雜之源極區2'和汲極區3’（誧參閲第2圈） 。在源極區2’和汲極區3’之間設有通道區4·。源極區2· ,通道區4’和汲極區3’例如相鄰地配置在基體1’之表面 上，但它們亦可配置成垂直式之層序列。 在通道區4'上方配置一種三層式介電質，其含有第一 510?-層51',5131<4-層52'和第二51〇2-曆53’。第一51〇2 -層51 ·配置在通道區4 ·之表面上且厚度為3 . 2至4 η β ,最 好是3.5nn°Si3N4-層52·配置在第一Si〇2~層51·之表面 上且厚度至少為5ηπι,最好是8nn。第二Si02-層53'配置 在Si3fi4-層52·之表面上且其厚度在3.5nm和6.5nm之範 圍中，最好是4.5nm0 -12- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 五、發明説明（11 ) 在三層式介電質5’之表面上配置一種由P+ -摻雑之多 晶矽所構成之閛極電掻6’。閛極電極6’之厚度例如為 200nm且摻雜物質之濃度例如為5X 1 0 2Q c «Τ3。 為了操作此種具有許多相同記憶髓晶格之記憶體晶格 配置，如第2圖所示，則資訊須Μ多值埋輯（例如22 = 4個值）之方式儲存。因此例如在4伏特之導通電壓範圍 中可定義4個導通電壓位準。例如，下述方式是遘當的： (請先閲讀背面之注意事項再填寫本頁) .裝· 訂 經濟部中央標準局員工消費合作杜印製 相鄰導通電壓位準之間的距離随導通電壓位準至氮化矽 層中沒有儲存電荷之情況下此種HOS-電晶髖所具有之導 通電壓值之逐漸增加的距離而增加。 導通電壓位準至氮化矽層中沒有儲存電荷之情況下此 種MOS -電晶體所具有之導通電壓值的最小距離為0.5伏 特時，導通電壓位準之間的距離為1 . 0伏特。導通電 壓位準至氮化矽層中沒有儲存電荷之情況下此種K0S-電 -1 3- 導通電壓" .位準之^號 導通電鼴 位準（伏特） 在10年中之時 間性漂移（毫伏> 0 0.0 + 50 1 1.0 -100 2 2.0 -400 3 3.5 -1000 本紙張尺度適用中國國家標準（CNS )八4«1禧（2丨0X297公釐）
Q r. 38^4^3 A7 B7 五、發明説明（12) •..':-原貨質内溶 經濟部中央標準局貝工消费合作社印製 晶 體 所 具 有 之 導 通 電 壓 值 的 距 離 為 3伏特時， 導通 壓位 準 之 間 的 距 離 為 1 . 5伏特· 。導通電颳位準經通10年後之 時 間 性 漂 移 在 原 始 導 通 電 壓 位 準 為 3 . 5伏特時為- 1000 奄 伏 (Π V) » 在 原 始 導 通 電 壓 位 準 為 0 伏 時 為50 a v 0 為 了 在 起 始 吠 態 中 將 資 訊 以 1 si 1S之寫入時間寫入記憶 體 晶 格 中 » 則 介 於 + 1 0伏和+ 14伏 之 間 的 電壓 位準 須 腌加 至 閘 極 電 極 〇 為 了 謓 出 資 訊 * 一 方 面 可 計 算 記 憶 體 晶格 之専 通 電壓 位 準 f 另 一 方 面 可 計 算 此 種 流 經 電 晶 體 之電 流與 胞 加至 閘 極 電 極 之 控 制 電 壓 的 相 鼷 性 〇 Λ-Α* 付 號 對 照 表 1 , 1 ' 基 體 2, 2 ' 源 極 區 3, 3 1 汲 極 區 4 , 4 ' 通 道 區 5 , 5 ' -- 層 式 介 電 質 6, 6 ' 閘 極 電 極 51,51' 第 Si 〇2 - 層 52 ,52 ’ Si 3 N4 - 層 53 ,53 ' 第 二 Si 0 2 一 層 -14- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS〉A4坎洛（210X297公着>

Claims (1)

  1. A8 BS C8 D8 : 祕 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 第86109979號「操作記億艨晶格配置之方法」専利案 (88年9月修正> Λ申請專利範圍 1. 一種操作記億晶格配置之方法，其特傲為： -使用MOS-電晶體作為記億體晶格，M0S_霉晶體含有 三層式介電質Θ以作為蘭極介電質，三層式介電質包 括第一氧化矽層（51)，氡化矽餍（52)以及第二氣化砂 層（53),其中第一氣化砂層（51)和第二氣化砂層（53) 分別具有至少3η·之厚度， -為了儲存資訊，須使用一種具有多於二籲蘧輯值之 多值邏輯，其中為了將邏輯值寫入記億醴晶格中，則 對醮於各逸輯值之電荷量須分別經由Fowler-Nordhei -穿透而沈積在閘極介霣質上且儲存在閘極介電質中， 此種電荷會在M0S-霣晶齷中産生對應於此邋輯值之導 通電壓位準。 2. 如申請專利範圍第1項之方法，其中相鄰導通電壓位 準之間的距離随導通罨壓位準之增加而增加。 3. 如申請專利範圍第1或第2項之方法 其中 _第一氣化矽層（51)和第二氧化矽層（53)之厚度差異 是在0.5nn和lna之範圍中， 一第一氣化矽層（51)和第二氣化矽層（53)中之厚度較 小者是在3ηπ和6ηη之範鼷中。 (請先閲讀背面之注意事項再填寫本頁) -4. 、1Τ 本紙張尺度適用中國國家標準（CNS > Α4規格（210Χ297公釐） A8 BS C8 D8 : 祕 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 第86109979號「操作記億艨晶格配置之方法」専利案 (88年9月修正> Λ申請專利範圍 1. 一種操作記億晶格配置之方法，其特傲為： -使用MOS-電晶體作為記億體晶格，M0S_霉晶體含有 三層式介電質Θ以作為蘭極介電質，三層式介電質包 括第一氧化矽層（51)，氡化矽餍（52)以及第二氣化砂 層（53),其中第一氣化砂層（51)和第二氣化砂層（53) 分別具有至少3η·之厚度， -為了儲存資訊，須使用一種具有多於二籲蘧輯值之 多值邏輯，其中為了將邏輯值寫入記億醴晶格中，則 對醮於各逸輯值之電荷量須分別經由Fowler-Nordhei -穿透而沈積在閘極介霣質上且儲存在閘極介電質中， 此種電荷會在M0S-霣晶齷中産生對應於此邋輯值之導 通電壓位準。 2. 如申請專利範圍第1項之方法，其中相鄰導通電壓位 準之間的距離随導通罨壓位準之增加而增加。 3. 如申請專利範圍第1或第2項之方法 其中 _第一氣化矽層（51)和第二氧化矽層（53)之厚度差異 是在0.5nn和lna之範圍中， 一第一氣化矽層（51)和第二氣化矽層（53)中之厚度較 小者是在3ηπ和6ηη之範鼷中。 (請先閲讀背面之注意事項再填寫本頁) -4. 、1Τ 本紙張尺度適用中國國家標準（CNS > Α4規格（210Χ297公釐） 六、申請專利範圍 A8 B8 C8 D8 極 閘 之 成 構 所 f 砂 e 之 Π _二三 5 雜 為慘 少η-至 由 度 有 厚 具 iL別 2)分 (5體 層 晶 矽 電 化S-氮M0 經濟部智慧財產局員工消費合作社印製 極。 4如申請專利範圍第3項之方法，其中使用一種具有2n 個值之多值邏輯，其中η是介於2和6之間。 5. 如申請專利範圍第1或第2項之方法，其中 -第一氣化矽層（51’）和第二氧化矽層（53’）之厚度差 異是介於0.5 ηΒ和Inn之範圍中， -第一氣化矽層（51’）和第二氣化矽層（53’）中之厚度 較小者是介於3.2nn和4n*之範圍中， -氮化矽層（52’）之厚度至少是5»!«^ -MOS-電晶體分別具有由P+ -摻雜之矽所構成之閘極電 極（6，）〇 6. 如申請專利範圍第5項之方法，其中在閘極電極（6’） 中之P+ -摻雜之矽具有至少1 xi0~ciT3之摻雜物質 濃度。 7. 如申請專利範圍第5項之方法，其中使用一種具有2n 傾值之多值邏輯，其中η介於2和3之間。 8. 如申請專利範圔第6項之方法，其中使用一種具有2η 値值之多值邏輯，其中η介於2和3之間。 (請先閲讀背面之注意事項再填寫本頁)
    本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
TW086109979A 1996-08-01 1997-07-15 Method to operate a memory-cell device TW384473B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19631154 1996-08-01

Publications (1)

Publication Number Publication Date
TW384473B true TW384473B (en) 2000-03-11

Family

ID=7801541

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086109979A TW384473B (en) 1996-08-01 1997-07-15 Method to operate a memory-cell device

Country Status (7)

Country Link
US (1) US6137718A (zh)
EP (1) EP0916138B1 (zh)
JP (1) JP2000515327A (zh)
KR (1) KR20000005467A (zh)
DE (1) DE59704729D1 (zh)
TW (1) TW384473B (zh)
WO (1) WO1998006101A1 (zh)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL125604A (en) 1997-07-30 2004-03-28 Saifun Semiconductors Ltd Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge
US6633496B2 (en) 1997-12-12 2003-10-14 Saifun Semiconductors Ltd. Symmetric architecture for memory cells having widely spread metal bit lines
US6430077B1 (en) 1997-12-12 2002-08-06 Saifun Semiconductors Ltd. Method for regulating read voltage level at the drain of a cell in a symmetric array
US6633499B1 (en) 1997-12-12 2003-10-14 Saifun Semiconductors Ltd. Method for reducing voltage drops in symmetric array architectures
US6348711B1 (en) 1998-05-20 2002-02-19 Saifun Semiconductors Ltd. NROM cell with self-aligned programming and erasure areas
US6215148B1 (en) 1998-05-20 2001-04-10 Saifun Semiconductors Ltd. NROM cell with improved programming, erasing and cycling
US6429063B1 (en) 1999-10-26 2002-08-06 Saifun Semiconductors Ltd. NROM cell with generally decoupled primary and secondary injection
JP4697993B2 (ja) * 1999-11-25 2011-06-08 スパンション エルエルシー 不揮発性半導体メモリ装置の制御方法
JP4899241B2 (ja) * 1999-12-06 2012-03-21 ソニー株式会社 不揮発性半導体記憶装置およびその動作方法
US6356482B1 (en) * 2000-02-24 2002-03-12 Advanced Micro Devices, Inc. Using negative gate erase voltage to simultaneously erase two bits from a non-volatile memory cell with an oxide-nitride-oxide (ONO) gate structure
US6490204B2 (en) 2000-05-04 2002-12-03 Saifun Semiconductors Ltd. Programming and erasing methods for a reference cell of an NROM array
US6396741B1 (en) * 2000-05-04 2002-05-28 Saifun Semiconductors Ltd. Programming of nonvolatile memory cells
JP4002712B2 (ja) * 2000-05-15 2007-11-07 スパンション エルエルシー 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法
EP2988331B1 (en) 2000-08-14 2019-01-09 SanDisk Technologies LLC Semiconductor memory device
JP4346228B2 (ja) * 2000-09-21 2009-10-21 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US6614692B2 (en) 2001-01-18 2003-09-02 Saifun Semiconductors Ltd. EEPROM array and method for operation thereof
US6677805B2 (en) * 2001-04-05 2004-01-13 Saifun Semiconductors Ltd. Charge pump stage with body effect minimization
US6636440B2 (en) 2001-04-25 2003-10-21 Saifun Semiconductors Ltd. Method for operation of an EEPROM array, including refresh thereof
US6936887B2 (en) * 2001-05-18 2005-08-30 Sandisk Corporation Non-volatile memory cells utilizing substrate trenches
US6900085B2 (en) * 2001-06-26 2005-05-31 Advanced Micro Devices, Inc. ESD implant following spacer deposition
US6593624B2 (en) 2001-09-25 2003-07-15 Matrix Semiconductor, Inc. Thin film transistors with vertically offset drain regions
DE10140758A1 (de) * 2001-08-20 2003-04-24 Infineon Technologies Ag Speicherelement für eine Halbleiterspeichereinrichtung
JP4198903B2 (ja) * 2001-08-31 2008-12-17 株式会社東芝 半導体記憶装置
US6643181B2 (en) 2001-10-24 2003-11-04 Saifun Semiconductors Ltd. Method for erasing a memory cell
KR100977592B1 (ko) * 2001-10-31 2010-08-23 쌘디스크 코포레이션 유전체 저장 엘리먼트를 사용하는 다중상태 비휘발성집적회로 메모리 시스템
US6897522B2 (en) * 2001-10-31 2005-05-24 Sandisk Corporation Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements
US6925007B2 (en) * 2001-10-31 2005-08-02 Sandisk Corporation Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements
US6885585B2 (en) * 2001-12-20 2005-04-26 Saifun Semiconductors Ltd. NROM NOR array
US6583007B1 (en) 2001-12-20 2003-06-24 Saifun Semiconductors Ltd. Reducing secondary injection effects
AU2003263748A1 (en) * 2002-06-21 2004-01-06 Micron Technology, Inc. Nrom memory cell, memory array, related devices and methods
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US6826107B2 (en) 2002-08-01 2004-11-30 Saifun Semiconductors Ltd. High voltage insertion in flash memory cards
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US6912163B2 (en) * 2003-01-14 2005-06-28 Fasl, Llc Memory device having high work function gate and method of erasing same
US6885590B1 (en) * 2003-01-14 2005-04-26 Advanced Micro Devices, Inc. Memory device having A P+ gate and thin bottom oxide and method of erasing same
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US6956768B2 (en) * 2003-04-15 2005-10-18 Advanced Micro Devices, Inc. Method of programming dual cell memory device to store multiple data states per cell
JP4040534B2 (ja) * 2003-06-04 2008-01-30 株式会社東芝 半導体記憶装置
JP3724648B2 (ja) * 2003-10-01 2005-12-07 セイコーエプソン株式会社 半導体装置の製造方法
US7276408B2 (en) * 2003-10-08 2007-10-02 Texas Instruments Incorporated Reduction of dopant loss in a gate structure
KR20050069124A (ko) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 에스오엔오에스 소자 및 그 제조방법
US7164177B2 (en) * 2004-01-02 2007-01-16 Powerchip Semiconductor Corp. Multi-level memory cell
US7540167B2 (en) 2004-07-08 2009-06-02 Dean Murphy Condensed water production system
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
JP4684719B2 (ja) * 2005-04-07 2011-05-18 パナソニック株式会社 半導体記憶装置
JP5001578B2 (ja) * 2005-06-30 2012-08-15 ラピスセミコンダクタ株式会社 半導体記憶装置及び半導体記憶装置の製造方法
EP1746645A3 (en) 2005-07-18 2009-01-21 Saifun Semiconductors Ltd. Memory array with sub-minimum feature size word line spacing and method of fabrication
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US7790516B2 (en) 2006-07-10 2010-09-07 Qimonda Ag Method of manufacturing at least one semiconductor component and memory cells
KR100810614B1 (ko) * 2006-08-23 2008-03-06 삼성전자주식회사 디램 셀 모드 및 비휘발성 메모리 셀 모드를 갖는 반도체메모리 소자 및 그 동작방법
RU2330011C1 (ru) * 2007-03-01 2008-07-27 Общество с ограниченной ответственностью "Еврохим-СПб-Трейдинг" Способ получения фенола и ацетона
WO2009112894A1 (en) * 2008-03-13 2009-09-17 S.O.I.Tec Silicon On Insulator Technologies Substrate having a charged zone in an insulating buried layer
US9391084B2 (en) 2014-06-19 2016-07-12 Macronix International Co., Ltd. Bandgap-engineered memory with multiple charge trapping layers storing charge
US9627395B2 (en) 2015-02-11 2017-04-18 Sandisk Technologies Llc Enhanced channel mobility three-dimensional memory structure and method of making thereof
US9478495B1 (en) 2015-10-26 2016-10-25 Sandisk Technologies Llc Three dimensional memory device containing aluminum source contact via structure and method of making thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3979582A (en) * 1974-09-17 1976-09-07 Westinghouse Electric Corporation Discrete analog processing system including a matrix of memory elements
JPS5346621B2 (zh) * 1974-10-21 1978-12-15
JPS58102394A (ja) * 1981-12-15 1983-06-17 Citizen Watch Co Ltd 記憶装置
US4870470A (en) * 1987-10-16 1989-09-26 International Business Machines Corporation Non-volatile memory cell having Si rich silicon nitride charge trapping layer
JPH05110114A (ja) * 1991-10-17 1993-04-30 Rohm Co Ltd 不揮発性半導体記憶素子
US5436481A (en) * 1993-01-21 1995-07-25 Nippon Steel Corporation MOS-type semiconductor device and method of making the same
US5539690A (en) * 1994-06-02 1996-07-23 Intel Corporation Write verify schemes for flash memory with multilevel cells
JP3635681B2 (ja) * 1994-07-15 2005-04-06 ソニー株式会社 バイアス回路の調整方法、電荷転送装置、及び電荷検出装置とその調整方法
JP3336813B2 (ja) * 1995-02-01 2002-10-21 ソニー株式会社 不揮発性半導体メモリ装置
JPH0945094A (ja) * 1995-07-31 1997-02-14 Nkk Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
EP0916138B1 (de) 2001-09-26
US6137718A (en) 2000-10-24
JP2000515327A (ja) 2000-11-14
WO1998006101A1 (de) 1998-02-12
DE59704729D1 (de) 2001-10-31
KR20000005467A (ko) 2000-01-25
EP0916138A1 (de) 1999-05-19

Similar Documents

Publication Publication Date Title
TW384473B (en) Method to operate a memory-cell device
US7273784B2 (en) Scalable high density non-volatile memory cells in a contactless memory array
EP0311773B1 (en) Non-volatile memory cell
US7964909B2 (en) Scalable high density non-volatile memory cells in a contactless memory array
CN101821849B (zh) 存储器单元、电子系统、形成存储器单元的方法及对存储器单元进行编程的方法
US7867850B2 (en) Enhanced multi-bit non-volatile memory device with resonant tunnel barrier
US8228725B2 (en) Memory utilizing oxide nanolaminates
JP5459999B2 (ja) 不揮発性半導体記憶素子、不揮発性半導体装置及び不揮発性半導体素子の動作方法
US7358137B2 (en) Memory devices including barrier layers and methods of manufacturing the same
JPH0748553B2 (ja) 半導体装置
CN103180952B (zh) 存储器电荷存储结构中的吸气剂
US20050167734A1 (en) Flash memory devices using large electron affinity material for charge trapping
US5640345A (en) Semiconductor memory device and fabrication process
TW411624B (en) Structure, operation and manufacturing method of flash memory cell through channel writing and erasing
TWI473253B (zh) 具有連續電荷儲存介電堆疊的非揮發記憶陣列
US6772992B1 (en) Memory cell structure integrated on semiconductor
JPH0548115A (ja) 半導体不揮発性記憶装置
US20230085754A1 (en) Memory device
KR20000029662A (ko) 비휘발성메모리셀
KR20000035785A (ko) 비휘발성 메모리 셀
EP0851509A2 (en) Nonvolatile semiconductor memory device
TW439231B (en) Multi-level memory cell
JPH0555600A (ja) 半導体不揮発性記憶装置
TW200933880A (en) Memory structure and method for using the same
KR20050038658A (ko) 강유전 반도체를 이용한 비휘발성 메모리

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees