TW382168B - Data processing and communicating system with high throughput peripheral component interconnect bus - Google Patents

Data processing and communicating system with high throughput peripheral component interconnect bus Download PDF

Info

Publication number
TW382168B
TW382168B TW086110207A TW86110207A TW382168B TW 382168 B TW382168 B TW 382168B TW 086110207 A TW086110207 A TW 086110207A TW 86110207 A TW86110207 A TW 86110207A TW 382168 B TW382168 B TW 382168B
Authority
TW
Taiwan
Prior art keywords
bus
peripheral component
data processing
data
peripheral
Prior art date
Application number
TW086110207A
Other languages
English (en)
Inventor
Masao Manabe
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW382168B publication Critical patent/TW382168B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges
    • G06F13/405Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4054Coupling between buses using bus bridges where the bridge performs a synchronising function where the function is bus cycle extension, e.g. to meet the timing requirements of the target bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system

Description

五、發明説明(a ) 主要元件 1 2 3 4 5 6 7 8 10 10a 10b 10c 11 11a lib 11c lid lie Ilf llg I lh II j 20 20a 20b 20c 21 21a 21b 21c 21d 21e 符號說 主 周 中% 匯 組 組 組 資 中% 主 通 周 匯 組 組 組 第 第 讀 寫 中% 主 周 主 周 非 蓮 周 明 匯流排 邊組件 央處理 統記億 流排橋 件裝置 件裝置 件裝置 料處理 央處理 統記億 匯流排 訊子糸 邊組件 流排橋 件裝置 件裝置 件裝置 一狀態 二狀態 取資料 入資料 要的資 央處理 統記億 匯流排 邊的資 周邊組 邊組件 同步傳 動圔像 邊組件 A7 B7
互連匯流排 aa —— 早兀 體 接電路 (起始者) 煩請委員明示,本案改請新型後是否變更原實質内容 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 子条統 αβ — 早兀 體 統 互連匯流梆 接電路 機器 機器 用先進先出記憶體 用先進先出記憶體 料處理子条統 tacr —* 早兀 體 料處理子糸統 件互連橋接電路 互連匯流排裝置 輸模式裝置 專家組標準裝置 互連匯流排 -14- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公嫠) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(1 ) , 發明頜诚 瑄個發明關係到一個資料處理及通訊系統,尤其是一 個具有高輸出量之周邊組件互連匯流排之資料處理及通 訊条統。 相關坊術的椹沭 匯流排系統是一個電子糸統不可缺少的組件,而且各 式各樣的匯流排系統已被提出。直接接到中央處理單元 的是主匯流排条統。另一方面,一個周邊組件互連匯流 排系統需經匯流排橋接電路連接至中央處理單元。如果 主匯流排系統和周邊姐件互連匯流排系統合併在一個資 料處理/通訊系統內,中央處理單元及其它組件裝置可 K個別使用這兩個匯流排系統。 周邊組件互連匯流排条統歸類為匯流排母技術,而且 ... '·. —*.·- ..... 周邊組件互連的匯流排糸統可被指派給任一姐件裝置俾 傳輸資料到目的地。指定匯流排系統的姐件裝置稱為” 起始者”,目的地稱為”目標的”。 中央處理單元可透過匯流排橋接電路去接達周邊姐件 互連匯流排条統上的組件裝置,Μ及一涸起始者可指定 一個主匯流排系統上的系統記憶體作為目標的。 當一個Μ上的組件裝置同時向周邊組件互速匯流排系 统要求接達時,匯流排橋接電路有如仲裁者,只允許其 中一個組件裝置接達周邊組件互連匯流排系統。先進先 出記憶體0保證周邊組件互連匯流排系統及主匯流排系 統間的獨立性。 -3- 本紙張尺度適用中國國家標準(CNS ) Α4^格(21QX297公釐) (請先聞讀背面之注意事項再填寫本頁) -裝·
-、tT A7 B7 於ΐ資4流? 決。。的體匯6' 取者子藝憶主置 是計例技記於裝 效設型前統接裝 成統典先系是件 行糸的在和 5 姐 執足統入纟路涸 的滿系併¾電三 統不訊 2 \單接。 系而通排j理橋間 排 ,/ 流/.處排 2 流置理匯\央流排 匯裝處連/中匯流 連件料互,.··'-·'-。 而匯 互組資件:中1,連 件及個組\統排互 組路一邊系流件 邊電解周訊匯組 周接圖和通主邊 ,橋圖 1 / 到周 而排 1 排|理接和 然流第流處連 1 匯 匯料是排 五、發明説明(2 ) 和8是接於周邊組件互連匯流排2,且組件裝置6在下列 敘述中是假設當作一個起始者。 由於中央處理單元3時常經由主匯流排接達糸統記憶 體4,Μ致於部件裝置6、7和8很少有機會使用主匯流排1 。組件裝置6接達系統記憶體4時,組件裝置6不僅需 要主匯流排1的使用權,也需要周邊組件互連匯流排2 的使用權。雖然起始者6容易取得周組件互連匯流排2 的使用權,但是卻難Μ獲得Μ匯流排1的使用權,主要 原因是主匯流排1常為中央處理單元3使用。於是起始 者6便等候被同意去接達主匯流排1,且繼續持有周邊組 件互連匯流排2的使用權。如此,當周邊組件互連匯流 件2上的組件裝置與主匯流排上的組件裝置通訊時,主 匯流排1的狀態會影響周邊組件互連匯流排2的執行成 效,且組件裝置會在主匯流排1的繁忙狀態期間持鑛間 置.。 一個事後寫入技術已經被提議。匯流排橋接電路5提 供一先進先出記憶體,進而起始者6可將資料寫入先進 » j · 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ------.1.--II (請先聞讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 A7 __B7_ 五、發明説明(3 ) 先出記億體。一旦當資料被儲存於先進先出記憶體,資 料階段即假設完成,周邊姐件互連匯流排2便可為其他 組件裝置使用。當主匯流排1變成開放狀態時.,匯流排 橋接電路5將轉送先進先出記憶體内的資料給系統記憶 體4。因此事後寫入技術改善了周邊姐件互連匯流排2的 執行成效。 然而,先前技藝的事後寫入技術只是免除資料寫入糸 統記憶體4的延遲。當姐件裝置6嘗試抓取儲存於糸統 記憶體4的資料時,這資料是從糸統記憶體4經由主匯 流排1及周邊組件互連匯流排2直接轉送給組件裝置6。 因此,組件裝置6為了抓取儲存於系統記憶體4的資料 便需具有主匯流排1及周邊組件互連匯流排2的使用權。 經濟部中央標準局員工消費合作社印製 .1.--II (請先聞讀背面之注意事項再填寫本頁) _ 然而,如果主匯流排1繼鑕處於敏忙狀態時,組件裝 置6維持周邊組件互連匯流排2的使用權,且等候被同 意去接達主匯濟排1 。由於這個理由,匯流排橋接電路 5不能將周邊組件互連匯流排2的使用權授與其他組件 裝置7/8,致使周邊組件互連匯流排2的輸出量減少。在 主匯流排1處於繁忙的狀態下,由於獲得接達周邊組件 互連匯流排2的同意權,而導致長時間的等持。尤其是 當繁忙狀態長時間持鯖著,匯流排橋接電路5要求組件 裝置6再嘗試接達,並且拒絕匯流排的請求。在這種情 形下,組件裝置6重農向匯流排橋接電路5發出使用匯 流排的請求;然而,組件裝置6繼續維持周邊組件互連 匯流排2的使用權。這意指其他組件裝置7/8不能使用 本紙張尺度適用中國國家標準(CNS > A4規格(21QX2.97公釐) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(4 ) 1 1 周 邊 組 件 互 連 匯 流 排 2 Ο 此 外 9 即 使 組 件 裝 置 6 需 要 寫 1 1 I 入 新 資 料 至 % 统 記 憶 體 4 9 而 此 時 從 % 統 記 憶 體 4 謓 取 1 ! 的 匯 流 排 請 求 正 重 複 進 行 著 9 則 寫 入 的 請 求 將 延 遲 到 謓 /-—S 請 先 1 1 取 的 動 作 完 成 Ο 如 果 組 件 裝 置 6 是 個 通 訊 裝 置 > 則 從 閲 1 背 1 % 統 記 憶 體 4 的 m 取 請 求 是 實 行 發 送 資 料 而 寫 入 的 請 © 之 求 酣 是 為 了 將 接 收 的 資 料 存 入 系 統 記 憶 體 Ο 然 而 9 如桌 注 I 1 寫 入 的 請 求 被 延 遲 太 久 » 則 接 收 的 資 料 可 能 被 遺 漏 掉 〇 再i 填4 在 主 匯 流 排 1 間 置 的 狀 態 下 > 即 使 組 件 裝 置 6 有 權 使 寫 本 裝 用 周 邊 組 件 互 連匯流排2 ,但 中 央 處 理 單 元 優 先 權 高 於 姐 頁 1 1 件 裝 置 6, 中央處理單元3 可隨時中斷由系統記憶體4 1 到 組 件 裝 置 6 的 資 料 傳 輸 〇 這 就 導 致 長 時 間 的 等 待 Ο 1 1 a. JL JL 直 1 訂 本 發 明 的 重 粟 巨 的 是 為 了 提 供 一 可 改 菩 周 邊 組 件 互 連 1 I 匯 流 排 系 統 輸 出 量 之資料處理/通訊系統 ) 1 1 為 達 此 百 的 > . 本 發 明 提 議 提 供 匯 流 排 橋 接 電 路 一 資 料 1 | 暫 存 T昆 供 謓 出 的 資 料 儲 存 〇 根 據 本 發 明 的 一 方 面 負 提 供 有 一 個 資 料 處 理 系 統 其 A 1 組 成 設 備 為 ♦ — 個 第 一 資 料 處 理 子 系 m 9 含 一 記 憶 體 Μ 1 I 儲 存 第 一 資訊 > , 一 匯 流 排 連 接 到 記 憶 體 為 了 從 記 憶 體 傳 1 1 I 送 第 一 資訊 9 一 個 第 一 組 件 裝 置 連 接 到 匯 流 排 » 擁 有 第 1 1 一 優 先 權 及 可 透 過 匯 流 排 與 記 憶 體 通 訊 • 一 個 第 二 資 料 1 處理子糸統 » 包 含 一 個 周 邊 組 件 互 連 匯 流 排 以 傳 送 第 一 1 及第二資訊 » 和 至 少 一 部 第 二 組 件 裝 置 連 接 到 周 邊 組 件 1 1 互連匯流排及提供第二資説到周邊組件互連匯流排 -6 - 及 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(a ) 一個^流排橋接電路連接於主匯流排及周邊組件互連匯 流排並擁有比第一優先權低的第二優先權。匯流排橋接 電路並包含一個第一暫時記憶體K儲存第一資訊,及指 派周邊組件互連匯流排的使用權給至少一部的第二組件 裝置,Μ允許至少一部第二組件裝置供給第二資訊給周 遵組件互連匯流排直到第一資訊轉送到第一暫時記憶體 之資料傳送完成為止。 轭纔園的譁簡潦敘沭 配合相關的圖形表示再經由下列的敘述,將更加清楚 地了解資料處理/通訊糸統的優點及特色。 箏1圖,顯示先前技術資料處理/通訊系統的配置方 塊圖。 第2圖,顯示本發明的資料處理/通訊系統的配置方 塊圖,。 第3圖,顯示本發明的另一種資料處理/通訊系統的 方塊圖。 傻撰具體例夕雜沭 第一具艚例 參考第2圖,一涸具體顯示本發明之資料處理/通訊 系統主要包括一個資料處理子糸統10是一個資料通訊子 系統11。資料處理子系統10包含一涸中央處理單元l〇a, 一個系統記憶體10b及一個連接到中央處理單元10a及系 统記憶體10b的主匯流排10c。中央處理單元10a經由主 匯流排10c抓取存在系統記憶體10b的資料碼且處理資料 -7- 本紙張A度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
A7 __B7_ 五、發明説明(6 ) 碼中的資料資訊。系統記憶體10b是共用於資料處理子 系統10及通訊子糸統11之間,而且通訊子系統11可K向 系統記憶體10b寫入及讀取資料碼。 通訊子糸統11包括一個周邊組件互逋匯流排11a,—個匯 流排橋接電路lib及多個組件裝置11c, 11 d及lie。匯流 ' , 排橘接電路lib是連接於主匯流排10c,而匯流排接電路 life和組件裝置llc/lld/lle是連接於周邊組件互連匯流 排11a。因此組件裝置llc/lld/lle其中任一個欲向糸統 記憶體l〇b寫入或讀取資料碼,皆需經由周邊組件互連匯 流排l〇a,匯流排橋接電路lib及主匯流排10c。 至少組件裝置中的11c可做為通訊裝置,其內含二個狀 態機器。第一個狀態機器Ilf用來傳送資料,第二個狀態 機器llg用來接收資料。當組件裝置11c被要求轉送資料 碼時,第一狀態機器Ilf會經由匯流排橋接電路lib從系 統記憶體10b謓取資料碼,再將資料碼轉送到目的地。 另一方面,當資料碼抵達通訊裝置Uc時,第一狀態 機器llg會經由匯流排橋接電路lib將資料碼寫入糸統記 憶體1 0 b。 (請先聞讀背面之注意事項再填寫本頁) ^ 裝· 訂 經濟部中央標準局員工消費合作社印製 過流 送匯 轉 , 料求 資需 在一徊 記 ui 先 進 先 體 的 要 需 产 儲^ 料 資 的 時i 暫電 ’.接11 中橋胆 程排憶 為
憶 記 出 先 進 先 個 兩 有 闪 b X 料 資 入 寫 來 用 時 地11 的路 目電 到接 資 J碼 僚ί 料 Θ資 屮送 ip i "- fr 傳 Μ. feN fe_忒 ί;被 0 C 曹11 取置 讀^ 來訊 用通 βπ .♦1 1 當 體 憶 記 統 系 從 是 橋 流 匯 0 到 h 送11^ 0 ί憶 記 出 先 通 先 在 碼放 料存 時 暫 且 本紙張尺度適用中國國家標準(CNS ) A4规格(21.0X2.97公釐) 五、發明説明() A7 B7 穩 統 糸 入 寫 碼; 料 t 1~ 資 1 r 將器 試機 嚐態 1C狀 L 二 第 由 :·傺.::,τ- 料 面資 9 V 方 b . 110 nr體 擠' 置 裝 訊 通: 當· 出 先 Μ 先 到 送 轉 b ο 體 憶 記 統 条 r在 ^放 IR存 出是 先碼 進料 先-資 入的 存送 時傳 暫被 且欲 J在 11現 體設 瘡假 記 經濟部中央標準局貝工消#合作社印裝 當通訊裝置lie被要求轉送資料碼到一目的地,第一狀 態機器Ilf送一摘"匯k排請求"以使用周邊組件互連匯 流排11a,且要求匯流排橋接電路lib去獲得主匯流排 l〇c的使用權。如果主匯流排10c在低速蓮作或繁忙狀態 下轉送資料碼,隨匯流排橋接電路1“會指示第一狀態 機器11 f取消"匯流排請求",且要求它再重送。匯流排橋 接電路lib監視主匯流排10c的狀態,且在主匯流排1〇 c 不被更高優先權的組件裝置佔用期間,匯流排橋接電路 Ub會將資料碼由条统記億體10 b轉送到先進先出記億體 111U第一狀態機構Ilf重複提出"匯流排請求”,而匯流 排橋接電路lib拒絶"匯流排請求",且指示第一狀態機器 Ilf重複重送直到資料由条統記憶體l〇b轉送到先進先出記i 億體llh完成為止。一旦資料轉送成完,匯流排橋接, 電路lib將接受第一狀態機器Ilf的"匯流排請求",且將 資料碼從先進先出記憶體llh經周邊組件互連匯流排11a 轉送到第一狀態機器11“如此,周邊組件互連匯流排 11 a可為任一組件裝置指派使用,直到資料碼己經儲存 於先進先出記億體llh為止,進而周邊組件互連匯流排 11a在輸出量有所改善。 (請先閲讀背面之注$項再填寫本頁) _裝· 訂. JJ, 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(8 ) 如果新的資料碼在先進資料轉送至先出記憶體llh完 成前抵達第二狀態機器Ug,第二狀態機器llg將要求匯 流排橋接電路lib寫入新的資料碼到糸統記憶體10b。匯 流排橋接電路lib指派周邊組件互連匯流排11a的使用權 給第二狀態機器llg,且新的資料碼是從第二狀態機器llg 經周邊組件互連匯流排11a轉送到先進先出記憶體llj。 當主匯流排10c的使用權被指派到匯流排橋接電路lib, 匯流排橋接電路lib將新的資料碼寫入糸統記憶體10b。 如此,資料從先進先出記憶體llh轉送到第一狀態機器 UfM前,新的資料碼碼是被轉送到先進先出記憶體llj ,且於轉送到系統記憶體前從不遺漏。 第二息艚例 ίΤ成第3圖,一個具體顯示出本發明之資料通訊系統 主要包括一個主要的資料處理子糸統20及一個周邊的資 料處理子系統21。資料處理子糸統20包含一個中央處理 單元2 0 a , —個糸統記憶罈2 0 b及一個連接到中央處理單 充20a及系統記憶體20b的主匯流排20c。中央處理單元 20a經由主匯流排20 c抓取存在系統記憶體20b的資料碼, 且處理資料碼中的資料資訊。系統記憶體20b是共用於 主要的資料處理子系統20及周邊的資料處理子系統21之 間。 周邊的資料處理子系統21包括,一個主-周邊組件互連 •一-- -' 橋接電路 2 1 a,一個周 上—乂 非 „ 同步傳輸模式裝置21c,—個蓮動画像專家組標準(MPEG) -10- -I,· (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 Λ— 線 本紙張尺度適用中國國家標準(CNS ) A4規格(21QX 297公釐) 經濟部中央楼準局員工消費合作社印製 A7 B7 1 ----------—---- 五、發明説明(9 ) 裝置2ld和一個周邊組件互連匯流排21β。主-周邊組件 ·. , ''- 互連癘接電路2 1 a在甯路中的,局類似的匯流排橋接電 路lib,並將諝取資料的先進先出記憶體及寫入資料的 先進先出記憶體併入於內。非同步傳输槙式裝置21c從 外部裝置(無續在圖上)接收資料,且在主-周进組件互 / 連橋接電路2 1 a的控制下轉送資料瑪到蓮動圃像専家組 檫準(MPEGJ裝置21d或条統記憶體20b,如下所述。 假設周邊組件互連匯流排裝置21b要求主-周邊姐件互 連橋接電路2 la來指定周邊組件互連匯流排裝置21b有權 使用周邊組件互連匯流排21e及獲得主匯流排20c的使用 權。然而,主匯流排20 c在繁忙狀態下,主-周邊姐件 互連橋接電路21a是無法獲得主匯滾排20c的使用權。主 -周邊組件互連橋接電路21a拒涵周邊組件互連匯流排 裝置21b使用周邊組件互連匯流排21e的”匯流排請求", 旦指示周进組件互連匯流排裝置21b重送”匯流排請求” 。周邊組件互連匯流排裝置21b為使用周邊組件互連匯 流排21 e而重複提出”匯流排請求”。 在這種情況下,新的資料碼柢達非同步傳輸横式裝置 21c,為了轉送新的資料碼到理動圃像專家組標準裝置 、21d,非同步傳输模式裝置21c得向主-周进組件互連橋 接電路21a提出使用周邊組件互連匯流21 e的"匯流排請 求"。即使周邊组件互連匯流排裝置21b通期性地重複提 出”匯流排請求”,主-周邊組件互建橋接镦路21a仍可 指派周邊組件互連匯流排21e給任一裝置使用。為此*非 -11- 本紙張尺度適用中國國家標準(CNS ) A4规格(21+0X297公嫠) -----rllr^^—1 (請先閎讀背面之注意事項再填寫本頁) 訂- 五、發明説明(10〉 (請先閱讀背面之注$項再填寫本頁) 同步傳綸祺式裝置21c獲得周邊姐件互連匯流钾21e的使 用權,且新的資料碼經由周进姐件互連匯流排21e轉送給裝 置21d。運動圖像專家组標準裝置21d處理包含在新的資 料碼的資料資訊。一旦完成資料由条统記憶體2〇b轉送 到讀取資料用的先進先出記憶賵,主-周邊姐件互連橋 接電路21a即允許周邊組件互連匯流排裝置21b使用周进 姐件互速匯流排21 e ,且資料碼從讀取資料用的先進先出 記億體經由周邊姐件互連匯流排21e轉送給周邊姐件互 連匯溁排裝置21b。 在相同的情況下,如果非同步傳輪携式裝置21 c被要 求轉送新的資料碼給系统記僮《 20b·非同步傳输模式裝 壹要求主-周邊組件互連橋接霣路2 la指定周邊姐件互 連睡流排21e的使用權給它,且獲得主匯流排20c的使用 權。即使主匯流排20c的使用榷巳被指派給主-周邊組 件互連橋接電路21a,主周邊組件互連橋接電路21a指派 周邊組件互連匯流排21e的使用權給非同步傳输棋式裝 置21c ·且將新的資料碼存在寫入資料用的先進先出記憶 體。當主-周逢姐件互連橋接電路21a獲得權利去使用 主匯流排20c時,資料碼從寫入式先進先出記憶髏經由 主匯流排20c轉送給系锌記憶體20b,且儲存在系统記憧 體 20b 〇 如同前述將被激賞,根據本發明,睡流排橋接電路至 少有兩個暫存資料記憧體被使用,一個用來寫入資料, 一傾用來謓取資料。 -12- 本紙張XJ·逋用中國國家標準(CNS ) A4規格(21+0x297公兼) A7 ___B7 __ 五、發明説明(11) 在資料轉送到讀取式先進先出記憶體期間,指派周进 組件互連匯流排的使用權給任一個連接到周邊組件互連 匯流排的組件裝置。由於逭個原因,周邊組件互連匯流 接21e在輸出量有所改善。 此外,組件裝置內裝职雨個狀態機骂。在為了將資料 由謓取式先進先出記憶體轉送到另一個吠態機器而重複 提出"匯流排請求”期蘭.能將新的資料碼寫入在寫入寶 料用的先進先出記憶體。這不俺導致輸出量有所改善, 亦防止資料遺漏。 ~ i然本發明之特定具體例已顯現及描述,但是對热習 此項技藝者很明顯的是能製作各種變化及修改例而不違 背本發明的精神及範圍。例如,先進先出記憶體可被其 他種類的資料暫存器所取代。主-周邊組件互連橋接電路 21a可Μ僅有讀取式先進先出記憶體,但以資料碼從非 同步傳輸模式裝置21c轉送到其他組件裝置21b/21d為限 (請先閱讀背面之注意事項再填寫本頁) ¾裝· 訂 .4 經濟部中央標準局員工消費合作社印製 -13- 本紙張尺度適用中國國家標準(CNS ) A4規格(21.0X297公釐) 五、發明説明(a ) 主要元件 1 2 3 4 5 6 7 8 10 10a 10b 10c 11 11a lib 11c lid lie Ilf llg I lh II j 20 20a 20b 20c 21 21a 21b 21c 21d 21e 符號說 主 周 中% 匯 組 組 組 資 中% 主 通 周 匯 組 組 組 第 第 讀 寫 中% 主 周 主 周 非 蓮 周 明 匯流排 邊組件 央處理 統記億 流排橋 件裝置 件裝置 件裝置 料處理 央處理 統記億 匯流排 訊子糸 邊組件 流排橋 件裝置 件裝置 件裝置 一狀態 二狀態 取資料 入資料 要的資 央處理 統記億 匯流排 邊的資 周邊組 邊組件 同步傳 動圔像 邊組件 A7 B7
互連匯流排 aa —— 早兀 體 接電路 (起始者) 煩請委員明示,本案改請新型後是否變更原實質内容 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 子条統 αβ — 早兀 體 統 互連匯流梆 接電路 機器 機器 用先進先出記憶體 用先進先出記憶體 料處理子条統 tacr —* 早兀 體 料處理子糸統 件互連橋接電路 互連匯流排裝置 輸模式裝置 專家組標準裝置 互連匯流排 -14- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公嫠)

Claims (1)

  1. 獨.¾ *請委員明示,本案改請新型後是否變更原實質内容 經濟部中央標準局員工消費合作社印裝 申請專利範圍 第861 10207號「具有高輸出量之周邊組件互連匯流排之 資料處理及通訊系統」專利案 (87年11月25日修正) 巧申請專利範圍: 1.—種資料處理条統,具有: 一第一資料處理子条統(10 ; 20),含有 一用以儲存第一件資訊之記億體U0b; 20b), 一匯流排(10c; 20c),連接到該記億體用以傳送自該 記億髏所讀出之該第一件資訊,及 一第一組件裝置(10a ; 20a),連接到該匯流排,具有 一第一優先權來使用該匯流排且可透過該匯流排與該記 億體通訊;及 一第二資料處理子条統U 1 ; 21),含有 一周邊組件互連匯流排(11a ; 21e) ,用以傳送該第一 件及第二件資訊,及 至少一第二組件裝置(Uc; 21c),連接到該周邊組件 互連匯流排且供應該第二件資訊到該周邊組件互連匯流 排橋接電路(lib ; 21a),連接到該匯流排及該 互連匯流排且具有比該第一優先權低的第二優 用該匯流排,其特歡為: 排橋接電路(lib; 21a)具有一第一暫時記億體 用以儲存該第一件資訊,且指派該周邊組件互 本紙張尺度適用中國國家標準(fNS ) A4規格(210X297公嫠) (請先閎讀背面之注意事項再填寫本頁) 排,及 一匯流 周邊組件 先權來使 該匯流 (llh), 獨.¾ *請委員明示,本案改請新型後是否變更原實質内容 經濟部中央標準局員工消費合作社印裝 申請專利範圍 第861 10207號「具有高輸出量之周邊組件互連匯流排之 資料處理及通訊系統」專利案 (87年11月25日修正) 巧申請專利範圍: 1.—種資料處理条統,具有: 一第一資料處理子条統(10 ; 20),含有 一用以儲存第一件資訊之記億體U0b; 20b), 一匯流排(10c; 20c),連接到該記億體用以傳送自該 記億髏所讀出之該第一件資訊,及 一第一組件裝置(10a ; 20a),連接到該匯流排,具有 一第一優先權來使用該匯流排且可透過該匯流排與該記 億體通訊;及 一第二資料處理子条統U 1 ; 21),含有 一周邊組件互連匯流排(11a ; 21e) ,用以傳送該第一 件及第二件資訊,及 至少一第二組件裝置(Uc; 21c),連接到該周邊組件 互連匯流排且供應該第二件資訊到該周邊組件互連匯流 排橋接電路(lib ; 21a),連接到該匯流排及該 互連匯流排且具有比該第一優先權低的第二優 用該匯流排,其特歡為: 排橋接電路(lib; 21a)具有一第一暫時記億體 用以儲存該第一件資訊,且指派該周邊組件互 本紙張尺度適用中國國家標準(fNS ) A4規格(210X297公嫠) (請先閎讀背面之注意事項再填寫本頁) 排,及 一匯流 周邊組件 先權來使 該匯流 (llh),
TW086110207A 1996-07-22 1997-07-18 Data processing and communicating system with high throughput peripheral component interconnect bus TW382168B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8192152A JP2996179B2 (ja) 1996-07-22 1996-07-22 Pciバス・システム

Publications (1)

Publication Number Publication Date
TW382168B true TW382168B (en) 2000-02-11

Family

ID=16286571

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086110207A TW382168B (en) 1996-07-22 1997-07-18 Data processing and communicating system with high throughput peripheral component interconnect bus

Country Status (6)

Country Link
US (1) US5958032A (zh)
EP (1) EP0821311B1 (zh)
JP (1) JP2996179B2 (zh)
KR (1) KR100230902B1 (zh)
DE (1) DE69719123T2 (zh)
TW (1) TW382168B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5958032A (en) * 1996-07-22 1999-09-28 Nec Corporation Data processing and communicating system with high throughput peripheral component interconnect bus

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882651B1 (en) * 1998-12-02 2005-04-19 Nortel Networks Limited Flow control of data units across a bus bridge and inter-bus communication system employing same
US6209054B1 (en) * 1998-12-15 2001-03-27 Cisco Technology, Inc. Reliable interrupt reception over buffered bus
US6725312B1 (en) 2000-11-02 2004-04-20 Cml Versatel Inc. Bus architecture for high reliability communications in computer system
JP3870717B2 (ja) * 2001-05-14 2007-01-24 セイコーエプソン株式会社 データ転送制御装置及び電子機器
US7124214B2 (en) * 2003-03-28 2006-10-17 Via Technologies Inc. Method and related apparatus for controlling a peripheral device to transfer data to a bus
CN102411553B (zh) * 2011-08-01 2014-04-30 北京航空航天大学 基于cpci总线的1553b协议数据通信及串行加载模块
DE112011105853B4 (de) * 2011-11-15 2024-04-25 Intel Corporation Verwaltung der Steuerung des Pufferzulaufs durch den Verbindungsstatus
CN103346931B (zh) * 2013-07-10 2016-01-13 北京航天自动控制研究所 一种1553b总线监听系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5768548A (en) * 1992-04-15 1998-06-16 Intel Corporation Bus bridge for responding to received first write command by storing data and for responding to received second write command by transferring the stored data
US5553310A (en) * 1992-10-02 1996-09-03 Compaq Computer Corporation Split transactions and pipelined arbitration of microprocessors in multiprocessing computer systems
JPH06139186A (ja) * 1992-10-23 1994-05-20 Mitsubishi Electric Corp バス制御方式
US5631906A (en) * 1993-03-11 1997-05-20 Liu; Zheng Medium access control protocol for single bus fair access local area network
JPH07121474A (ja) * 1993-10-21 1995-05-12 Ricoh Co Ltd 情報処理装置
US5613075A (en) * 1993-11-12 1997-03-18 Intel Corporation Method and apparatus for providing deterministic read access to main memory in a computer system
US5546546A (en) * 1994-05-20 1996-08-13 Intel Corporation Method and apparatus for maintaining transaction ordering and arbitrating in a bus bridge
US5594882A (en) * 1995-01-04 1997-01-14 Intel Corporation PCI split transactions utilizing dual address cycle
JP2996179B2 (ja) * 1996-07-22 1999-12-27 日本電気株式会社 Pciバス・システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5958032A (en) * 1996-07-22 1999-09-28 Nec Corporation Data processing and communicating system with high throughput peripheral component interconnect bus

Also Published As

Publication number Publication date
EP0821311A3 (en) 2002-03-20
US5958032A (en) 1999-09-28
KR980013132A (ko) 1998-04-30
JPH1040215A (ja) 1998-02-13
JP2996179B2 (ja) 1999-12-27
KR100230902B1 (ko) 1999-11-15
DE69719123T2 (de) 2003-11-27
EP0821311A2 (en) 1998-01-28
EP0821311B1 (en) 2003-02-19
DE69719123D1 (de) 2003-03-27

Similar Documents

Publication Publication Date Title
TW479174B (en) Interrupt controller
TW382168B (en) Data processing and communicating system with high throughput peripheral component interconnect bus
US6766386B2 (en) Method and interface for improved efficiency in performing bus-to-bus read data transfers
TW379297B (en) Bus communication system
US6389501B1 (en) I/O peripheral device for use in a store-and-forward segment of a peripheral bus
JPS58217069A (ja) マルチ・マイクロコンピユ−タの通信方式
US6584536B1 (en) Bus transaction accelerator for multi-clock systems
KR20110134465A (ko) 데이터 전송 시스템 및 그 데이터 판독 방법
TWI235921B (en) System and method for effectively performing physical direct memory access operations
TW322546B (zh)
JP4014061B2 (ja) ネットワーク装置
JPH0528037A (ja) バツフア管理方式
JP3400730B2 (ja) データ伝送方式及びこのデータ伝送方式に用いるデータ伝送制御装置
JPS63503029A (ja) デジタルイメージ通信ネットワークに用いるためのワークステーション
KR20010095103A (ko) 데이터 블록 전송 방법 및 장치
JP4862593B2 (ja) データ転送装置及び画像形成装置
JPH069036B2 (ja) 入出力制御装置
JP3878785B2 (ja) ネットワークインタフェース回路
JP3640976B2 (ja) データ転送制御方法
JP2724797B2 (ja) ダイレクト・メモリ・アクセス・システム
KR100800704B1 (ko) 이동 통신 단말기의 메시지 전처리기 및 그 제어 방법
TW201118586A (en) Universal serial bus host controller and method utilizing the same
TW320699B (en) Multi-channel direct memory access control circuit with distributed prefetch buffer
JP2006004038A (ja) データ転送制御装置
JPH04370859A (ja) 上位装置と下位装置とにおけるデータの送受信方式

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees