TW322546B - - Google Patents

Download PDF

Info

Publication number
TW322546B
TW322546B TW085105555A TW85105555A TW322546B TW 322546 B TW322546 B TW 322546B TW 085105555 A TW085105555 A TW 085105555A TW 85105555 A TW85105555 A TW 85105555A TW 322546 B TW322546 B TW 322546B
Authority
TW
Taiwan
Prior art keywords
bus
address
connection controller
data
conversion connector
Prior art date
Application number
TW085105555A
Other languages
English (en)
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW322546B publication Critical patent/TW322546B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges
    • G06F13/4031Coupling between buses using bus bridges with arbitration
    • G06F13/4036Coupling between buses using bus bridges with arbitration and deadlock prevention

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Description

322546 A7 B7 經濟部中央標準局員工消费合作社印製 五、發明説明(1 ) 發明背景 本發明係關於一種資料傳送系統和相關之裝置,亦即 ,一種資料傳送系統使用於例如個人電腦,工作站,或辦 公室電腦之資料傳送系統,且更特別而言,係關於一種資 料傳送系統和其相關之裝置用以改善匯流排之使用效率, 在每個模組經由不具有分裂傳送功能之匯流排傳送和接收 資料下。 在例如個人電腦之資訊處理器中,以習知之資料傳送 方法執行所謂的直接記憶存取(以下簡稱爲DMA)。 DMA爲一方_法,其中I / 0裝置和匯流.排轉換連接 器分別變成系統匯流排之主匯流排,和I /0裝置或匯流 排轉換連接器執行讀或寫存取至主記憶體依照主C PU之 設定,以在I / 0裝置或匯流排轉換連接器和主記憶體間 傳送資料。在此例中,主記憶體爲PC I匯流排(週邊元 件互接匯流排)和I /0裝置可爲一碟控制單元或連接至 系統匯流排之網路控制單元。匯流排轉換連接器爲用以連 接例如E I S A匯流排之低階匯流排之裝置。 相關於此DMA之技術如日本專利公開申請案 5-173936 (習知技藝1)所述。 近年來,已使用一內I /〇傳送方法,藉由應用前述 DMA方法至多數之I/〇裝置或匯流排轉換連接器以直 接傳送資料於I/0裝置或匯流排轉換連接器間。 相關於用以應用此DMA方法至多數I/〇裝置或匯 流排轉換連接器之習知技藝由不具有例如PC I匯流排之 1 笨— (請先閲讀背面之注意事項再填寫本I) 訂 本纸張尺度適用中國國家標準(CNS ) Λ4規格(210X297公廣) 32i〇46 at Β7 五、發明説明(2 ) 分裂傳送功能之延伸匯流排所俥送之內I/0揭示於日本 專利公開申請案6 — 1 3 1 2 9 5 (習知技藝2)。 "分辞傳送#爲一種傳送資料之傳送方法,藉由分裂 讀存取爲例如位址傳送之需求和位址傳送之轉回之兩存取 ,且其藉由在需求和轉回之兩存取時,在匯流排上執行另 一處理,而可有效的改善匯流排之使用效率。 本發明所應用之匯流排爲不具有例如P C I匯流排之 分裂傳送功能之匯流排,和不具有例如P C I匯流排之分 裂傳送功能之一個或多數I/O匯流排之系統說明於* PC I當成I/O匯流排之新工業標準# ,:L.9 9 4年6 月 6 日之 Nikkei Electronics (N0, 6 0 9 ),第 6 7〜9 6頁0 發明概要 經濟部中央標準局貝工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 習知技藝1相關於介於主記憶體和I /〇裝置間之直 接傳送資料之DMA,和習知技藝2爲介於連接至不具有 分裂傳送功能之多數延伸匯流排之I / 0裝置間傳送.資料 之技藝。 在近來之資訊處理器中,由於處理如視頻資料之資料 量增加,在使用系統匯流排之資訊處理器中,資料傳送速 度之增加是一相當大的問題。但是,在一個人電腦中,爲 了保持相容性,改變例如P C I之系統匯流排而增加速度 之情形受到限制,因此,必.需改善資.料傳送之效率,且保 持匯流棑規格之相容性。 本纸張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 〇2Z546 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(3 ) 但是,在習知技藝1之DMA或習知技藝2之內I / 〇傳送中,讀存取和寫存取均由I /0裝置執行,該I / 0裝置爲一主匯流排或匯流排轉換連接器。在此例中,會 產生之問題爲在不具有如PC I匯流排之分裂傳送功能之 系統匯流排中,讀存取之資料傅送效率比寫存取差。其原 因是在不具有如PC I匯流排之分裂傳送功能之系統中, 在用於讀存取之系統匯流排之位址之輸出至資料之輸出之 期間,匯流排無需被佔據。 在不具有如P c I匯流排之分裂傳送功能之多數I / 0匯流排之系統匯流排之內I / 0傳送中,其.指出如果來 自多數延伸匯流排之讀取存在競爭中,可能會發生閉鎖, 如習知技藝2所述。習知技藝2採用一對策以使讀存取免 於同時發生多數之延伸匯流排。 具有傳送再嘗試功能之匯流排可採用同時發生之再嘗試 讀存取之對策。但是,由於讀存取在任一例中會受到抑制 ,則會產生資料傳送效率變差之問題。 本發明用以消除上述習知技藝之缺點,且其目的乃在 當執行不具有例如p C I匯流排或內I /〇傳送之分裂傳 送功能之I / 0匯流排之DMA時,提供一種用以消除閉 鎖發生之可能性且改善資料傳送之效率之機構,並保持匯 流排規格之相容性。 本發明係關於一種資料傳送系統,用以在由一匯流排 連接之模組間傳送資料,該系統包含:—主記憶體;一處 理器匯流排連接至該主記憶體;一匯流排連接控制器連接 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) 322^46 A7 B7 五、發明説明(4) 至該處理器匯流排;一系統匯流排連接至該匯流排連接控 制器;和一 I / 0裝置或一匯流排轉換連接器連接至該系 統匯流排1 其中該I / 〇裝置或該匯流排轉換連接器執行寫存取 經由該系統匯流排至該匯流排連接控制器,且該匯流排連 接控制器接收該寫存取,由主記憶體讀取資料,並執行寫 存取至I / 0裝置或該匯流排轉換連接器,以傳送主記憶 體之資料至該I/0裝置或該匯流排轉換連接器。 本發明之資料傳送系統具有一處理器連接至該處理器 匯流排,和該處理器發出一操作指令至該I /. 〇裝置或匯 流排轉換連接器,和該I / 〇裝置或匯流排轉換連接器依 照操作指令執行寫存取至該匯流排連接控制器。 在本發明之資料傳送系統中,該匯流排連接控制器具 有一儲存部份用以儲存來自I/O裝置或匯流排轉換連接 器藉由寫存取而輸出之資料。 經濟部中央標準局員工消f合作社印製 (請先聞讀背面之注意事項再填寫本頁) 在本發明之資料傳送系統中,來自I /〇裝置或匯流 排轉換連接器執行寫存取至匯流排連接控制器所輸出.之資 料包括一需求位址指示該匯流排連接控制器之儲存部份之 位址,一讀取位址指示當匯流排連接控制器由主記憶體讀 取資料時之位址,和一轉回位址指示當來自匯流排連接控 制器而傳送至I/〇裝置或匯流排轉換連接器之資料儲存 時之位址。 在本發明之資料傳送系統中,該匯流排連接控制器具 有一需求佇列用以佇列該寫存取和—第—需求暫存器用以 本纸張尺度適用中國國家標準(CMS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A7 __B7_五、發明説明(5 ) 藉由該需求位址設定該需求佇列之位址,和該I /0裝置 或匯流排轉換連接器具有一第二需求位址設定暫存器用以 設定一需求位址,該需求位址爲匯流排連接控制器之寫存 取執行之需求佇列之位址,和一轉回位址設定暫存器用以 設定指示由匯流排連接控制器輸出之寫存取之目的地之位 址0 在本發明之資料傳送系統中,在接收到來自I / 0裝 置或匯流排轉換連接器之讀存取需求下,該系統匯流排爲 由讀存取所佔據之匯流排,在該讀存取需存至資料輸出之 期間,該資料依照對I /0裝置或匯流排轉換.連接器之讀 存取需求而輸出。 在本發明之資料傳送系統中,該匯流排連接控制器藉 由來自I/O裝置或匯流排轉換連接器之讀位址輸出當成 寫存取而執行寫存取至該主記憶體,和儲存用於I / 0裝 置或匯流排轉換連接器之轉回位址在需求佇列中。 在本發明之資料傳送系統中,當該讀存取至該主記憶 體發生錯誤時,該匯流排連接控制器指定一錯誤碼至轉回 位址指示寫存取至I / 0裝置或匯流排轉換連接器之位址 〇 藉此,寫存取對連接每個模組之匯流排執行兩次以取 代讀存取只執行一次。亦即,當讀存取需求由I / 〇裝置 發出至主記憶體時,在由讀存取需求至藉由讀存取需求而 由主記憶體讀取資料之期間,匯流排通常被佔據,且資料 傳送至I/O裝置。但是,依照本發明,藉由執行由1/ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)_ 8 _ (請先閲讀背面之注意事項再填寫本頁) 裝. -5 3225J6 經濟部中央標準局員工消费合作社印裝 A7 B7_五、發明説明(6 ) 〇裝置至匯流排連接控制器之寫存取而可釋放匯流排,因 此,釋放之匯流排可使用於資料傳送至另一 I /0裝置。 因此,即使使用不具有分裂傳送功能之匯流排,亦可避免 在讀存取時,不必要佔據匯流排之缺點,且匯流排之使用 效率可增加,和資料傳送效率亦可增加。 當使用此種協定時,即使資料使用多數之匯流排傳送 時,亦不會發生閉鎖之情形。 再者,亦可使用和習知相同的匯流排規格,因此,可 構成和習知匯流排相容之系統„。 依照本發明,多數之I /0裝置或匯流排轉換連接器 交替的切換至主匯流排,因此,多數之讀存取可和系統匯 流排上之替代寫存取並聯執行。再者,I/O裝置或匯流 排轉換連接器可與替代寫存取連續並聯的執行讀存取,而 無需等待資料之接收,因此,由I /0裝置或匯流排轉換 連接器觀之,可增加系統匯流排使用效率。 圖式簡述 圖1爲本發明之資料傳送系統之硬體構造之系統方塊 圖0 圖2爲用於需求之寫存取之存取格式之示意圇。 圖3爲比較習知技藝之方法和本發明之方法用以執行 DMA之資料時間之時間圖。(a )表示習知技藝之資料 時間和(b )表示本,發明之資料時間。 圖4爲本發明之第二資料傳送系統之硬體構造之系統 (請先閱讀背面之注意事項再填寫本頁) 本纸浪尺度適用中國國家標準(CNS ) .M規格(2丨0 X 297公釐) A7 B7 經濟部中央標準局員工消費合作杜印製 五 發明説明 ( 7 ) 1 1 方 塊圖 〇 1 I 圖 5 爲 當 執 行 本 發 明 之 資 料 傳 送 系 統 之 D Μ A 傳 送 時 1 1 1 9 在I / 〇 裝 置 1 0 4 中 9 循 序 器 之 循 序 操 作 之 流 程 圖 0 1 I 請 1 I 圖 6 爲 當 執行 本 發 明 之 資 料 傳 送 系 統 之 D Μ A 傳 送 時 先 閲 1 I 1 I 9 在匯 流 排 連 接 控 制 器 1 0 3 中 9 循 序 器 之 循 序 操 作 之 流 背 & 1 1 之 1 程 圖0 注 1 1 I 事 項 1 I 再 填 較 佳實 施 例 之 說 明 窝 本 袈 1 以 下 參 考 圖 1 至 6 說 明 本 發 明 之 實 施 例 0 頁 '—f 1 1 首 先 9 參 考 圈 1 說 明 資 料 傳 送 系 統 之 系 統構 造 〇 1 1 圖 1 爲 本 發 明 之 資 料 傳 送 系 統 之 硬 體 構 造 之 系 統 方 塊 1 I 圖 〇 1 訂 I 以 下 本 發 明 以 儲 存 在 主 記 億 體 1 0 2 之 資 料 藉 由 1 1 1 D Μ A 傳 送 而 傳 送 至 I / 〇 裝 置 1 0 4 之 例 說 明 0 1 1 一 主 C P U 1 0 1 和 主 記 憶 體 1 0 2 藉 由 一 處 理 器 匯 1 1 流 排而 連 接 至 匯 流 排 連 接 控 制 器 1 0 3 9 且 資 料 可 在 此 二 I 個 裝置 間 傳 送 或 接 收 0 1 I 匯 流 排 連 接 控 制 器 1 0 3 和 I / 〇 裝 置 1 0 4 可 藉 由 1 1 I / 0 裝 置 1 0 6 互 相 連 接 > 且 資 料 可 在 其 間 傳 送 或 接 收 1 1 〇 I / 〇 裝 置 具 有 主 匯 流 排 功 能 0 I / 〇 裝 置 1 0 6 爲 不 1 1 具 有分 裂 傳 送 功 能 之 P C I 匯 流 排 0 1 | 匯 流 排 連 接 控 制 器 1 0 3 具 有 需 求 位 址 設 定 暫 存 器 1 I 1 3 1 和 — 需 求 佇 列 1 3 2 0 1 1 I 另 — 方 面 9 I / 0 裝 置 1 0 4 具 有 模 式 設 定 暫 存 器 1 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4规格(21〇X 297公釐) -10 - A7 322546 B7 五、發明説明(8 ) 1 4 1,需求位址設定暫存器1 4 2,和轉回位址設定暫 存器1 4 3。 (請先閲讀背面之注意事項再填寫本頁) 需求位址設定暫存器1 3 1 ,模式設定暫存器1 4 1 ,需求位址設定暫存器1 4 2,和轉回位址設定暫存器 1 4 3爲在I/O裝置1 〇 6上之指定位址,且可經由系 統匯流排1 〇 6存取。
模式設定暫存器141爲旗標暫存器,當DMA傳送 由本發明之資料傳送方法執行時,其設定爲ON,而當不 執行時,其設定爲OFF。當偵錯時,其亦設定爲OFF 0 在此實施例中,I/O裝置1 0 4視爲DMA之一目 標。但是,對於匯流排轉換連接器而言,相同的操作亦是 有效的。 經濟部t夬標準局員工消費合作社印製 在本發明之資料傳送中,由需求位址設定暫存器 1 3 1和在匯流排連接控制器1 0 3中之需求佇列1 3 2 ,和在I/O裝置中之模式設定暫存器1 4 1 ,需求位址 設定暫存器1 4 2,和轉回位址設定暫存器1 4 3執行特 殊之操作。但是,和本發明之資料傳送方法之功能不同的 功能可以和習知技藝之功能相同。 雖然圖1中未顯示,匯流排連接控制器1 0 3和1/ 0裝置1 0 4具有循序器,其以和習知技藝相同的方式用 以控制資料傳送操作。 其次,除了圖1外,參考圖2 ,5和6說明資料傳送 系統之操作。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 11 322546 at B7 經濟部中央標準局員工消費合作社印裝 五、發明説明(9 ) 首先,主C P U 控制器之需求位址設 _1 0 4之需求位址設 此需求位址用以 流排連接控制器1 〇 存取需求佇列1 3 2 主 C P U 1 0 1 中之模式設定暫存器 1 0 3傳送主記憶體 ,此轉回位址爲儲存 設定模式設定暫存器 此時完成初始化 資料傳送系統隨 當模式設定暫存 統執行一般的操作。 主C P U 1 0 1執行 相同的方式執行DM 因此,當模式設 使在未執行本發明之 可和習知介面相容的 當模式設定暫存 行本發明之資料傳送 當I / 0裝置1 DMA讀存取時,此 1 〇 1設定一需求位址在匯流排連接 定暫存器131中和在I/O裝置 定暫存器1 4 2中。 由I/O裝置1 0 4發出一需求至匯 3,並在匯流排連接控制器1 〇 3中 0 設定一轉回位址在I/0裝置104 1 4 3中。當匯流排連接控制器 1 〇 2之資料至I/O裝置1 〇 4時 位置之位址。主CPU 1.0 1改變和 1 4 1 爲 Ο N。 著模式設定暫存器1 4 1 器1 4 1之値〇 F F時, 亦即,當I / 0裝置1 0 DMA讀存取時,系統以 A讀存取。 定暫存器141之値爲〇 方法之系統上,I/O裝 操作。 器1 4 1爲Ο N時,資料 方法之操作。 〇 4受指示以由主CPU 裝置執行寫存取至在需求 之値改變。 資料傳送系 4受指τκ由 和習知技藝 F F時,即 置1 0 4亦 傳送系統執 1 0 1執行 位址設定暫 (請先閱讀背面之注意事項再填寫本頁) 、νβ 本紙張尺度適用中國國家標準(CNS ) Λ4^格(210Χ297公釐) 12 經濟部中央樣準局員工消费合作社印製 A7 B7 五、發明説明(10) 存器1 4 2中之需求位址設定,以取代讀存取。 其次,參考圖2說明此時由I/O裝置1 〇 4輸出之 存取格式。 圖2爲用於需求之寫存取之存取格式之示意圖。 存取格式包含在先前之一字之位址和在後面2字之資 料當成寫存取格式。 在此格式中,設定在I/O裝置1 0 4之需求位址設 定暫存器1 4 2中之需求位址(QA)首先輸出當成一位 址,而後設定在轉回位址設定暫存器1 4 3中之讀取位址 (DA)和轉回位址(TA)輸出當成資料。.讀取位址( D A )表示用於讀存取之主記億體之位址。 當在前述存取格式中之寫存取經由系統匯流排1 〇 6 發出時且需求位址(QA )之位址和儲存在需求位址設定 暂存器1 3 1中之位址匹配時,匯流排連接控制器1 〇 3 判斷其爲、寫存取取代讀存取"(由I/O裝置104觀 之,其爲寫存取,且實際爲寫存取;以下有關本發明之資 料傳送方法之存取步驟亦是如此)並接收資料。 處理器匯流排1 0 5接收此需求,在讀取位址(DA )上發出傳送當成資料之讀存取,和在需求佇列1 3 2中 儲存轉回位址(TA)。 當需求佇列1 3 2在此例中飽和時(佇列充滿且無法 再儲存任何資料時),處理器匯流排5藉由例如回復 一再嘗試響應之機構而拒絕此需求。 藉由在讀存取(DA )上之讀存取’資料由主記憶體 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐)-13 - 人 策 、?τ------1 (請先閱讀背面之注意事項再填寫本頁) 322546 B7 經濟部中央標準局員工消費合作社印製 1---- 五、 發明説明(11) 1 | 1 0 2傳送至匯流排連接控制器1 0 3 0 1 I 其次,匯流排連接控制器1 0 3 變 成 系 統匯流排 1 1 1 0 6之匯流排主宰,並執行寫存 取 以 — 格 式即由主 記 憶 1 I 請 1 | 體 1 0 2傳送之資料加在儲存在需 求 佇 列 1 3 2 (其 設 定 龙 閲 1 | 讀 1 I 當 成 —位址)之轉回位址(TA) 之 後 〇 背 1 I 當在主記憶體1 0 2中發生例 如 E C C 錯誤(錯 誤 檢 之 注 意 1 I 査 碼 錯誤)或匯流排配類錯誤之錯 誤 時 y 匯 流排連接 控 制 事 項 再 1 1 器 1 0 3對I/O裝置1 0 4通知 錯 誤 9 藉 由一機構 以 執 填 % 本 行 寫 存取在錯誤碼加入轉回位址( T A ) 之 格式中。 頁 1 1 當設定在I/O裝置1 0 4之 轉 回 位 址 設定暫存 器 1 I 1 4 3中之轉回位址(TA)經由 系 統 匯 流 排1 0 6 寫 存 1 I 取 時 ,I / 0裝置1 0 4判斷爲寫 存 取 取 代 本發明之 讀 存 1 訂 I 取 並接收相關於讀位址(DA) 之 主 記 憶 體1 0 2 之 資 1 1 料 0 1 1 藉此,產生在系統匯流排10 6 上 之 一 讀存取由 兩 寫 1 1 存 取 取代,該兩寫存取包括由I / 〇 裝 置 寫 存取至匯 流 排 1 連 接 控制器和由匯流排連接控制器 寫 存 取 至 I / 0裝 置 〇 1 I 在 此 例中,此兩寫存取可視爲在系 統 匯 流 排 上之一般 寫 存 1 1 | 取 9 因此,可保持與一般寫存取之 介 面 相 容 性。 1 1 在I/O裝ei 〇 4中之序列 器 只 執 行 輸出讀位 址 ( 1 1 D A )和接收相關之資料之操作。 因 此 9 雖 然對系統 匯 流 1 | 排 1 〇 6之讀存取在一般的程序中 發 出 所 需的只是 將 其 1 I 轉 換 成本發明之方法之寫存取。因 此 , 爲 了 完成非上 述 之 1 1 功 能 ,必需使序列器以和習知技藝 相 同 的 方 式操作。 1 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐〉_ ία 經濟部中央標準局員工消費合作社印製 A7 _____B7 五、發明説明(l2) 其次,參考圖5和6說明依照前述系統之資料傳送方 法之步驟中,扮演系統重要部份之I/O裝置丨〇 4和匯 流排連接控制器1 0 3之序列器之循序操作。 圖5爲當執行本發明之資料傳送系統之DMA傳送時 ,在I /0裝置1 0 4中,循序器之序列操作之流程圖。 圖6爲當執行本發明之資料傳送系統之DMA傳送時 ,在匯流排連接控制器1 〇 3中,循序器之序列操作之流 程圖。 如圖5所示,當讀存取啓始時,在l/ο裝置1 〇 4 中之序列器1 0 4首先檢查模式設定暫存器14 1之模式 設定是否爲0N (步驟5 0 1 )。 當模式設定爲OF F時,序列器執行一般讀存取之循 序操作(步驟5 0 4 )。 當模式設定爲ON時,藉由本發明之資料傳送方法, 序列器開始寫存取之循序操作以取代讀存取。 在此例中,序列器首先確保讀資料緩衝以和一般讀存 取相同之方式(步驟502)。 其次,序列器以和一般寫存取相同的循序操作而執行 如圖2所示之存取格式中之寫存取(步驟5 0 3 )。序列 器等待匯流排連接控制器1 0 3以藉由轉回位址(TA) 執行寫存取(步驟5 0 5 )。 當匯流排連接控制器1 0 3藉由轉回位址(TA)執 行寫存取且I /0裝置0 4執行辨認時,序列器在讀緩衝 器中儲存由主記憶體1 〇 2傳送之資料並終止此讀存取。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-15 _ ---------HI------ir------1 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印製 A7 B7五、發明説明(13) 另一.方面,如圖6所示,匯流排連接控制器1 〇 3辨 別在步驟5 0 3上,如圖2所示之存取格式中’對需求位 址(QA)之寫存取(步驟6 0 1)。 在此例中,匯流排連接控制器1 〇 3首先檢査內部需 求佇列1 3 2是否爲塡滿(步驟6 G 2 )。當需求佇列 1 3 2爲充滿時,匯流排連接控制器1 〇 3輸出一再嘗試 響應(步驟6 0 5 ) ° 當需求佇列1 3 2未充滿時,匯流排連接控制器 1 0 3接收寫存取且在需求佇列1 3 2中佇列轉回位址( T A )(步驟6 0 3 ),匯流排連接控制器10 3在由讀 位址(DA )所指示之位址上,以和一般讀存取相同的循 序操作對主記憶體1 〇 2執行讀位址。 在由此讀存取從主記憶體接收資料時(步驟6 0 6 ) ,匯流排連接控制器1 0 3由需求佇列1 3 2解佇列轉回 位址(TA)(步驟6 0 7 ),並藉由和一般寫存取相同 的序列操作而寫存取至轉由位址(TA)(步驟6 0 8 ) Ο 藉此,本發明可藉由寫存取以取代讀存取而執行 D Μ A傳送,並和習知之序列器介面相容。 其次,參考圖3,以下藉由考量本發明之資料傳送方 法之時間而說明本發明之特性。 圖3爲比較習知技藝之方法和本發明之方法中,用以 執行DMA之資料時間之時間圖。(a)爲習知技藝之資 料時間圚,和(b )爲本發明之資料時間圚。再者,在此 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) __ ' '-16 - n ϋ n I I n I I HI I _ n ^ (請先閲讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局員工消費合作社印裝 .五、 發明説明( 14) 1 1 例 中 9 系 統睡流排 爲 不 具 有分裂 傳 送 功能 之 系統匯 流 排 > 1 I 如 P C I 匯流 排。 1 I 在 此 實施 例中 9 系 統 匯流排 爲 時 鐘同 步 型式, 且 請 1 1 D Μ A 讀 存取 需要 介 於 至 系統匯 流 排 之位 址 之輸出 和 資 料 先 閲 1 I 讀 1 | 之 輸 出 間 之8 個時 鐘 循 環 (C 1 0 至 C 2 相 當於8 個 時 鐘 背 1 I 之 1 注 | ) 0 意 窜 1 在 此 實施 例中 , —- 讀 存取之 單 元 設定 爲 4個字 ( 由 項 再 填 1 丄 C 1 0 至 C 1 3之 資 料 ) 0 寫 本 I 圖 3 (a )所 示 之 數 字3 0 1 表 示位 址 之時間 和 由 習 頁 1 1 知 技 藝 指 示D Μ A 讀 存 取 之資料 0 1 1 在 時 間3 0 1 中 5 系 統匯流 排 由 讀位 址 (R A ) 之 輸 1 I 出 當 成 在 C 2 上之 位 址 至 在C 1 3 上 之資 料 (D ) 之 输 出 訂 I 和 經 點 之 1 3 個時 鐘 循 環 所佔據 0 1 1 I 另 一 方面 ,如 圖 3 ( b )所 示 在本 發 明之資 料 傳 送 1 1 中 等 於 3 0 1之 讀 存 取 由兩寫 存 取 3 0 2 和3 0 3 取 代 1 1 〇 如 上 所 述, 在以 寫 存 取 以取代 本 發 明之 讀 存取中 9 首 先 I 在 3 0 2 上輸 出需 求 位 址 (Q A ) 當 成一 位 址,而 後 輸 出 1 I 讀 位 址 ( R A )和 轉 回 位 址(T A ) 當成 資 料。 1 1 I 回 應 寫存 取3 0 2 之 響應資 料 傳 送當 成 寫存取 3 0 3 1 1 〇 在 此 例 中, 由在 3 0 2 上之讀 位 址 (R A )之输 出 至 在 1 1 3 0 3 上 之資 料输 出 之 期 間爲8 個 時 鐘循 環 〇 1 | 因 此 ,依 照本 發 明 之 資料傳 送 方 法, 系 統匯流 排 受 佔 1 I 據 達 3 0 2和 3 0 3 之 1 0個時 鐘 循 環。 如 圖3 ( b ) 之 1 1 1 3 0 4 所 示, 可在 3 0 2 和3 0 3 間 ,在 系 統匯流 排 上 執 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 322546 a? B7 經濟部中央標準局員工消費合作社印製 五、發明説明(15) 行另一個傳送' 因此,當比較由習知技藝之DMA存取之資料傳送方 法之系統匯流排之效率和本發明之DMA存取之系統匯流 排之效率時,本發明名系統睡」@排之使用效率大約高2 3 % ( = 3 / 1 3 )。 依照本發明之資料傳送方法,由一存取佔據系統匯流 排之時間較短(例如在3 0 2上爲4時鐘循環和在3 0 3 上爲6時鐘循環)於在3 0 1上之1 3個時鐘循環。因此 ,本發明之優點爲需求等待匯流排之時間變矩。 如果I/O裝置1 0 4可控制在圖5所示之步驟 5 0 2中確保之多數讀資料緩衝器且圖5所示之循序操作 可再輸入時,藉由執行在圖3中之3 0 2和3 0 3上之存 取,以及在3 0 4和3 0 5之時間中之相同的存取,1/ 0裝置1 0 4可並聯的執行多數之讀存取。藉此,一 I / 〇裝置可並聯的執行多數之讀存取,因此,可增加由每個 I/0裝置觀察之系統匯流排之使用效率。 以下參考圖4說明另一實施例。 第一實施例係關於在主記憶體和I/〇裝置間執行 DMA傳送之方法。另一方面,此實施例係關於在I / 〇 裝置和I/0裝置間執行資料傳送方法。 首先,參考圖4說明本發明之第二實施例之資料傳送 系統之系統構造。 圖4爲本發明之第二實施例之資料傳送系統之硬體構 造之系統方塊圖。 (請先閱讀背面之注意事項再填寫本頁) "
、1T 丄 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐)μ 經濟部中央標準局員工消費合作社印製 A7 ____ B7_ 五、發明説明(叫 處理器4 0 1包含N個處理器當成多處理器。處理器 4 〇 1和主記憶體4 0 2經由一處理器匯流排4 0 7連接 至匯流排連接控制器4 0 3和4 0 4,且資料可在其間傳 送和接收。 匯流排連接控制器4 0 3經由系統匯流排4 0 8連接 至I/O裝置4 0 5,而另一匯流排連接控制器4 0 4經 由系統匯流排4 0 9連接至I/O裝置4 0 6。 I /0裝置爲模組,該模組爲一用於內I /〇傳送之 需求目的地和一需求源。 如上所述之多數系統匯流排構成此實施例.之系統,且 假設每個系統匯流排不具有分裂傳送功能,如p c I匯流 排。 I/O裝置4 0 5具有模式設定暫存器4 5 1 ,需求 位址設定暫存器4 5 2,和轉回位址設定暫存器4 5 3。 另一 I/O裝置4 0 6具有一需求位址設定暫存器4 6 1 Ο 在此實施例中,由在I /0裝置中之暫存器執行特殊 之操作。但是,非上述之一般功能可由和習知技藝相同的 方式操作。 雖然圖4中未顯示,I/O裝置4 0 5和4 0 6具有 序列器,其利用和習知技藝相同的方式控制資料傳送操作 。在此實施例中,系統匯流排4 0 8和4 0 9受指定一特 有的位址空間,且藉由指定一位址,可只執行相互存取。 模式設定暫存器4 5 1 ,需求位址設定暫存器4 5 2 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐)-Μ - " (請先閱讀背面之注意事項再填寫本頁)
經濟部中夬標準局員工消費合作社印製 A7 B7 五、發明説明(17) ,和轉回位址設定暫存器4 5 3爲在系統匯流排4 0 8上 之指定位址,且需求位址設定暫存器4 6 1在系統匯流排 4 0 9上指定一位址,而它們可由系統匯流排4 0 8和 4 0 9中存取。 如同在第一實施例中,模式設定暫存器4 5 1爲一旗 標暫存器,當由本發明之資料傳送方法執行內I /〇傳送 時,需要使旗標設定爲0N,而當不執行時,設定爲 0 F F 〇 其次,參考圖4說明本發明之資料傳送系統之操作。 首先,處理器4 0 1設定一需求位址在I/O裝置 4 0 6之需求位址設定暫存器4 6 1中和在I/O裝置 4 0 5之需求位址設定暂存器4 5 2中。 此需求位址使用以由I/O裝置4 0 5輸出一需求至 1 / 0 裝置 4 0 6。 處理器4 0 1設定一轉回位址在I/O裝置4 〇 5之 轉回位址設定暫存器4 5' 3中。此轉回位址爲當I/O裝 置4 0 6將其保存之資料傅送至I/O裝置4 0 5時.,儲 存位置之位址。處理器4 0 1改變和設定模式設定暫存器 4 5 1 爲 0 N。 如此可完成初始化。 資料傳送系統之操作會隨著模式設定暂存器4 5 1之 値改變。 當模式設定暫存器4 5 1之値爲OFF時,資料傳送 系統執行一般之操作。亦即,當I/O裝置4 0 5受指示 本紙乐尺度通用中國國家標準(CNS ) Λ4規格(210X297公楚) 20 - (請先閲讀背面之注意事項再填寫本頁) ,衣. 訂 經濟部中央標準局員工消費合作社印製 322546 A7 B7五、發明説明(18) 以執行來自處理器4 0 1之內I/O傳送讀存取時,系統 以和習知技藝相同的方式執行內I/0傳送讀存取。 因此,當模式設定暫存器4 5 1之値爲OFF時,I /0裝置4 0 5可在與習知介面相容下操作,即使系統是 未執行本發明之方法之系統。 當模式設定暫存器4 5 1爲0N時,資料傳送系統執 行本發明之資料傳送方法之操作。 在此例中,當I / 0裝置4 0 5受指示以執行來自處 理器4 0 1之內I / 0傳送讀存取時,此裝置對設定在需 求位址設定暫存器4 5 1中之需求位址執行寫.存取以取代 讀存取。 關於此時之存取格式,可使用參考在第一實施例中之 圖2所說明相同之存取格式。 亦即,其格式爲需求位址(QA)首先設定在I/O 裝置4 0 5之需求位址設定暂存器4 5 2中當成一位址, 且設定在轉回位址設定暫存器4 5 3中之讀位址(DA) 和轉回位址(TA)當成在後面之資料。 讀位址(DA )表示用於讀存取之I /0裝置之資料 儲存位置之位址。 當在前述存取格式中之寫存取經由系統匯流排4 0 8 發出時,匯流排連接控制器4 0 3通知另一匯流排連接控 制器4 0 4來自處理器4 0 7之該資料。 匯流排連接控制器4 0 4經由系統匯流排4 0 9通知 I/O裝置4 0 6該資料。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)_ _ --------^ ^------1T------1 (請先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明説明(19) 當需求位址(QA )之位址匹配儲存在需求位址設定 暫存器4 6 1中之位址時,I/O裝置4 0 6判斷爲本發 明之 '寫存取取代讀存取',並接收資料。 I/O裝置4 0 6執行寫存取至在系統匯流排4 0 9 上之需求讀取資料(RD )之位址資料,而頭標指定轉回 位址(T A )。 此資料經由匯流排連接控制器4 0 4和處理器4 0 7 之路由而傳送至匯流排連接控制器4 0 3。 匯流排連接控制器4 0 3變成系統匯流排4 0 8之主 匯流排,並藉由傳送資料而執行寫存取。 當設定在I/O裝置4 0 5之轉回位址設定暫存器 4 5 3中之轉回位址(TA)經由系統匯流排4 0 8寫存 取時,I/O裝置4 Q 5判斷其爲寫存取取代本發明之讀 存取,並接收相關於讀位址(DA)之I/O裝置4 0 6 之資料。 經濟部中央標準局員工消費合作社印聚 (請先閲讀背面之注意事項再填寫本頁) 藉此,在系統匯流排4 0 8上產生之一讀存取由兩寫 存取所構成,該兩寫存取包括至I/O裝置4 0 5和1/ 0裝置4 0 6之寫存取。在此例中,此兩寫存取可視爲在 系統匯流排4 0 8和系統匯流排4 0 9上之一般寫存取, 如此可保持和一般寫存取之介面相容性。 在I/O裝置4 0 5中之序列器只執行輸出讀取位址 (DA )和接收相關資料之操作。因此,雖然對系統匯流 排4 0 8之讀存取在一般之程序中發出,但是,所需的只 是將其轉換爲本發明之方法之寫存取。因此,爲了完成非 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)_ 2? _ ' 經濟部中央標準局員工消費合作社印製 A7 _________ B7 五、發明説明() 20 上述之功能時,所需的只是允許序列器以和習知技藝相同 的方式操作。 在前述之內I /0傳送操作中,匯流排連接控制器 4 0 3和4 0 4只執行和習知技藝相同之操作。但是,用 以執行如本發明第一實施例所述之D Μ A操作之匯流排連 接控制器亦可應用當成此匯流排連接控制器。 明顯的是,在I/O裝置4 0 6中,可安裝和在圖1 之第一實施例所示之匯流排連接控制器1 〇 3中之需求佇 列1 3 2相同的佇列機構,並可構成具有可同時提供當成 需求源和內I / 0傳送之需求目的地之功能之I /〇裝置 0 依照本發明,當執行DMA或不具有如PC I匯流排 之分裂傳送功能之內I /〇傳送時,即可提供消除閉鎖發 生之可能性,保持匯流排規格之相容性,和改善資料傳送 之效率。 本紙悵尺度適用中國國家標準(CNS ) Λ4规格(210Χ 297公釐) (請先閔讀背面之注意事項再填寫本莧)
-23 -

Claims (1)

  1. 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 々、申請專利範圍 1 .—種資料傳送系統,用以在由一匯流排連接之模 組間傳送資料,包含: 一主記憶體: 一處理器匯流排連接至該主記憶體; —匯流排連接控制器連接至該處理器匯流排; —系統匯流排連接至該匯流排連接控制器;和 —I / 0裝置或一匯流排轉換連接器連接至該系統匯 流排, 一其中該I / 0裝置或該匯流排轉換連接器執行寫存取 經由該系統匯流排至該匯流排連接控制器,.且該匯流排連 接控制器接收該寫存取,由主記憶體讀取資料,並執行寫 存取至I / 0裝置或該匯流排轉換連接器,以傳送主記憶 體之資料至該I/0裝置或該匯流排轉換連接器。 、2.如申請專利範圍第1項所述之資料傳送系統,其 I 中該資料傳送系統具有一處理器連接至該處理器匯流排, 和 該處理器發出一操作指令至該I/0裝置或匯流排轉 換連接器,和 該I / 0裝置或匯流排轉換連接器依照操作指令執行 寫存取至該匯流排連接控制器。 3. 如申請專利範圍第2項所述之資料傳送系統,其 中該匯流排連接控制器具有一儲存部份用以儲存來自I / 0裝置或匯流排轉換連接器藉由寫存取而輸出之資料。 4. 如申請專利範圍第3項所述之資料傳送系統,其 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-24 - (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 經濟部中央梂準局貝工消费合作社印裝 ^ Ο Γ ζΐ I /¾ Β8 0^^040 cs D8 六、申請專利範圍 中來自I/O裝置或匯流排轉換連接器執行寫存取至匯流 排連接控制器所輸出之資料包括 一需求位址指示該匯流排連接控制器之儲存部份之位 址, 一讀取位址指示當匯流排連接控制器由主記憶體臏取 資料時之位址,和 一轉回位址指示當來自匯流排連接控制器而傳送至I /〇裝置或匯流排轉換連接器之資料儲存時之位址。 -5.如申請專利範圍第4項所述之資料傳送系統,其 中該匯流排連接控制器具有 —需求佇列用以佇列該寫存取和 —第一需求暫存器用以藉由該需求位址設定該需求佇 列之位址,和 該I / 0裝置或匯流排轉換連接器具有 —第二需求位址設定暫存器用以設定一需求位址,該 需求位址爲匯流排連接控制器之寫存取執行之需求佇列之 位址,和 一轉回位址設定暫存器用以設定指示由匯流排連接控 制器輸出之寫存取之目的地之位址。 6 ·如申請專利範圍第5項所述之資料傳送系統,其 中在接收到來自I/0裝置或匯流排轉換連接器之讀存取 需求下,該系統睡流排爲由讀存取所佔據之匯流排,在該 讀存取需存至資料輸出之期間,該資料依照對I /〇裝置 或匯流排轉換連接器之讀存取需求而输出。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公癃) -25 - (請先閲讀背面之注意事項再填寫本頁) A. 訂 B8 C8 D8 322546 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 7 .如申請專利範圍第6項所述之資料傳送系統,其 中該匯流排連接控制器藉由來自I/O裝置或匯流排轉換 連接器之讀位址輸出當成寫存取而執行寫存取至該主記憶 體,和儲存用於I /0裝置或匯流排轉換連接器之轉回位 址在需求佇列中。 8 .如申請專利範圍第7項所述之資料傳送系統,其 中當該讀存取至該主記憶體發生錯誤時,該匯流排連接控 制器指定一錯誤碼至轉回位址指示寫存取至I/0裝置或 匯流排轉換連接器之位址。 •9 .—種資料傳送系統,用以在由一匯流排所連接之 模組間傳送資料,包含: 一處理器匯流排: 一第一和第二匯流排連接控制器連接至該處理器匯流 排; 一第一系統匯流排連接至第一匯流排連接控制器,和 —第二系統匯流排連接至第二匯流排連接控制器,和 經濟部中央梂準局貝工消费合作社印製 —第一 I / 0裝置或匯流排轉換連接器連接至該第一 系統匯流排,和一第二系疏匯流排或I /0裝置連接至該 第二系統匯流排, 其中該第一 I / 0裝置或匯流排轉換連接器經由第一 系統匯流排執行寫存取至第一匯流排連接控制器,和第一 匯流排連接控制器由該I/0裝置或匯流排轉換連接器接 收該寫存取,由該第二I /0裝置或匯流排轉換連接器經 由該處理器匯流排和該第二匯流排連接控制器讀取資料, -26 - 本紙張尺度逋用中國國家標準(CNS ) A4规格(210X297公釐 322546 經濟部中央揉準局貝工消費合作社印製 B8 C8 D8 _六、申請專利範圍 和執行該讀取声料之寫存取至第一I/〇裝置或匯流排轉 換連接器,以傳送第二I /0裝置或匯流排轉換連接器之 資料至第一 I / 0裝置或匯流排轉換連接器。 1 0.如申請專利範圍第9項所述之資料傳送系統, 其中該資料傳送系統具有一處理器連接至該處理器匯流排 ,和 e該處理器發出一操作指令至該第一I /0裝置或匯流 排轉換連接器,和 該第一 I / 0裝置或匯流排轉換連接器依照操作指令 執行寫存取至該第一匯流排連接控制器。. ‘ 11.如申請專利範圍第10項所述之資料傳送系統 ,其中該第一匯流排連接控制器具有一儲存部份用以儲存 來自第一I / 0裝置或匯流排轉換連接器藉由寫存取而输 出之資料。 .12.如申請專利範圍第11項所述之資料傳送系統 ,其中來自第一 I / 0裝置或匯流排轉換連接器執行寫存 取至第一匯流排連接控制器所輸出之資料包括 一需求位址指示該第一匯流排連接控制器之儲存部份 之位址, 一讀取位址指示當第一匯流排連接控制器由第二I / 0裝置或匯流排轉換連接器經由該處理器匯流排,該第二 匯流排連接控制器,和該第二系統匯流排讀取賫料時之位 址,和 一轉回位址指示當來自第一匯流排連接控制器而傳送 (請先閲讀背面之注意事項再填寫本頁) 、私· 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-27 _ ^^^546 B8 C8 D8 六、申請專利範圍 至第一 i / 〇裝置或匯流^轉換連接器之資料儲存時之位 址。 1 3 ·如申請專利範圍第1 2項所述之資料傳送系統 ,其中該第一I / 0裝置或匯流排轉換連接器具有 —第一需求位址設定暫存器用以設定一需求位址,該 需求位址爲該匯流排連接控制器之寫存取執行之需求佇列 之位址,和 一轉回位址設定暫存器用以設定一位址指示由匯流排 連接控制器輸出之寫存取之目的地之位址,和 該I / 0裝置或匯流排轉換連接器具有一第二需求位 址設定暫存器用以設定一第二需求位址,以由I /0裝置 或匯流排轉換連接器辨別該寫存取。 1 4 .如申請專利範圍第1 1項所述之資料傳送系統 ,其中該第一I / 0裝置或匯流排轉換連接器執行寫存取 至第一匯流排連接控制器,而無關於來自第二I /0裝置 或匯流排轉換連接器之寫存取。 ---------ί .取------訂 (請先聞讀背面之注意事項再填寫本頁) 經濟部中央梯準局貝工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐)-28 -
TW085105555A 1995-05-17 1996-05-10 TW322546B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7118314A JPH08314854A (ja) 1995-05-17 1995-05-17 データ転送システムおよびこれに関連する装置

Publications (1)

Publication Number Publication Date
TW322546B true TW322546B (zh) 1997-12-11

Family

ID=14733617

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085105555A TW322546B (zh) 1995-05-17 1996-05-10

Country Status (3)

Country Link
US (1) US5754802A (zh)
JP (1) JPH08314854A (zh)
TW (1) TW322546B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5953538A (en) * 1996-11-12 1999-09-14 Digital Equipment Corporation Method and apparatus providing DMA transfers between devices coupled to different host bus bridges
US6202112B1 (en) * 1998-12-03 2001-03-13 Intel Corporation Arbitration methods to avoid deadlock and livelock when performing transactions across a bridge
JP2008135047A (ja) * 2000-11-06 2008-06-12 Matsushita Electric Ind Co Ltd マルチプロセッサ用インタフェース
US6988160B2 (en) * 2001-02-12 2006-01-17 P-Cube Ltd. Method and apparatus for efficient messaging between memories across a PCI bus
JP4862593B2 (ja) * 2006-10-04 2012-01-25 富士ゼロックス株式会社 データ転送装置及び画像形成装置
US20090228612A1 (en) * 2008-03-06 2009-09-10 Barinder Singh Rai Flexible Bus Interface and Method for Operating the Same
US8166207B2 (en) 2008-09-29 2012-04-24 Intel Corporation Querying a device for information
JP5316502B2 (ja) 2010-09-16 2013-10-16 日本電気株式会社 I/oブリッジ装置、応答通知方法、及びプログラム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997896A (en) * 1975-06-30 1976-12-14 Honeywell Information Systems, Inc. Data processing system providing split bus cycle operation
US5191649A (en) * 1990-12-21 1993-03-02 Intel Corporation Multiprocessor computer system with data bus and ordered and out-of-order split data transactions
JPH05173936A (ja) * 1991-12-26 1993-07-13 Meidensha Corp データ転送処理装置
US5353415A (en) * 1992-10-02 1994-10-04 Compaq Computer Corporation Method and apparatus for concurrency of bus operations
JPH06131295A (ja) * 1992-10-16 1994-05-13 Hitachi Ltd バス変換装置
US5544331A (en) * 1993-09-30 1996-08-06 Silicon Graphics, Inc. System and method for generating a read-modify-write operation
US5533204A (en) * 1994-04-18 1996-07-02 Compaq Computer Corporation Split transaction protocol for the peripheral component interconnect bus
US5535340A (en) * 1994-05-20 1996-07-09 Intel Corporation Method and apparatus for maintaining transaction ordering and supporting deferred replies in a bus bridge

Also Published As

Publication number Publication date
US5754802A (en) 1998-05-19
JPH08314854A (ja) 1996-11-29

Similar Documents

Publication Publication Date Title
TWI276964B (en) Direct memory access controller system
EP0422103B1 (en) I/o bus to system bus interface
US5918028A (en) Apparatus and method for smart host bus adapter for personal computer cards
US5594882A (en) PCI split transactions utilizing dual address cycle
JP3275051B2 (ja) バスブリッジにおけるトランザクション順序を維持し、遅延応答をサポートする方法及びそのための装置
TW451131B (en) Processor local bus posted DMA flyby burst transfers
US7424566B2 (en) Method, system, and apparatus for dynamic buffer space allocation
TW305031B (zh)
US5996051A (en) Communication system which in a first mode supports concurrent memory acceses of a partitioned memory array and in a second mode supports non-concurrent memory accesses to the entire memory array
US5261057A (en) I/O bus to system interface
US6636927B1 (en) Bridge device for transferring data using master-specific prefetch sizes
US5519883A (en) Interbus interface module
JP2001345828A (ja) 汎用直列バス機能装置およびその動作方法
US7752376B1 (en) Flexible configuration space
JP2001142842A (ja) Dmaハンドシェークプロトコル
US6766386B2 (en) Method and interface for improved efficiency in performing bus-to-bus read data transfers
JPH0219954A (ja) データ処理システム及びデータ通信バス・システム
JPH0246974B2 (zh)
TW322546B (zh)
US7143206B2 (en) Method for controlling data transfer unit having channel control unit, storage device control unit, and DMA processor
US7917659B2 (en) Variable length command pull with contiguous sequential layout
TW448361B (en) Data switching system and method using bandwidth management unit to reduce data traffic
JP2002176464A (ja) ネットワークインタフェース装置
JPS5878251A (ja) デ−タ転送システム
TWI230863B (en) Input/output system and method for transferring control and data, and arbiter for coordinating data communication