TW315465B - - Google Patents
Download PDFInfo
- Publication number
- TW315465B TW315465B TW085112898A TW85112898A TW315465B TW 315465 B TW315465 B TW 315465B TW 085112898 A TW085112898 A TW 085112898A TW 85112898 A TW85112898 A TW 85112898A TW 315465 B TW315465 B TW 315465B
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- signal
- data
- decision
- quot
- Prior art date
Links
- 238000012360 testing method Methods 0.000 claims description 132
- 238000012790 confirmation Methods 0.000 claims description 10
- 238000001514 detection method Methods 0.000 claims description 7
- 238000004891 communication Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 3
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- 229910052695 Americium Inorganic materials 0.000 claims 1
- LXQXZNRPTYVCNG-UHFFFAOYSA-N americium atom Chemical compound [Am] LXQXZNRPTYVCNG-UHFFFAOYSA-N 0.000 claims 1
- 230000007717 exclusion Effects 0.000 claims 1
- 101100438470 Trichosurus vulpecula CSN2 gene Proteins 0.000 description 15
- 230000000875 corresponding effect Effects 0.000 description 10
- 239000013078 crystal Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000002079 cooperative effect Effects 0.000 description 5
- 238000010998 test method Methods 0.000 description 3
- 240000002853 Nelumbo nucifera Species 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 2
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 206010061218 Inflammation Diseases 0.000 description 1
- 244000018633 Prunus armeniaca Species 0.000 description 1
- 235000009827 Prunus armeniaca Nutrition 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 238000012812 general test Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000013072 incoming material Substances 0.000 description 1
- 230000004054 inflammatory process Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/46—Test trigger logic
Description
315465 A7 B7 經濟部中央搮準局男工消费合作社印装 五、發明説明(1 ) .發明背鼉 發昍铕城 本發明像鼷於一種半導艨記億鼸,尤其是備有潮試霣 路之動態随機取存記億元件(DRAM)e 翌爾柃術說昍 當記憶釀之容覺愈來愈大時,潮試時間就會顧著增加 ,而且16M(百萬位元)DRAM和更大容量之DRAM會發生此 重要間題,有一解決之方法,即将测試霣路放置在晶片 中,且利用轉換晶片操作之不同於正常操作的澍試棋式 完成澜試(下文中稱為"登錄”)β 编短澜試時間之澜轼棋式包含一利用先將位址緊密之 資料比較法的棋式,資料同時從許多記®單胞寫入或讀 出,再決定造些資料是否相同,若相同則输出"Η",而 若不相同則输出,但是,當使用傳統的多功能簡試 器時,可以利用一偏測試器測試之元件數目到16DUT (在 澜試之元件),所以即使利用此方法,澍試時間也不會 明顳縮短,考處如此之背景,對於在16Μ DRAM之後具有 大容量DRAM的發展,ϋ試方法會變成大慨利用一有一些 DUT ,例如200-300DUT可以放置在一 ϋ試板上的監視器 ΒΤ元件之方法,但是,事實上,即使使用如此之監視器 ΒΤ元件,拥試·效率也不會顯著改菩。 此«藉由參考第6圈所示之監視器ΒΤ元件的測試板範 例説明前面之理由,該監視器ΒΤ测試板可以放置16行X 15列= 240DUT之四位元(X 4)DUT,該監視器ΒΤ元件每一 (请先閲讀背面之注意事項系填寫本頁) .裝· •tr 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央樣準局員工消費合作社印*. 315465 Α7 Β7 五、發明説明(2 ) 鏔潮試板提供64值駆動器/比較器β 因此,某一資料匯流揉連接到15DUT的I/O ,所有的 時脈和位址訊號,如背向列位址盔通訊號(BRAS),行位 址選通訊號(BCAS)和背向寫入致能訊號(BWE)皆連接到 所有的DUT ,控制潮試操作之背向操作致能訊號(BOE) 獨立分佈到當作B0E1-B0E15之方塊1-15,每一館B0E1-B0E15可供應一各自操作之相異時脈,對於此測試板, 當企團立即測試所有DUT時,連接到某一資料匯流排之 15DUT同時試著輪出資料,而造成在各DUT之資料間 相衝突,所以各DUT不可確認決定,因此,例如,當測 試方塊1中之16DUT時,僅方塊1可以利用只有相對於 方塊1之B0E1的時脈澜試,而其他方塊之B0E2-B0E15保 持在"H",結果,方塊1-15箱要15次各自測試,如此, 痛要潮試240DUT之測試時間(所有DUT可以同時測試的 情形)要X15,對於具有較高位元數之型式,其測試須 藉由方塊之分割數(15X4)乘上(I/O數.)/ 4,使得測試! 效率會進一步降低,此外,因為監視器BT元件受限於比 較器之數目,以傳统上,當使用監視器BT元件時,測 試效率無法達到其上限。 對於前述之解決方法,其為使監視器BT元件能同時測 試所有晶片之晶片上比較澍試模式,前述問題之原因在 於當所有晶Η都同時建構資料輸出週期時,來自赛多DUT 之输出資料會在資料匯流排上相衝突,因此,若讀自記 億單胞之資料不輪出到外部,而是在晶Κ中確認決定, 本纸張尺度遢用中國國家梯準(CNS ) Α4規格(210Χ25»7公釐) ----------f------IT------# - ' -(請先閱讀背面之注意事項再填寫本頁) A7 B7 經濟部中央揉準局貝工消费合作社印製 五、 發明説明 (: ) 1 1 則 可 避 免 此 問 題 S 然 後 9 在 晶 片 中 會 足 以 閂 住 確 認 決 定 1 1 結 果 » 而 且 在 m 試 所 有 的 記 億 單 胞 之 後 9 利 用 bb 較 方 塊 1 I 將 此 確 認 決 定 結 東 輪 出 到 監 視 器 BT測 試 板 之 資 料 匯 流 铢 V - 請- ! 1 » 因 為 確 認 決 定 結 果 之 输 出 可 在 單 一 遇 期 中 完 成 f 而 且 先, 閲· 1 I 讀 較 晶 片 之 m 試 時 間 短 很 多 > 所 以 即 使 t±y 兀 成 1 5锢 分 立 方 塊 背 1¾- \ 之 1 之 m 試 9 也 不 會 發 生 問 題 S 例 如 9 即 使 確 認 決 定 結 果 之 注 | 意 I 输 出 遇 期 在 \ M S 内 完 成 9 也 僅 只 要 15 Μ S , 在此情形下之 事 項 * 1 1 绝 m 試 時 間 為 (晶片測試時間+ 15 Μ S) 9 基 本 上 其 等 於 所 fy % 本 1 威 有 晶 Η 同 時 m 試 的 情 形 > 此 有 晶 Η 上 比 較 m 試 模 式 的 觀 頁 1 念 〇 1 1 參 考 第 7 圓 • 其 為 具 有 晶 片 上 比 較 m 試 模 式 功 能 之 傳 1 I 统 m 試 霣 路 的 方 塊 _ 9 該 傳 统 的 m 試 霣 路 包 含 一 由 一 般 1 1 動 態 記 億 霄 路 所 組 成 之 進 資 料 缓 衝 器 1 一 記 憶 單 胞 陣 * η 1 列 2 1 由 第 0 到 第 3 資 料 匯 流 排 30 -3 3 組 成 之 資 料 匯 流 * I I 排 及 一 出 資 料 缓 衝 器 4 9 而 且 還 包 含 一 從 資 料 匯 流 排 1 1 3 檢 測 各 資 料 之 間 是 否 匹 S 之 確 認 決 定 電 路 5 9 決 定 確 1 I 認 和 輪 出 一 確 認 決 定 訊 Μ B 9 選 择 且 输 出 確 認 決 定 訊 號 線 I B 和 得 白 第 3 資 料 匯 流 抹 33其 中 之 一 都 可 的 選 擇 器 6 ) 1 fcb 較 控 制 方 塊 7 5 訊 號 B R A S 和 Β0Ε 之 通 輯 方 塊 8 $ m 試 I 模 式 決 定 方 塊 9 9 及 fcb 較 資 料 匯 流 排 10 〇 - 1 該 確 認 決 定 鬣 路 5 包 含 一 從 第 0 到 第 3 資 料 匯 流 排 30 1 ! -3 3 檢 測 資 料 是 否 匹 配 之 X0R 閘 5 1, -檢測在比較資料 1 I 匯 流 排 10 上 和 第 3 資 料 匯 流 排 3 3上 之 資 料 間 是 否 匹 配 之 * 1 1 X0R 閘 5 2 j 將 各 從 X0 R 閘 -5 5 1和 — 5 2 之 输 出 作 或 連 算 之 0R 1 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 315465 A7 B7 經濟部中央梂準局貝工消費合作社印装 五、 發明説明 (4 ) 1 1 .蘭 5 3 » —» 使 具 有 晶 Η 上 比 較 致 能 訊 號 Φ 1之0 R閘5 3的输 1 1 出 工 作 之 AND 蘭 54 9 一 閂 住 AND 閘 54 之 输 出 且 输 出 決 定 ! 1 訊 號 A 之 RS型 正 反 器 (FF) 5 5 及 一 將 決 定 訊 號 A 反 相 且 /-V 請. 1 1 输 出 確 認 決 定 訊 號 Β 之 反 相 器 5 6 〇 先-- 閲 讀 背 1 I χΧ統 m 試 霣 路 之 操 作 參 考 第 7 圈 和 顯 示 毎 一 部 份 波 形 1 之 1 時 脈 圓 之 第 8 和 9 圔 說 明 9 第 8A 圈 顯 示 當 訊 號 BRAS 工 作 '意 1 1 且 變 成 "L II 時 3 從 訊. 號 BC AS 和 BWE 皆 為 "L » 之 事 實 檢 測 事 項 1 1 某 些 要 登 嫌 之 測 試 棋 式 的 晶 片 上 比 較 潮 試 楔 式 登 錄 遇 期 fy k 本 1 裝 9 然 後 當 訊 號 BCAS 旦 不 工 作 回 到 "Η 1 然 後 再 回 到 頁 1 "L η 時 > 曾 檢 m 晶 Η 上 比 較 m 試 楔 式 從 Υ 位 址 登 錄 ) 而 1 1 晶 Μ 上 比 較 潮 試 棋 式 決 定 訊 號 Φ 3變成" Η " 0 1 I 然 後 9 Λ.Λ. 刖 進 到 示 於 第 8 BH 之 FF 55的 重 設 遇 期 ,如前所述 1 1 訂 1 j FF55 將 確 認 決 定 結 果 儲 存 在 晶 Μ 中 > 而 且 即 使 當 記 慊 單 胞 陣 列 2 之 記 億 單 胞 的 __. 位 元 有 缺 陷 (失效) 時 1 也 會 1 | 儲 存 一 表 示 拒 絶 之 失 效 旗 幟 9 因 此 1 在 開 始 m 試 之 前 9 1 1 需 要 先 重 設 FF 5 5 使 其 输 出 "確認" J 此 處 1 FF5 5之 重 設 1 1 1 像 藉 由 在 訊 gy» m BRAS 變 成 "L ” 之 後 » 立 即 檢 潮 訊 號 BOE 為 線 1 "L 和 利 用 FF 重 設 訊 號 Φ 2受成" L " 而開始, 而且當訊 1 號 BRAS 再 次 不 工 作 時 兀 成 9 即 變 成 "Β Η Ο 1 I 然 後 9 前 進 到 示 於 第 8C 圔 之 寫 入 單 胞 資 料 之 擾 動 週 期 1 1 1 9 此 對 應 在 一 般 潮 試 之 資 料 讀 取 的 程 序 9 且 為 m 試 之 主 1 1 程 序 〇 1 I 第 9 A 圏 為 晶 片 上 tb 較 遇 期 9 且 對 應 一 般 潮 試 之 資 料 讀 1 1 .取 S 當 訊 號 BRAS 變 成 "L If· 時 -6 > 晶 Η 上 比 較 遇 期 從 訊 號 BWE 1 1 1 1 1 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) 經濟部中央橾準局—工消费合作社印装 Α7 Β7 五、發明説明(5 ) 之"L”狀態脫離,而且在此同時,供應且閂往一在比較 資料匯流排10上之單胞賁料的期望值E ,同時,在此一 般搡作下接收X位址,然後,蘋由訊號BCAS變成”L”接 收且罔住Y位址,然後將(X, Y)之記憶單胞資料謓到資 料匯流排,當讀取記憧單胞賁料時,利用X0R閘51檢測 在第0到第3資料匯滾排30-33上之賁料間是否匹配, 然後補出一匹配訊號D ,在另一方面,X0R閛52檢澜在 第3黄料匯流排33和比較資料匯流排10上之期望值E是 否匹SB,然後鑰出一匹R訊號F ,但是當0R閘53對訊》 F和匹配訊號D作或蓮算時,此檢澜由X0R閘51所造成 之匹配資料,然後將此结果供應到AHD W54之某一鑰入 皤,當訊號BRAS移到"H”時,比較控制方塊7在對應蟲 \片上比較遁期狀態檢測之單擊,訊號炎1移到"H” ,而 且將其供應到AHD閘54之另一输入薄}·, AND閘54將埴些 匹配訊.號D和F作或蓮算之後的结果髓存在FF55,若所 有匹K訊號D和F皆表示匹配狀態,則決定訊號A保持 在”L” ,但是,若有任何不匹配狀態,則訊號A變成” Η ” ,如果當完成所有位址之週期時有記憶單胞之任一位元 失效,則訊號Α變成”Η ” ,在此情形下,訊號Β0Ε保持 在不工作狀態或” Η ” ,使得沒有_出到晶片外部或到監 視器ΒΤ測試板之_料匯流排。 '屬9 Β匾為一當在訊號B R A S移到” L ”之後訊號BCAS和Β0Ε 移到”L”時,將確認決定訊號B鑰出到監視器BT測試板 之寅科匯流排的決定结果_出遇期,此決定结果_出« -7- 本紙張尺度適用中國國家標準(CNS ) Μ规格(210'乂297公釐) —J—丨-----《装— (請先閲讀背面之注意事項再填寫本頁) 訂 A7 B7 經濟部中央標準局貝工消费合作社印策 五、發明説明(6 ) 1 1 期 依 序 完 成監 視 器 BT測 試板 之方 塊 1-15 , 當 I/O 3 為”Η, 1 1 時 « 監 視 器BT元 件 決 定 可確 認之 ” Η η 期望 值 和可 拒 絕之 1 1 "L η 期 望 值, 如 此 完 成此 項測 試 〇 請 ! 先 ' ,第 9C 圈 為瀏 試 棋 式 決 定方 塊9 重 設 具有 R0R ( 只 有重 閲 ifi 1 背 1 新 淸 除 之 R AS ) 或 CBR (在 RAS 重 新 淸除 之 前的 CAS ) ιέ 之 之 測 試 撗 式, 而 且 將 訊 號Φ 3設為" L" 之測試横式里設 注 意 1 事 1 週 期 9 選 揮器 6 選 揮 對 應訊 m Φ 3之" L ”的資科匯滾排 項 再 填 1 33 0 寫 本 I 此 傅 统 測試 霣 路 利 用 監視 器BT元 件 頭蕃 降 低潮 試 時間 頁 1 I > 且 约 為 前面 m 試 板 的 1/5 ,但 是 9 因為 當 訊號 BRAS 不 t 1 1 工 作 時 » 傅统 m 試 霣 路 僅在 單擊 時 決 定對 應 晶片 上 比較 1 1 測 試 横 式 決定 訊 號 Φ 3工作之確認, 換言之, 當其移到 1 訂 "H ♦» 時 • 其僅 能 測 試 RAS/CAS Μ 期 而不 能 在快 m 頁棋 i 式 完 成 測 t 試, 在 另 一 方 面, 因為 測 試 項包 含 許多 快 速頁 f 1 棋 式 搡 作 之澜 試 9 所 由測 試時 間 降 低所 獲 得之 效 應並 1 I 不 明 顯 t 除非 這 些 測 試 可Μ 在晶 片 上 比較 m 試横 式 完成。 1 > V 例 如 , 在澜 試 64M DRAM 時 ,快 速 頁 棋式 之 功能 測 試共 飞 1 約 1 分 30秒, 若 無 法 利 用晶 片上 比 較 拥試 横 式, 則 測試 1 1 要 1 分 30秒X 15 =22分30秒, 但是對快速頁戴式不同之 I 1 測 試 9 m 測試 時 間 約 40分鐮 ,因 為 在 快速 頁 横式 之 測試 I 不 能 在 比 較測 試 横 式 完 成, 所Μ 會 使 22分 30秒事 * 所發 1 1 生 之 相 當 大的 衝 擊 增 加 0 I 1 發 明 JL 農 1 I 因 此 本 發明 之 的 係 提供 一種 備 有 改良 m 測試 電 路之 1 1 -8 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X:Z97公釐) 經濟部中央樣準局員工消費合作社印製 A7 B7五、發明説明(7 ) 半導體記億元件<» 本發明之S —目的僳提供一種可以以頁模式完成測試 操作之DRAM。 根據本發明之半導醴記億元件包含一許多記億單胞 以矩陣排列之記億單胞陣列,及分別输出從該記億單胞 陣列讅取之第一記億資料和第二記億資料的第一資料匯 流排和第二資料匯流排,包含一用以傳送期望值資料之 期望值資料匯流排,一利用檢溯決定測試模式狀態輸出 測試控制訊號之澍試控制霣路及一檢測對應該澍試控制 訊號供應之第一和第二記億資料間與第一記億資料和期 望值間是否匹配,而且輪出一對窸記億單胞陣列確認或 拒绝之確認決定訊號的確認決定霣路之測試罨路,而且 其具有該澍試控制霣路包含一用以産生當列位址選通器 訊號工作時,對應行位址選通器訊號移到不工作狀態之 澍試控制訊號的測試控制訊號産生霣路之特性。 踵1㈣ , 藉由參考下面結合附圈之詳细説明,本發明前述的和 其他的目的,特傲和優點将變得更明顯,其中: 第1圖為根據本發明之測試電路第一實施例的方塊圖; 第2 A到2C圖為該測試電路實施例之一部分操作的時脈 圈; 第3圖為該測試霣路實施例g —部分操作的時脈圖; 第4A和4B圖為該測試電路實施例另一部分操作的時脈 圖; -9 - (請L閲讀背面之注意事項再填寫本頁) 、τ 本紙張尺度適用中國國家揉準(CNS ) Μ規格(210X 297公釐) 經濟部中央揉準局貝工消費合作社印11 A7 B7 五、發明説明(8 ) \第5讕為根據本發明之測試霣路第二實施例的時脈圔; 第6匾為監視器BT澍試板範例之方塊 、第7' _為傳統測試霣路範例之方塊·; /第8 A到8(:圓為該傅統澜試電路之一部分搡作的時脈圈 ;Μ及 ^ 9Α到9C騙為該傳絞測試霣路之另一部分搡作的時Κ 。 儸费奮牖俐雄饨 琨在,#考顧示本發明實豳例之第1 _的方塊_,其 中類似於第7鼷之構件Μ相似參考數字表示,匾中所示 之實施例的澜試«路包含一類似於Κ前技術之進賁料缓 衡器1 , 一記憶單胞陣列2 ,由第0到第3資料匯流排 30-3 3所組成之資料匯流排3 ,—出資料級街器4 , 一 確認決定《路5 , —選揮器6 ,—邏輯方塊8 , —測試 棋式決定方塊9 ,及一比較資料睡流排10,和代替比較 控制方塊7之比較控制方塊7Α,此比較控制方塊7Α包含 一用Μ输出對應不工作之訊號BCAS的比較決定訊號φ 1 之比較決定訊號產生«路71。 現在,參考第1 _和顯示各部分操作時脈_之第2-4 謹說明此實施例之搡作,第2Α_為當訊《BRAS工作且變 成"L”時,用以檢測之晶片上比較拥|試横式登錄«期, 和某些測試横式從訊號BCAS和BVE皆為” L”進人之以前 技術一樣,一旦當訊號BCAS不工作到”H”且再變成"L” t 時,晶片上比較測試棋式之檢測從Y位址進入,然後晶 -10- 本紙張尺度遑用中國國家標準(CNS ) A4規格(210X297公釐) _].1--^----•叫装-- (請先閲讀背面之注意^項再填寫本頁) 訂· ^15465 7 A7 B7 經濟部中央揉準局貝工消费合作社印製 五、發明説明(9 ) 片上比較測試模式決定訊《决3變成"H” ,此使比較控 制方塊7A,邏輯方塊8 ,比較資料匯流排10和FF55工作 ,此外,番擇器6遘擇一決定訊號A 。 然後,完成FF55之簠設通期類似於Μ前技術且於第2B ί, FF55之重設係在訊號BRAS移到” L,之後立即檢涵訊 號Β0Ε為” L”而開始,而且FF簠設訊號多2變成’L” , 當訊號BRAS再移到”H”時完成。 · 接著,前進到示於第2C匾之主澜試程序的寫入單胞資 料之擾動«期。 然後,完成對應第3圓一般测試的資料讀取之晶片上 比較埋期,當訊號BRAS移到”L”時,比較控剌方塊7A從 訊號BVE之” L"狀態檢測晶片上比較通期,而且對於對 應訊號BCAS移到MT之晶片上比較決定訊號Φ1,程序 進入一準備工作狀態,當訊號BRAS移到”L"時,在正常 狀態下接收X位址,然後當訊號BCAS移到”L”時,接收 且閂住Y住址,如以前之技術,埴些(Χ,Υ)記憧單胞資 料係謓在資料匯流排上,1/03在訊號BCAS移到ΜΗ"之 前接收一記憶單胞資料之期望值,而且當訊號BCAS移到 "Η”時,將此期望值閂在比較資料匯潦排10上,在此同 時,比較控制方塊7Α在單擊使訊號Φ1移到” Η”,確認決 定霣路5之X0R閛51檢測第0到第3霣料匯流排30-33 之間的霣料是杏匹fi,然後輸出霣料D ,然而XOR W 5 2 檢測在第3資料匯流排33上之期望值E1和在比較資料匯 流排10上之期望值E1是否匹ffi,然後輸出資料F ,這些-11- (诗先閲讀背面之注意事項再填寫本頁) 本紙浪尺度適用中國國家標準(CNS ) A4规格(210X297公嫠) A7 B7 經濟部中央樣準局爲工消費合作社印製. 五、 發明説明(10 1 1 資 料 D 和 F 供 應 到 OR閘 5 3 9 此 OR閘 53將 匹 配 訊 號 D 和 F 1 1 作 或 運 箄 » 然 後 供 應 到 NAD 閘 5 4之 某一 输 入 端 9 AND 閑 1 I 54將 對 應 於 訊 號 Φ 1移到供應到其他輪入端之訊號" Η " 的 請. 1 1 匹 配 訊 號 D 和 F 之 或 蓮 箄 訊 號 供應 到 FF55 FF 55儲 存 此 k,. 閱- 1 1 1 I 匹 配 或 蓮 算 訊 號 9 所 有 匹 配 訊號 D和 F 表 示 —* 匹 配 狀 背 面. 1 之 1 態 9 則 決 定 訊 號 A 保 持 在 "L II ,但 是, 若 有 任 —- 不 匹 配 注 意 1 狀 態 S 則 訊 號 A 變 成 ” Η II 〇 事 項 •s 1 1 讀 然 後 j 藉 由 改 變 Y 位 址 » BCAS 再 移到 "L " 9 而 且· 閂 住 Η % 本 1 取 對 應 記 億 單 胞 資 料 之 Y 位 址, 同理 ί 當 訊 號 BCAS 移 頁 1 到 "H « 時 > 記 億 單 胞 資 料 之 期 望值 Ε2閂 在 bb 較 匯 流 排 10 1 1 上 9 比 較 控 制 方 塊 7A使 訊 號 Φ 1移到” Η " 9 決 定 讀 出 之 資 1 I 料 和 確 認 決 定 霣 路 5 之 期 望 值 Ε2是 否匹 配 然 後 输 出 決 1 1 訂 1 定 訊 號 A 如 此 9 即 使 當 決 定 在任 何X 位 址 上 之 所 有 Υ * 位 址 的 記 億 單 胞 有 某 — 位 元 失 效時 ,在 快 速 頁 楔 式 9 不 1 I 匹 配 % 由 依 序 改 變 Y 位 址 而 檢 澜, 決定 訊 號 A 變 成 "Η II 1 1 9 藉 由 兀 成 所 有 X 位 址 9 會 在 快速 頁棋 式 測 試 所 有 的 記 1 I 億 單 胞 〇 I 線 I 第 4 A 圖 為 當 訊 號 B C A S 和 B0 E 在訊 號BRAS移 到 'L π 之 後 1 移 到 "L " 時 I 確 認 決 定 訊 號 B 輸出 監視 器 BT澜 試 板 之 決 1 | 定 結 果 輸 出 遇 期 f 此 決 定 結 果 输出 遇期 依 序 兀 成 該 監 視 - 1 1 器 BT測 試 板 之 方 塊 1- 15 » 該 監 視器 BT元 件 在 "Η 11 之 期 望 1 1 值 , 若 I/O 3 為 ” Η ” 9 則 決 定 可確 認, 若 其 為 "L " 1 則 1 I 決 定 可 拒 絶 9 如 此 9 t±S9 兀 成 此 m 試。 • 1 1 如 以 前 之 技 術 , 第 4 B圖 為 潮 試棋 式決 定 方 塊 9 由 R0R 1 1 -1 2 - 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐〉 A7 B7 經濟部中央樣準f工消费合作社印製 五、發明説明(11 ) 1 1 '( 只 重 新 濟 除 R AS ) 或 CBR ( 在 RAS 簠 新、 淸 除 之 前的 CAS ) 重 設 測 試 撗 式 和 將 獮 試 横 式 決 定 訊 號 Φ 3設為"L” 1 1 之 測 試 摸 式 重 設 Μ 期 > 相 對 於 "L 之 訊 號 Φ 3 , 選擇器6 —V 請 先 J m 擇 資 料 匯 流 排 33 0 閱 讀 如 前 所 述 9 在 另 —- 方 面 當 列 位 址 試 訊 號 不 工 作時, 背 1 4 I 之 1 傳 统 的 拥 試 電 路 決 定 確 μ 或 拒 m t 當 行 位 址 不 工 作時,. 注 意 1 I 此 實 施 例 完 成 t 因 此 在 快 速 頁 摸 式 之 测 試 可 以 在 晶片上 事 項 1 I 比 較 m 試 完 成 » 而 且 當 使 用 艦 視 器 ΒΤ元 件 時 9 洒 試時間 再 填 寫 本 1 装 可 以 顯 著 降 低 〇 頁 1 I 當 使 用 與 Η 前 技 術 之 澜 試 板 相 同 且 示 於 第 6 圓 時,明1 1 1 轼 時 間 約 可 減 少 19 不 實 行 晶 片 上 比 較 潮 試 之 情 形 的 1/15 1 | 此 外 1 當 所 要 之 澜 試 時 間 同 於 Μ 前 技 術 之 64M DRAM 的 1 訂 範 例 時 » 在 相 同 條 件 下 » 此 實 m 例 可 以 減 少 到 40分鐘+ 1 1 分 30秒 = 41分 30秒 » 然 而 傅 統 澜 試 時 間 為 62分 30秒, f I 因 此 » 效 果 顯 著 0 1 I 現 在 > 參 考 本 發 明 第 二 實 m 例 示 於 第 5 之 時 脈麵, 1 不 同 於 第 一 實 施 例 之 處 為 第 二 實 施 例 包 含 一 代 替 比較控 Λ 1 制 方 塊 7A之 比 較 控 制 方 塊 7Β » 此 比 較 控 制 方 塊 7B 之功能 1 * 為 檢 澜 在 登 錄 m 試 棋 式 時 測 试 摸 式 為 對 應 工 作 或”H” 1 1 之 測 試 棋 式 決 定 訊 號 Φ 3的晶片上比較週期, 因此當訊 r 1 號 BCAS 移 到 "Η η 時 1 利 用 單 擊 使 晶 片 上 比 較 決 定 訊號 1 1 Φ 1工作, 而且若訊號BVE 移到” L " t 則決定澜試横式 1 1 不 為 晶 片 上 比 較 m 期 9 因 此 澜 試 棋 式 變 成 沒 有 使 訊號 I Φ 1工作之寫入a期c 1 - * -1 3- 1 1 1 1 本紙柒尺度逋用中國國家揉準(CNS ) A4规格(210 X 297公釐) A7 B7五、發明説明(l2 ) 因為當訊號BRAS移到’L"時,如第一實施例,此實施 例不需要利用將訊號BWE變成” L”檢測晶片上比較《期 狀態,所Μ不需要產生供獻到晶片上比較洒試之快速頁 棋式時間,使得可Μ使用傅統的测試程式。 如前所述,因為本發明之測試«路包含一澜試控制® 路產生當訊號RAS工作時對應不工作之訊號CAS的測試 控制訊號之澜試控制訊號產生器«路,所以其可以藉由 使眭完成晶片之決定確認或拒絕而願著降低使用監視器 ΒΤ元件濂試之澜試時間。 (請先閲讀背面之注意事項再填寫本頁) Τ 訂 經濟部中央梂準局貝X消费合作杜印製 本紙張尺度逋用中國國家橾準(CNS ) Α4规格(210X297公釐)
Claims (1)
- 3 15465 i 1D8 第δ5112δ98號「裝镅有測試®路之半導體記憧體j專利案 (86年6月27日修正) A申謓專利範圍: (請先閲讀背面之注意事項再填寫,本頁) 1. 一種半導體記憶元件,包含:具有許多記億單胞之記 億單胞陣列,锅合到該記憶單胞陣列以输出第一和第 二記憶資料之第一和第二資料線,一含有傳送期望值 資料之期望值賁料匯流排的測試霣路,一利用檢測決 定測試棋式狀態输出洒試控制訊號之拥(試控制電路Μ 及一檢測在該第一和第二記憶資料與對應該測試控制 訊號的期望值資料中是否匹配Κ產生一檢測訊號之確 認決定«路,該測試控制電路真有產生對應於在列位 址選通訊號之工作準位期間,行位址選通訊號從工作 準位改變到非工作準位之該餺試控制訊號的測試控制 訊號產生器霣路。 2. 如申請專利範圍第1項之記憶元件,其中該確認決定 霣路包含: 一檢測該第一和第二記憶資料間是否匹配之第一互: 斥或W ; 一檢測該第一記憶賁料和該期望值資料間是否匹配, 之第二互斥或W ; 一決定該第'一和第二互斥或閘之埋輯和與输出襄輯 和訊號之OR W ; 經濟部中央標準局員工消费合作社印装 一決定對應供應之該測試控制訊號的該理輯和訊號 之理輯積,且_出一理輯積訊號之AND (及閘)間;Μ 及 一對應供應之重設訊號簠設,且用以館存該趣輯積 訊號和输出該決定訊號之正反器。 -1 - 本纸浪尺度適用中國國家標準(CNS ) Α4说格(210X297公釐) 8 8 8 8 ABCD 六、申請專利範圍 3.如申請専利範B第1項之記憶元件,其中該測試控制 S路,在該測試棋式狀態,檢測對應於工作之測試横 式決定訊號的該確認決定之測試遇期; 在寫入致能訊號之不工作狀態,產生對應於該行位 址選通訊號移到不工作狀態之該测試控制訊號;以及 在該寫入致能訊號之工作狀態,停止該測試控制訊 號之產生,和將测試横式設到寫入遇期。 (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 經濟部中央揉準局男工消费合作社印«. 本紙張尺度適用中困躏家鏢挲(CNS)A4说格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7282954A JPH09128998A (ja) | 1995-10-31 | 1995-10-31 | テスト回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW315465B true TW315465B (zh) | 1997-09-11 |
Family
ID=17659279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085112898A TW315465B (zh) | 1995-10-31 | 1996-10-22 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5777932A (zh) |
JP (1) | JPH09128998A (zh) |
KR (1) | KR100206677B1 (zh) |
TW (1) | TW315465B (zh) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5965902A (en) * | 1995-09-19 | 1999-10-12 | Micron Technology | Method and apparatus for testing of dielectric defects in a packaged semiconductor memory device |
US5966388A (en) * | 1997-01-06 | 1999-10-12 | Micron Technology, Inc. | High-speed test system for a memory device |
US6011744A (en) * | 1997-07-16 | 2000-01-04 | Altera Corporation | Programmable logic device with multi-port memory |
US6009026A (en) * | 1997-07-28 | 1999-12-28 | International Business Machines Corporation | Compressed input/output test mode |
KR100253354B1 (ko) * | 1997-11-20 | 2000-05-01 | 김영환 | 반도체 메모리의 동작 검사장치 |
US6072737A (en) * | 1998-08-06 | 2000-06-06 | Micron Technology, Inc. | Method and apparatus for testing embedded DRAM |
US6034900A (en) | 1998-09-02 | 2000-03-07 | Micron Technology, Inc. | Memory device having a relatively wide data bus |
US6115303A (en) | 1998-10-09 | 2000-09-05 | Micron Technology, Inc. | Method and apparatus for testing memory devices |
JP2001014900A (ja) * | 1999-06-29 | 2001-01-19 | Fujitsu Ltd | 半導体装置及び記録媒体 |
JP4521922B2 (ja) * | 2000-03-17 | 2010-08-11 | Okiセミコンダクタ株式会社 | 組み込み型メモリ試験回路 |
KR100425444B1 (ko) * | 2001-03-27 | 2004-03-30 | 삼성전자주식회사 | 칩 선택회로를 구비하는 반도체 메모리장치 및 칩선택신호 발생 방법 |
KR100396700B1 (ko) * | 2001-04-02 | 2003-09-03 | 주식회사 하이닉스반도체 | 테스트 회로 |
DE10121309B4 (de) * | 2001-05-02 | 2004-01-29 | Infineon Technologies Ag | Testschaltung zum Testen einer zu testenden Schaltung |
JP2004020230A (ja) * | 2002-06-12 | 2004-01-22 | Mitsubishi Electric Corp | 試験容易化回路およびテスタ |
JP4400081B2 (ja) * | 2003-04-08 | 2010-01-20 | エルピーダメモリ株式会社 | 半導体記憶装置 |
JP4370527B2 (ja) | 2005-05-20 | 2009-11-25 | エルピーダメモリ株式会社 | 半導体記憶装置 |
KR100809070B1 (ko) * | 2006-06-08 | 2008-03-03 | 삼성전자주식회사 | 반도체 메모리 장치의 병렬 비트 테스트 회로 및 그 방법 |
JP2009070456A (ja) * | 2007-09-12 | 2009-04-02 | Renesas Technology Corp | 半導体記憶装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04356799A (ja) * | 1990-08-29 | 1992-12-10 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH0676598A (ja) * | 1992-08-28 | 1994-03-18 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH0799000A (ja) * | 1993-09-30 | 1995-04-11 | Nec Corp | Ramブロックテスト方法および回路 |
JP3142435B2 (ja) * | 1994-02-15 | 2001-03-07 | 株式会社東芝 | 半導体集積回路装置 |
JP2591468B2 (ja) * | 1994-04-20 | 1997-03-19 | 株式会社日立製作所 | ダイナミックramのテスト方法 |
JPH0877797A (ja) * | 1994-09-01 | 1996-03-22 | Fujitsu Ltd | 半導体記憶装置 |
-
1995
- 1995-10-31 JP JP7282954A patent/JPH09128998A/ja active Pending
-
1996
- 1996-10-22 TW TW085112898A patent/TW315465B/zh not_active IP Right Cessation
- 1996-10-24 US US08/736,402 patent/US5777932A/en not_active Expired - Lifetime
- 1996-10-30 KR KR1019960049913A patent/KR100206677B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
JPH09128998A (ja) | 1997-05-16 |
KR100206677B1 (ko) | 1999-07-01 |
US5777932A (en) | 1998-07-07 |
KR970023464A (ko) | 1997-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW315465B (zh) | ||
TWI234784B (en) | Memory module and memory component built-in self test | |
US5406566A (en) | Semiconductor memory device having diagnostic circuit for comparing multi-bit read-out test data signal with multi-bit write-in test data signal stored in serial-input shift register | |
TW466499B (en) | On chip data comparator with variable data and compare result compression | |
US7237165B2 (en) | Method for testing embedded DRAM arrays | |
TW533423B (en) | Method and apparatus for built-in self-repair of memory storage arrays | |
JPH0378200A (ja) | 半導体記憶装置 | |
JPS63102098A (ja) | 集積回路 | |
JPH0210600A (ja) | 冗長性を有するメモリ | |
JP2779538B2 (ja) | 半導体集積回路メモリのためのテスト信号発生器およびテスト方法 | |
US20090027982A1 (en) | Semiconductor memory and test system | |
US8381049B2 (en) | Apparatus and method for testing shadow logic | |
WO2006063850A2 (en) | Random access memory having test circuit with test data compression | |
TW509950B (en) | Efficient redundancy calculation system and method for various types of memory devices | |
US9618575B2 (en) | Semiconductor device having plural data input/output terminals configured for write test and read test operations | |
JPH0821607B2 (ja) | ダイナミック記憶装置およびそのバーンイン方法 | |
JPS61292299A (ja) | オンチツプメモリテスト容易化回路 | |
TW201007746A (en) | Integrated circuit and method for testing the circuit | |
JPH07240100A (ja) | 半導体メモリ装置の信頼性試験のためのテスト回路 | |
JPH0263280B2 (zh) | ||
US6728155B2 (en) | Serial access memory and data write/read method | |
JP2864880B2 (ja) | 半導体メモリic試験装置 | |
JPH07260884A (ja) | 半導体集積回路装置 | |
TW436798B (en) | Test circuit of memory device | |
JPH02122500A (ja) | 半導体メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4A | Expiration of patent term of an invention patent |